KR20030031253A - 반도체 소자의 미세 콘택홀 형성방법 - Google Patents
반도체 소자의 미세 콘택홀 형성방법 Download PDFInfo
- Publication number
- KR20030031253A KR20030031253A KR1020010063050A KR20010063050A KR20030031253A KR 20030031253 A KR20030031253 A KR 20030031253A KR 1020010063050 A KR1020010063050 A KR 1020010063050A KR 20010063050 A KR20010063050 A KR 20010063050A KR 20030031253 A KR20030031253 A KR 20030031253A
- Authority
- KR
- South Korea
- Prior art keywords
- photoresist
- photoresist pattern
- interlayer insulating
- contact hole
- implanted
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 26
- 239000004065 semiconductor Substances 0.000 title claims abstract description 24
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 106
- 150000002500 ions Chemical class 0.000 claims abstract description 46
- 239000010410 layer Substances 0.000 claims abstract description 45
- 239000011229 interlayer Substances 0.000 claims abstract description 39
- 238000005530 etching Methods 0.000 claims abstract description 22
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 230000015572 biosynthetic process Effects 0.000 claims 2
- 238000000151 deposition Methods 0.000 claims 1
- 230000004888 barrier function Effects 0.000 abstract 1
- 238000007796 conventional method Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 241000219122 Cucurbita Species 0.000 description 1
- 235000009852 Cucurbita pepo Nutrition 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Drying Of Semiconductors (AREA)
Abstract
본 발명은 노광 한계치보다 작은 선폭을 가지며, 도전층 매립이 용이한 반도체 소자의 미세 콘택홀 형성방법을 개시한다. 개시된 본 발명은, 도전층을 포함하는 반도체 기판 상부에 층간 절연막을 증착한다. 다음, 층간 절연막 상부에, 상부에 비하여 하부 영역의 식각 선택비가 높으며, 그 양 측벽이 볼록한 형상을 갖는 포토레지스트 패턴을 형성한다. 이어서, 포토레지스트 패턴을 마스크로 하여, 상기 층간 절연막을 식각하여, 상부의 직경이 저부의 직경보다 큰 콘택홀을 형성한다.
Description
본 발명은 반도체 소자의 제조방법에 관한 것으로, 보다 구체적으로는 반도체 소자의 미세 콘택홀 형성방법에 관한 것이다.
반도체 기술의 진보와 더불어 더 나아가서는 반도체 소자의 고속화, 고집적화가 진행되고 있고, 이에 수반해서 패턴에 대한 미세화의 필요성이 점점 높아지고 있다.
더욱이 현재의 반도체 소자는 그 디자인 룰이 노광 장비의 한계치보다 더욱 미세해지므로, G-라인 또는 I-라인과 같은 노광 장비를 이용한 포토리소그라피 공정으로는 미세 패턴을 제작하기 어려운 실정이다. 그러므로, 노광 장비를 변경하지 않는 범위내에서 더욱 미세한 사이즈를 갖는 패턴을 제작하기 위한 방법이 연구 개발중이다.
여기서, 도 1a 내지 도 1c를 참조하여, 종래의 미세 콘택홀 형성방법을 설명하도록 한다.
먼저, 도 1a를 참조하여, 도전층(12)을 포함하는 반도체 기판(10) 상부에 층간 절연막(14)을 증착한다. 그후, 층간 절연막(14) 상부에 포토레지스트막(16)을 도포한다.
다음으로, 도 1b에서와 같이, 포토레지스트막(16)을 소정 부분 노광 및 현상하여 포토레지스트 패턴(17)을 형성한다. 이때, 포토레지스트막(16)은 노광 장비로 형성할 수 있는 최소 선폭, 즉 포토레지스트 패턴(17) 사이의 간격이 노광 한계치가 되도록 노광한다.
그후, 도 1c를 참조하여, 포토레지스트 패턴(17)사이의 간격을 감소시키기 위하여, 포토레지스트 패턴(17)을 소정 온도에서 열처리한다. 그러면, 포토레지스트 패턴(17)이 플로우(flow)되어, 더욱 미세한 간격을 갖는 미세 포토레지스트 패턴(18)이 형성된다. 여기서, 미설명 도면 부호 17a는 플로우전 포토레지스트 패턴(17)의 경계면을 나타낸다. 다음, 미세 포토레지스트 패턴(18)을 마스크로 하여, 층간 절연막(14)을 식각하여, 미세한 콘택홀(20)을 형성한다.
그러나, 종래의 미세 콘택홀을 형성하는 방법은 다음과 같은 문제가 있다.
일반적으로 포토레지스트 패턴을 플로우시키면, 포토레지스트 패턴의 측벽이 거의 수직 프로파일(profile) 즉, 포토레지스트 패턴의 측벽과 층간 절연막 표면이 거의 수직을 이루고, 포토레지스트 패턴의 간격이 노광 한계치보다 더 작아진다. 이에따라, 이러한 플로우 공정을 진행한 포토레지스트 패턴을 마스크로 하여 층간 절연막내에 콘택홀을 형성하면, 콘택홀의 직경이 감소됨으로 인하여 어스펙트 비(apsect ratio)가 증대되어, 이후 도전층 매립이 어렵다. 더욱이, 콘택홀 측벽(20a)이 도전층(12) 표면과 거의 수직을 이루므로, 후속의 콘택홀(20)을 매립하기 위한 도전층 형성시, 콘택홀(20)내에 도전층(도시되지 않음)이 용이하게 매립되지 않고, 오버행과 같은 배선 결함이 유발된다.
따라서, 본 발명이 이루고자 하는 기술적 과제는, 노광 한계치보다 작은 선폭을 가지며, 도전층 매립이 용이한 반도체 소자의 미세 콘택홀 형성방법을 제공하는 것이다.
도 1a 내지 도 1c는 종래의 반도체 소자의 미세 콘택홀 형성방법을 설명하기 위한 각 공정별 단면도이다.
도 2a 내지 도 2e는 본 발명의 일실시예에 따른 반도체 소자의 미세 콘택홀 형성방법을 설명하기 위한 각 공정별 단면도이다.
도 3a 및 도 3b는 본 발명의 다른 실시예에 따른 반도체 소자의 미세 콘택홀 형성방법을 설명하기 위한 각 공정별 단면도이다.
(도면의 주요 부분에 대한 부호의 설명)
100 - 반도체 기판 110 - 도전층
120 - 층간 절연막 160, 220 - 제 1 포토레지스트 패턴
170,230 - 제 2 포토레지스트 패턴
본 발명의 목적과 더불어 그의 다른 목적 및 신규한 특징은, 본 명세서의 기재 및 첨부 도면에 의하여 명료해질것이다.
본원에서 개시된 발명중, 대표적 특징의 개요를 간단하게 설명하면 다음과 같다.
본 발명에 따른 반도체 소자의 미세 콘택홀 형성방법은, 도전층을 포함하는 반도체 기판 상부에 층간 절연막을 증착한다. 다음, 층간 절연막 상부에, 상부에 비하여 하부 영역의 식각 선택비가 높으며, 그 양 측벽이 볼록한 형상을 갖는 포토레지스트 패턴을 형성한다. 이어서, 포토레지스트 패턴을 마스크로 하여, 상기 층간 절연막을 식각하여, 상부의 직경이 저부의 직경보다 큰 콘택홀을 형성하는 단계를 포함하는 것을 특징으로 한다.
여기서, 포토레지스트 패턴은 다음과 같이 형성될 수 있다. 먼저, 층간 절연막 상부에 포토레지스트막을 도포한다음, 상기 포토레지스트막 상부에 손상용 이온을 주입하여, 상기 손상용 이온이 주입된 부분의 식각 선택비를 저하시킨다. 이어서, 포토레지스트막을 소정 부분 노광 및 현상하여 제 1 포토레지스트 패턴을 형성한다음, 상기 제 1 포토레지스트 패턴 사이의 간격을 감소시키면서, 그 양측벽이 볼록한 형태가 되도록 상기 제 1 포토레지스트 패턴을 플로우시켜서, 제 2 포토레지스트 패턴을 형성한다.
또한, 상기 포토레지스트 패턴은 다음과 같은 방법으로도 형성될 수 있다. 먼저, 층간 절연막 상부에 포토레지스트막을 도포한다음, 포토레지스트막을 소정 부분 노광 및 현상하여 제 1 포토레지스트 패턴을 형성한다. 이어서, 상기 포토레지스트 패턴 상부에 손상용 이온을 주입하여, 손상용 이온이 주입된 부분의 식각 선택비를 저하시킨다. 그후, 제 1 포토레지스트 패턴 사이의 간격을 감소시키면서,그 양측벽이 볼록한 형태가 되도록 상기 제 1 포토레지스트 패턴을 플로우시켜서, 제 2 포토레지스트 패턴을 형성한다.
여기서, 상기 제 1 포토레지스트 패턴의 간격은 노광 한계치일 수 있으며, 제 1 포토레지스트 패턴은 약 120 내지 160℃에서 150초 내지 250초 동안 플로우된다.
또한, 상기 손상용 이온으로는 Ar이 이용될 수 있고, 상기 손상용 이온은, 손상용 이온이 주입된 포토레지스트막 또는 패턴과 상기 층간 절연막의 식각 선택비가 1:2가 되도록 주입하고, 상기 손상용 이온이 주입되지 않은 포토레지스트막 또는 패턴과 층간 절연막의 식각 선택비는 1:5임이 바람직하다.
(실시예)
이하 첨부한 도면에 의거하여 본 발명의 바람직한 실시예를 설명하도록 한다. 여기서, 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되어지는 것으로 해석되어져서는 안된다. 본 발명의 실시예들은 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되어지는 것이다. 따라서, 도면에서의 요소의 형상 등은 보다 명확한 설명을 강조하기 위해서 과장되어진 것이며, 도면상에서 동일한 부호로 표시된 요소는 동일한 요소를 의미한다. 또한, 어떤 층이 다른 층 또는 반도체 기판의 "상"에 있다라고 기재되는 경우에, 어떤 층은 상기 다른 층 또는 반도체 기판에 직접 접촉하여 존재할 수 있고, 또는, 그 사이에 제 3의 층이 개재되어질 수 있다.
첨부한 도면 도 2a 내지 도 2e는 본 발명의 일실시예에 따른 반도체 소자의 미세 콘택홀 형성방법을 설명하기 위한 각 공정별 단면도이다.
도 2a를 참조하여, 도전층(110)을 포함하는 반도체 기판(100)을 제공한다. 여기서, 도전층(110)은 접합 영역이거나 또는 금속 배선일 수 있다. 도전층(110)이 형성된 반도체 기판(100) 상부에 층간 절연막(120)을 증착한다음, 층간 절연막(120) 상부에 포토레지스트막(130)을 공지의 스핀 코팅 방식으로 도포한다. 여기서, 포토레지스트막(130)은 약 0.5 내지 1㎛ 정도의 두께로 형성된다.
다음으로, 도 2b에 도시된 바와 같이, 손상용 이온(140)을 포토레지스트막(130) 전면에 주입한다. 손상용 이온(140)은 포토레지스트막(130)의 소정 두께만큼, 바람직하게는, 포토레지스트막의 2분의 1 정도의 두께 정도에 분포하도록 손상용 이온 주입한다. 손상용 이온(140)의 주입에 따라, 포토레지스트막(130)은 손상용 이온(140)이 주입된 부분(150)과 그렇지 않은 부분(130)으로 나뉘게 되고, 손상용 이온이 주입된 부분(150)과 그렇지 않은 부분(130) 사이에 식각 선택비가 상이해진다. 즉, 손상용 이온(140)이 주입된 부분(150)은 그렇지 않은 부분에 비하여 식각 선택비가 낮아지게 된다. 본 실시예에서는 손상용 이온(140)이 주입된 부분(150)과 그 하부의 층간 절연막(120)과 식각 선택비가 약 1:2가 되도록 손상용 이온(140)을 주입함이 바람직하다. 한편, 손상용 이온(140)이 주입되지 않은 포토레지스트막과 그 하부의 층간 절연막(120)은 식각 선택비가 약 1:5 정도이다. 아울러, 본 실시예에서의 손상용 이온(140)으로는 Ar 등이 이용될 수 있다.
도 2c를 참조하여, 콘택홀을 형성하기 위하여, 포토레지스트막(130,150)을 소정 부분 노광 및 현상하여, 제 1 포토레지스트 패턴(160)을 형성한다. 이때, 제 1 포토레지스트 패턴(160) 사이의 간격(X1)은 현재 사용되는 노광 장비로 형성할 수 있는 최소 선폭, 즉 노광 한계치이다.
그 다음, 도 2d에서와 같이, 제 1 포토레지스트 패턴(160)을 소정 온도 예를들어, 120 내지 160℃에서 플로우시켜서, 제 1 포토레지스트 패턴(160)의 간격(X1)보다 더욱 미세한 간격(X2)을 갖는 제 2 포토레지스트 패턴(170)을 형성한다. 이때, 플로우는 일반적인 플로우 시간 보다는 과도하게 예를들어 150초 이상, 바람직하게는 150초 내지 250초 범위에서 진행하여 그 측벽이 볼록한 형태 즉, 호리병 형태를 갖도록 진행한다. 보다 자세하게 설명하자면, 제 2 포토레지스트 패턴(170)은 상부 및 하부 측벽 보다 중앙 부분의 측벽 부분이 돌출되어 있어, 전체적으로 볼록한 형상을 취한다. 이때, 제 2 포토레지스트 패턴(170) 중 손상용 이온이 주입되지 않은 부분(30) 측벽의 빗면(170b)과 기판 표면이 이루는 각(θ)은 예를들어 60 내지 80°, 즉, 역 테이퍼(reverse-taper) 형상을 이룸이 바람직하다.
또한, 미설명 도면 부호 160a는 제 1 포토레지스트 패턴(160)의 측벽이 위치했던 부분을 나타낸다.
그후, 도 2e를 참조하여, 제 2 포토레지스트 패턴(170)을 마스크로 하여, 층간 절연막(120)을 식각하여, 콘택홀(180)을 형성한다. 여기서, 제 2 포토레지스트 패턴(170)에서, 손상용 이온이 주입된 부분(150)은 상대적으로 층간 절연막(120)에 대한 식각 선택비가 낮으므로, 실질적으로 마스크의 역할을 하는 부분은 손상용 이온이 주입되지 않은 부분(130)이 된다. 이때, 손상용 이온이 주입되지 않은 부분(130)의 측벽이 상술한 바와 같이 역 테이퍼 형상을 가지므로, 층간 절연막(13)은 손상용 이온이 주입되지 않은 부분(130)을 마스크로 하여 식각하면, 손상용 이온이 주입되지 않은 부분(130)의 측벽과는 반대 형태인 테이퍼 형태로 식각된다. 이를 보다 자세히 설명하면, 층간 절연막(120)의 저면은 가장 늦게 식각 가스의 영향을 받으므로, 제 2 포토레지스트 패턴(170)에서 가장 볼록한 부분의 형태대로 식각되고, 층간 절연막(120)의 상부로 갈수록 식각 가스의 영향을 많이 받으므로, 손상용 이온이 주입되지 않은 부분(130) 측벽의 하부의 형태로 식각된다. 그러므로, 콘택홀(180)은 그 측벽이 상부로 갈수록 직경이 커지는 형태가 된다.
이때, 제 2 포토레지스트 패턴(170) 중 손상용 이온이 주입되지 않은 부분(130)은 층간 절연막(120)과 1:5의 식각 선택비를 가지므로, 손상용 이온이 주입되지 않은 부분(130)을 마스크로 하여, 그의 5배의 두께에 달하는 층간 절연막(120)을 식각할 수 있다. 또한, 손상용 이온이 주입된 부분(150)은 층간 절연막(120)과 약 1:2의 식각 선택비를 가지므로, 층간 절연막(120)의 식각 중 유실될 수 있다.
이와같은 본 실시예에 의하면, 손상용 이온의 주입에 따라, 리플로우된 포토레지스트 패턴 중 하부 영역만을 식각 마스크로 사용하여, 저부에 비하여 상부의 직경이 넓은 콘택홀을 형성할 수 있다.
이하, 도 3a 및 도 3b를 참조하여, 본 발명의 다른 실시예를 설명하도록 한다. 여기서, 본 실시예에서는 종래와 동일한 부분에 대하여는 동일한 부호를 부여하도록 한다.
먼저, 도 3a를 참조하여, 도전층(110)을 포함하는 반도체 기판(100) 상에 형성된 층간 절연막(120) 상부에 포토레지스트막(도시되지 않음)을 도포한다음, 소정 부분 노광 및 현상하여, 제 1 포토레지스트 패턴(220)을 형성한다. 이때, 제 1 포토레지스트 패턴(220)의 간격(X1)은 노광 장비로 형성할 수 있는 최소 선폭이다.
다음, 제 1 포토레지스트 패턴(220)의 상부 영역에 손상용 이온(230)을 주입한다. 이에따라, 제 1 포토레지스트 패턴(220)은 손상용 이온이 주입된 부분(210)과 손상용 이온이 주입되지 않은 부분(220)으로 나눠진다.
그후, 도 3b에 도시된 바와 같이, 제 1 포토레지스트 패턴(220)을 측벽이 볼록한 형상을 취하도록 플로우시켜서, 제 1 포토레지스트 패턴(220)의 간격(X1) 보다는 좁은 간격(X2)을 가지며, 측벽이 볼록한 제 2 포토레지스트 패턴(230)을 형성한다. 여기서, 미설명 부호 220a는 제 1 포토레지스트 패턴(220)의 측벽이 위치하였던 부분이다.
그후, 이러한 제 2 포토레지스트 패턴(230)을 마스크로 하여 층간 절연막(120)을 식각하면, 상술한 도 2e와 같이 저부에 비하여 상부의 선폭이 넓은 콘택홀이 형성된다.
이와같이, 제 1 포토레지스트 패턴(220)을 형성한다음, 손상용 이온을 주입하여도 상기한 일실시예와 동일한 효과를 거둘 수 있다.
이상에서 자세히 설명한 바와 같이, 본 발명에 의하면, 먼저 포토레지스트막의 상부 영역에 손상용 이온 주입에 의하여 인위적으로 손상을 주어, 포토레지스트 상부 영역의 식각 선택비를 상대적으로 낮춘다. 다음, 포토레지스트막을 노광 및 현상하여 콘택홀을 형성하기 위한 포토레지스트 패턴을 형성한다. 이어서, 포토레지스트 패턴을 소정 온도에서 플로우시켜서, 포토레지스트 패턴의 측벽을 볼록한 형태로 형성한다. 다음, 상대적으로 높은 식각 선택비를 갖은 손상용 이온이 주입되지 부분을 마스크로 이용하여 층간 절연막을 식각하므로써, 층간 절연막내에 저부에 비하여 상부의 직경이 큰 콘택홀을 형성한다.
이에따라, 콘택홀의 저부에 비하여 상부의 직경이 넓으므로, 어스펙트비가 증가되어, 도전층의 매립이 용이해지므로, 오버행과 같은 콘택 불량이 제거된다.
이상 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상의 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러가지 변형이 가능하다.
Claims (7)
- 도전층을 포함하는 반도체 기판 상부에 층간 절연막을 증착하는 단계;상기 층간 절연막 상부에, 상부에 비하여 하부 영역의 식각 선택비가 높으며 그 양 측벽이 볼록한 형상을 갖는 포토레지스트 패턴을 형성하는 단계; 및상기 포토레지스트 패턴을 마스크로 하여, 상기 층간 절연막을 식각하여, 상부의 직경이 저부의 직경보다 큰 콘택홀을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 미세 콘택홀 형성방법.
- 제 1 항에 있어서,상기 포토레지스트 패턴을 형성하는 단계는,상기 층간 절연막 상부에 포토레지스트막을 도포하는 단계;상기 포토레지스트막 상부에 손상용 이온을 주입하여, 상기 손상용 이온이 주입된 부분의 식각 선택비를 저하시키는 단계;상기 포토레지스트막을 소정 부분 노광 및 현상하여 제 1 포토레지스트 패턴을 형성하는 단계; 및상기 제 1 포토레지스트 패턴 사이의 간격을 감소시키면서, 그 양측벽이 볼록한 형태가 되도록 상기 제 1 포토레지스트 패턴을 플로우시켜서, 제 2 포토레지스트 패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 미세 콘택홀 형성방법.
- 제 1 항에 있어서,상기 포토레지스트 패턴을 형성하는 단계는,상기 층간 절연막 상부에 포토레지스트막을 도포하는 단계;상기 포토레지스트막을 소정 부분 노광 및 현상하여 제 1 포토레지스트 패턴을 형성하는 단계;상기 포토레지스트 패턴 상부에 손상용 이온을 주입하여, 손상용 이온이 주입된 부분의 식각 선택비를 저하시키는 단계;상기 제 1 포토레지스트 패턴 사이의 간격을 감소시키면서, 그 양측벽이 볼록한 형태가 되도록 상기 제 1 포토레지스트 패턴을 플로우시켜서, 제 2 포토레지스트 패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 미세 콘택홀 형성방법.
- 제 2 항 또는 제 3 항에 있어서,상기 제 1 포토레지스트 패턴의 간격은 노광 한계치인 것을 특징으로 하는 반도체 소자의 미세 콘택홀 형성방법.
- 제 2 항 또는 제 3 항에 있어서,상기 제 1 포토레지스트 패턴은 약 120 내지 160℃에서 150초 내지 250초 동안 플로우시키는 것을 특징으로 하는 반도체 소자의 미세 콘택홀 형성방법.
- 제 2 항 또는 제 3 항에 있어서,상기 손상용 이온은 Ar인 것을 특징으로 하는 반도체 소자의 미세 콘택홀 형성방법.
- 제 2 항 또는 제 3 항에 있어서,상기 손상용 이온은, 손상용 이온이 주입된 포토레지스트막 또는 패턴과 상기 층간 절연막의 식각 선택비가 1:2가 되도록 주입하고,상기 손상용 이온이 주입되지 않은 포토레지스트막 또는 패턴과 층간 절연막의 식각 선택비는 1:5인 것을 특징으로 하는 반도체 소자의 미세 콘택홀 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010063050A KR20030031253A (ko) | 2001-10-12 | 2001-10-12 | 반도체 소자의 미세 콘택홀 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010063050A KR20030031253A (ko) | 2001-10-12 | 2001-10-12 | 반도체 소자의 미세 콘택홀 형성방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20030031253A true KR20030031253A (ko) | 2003-04-21 |
Family
ID=29564435
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020010063050A KR20030031253A (ko) | 2001-10-12 | 2001-10-12 | 반도체 소자의 미세 콘택홀 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20030031253A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20130113180A (ko) * | 2012-04-05 | 2013-10-15 | 삼성전자주식회사 | 반도체 장치의 미세 패턴 형성 방법 및 이를 이용한 반도체 장치의 제조 방법 |
-
2001
- 2001-10-12 KR KR1020010063050A patent/KR20030031253A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20130113180A (ko) * | 2012-04-05 | 2013-10-15 | 삼성전자주식회사 | 반도체 장치의 미세 패턴 형성 방법 및 이를 이용한 반도체 장치의 제조 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20030031253A (ko) | 반도체 소자의 미세 콘택홀 형성방법 | |
| KR960000366B1 (ko) | 반도체 장치의 콘택 형성방법 | |
| KR20050064328A (ko) | 반도체 소자의 금속 배선 형성방법 | |
| KR100248356B1 (ko) | 반도체 소자의 미세패턴 제조방법 | |
| KR100294638B1 (ko) | 반도체장치의콘택홀형성방법 | |
| KR100315028B1 (ko) | 반도체소자의금속배선형성방법 | |
| KR0182176B1 (ko) | 반도체 소자의 접촉부 제조 공정 | |
| KR100424190B1 (ko) | 반도체소자의금속배선형성방법 | |
| KR100763759B1 (ko) | 반도체 소자의 전력금속선 연결 방법 | |
| KR100227635B1 (ko) | 반도체 소자의 콘택홀 형성 방법 | |
| JPH11260755A (ja) | 半導体デバイスのコンタクトホール及びその形成方法 | |
| KR100280515B1 (ko) | 고집적 반도체소자의 제조방법 | |
| KR100191709B1 (ko) | 미세 콘택홀의 형성방법 | |
| KR100372657B1 (ko) | 반도체소자의콘택형성방법 | |
| KR100307488B1 (ko) | 반도체디바이스의콘택홀형성방법 | |
| KR20030049571A (ko) | 듀얼-다마신 공정을 이용한 반도체 소자의 금속배선형성방법 | |
| KR100349365B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR0137979B1 (ko) | 반도체 소자의 미세콘택 형성방법 | |
| KR100358127B1 (ko) | 반도체소자의콘택홀형성방법 | |
| KR960008559B1 (ko) | 반도체 소자의 미세 콘택홀 형성방법 | |
| KR0144227B1 (ko) | 반도체 소자의 콘택 형성 방법 | |
| KR0137433B1 (ko) | 반도체 소자의 콘택홀 형성방법 | |
| KR100723789B1 (ko) | 반도체 소자의 평탄화 방법 | |
| KR0167243B1 (ko) | 반도체 소자 및 그 제조방법 | |
| KR20000003186A (ko) | 콘택홀 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |