KR20030030286A - 결정화방법 및 이를 이용한 박막 트랜지스터의 제조방법 - Google Patents

결정화방법 및 이를 이용한 박막 트랜지스터의 제조방법 Download PDF

Info

Publication number
KR20030030286A
KR20030030286A KR1020010062149A KR20010062149A KR20030030286A KR 20030030286 A KR20030030286 A KR 20030030286A KR 1020010062149 A KR1020010062149 A KR 1020010062149A KR 20010062149 A KR20010062149 A KR 20010062149A KR 20030030286 A KR20030030286 A KR 20030030286A
Authority
KR
South Korea
Prior art keywords
film
polysilicon film
protrusions
polysilicon
crystallization method
Prior art date
Application number
KR1020010062149A
Other languages
English (en)
Other versions
KR100542982B1 (ko
Inventor
신동찬
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020010062149A priority Critical patent/KR100542982B1/ko
Publication of KR20030030286A publication Critical patent/KR20030030286A/ko
Application granted granted Critical
Publication of KR100542982B1 publication Critical patent/KR100542982B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Optics & Photonics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 저온 결정화공정후 표면거칠기를 개선할 수 있는 결정화방법 및 이를 이용한 박막 트랜지스터의 제조방법에 관한 것이다.
본 발명의 결정화방법은, 절연기판상에 비정질 실리콘막을 형성하는 단계와; 상기 비정질 실리콘막을 결정화하여 결정입계에 돌기가 생긴 폴리실리콘막으로 만들어주는 단계와; 돌기를 포함한 상기 폴리실리콘막의 표면을 산화시켜 산화막을 형성하는 단계와; 상기 돌기가 노출되도록 상기 산화막상에 보호막을 형성하는 단계와; HF 처리하여 상기 노출된 돌기를 제거하여 상기 결정입계를 노출시키는 단계와; 상기 보호막을 제거하는 단계를 포함한다.
상기 보호막은 HF 에 대한 식각선택비를 갖는 물질로서, 폴리이미드 또는 포토레지스트막과 같은 유기막을 10 내지 300Å의 두께로 형성한다.
상기 HF 처리후 보호막 제거단계전에, 소자특성을 향상시키기 위하여 상기 노출된 결정입계를 H2또는 F2플라즈마 분위기에서 열처리하여 선택적으로 패시베이션시켜 주는 단계가 더 추가된다.

Description

결정화방법 및 이를 이용한 박막 트랜지스터의 제조방법{crystallization method and Fabrication Method of TFT using the Same}
본 발명은 비정질 실리콘막을 폴리실리콘막으로 결정화하는 방법에 관한 것으로서, 보다 구체적으로는 표면거칠기를 개선할 수 있는 결정화방법 및 이를 이용한 박막 트랜지스터의 제조방법에 관한 것이다.
종래의 저온 폴리실리콘(polycrystalline Si)은 비정질 실리콘을 저온에서 결정화시킨 것으로서, 박막 트랜지스터의 채널층으로 사용되고 있다. 박막 트랜지스터의 채널층으로 사용되는 저온 폴리실리콘막은 다양한 결정화방법을 이용하여 비정질 실리콘막을 결정화시킨다. 그러나 비정질 실리콘막을 결정화공정을 통해 저온 폴리실리콘막으로 결정화하는 경우, 그의 표면에 돌기가 형성되는 문제점이 있었다.
다양한 결정화방법중 레이저를 이용한 결정화방법은 비교적 유리기판에 미치는 열적 영향이 적고 고상결정화방법에 비하여 우수한 특성을 갖는 폴리실리콘을 만들 수 있기 때문에 널리 이용되고 있다.
그러나, 레이저를 이용한 결정화방법은 급속한 결정화속도 때문에 액상이 고상으로 변화하면서 발생하는 밀도차가 불균일하기 때문에 상대적으로 결정화가 늦은 부분에서 도 1에서와 같이 표면 돌기부가 생성되어 폴리실리콘막의 표면거칠기(roughness)가 나빠지는 단점이 있었다. 레이저를 이용한 저온 결정화방법에 의한 폴리실리콘막의 표면에 형성된 돌기는 폴리실리콘막의 두께의 1/2 내지 2배의 높이를 갖는데, 이러한 돌기는 주로 결정입계(grain boundary)에 형성되어진다.
이러한 돌기부 형성은 비정질 실리콘막을 폴리실리콘막으로 결정화하는 결정화공정에서는 피할 수 없는 것으로서, 후속공정에서 여러 가지 결함을 초래하는 원인이 된다. 즉, 폴리실리콘막상에 게이트 절연막과 게이트전극용 금속물질을 증착할 때, 폴리실리콘의 표면돌기를 따라서 게이트 절연막과 게이트 전극용 금속물질이 증착되어 폴리실리콘막의 표면돌기와 비슷한 돌기부를 갖게 된다.
게이트 절연막의 경우는 돌기부의 형성으로 게이트 절연막의 파괴전압이 낮아지고 누설전류가 증가한다. 게이트 전극용 금속물질의 경우는 알루미늄계열의 금속사용시 그의 열악한 표면거칠기에 의해 힐록이 발생하여 소자의 특성저하를 초래한다. 또한, 이러한 돌기부들은 에칭공정과 노광공정시 불균일성을 유발하여 소자의 신뢰성저하를 초래한다.
종래에는 저온 결정화방법에 의해 결정화된 폴리실리콘막의 표면 거칠기를 개선하기 위하여 표면산화방법이 널리 이용되었는데, 표면산화방법은 돌기부가 형성된 폴리실리콘막을 표면산화시켜 산화층을 만들어 줌으로써 산화가 되지 않은 폴리실리콘막의 표면거칠기를 완화시켜 주는 방법이다.
상기 표면산화방법은 돌기부를 완화시켜 표면 거칠기를 개선할 수는 있지만,폴리실리콘막의 표면에서 형성되는 산화막보다 상대적으로 돌기부에서 형성되는 산화막의 두께차가 크지 않기 때문에 물리적으로 남아있는 돌기부를 게거하는 데는 한계가 문제점이 있다.
폴리실리콘막의 표면 거칠기를 개선하기 위한 다른 방법으로는 반복적으로 습식산화 및 HF 처리를 수행하는 방법이 있다. 이러한 방법은 스핀타입의 습식 스테이션(spin type wet station)에서 오존수를 사용하여 폴리실리콘막의 표면을 산화시킨 다음 동일장비에서 HF 처리하여 폴리실리콘막의 표면에 형성된 산화막을 제거하는 공정을 수차례 반복하여 표면돌기부를 제거하는 방법이다.
상기 방법은 수차례의 표면산화 및 HF 처리공정을 수행하기 때문에, 돌기부 이외의 폴리실리콘막도 손실되어 원하는 돌기부만을 선택적으로 제거할 수 없을 뿐만 아니라 공정신뢰성이 저하되는 문제점이 있었다.
한편, 종래에는 결정화된 폴리실리콘막을 이용하여 박막 트랜지스터를 제조할 때 소자의 특성을 향상시키기 위하여 액티브 채널층을 패시베이션(passivation) 시키는 수소화공정을 수행하였다. 그러나, 수소화공정을 통해 수소는 폴리실리콘막의 결정입계 뿐만 아니라 입(grain)내에 들어가게 되는데, 입내에 들어간 수소는 소자 동작시 소자의 특성을 열화시키는 문제점이 있었다("Model of Electrical Stress Induced Degradation in Hydrogeneated n-and p-channel Poly-Si TFT's", Yunsik Jeong, et al., AMLCD 2000, 177p 참조).
본 발명의 목적은 상기한 바와같은 종래 기술의 문제점을 해결하기 위한 것으로서, 표면거칠기를 개선할 수 있는 결정화방법 및 이를 이용한 박막 트랜지스터의 제조방법을 제공하는 데 있다.
본 발명의 다른 목적은 돌기부만을 선택적으로 제거하여 표면거칠기를 개선함과 동시에 소자의 특성저하를 방지할 수 있는 결정화방법 및 이를 이용한 박막 트랜지스터의 제조방법을 제공하는 데 있다.
본 발명의 다른 목적은 폴리실리콘막의 결정입계만을 선택적으로 패시베이선시켜 소자의 특성을 향상시킬 수 있는 결정화방법 및 이를 이용한 박막 트랜지스터의 제조방법을 제공하는 데 있다.
본 발명의 다른 목적은 공정을 단순화하고 돌기부를 용이하게 제거할 수 있는 결정화방법 및 이를 이용한 박막 트랜지스터의 제조방법을 제공하는 데 있다.
도 1은 종래의 레이저를 이용한 결정화방법에 의해 결정화된 폴리실리콘막을 보여주는 사진,
도 2a는 본 발명의 결정화방법에 의해 결정화된 폴리실리콘막을 보여주는 사진,
도 2b는 본 발명의 결정화방법에 의해 결정화된 후의 폴리실리콘막의 개략적 단면구조를 도시한 도면,
도 3a 내지 도 3f 는 본 발명의 제1실시예에 따른 결정화방법을 설명하기 위한 공정단면도,
도 4a 내지 도 4g 는 본 발명의 제2실시예에 따른 결정화방법을 설명하기 위한 공정단면도,
도 5는 본 발명의 결정화방법을 이용하여 제조된 박막 트랜지스터의 단면구조도,
<도면의 주요부분에 대한 부호의 설명>
30, 50, 70 : 절연기판 31, 51, 71 : 버퍼층
32, 52 : 비정질 실리콘막 33, 53 : 폴리실리콘막
34, 54 : 산화막 35, 55 : 보호막
72 : 반도체층 73 : 게이트 절연막
74 : 게이트 75 : 소오스/드레인 영역
상기한 본 발명의 목적을 달성하기 위하여 본 발명은 절연기판상에 비정질 실리콘막을 형성하는 단계와; 상기 비정질 실리콘막을 결정화하여 결정입계에 돌기가 생긴 폴리실리콘막으로 만들어주는 단계와; 상기 돌기가 노출되도록 상기 폴리실리콘막상에 보호막을 형성하는 단계와; HF 처리하여 상기 노출된 돌기를 제거하여 상기 결정입계를 노출시키는 단계와; 상기 보호막을 제거하는 단계를 포함하는 결정화방법을 제공하는 것을 특징으로 한다.
상기 보호막은 HF 에 대한 식각선택비를 갖는 물질로서, 폴리이미드 또는 포토레지스트막과 같은 유기막을 10 내지 300Å의 두께로 형성한다. 상기 보호막은그의 점도가 5이상의 Cp 값을 갖는 물질을 사용하여 상기 폴리실리콘막의 돌기에는 형성되지 않고 상기 폴리실리콘막의 표면에만 형성되도록 한다.
상기 HF 처리후 보호막 제거단계전에, 소자특성을 향상시키기 위하여 상기 노출된 결정입계를 H2또는 F2플라즈마 분위기에서 열처리하여 선택적으로 패시베이션시켜 주는 단계가 더 추가된다.
상기 보호막을 형성한 다음 HF 처리단계전에, HF 처리시 돌기부가 완전히 노출되게 하기 위하여 드라이 애싱공정을 통해 상기 돌기에 형성된 보호막을 제거하는 단계가 더 추가된다.
상기 결정화단계와 보호막 형성단계사이에 상기 노출된 돌기를 포함한 폴리실리콘막을 표면산화시켜 산화막을 형성하는 단계를 더 포함하며, 상기 폴리실리콘막을 표면산화하는 방법으로는 플라즈마 산화법, 습식산화법 또는 건식산화법중 하나를 이용한다.
상기 폴리실리콘막의 결정화단계후의 폴리실리콘막의 돌기의 높이에 대한 HF 처리단계후의 폴리실리콘막의 돌기의 높이의 비가 0.9 내지 0.01 이고, HF 처리단계후의 폴리실리콘막의 돌기의 높이에 대한 상기 폴리실리콘막의 표면산화단계에 의해 형성된 산화막의 두께의 비가 0.1 내지 100 이다.
또한, 본 발명은 절연기판상에 반도체층을 위한 비정질 실리콘막을 형성하는 단계와; 상기 비정질 실리콘막을 결정화하여 결정입계에 돌기가 생긴 폴리실리콘막으로 만들어주는 단계와; 상기 돌기가 노출되도록 상기 폴리실리콘막상에 보호막을형성하는 단계와; HF 처리하여 상기 노출된 돌기를 제거하여 상기 결정입계를 노출시키는 단계와; 상기 노출된 결정입계만을 선택적으로 패시베이션시키는 단계와; 상기 보호막을 제거하는 단계와; 상기 폴리실리콘막을 패터닝하여 반도체층을 형성하는 단계와; 상기 반도체층상에 게이트 절연막을 형성하는 단계와; 상기 반도체층상부의 게이트 절연막상에 게이트를 형성하는 단계와; 상기 반도체층에 소오스/드레인 영역을 형성하는 단계를 포함하는 박막 트랜지스터의 제조방법을 제공하는 것을 특징으로 한다.
이하, 첨부한 도면을 참조하여, 본 발명의 일 실시예를 통해 본 발명을 보다 상세하게 설명하고자 한다.
도 3a 내지 도 3f은 본 발명의 제1실시예에 따른 결정화방법을 설명하기 위한 공정 단면도를 도시한 것이다.
도 3a를 참조하면, 유리기판과 같은 절연기판(30)상에 버퍼층(31)을 형성한다. 상기 버퍼층(31)으로 산화막 또는 질화막의 단일막 또는 산화막과 질화막의 적층막을 형성하는데, 이때 버퍼층(31)은 1000-3000Å의 두께로 형성한다.
상기 버퍼층(31)상에 박막 트랜지스터의 채널층으로 사용되는 비정질 실리콘막(32)을 증착한다. 이때, 상기 비정질 실리콘막(32)은 300 내지 1000Å의 두께로 형성한다.
도 3b를 참조하면, 통상적인 결정화공정을 수행하여 상기 비정질 실리콘막(32)을 폴리실리콘막(33)으로 결정화시켜 준다. 상기 비정질 실리콘막(32)을 폴리실리콘막(33)으로 결정화하는 방법으로는 ELA(Excimer Laser Anneal)방법을이용하는 것이 바람직하다. 결정화공정후 산화공정을 수행하여 상기 폴리실리콘막(33)의 표면을 산화시켜 산화막(34)을 형성한다.
이때, 상기 폴리실리콘막(33)의 결정입계(grain boundary, 33a)를 따라 돌기(33b)가 형성되며, 상기 폴리실리콘막(33)의 표면을 산화시켜 주기 위한 산화공정시 돌기(33b)도 산화되어진다.
상기 폴리실리콘막(33)의 표면을 산화시켜 주는 방법으로는 플라즈마 산화법(plasma oxidation), 오존수를 이용한 습식산화법(wet oxidation), 건식산화법(dry oxidation) 등이 사용된다.
도 3c를 참조하면, 상기 돌기(33b)를 제외한 상기 산화막(34)상에 보호막(35)을 형성하여 상기 돌기(33b)를 노출시켜준다. 상기 보호막(35)은 후속의 HF 처리공정시 상기 노출된 돌기(33b)만이 선택적으로 제거되도록 그 하부의 산화막(34)을 보호하는 역할을 한다.
상기 보호막(35)으로는 상기 HF 에 대한 식각선택비가 높은 물질, 예를 들면 폴리이미드 또는 포토레지스트와 같은 유기막을 10 내지 300Å의 두께로 도포하며, 그의 두께가 얇을수록 바람직한 결과를 얻을 수 있다. 이때, 보호막(35)은 그의 점도, 첨가제의 종류와 양, 베이킹조건을 조절함으로써 돌기(33b)에는 도포되지 않도록 한다. 상기 보호막(35)의 점도는 5이상의 Cp 값을 갖는 것이 바람직하며, 첨가제중 계면활성제(surfactant) 종류는 넣지 않는 것이 바람직하다.
도 3d를 참조하면, 상기 보호막(35)에 의해 상기 산화막(34)이 보호된 상태에서 상기 노출된 돌기(33b)를 HF 처리를 통해 식각해낸다. 따라서, 상기결정입계(33a)에서 돌출된 돌기(33b)의 제거에 따라 상기 결정입계(33a)가 노출되어진다.
도 3e를 참조하면, 소자의 특성을 향상시키기 위하여 패시베이션공정을 수행하는데, 상기 보호막(35)에 의해 결정입내(33c)는 보호되고 결정입계(33a)만이 노출되어 있으므로, 노출된 결정입계(33a)만을 선택적으로 패시베이션시켜 준다.
상기 패시베이션공정은 H2 또는 F2 플라즈마 분위기에서 열처리하는 데, 결정입계(33a)를 제외한 부분은 보호막(35)에 의해 보호된 상태에서 패시베이션시켜 줌으로써, 결정입(grain) 내(33c)와는 전기적으로 다른 특성을 갖는 결정입계(33a)만을 선택적으로 패시베이션시켜 주게 된다.
따라서, 폴리실리콘막(33)의 표면전체에 대해 패시베이션공정을 수행하는 경우에는 결정입내에 들어간 수소가 소자의 특성 열화를 초래하지만, 본 발명에서와 같이 보호막(35)에 의해 노출된 결정입계만을 선택적으로 패시베이션시켜 줌으로써 소자의 특성을 보다 향상시킬 수 있다.
도 3f를 참조하면, 상기 산화막(34)상에 남아있는 보호막(35)을 제거하면, 결정입계(33a)만이 선택적으로 패시베이션된 폴리실리콘막(33)이 얻어진다.
본 발명의 제1실시예에 따른 폴리실리콘막(33)은 결정입계(33a)에 비하여 상기 결정입내(33c)가 단차진 구조를 갖으며, 상기 단차진 부분에 산화막(34)이 존재하는 구조를 갖는다.
본 발명의 제1실시예에서는, 결정화공정후 돌기가 형성된 폴리실리콘막의 표면을 산화시키는 공정을 수행하는데, 상기 표면산화공정은 폴리실리콘막에 형성된표면돌기의 높이가 높은 경우에 후속의 HF 처리시 표면돌기를 용이하게 제거하기 위한 공정이다. 그러므로, 폴리실리콘막에 형성된 표면돌기의 높이가 낮은 경우에는 결정화공정후 표면산화공정을 생략한 다음 폴리실리콘막상에 바로 보호막을 형성할 수도 있다.
도 4a 내지 도 4g은 본 발명의 제2실시예에 따른 결정화방법을 설명하기 위한 공정 단면도를 도시한 것이다.
본 발명의 제2실시예에 따른 결정화방법은 제1실시예에 따른 결정화방법과 유사하다. 제2실시예에 따른 결정화방법은 도 4c의 보호막(55) 형성공정을 수행한 다음 도 4e의 HF 처리공정전에, 도 4d에 도시된 바와같이 드라이 애싱공정을 수행한다.
즉, 도 4c에서와 같이 보호막(55)을 도포할 때, 상기 돌기(53b)에 보호막(55)이 미세하게 형성될 수도 있다. 그러므로, 본 발명의 제2실시예에서는 도 4c에서와 같이 보호막(55)을 도포한 다음, 도 4d에서와 같이 드라이 애싱공정을 수행하여 돌기(53b)가 완전히 노출되도록 돌기(53b)상부의 보호막(55)을 제거한다.
이와같이, 보호막(55)중 돌기(53b)상부에 미세하게 형성된 부분을 약하게 드라이애싱하여 보호막을 제거하면, 폴리실리콘막(53)중 돌기(53b)가 노출되므로, 도 4e의 HF 처리공정시 보호막(55)에 대한 돌기(53b)의 식각선택비를 증가시킨다. 따라서, HF 처리공정에 의해 노출된 돌기(53b)만을 용이하게 제거할 수 있다.
본 발명의 제2실시예에 따른 결정화방법은 표면돌기에 미세하게 형성된 보호막을 제거하여 후속의 HF 처리에 대한 식각선택비를 증가시켜 줌으로써 폴리실리콘막의 표면돌기의 높이가 낮은 경우에 보다 바람직하다.
도 2a는 본 발명의 제1 및 제2실시예의 결정화방법에 의해 표면거칠기가 개선된 폴리실리콘막을 도시한 사진이고, 도 2b는 도 2a의 폴리실리콘막의 단면구조를 개략적으로 도시한 것이다.
도 2a를 참조하면, 본 발명의 제1 및 제2실시예에 따른 결정화방법에 의해 결정화된 폴리실리콘막이 도 1에 도시된 종래의 결정화방법에 의해 결정화된 폴리실리콘막에 비하여 표면 거칠기가 개선되었음을 알 수 있다.
본 발명의 제1 및 제2실시예의 결정화방법에 따르면, 종래방법에 비하여 폴리실리콘막의 표면거칠기를 개선할 수 있는데, 이때 도 3b 또는 도 4b의 결정화공정후 폴리실리콘막의 표면돌기의 높이에 대한 도 3d 또는 도 4e의 HF 처리후의 폴리실리콘막의 표면돌기의 높이의 비(比)는 0.9 내지 0.01 이 된다.
또한, 도 2b에서, 산화공정에 의해 형성된 산화막 즉, 보호막하부에 남아있는 산화막의 두께를 C, 본 발명의 레이저 결정화방법에 의해 얻어진 폴리실리콘막의 돌기의 높이를 B라 할 때, 높이 B에 대한 두께 C 의 비를 A 라 할 때, A는 0.1 내지 100 이 된다.
도 5은 본 발명의 실시예에 따른 결정화방법을 이용하여 제조된 박막 트랜지스터의 단면구조를 도시한 것이다.
도 5을 참조하면, 본 발명의 결정화방법을 이용하여 박막 트랜지스터를 제조하는 방법을 설명하면 다음과 같다.
먼저, 유리기판과 같은 절연기판(70)상에 버퍼층(71)을 형성하고, 그위에 비정질 실리콘막을 증착한다. 상기 비정질 실리콘막을 상기 설명한 본 발명의 제1 및 제2실시예에 따른 결정화방법을 이용하여 결정화하여 폴리실리콘막을 만들어준다.
상기 폴리실리콘막을 반도체층을 위한 마스크(도면상에 도시되지 않음)를 사용하여 패터닝하여 반도체층(72)을 형성한다. 상기 반도체층(72)을 포함한 기판상에 게이트 절연막(73)을 형성하고, 그위에 게이트(74)을 형성한다. 상기 게이트(74)를 이용하여 상기 반도체층(72)으로 고농도의 n형 또는 p형 불순물중 하나를 이온주입하여 소오스/드레인 영역(75)을 형성한다. 이로써, 본 발명의 표면거칠기를 개선할 수 있는 결정화방법을 이용한 박막 트랜지스터가 제조된다.
상기한 바와같은 본 발명의 상기한 바와같은 본 발명의 결정화방법에 따르면, 결정화후 생성되는 돌기부를 효과적으로 제거할 수 있는 공정으로서 종래의 방법에 비하여 다음과 같은 장점을 갖는다.
첫째, 간단한 공정으로 용이하게 폴리실리콘막의 표면 돌기부를 제거할 수 있으며, 그러므로 원하지 않는 돌기부만을 선택적으로 제거할 수 있어 공정의 신뢰성을 향상시킬 수 있다.
둘째, 별도의 설비를 필요로 하지 않고 레이저 결정화후 표면 돌기부를 용이하게 제거할 수 있으므로, 설비투자가 필요없다.
셋째, 종래의 결정화방법은 여러 번의 표면산화 및 HF 처리공정을 통해 표면 돌기부를 제거하였기 때문에 공정이 복잡하고 장시간 소요되는 문제점이 있었으나, 본 발명에서는 표면산화후 한번의 HF 처리공정을 통해 표면돌기를 제거하여 줌으로써 공정을 단순화하고 공정시간을 단축시킬 수 있는 이점이 있다.
넷째, 돌기부 제거후의 폴리실리콘막의 표면에는 산화막이 남아있으므로 이를 이용하여 박막 트랜지스터를 제조하는 경우 소자의 특성을 향상시킬 수 있는 이점이 있다.
다섯째, 돌기부를 제거한 다음 결정입계만을 노출시켜 선택적으로 패시베이션시켜 줌으로써, 더욱 더 우수하고 안정한 특성을 갖는 소자를 제조할 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (17)

  1. 절연기판상에 비정질 실리콘막을 형성하는 단계와;
    상기 비정질 실리콘막을 결정화하여 결정입계에 돌기가 생긴 폴리실리콘막으로 만들어주는 단계와;
    상기 돌기가 노출되도록 상기 폴리실리콘막상에 보호막을 형성하는 단계와;
    HF 처리하여 상기 노출된 돌기를 제거하여 상기 결정입계를 노출시키는 단계와;
    상기 보호막을 제거하는 단계를 포함하는 것을 특징으로 하는 결정화방법.
  2. 제 1 항에 있어서, 상기 보호막은 HF 에 대한 식각선택비를 갖는 물질을 사용하는 특징으로 하는 결정화방법.
  3. 제 2 항에 있어서, 상기 보호막으로 폴리이미드 또는 포토레지스트막과 같은 유기막을 사용하는 것을 특징으로 하는 결정화방법.
  4. 제 3 항에 있어서, 상기 보호막은 10 내지 300Å의 두께로 형성되는 것을 특징으로 하는 결정화방법.
  5. 제 1 항에 있어서, 상기 보호막은 그의 점도가 5이상의 Cp 값을 갖는 물질을사용하여 상기 폴리실리콘막의 돌기에는 형성되지 않고 상기 폴리실리콘막의 표면에만 형성되도록 하는 것을 특징으로 하는 결정화방법.
  6. 제 1 항에 있어서, 상기 HF 처리후 보호막을 제거하기 전에, 소자특성을 향상시키기 위하여 상기 노출된 결정입계를 선택적으로 패시베이션시켜 주는 것을 특징으로 하는 결정화방법.
  7. 제 6 항에 있어서, 패시베이션공정은 H2또는 F2플라즈마 분위기에서 열처리하여 노출된 결정입계를 선택적으로 패시베이션시켜 주는 것을 특징으로 하는 결정화방법.
  8. 제 1 항에 있어서, 상기 보호막을 형성한 다음 HF 처리전에, HF 처리시 돌기부가 완전히 노출되게 하기 위하여 드라이 애싱공정을 통해 상기 돌기에 형성된 보호막을 제거하는 단계가 더 추가되는 것을 특징으로 결정화방법.
  9. 제1항에 있어서, 상기 폴리실리콘막의 결정화단계후의 폴리실리콘막의 돌기의 높이에 대한 HF 처리단계후의 폴리실리콘막의 돌기의 높이의 비가 0.9 내지 0.01 인 것을 특징으로 하는 결정화방법.
  10. 제1항에 있어서, 상기 비정질 실리콘막은 레이저를 이용하여 폴리실리콘막으로 결정화되는 것을 특징으로 하는 결정화방법.
  11. 제1항의 결정화방법에 의해 결정화된 것을 특징으로 하는 폴리실리콘막.
  12. 제1항에 있어서, 상기 결정화단계와 보호막 형성단계사이에 돌기를 포함한 상기 폴리실리콘막의 표면을 산화시켜 산화막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 결정화방법.
  13. 제 12 항에 있어서, 상기 폴리실리콘막을 표면산화하는 방법은 플라즈마 산화법, 습식산화법, 또는 건식산화법중 하나를 이용하는 것을 특징으로 하는 결정화방법.
  14. 제 12 항에 있어서, HF 처리단계후의 폴리실리콘막의 돌기의 높이에 대한 상기 폴리실리콘막의 표면산화단계에 의해 형성된 산화막의 두께의 비가 0.1 내지 100인 것을 특징으로 하는 결정화방법.
  15. 결정입계에 비하여 결정입내가 단차지고 상기 단차진 결정입내상에 산화막이 형성되는 제12항의 결정화방법에 의해 결정화된 것을 특징으로 하는 폴리실리콘막.
  16. 절연기판상에 반도체층을 위한 비정질 실리콘막을 형성하는 단계와;
    상기 비정질 실리콘막을 결정화하여 결정입계에 돌기가 생긴 폴리실리콘막으로 만들어주는 단계와;
    상기 돌기가 노출되도록 상기 폴리실리콘막상에 보호막을 형성하는 단계와;
    HF 처리하여 상기 노출된 돌기를 제거하여 상기 결정입계를 노출시키는 단계와;
    상기 노출된 결정입계만을 선택적으로 패시베이션시키는 단계와;
    상기 보호막을 제거하는 단계와;
    상기 폴리실리콘막을 패터닝하여 반도체층을 형성하는 단계와;
    상기 반도체층상에 게이트 절연막을 형성하는 단계와;
    상기 반도체층상부의 게이트 절연막상에 게이트를 형성하는 단계와;
    상기 반도체층에 소오스/드레인 영역을 형성하는 단계를 포함하는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
  17. 제16항의 방법에 의해 제조되는 것을 특징으로 하는 박막 트랜지스터.
KR1020010062149A 2001-10-09 2001-10-09 결정화방법 및 이를 이용한 박막 트랜지스터의 제조방법 KR100542982B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010062149A KR100542982B1 (ko) 2001-10-09 2001-10-09 결정화방법 및 이를 이용한 박막 트랜지스터의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010062149A KR100542982B1 (ko) 2001-10-09 2001-10-09 결정화방법 및 이를 이용한 박막 트랜지스터의 제조방법

Publications (2)

Publication Number Publication Date
KR20030030286A true KR20030030286A (ko) 2003-04-18
KR100542982B1 KR100542982B1 (ko) 2006-01-20

Family

ID=29563870

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010062149A KR100542982B1 (ko) 2001-10-09 2001-10-09 결정화방법 및 이를 이용한 박막 트랜지스터의 제조방법

Country Status (1)

Country Link
KR (1) KR100542982B1 (ko)

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100606230B1 (ko) * 1999-08-19 2006-07-28 샤프 가부시키가이샤 반도체 장치의 제조방법
US7256060B2 (en) 2004-11-12 2007-08-14 Lg.Philips Lcd Co., Ltd. Liquid crystal display device and method of fabricating the same
US7414691B2 (en) 2004-08-12 2008-08-19 Lg Display Co., Ltd. Liquid crystal display device with prevention of defective disconnection of drain/pixel electrodes by forming two conductive layers on top of entire pixel electrode and then removing a portion of both therefrom
US7474362B2 (en) 2004-12-22 2009-01-06 Lg Display Co., Ltd. Liquid crystal display device and method of fabricating the same
US7492432B2 (en) 2004-12-31 2009-02-17 Lg Display Co., Ltd. Liquid crystal display device and method of fabricating the same
US7595859B2 (en) 2004-12-31 2009-09-29 Lg Display Co., Ltd. Liquid crystal display device and method of fabricating the same
US7612836B2 (en) 2004-09-09 2009-11-03 Lg Display Co., Ltd. Liquid crystal display device and fabrication method thereof
US7632722B2 (en) 2004-12-24 2009-12-15 Lg Display Co., Ltd. Liquid crystal display device and method of fabricating the same
US7638801B2 (en) 2004-08-13 2009-12-29 Lg Display Co., Ltd. Liquid crystal display device and fabrication method thereof
US7656086B2 (en) 2006-11-17 2010-02-02 Samsung Mobile Display Co., Ltd. Organic light emitting diode display and method of manufacture thereof
US7701524B2 (en) 2004-08-26 2010-04-20 Lg Display Co., Ltd. LCD device comprising the drain electrode connected to an upper and a side portion of the pixel electrode and fabrication method thereof
US7830476B2 (en) 2004-12-31 2010-11-09 Lg Display Co., Ltd. Electroluminescence display device comprising a drain electrode being directly contacted with the upper surface of the first transparent conductive layer and the side surface of the second conductive layer and fabricating methods thereof
US8018545B2 (en) 2004-08-26 2011-09-13 Lg Display Co., Ltd. Method of fabricating a liquid crystal display device
US20160118623A1 (en) * 2012-08-20 2016-04-28 Universal Display Corporation Thin film deposition
KR20190038729A (ko) * 2017-09-29 2019-04-09 삼성디스플레이 주식회사 폴리실리콘층의 제조 방법 및 박막 트랜지스터

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210113513A (ko) 2020-03-06 2021-09-16 삼성디스플레이 주식회사 발광 표시 장치 및 그 제조 방법
KR20220075103A (ko) 2020-11-27 2022-06-07 삼성디스플레이 주식회사 박막 트랜지스터 기판, 표시 장치, 및 이의 제조 방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11251599A (ja) * 1998-03-06 1999-09-17 Toshiba Corp 薄膜半導体装置の製造方法
JP2000357798A (ja) * 1998-06-30 2000-12-26 Matsushita Electric Ind Co Ltd 薄膜トランジスタ及びその製造方法
JP3658213B2 (ja) * 1998-11-19 2005-06-08 富士通株式会社 半導体装置の製造方法
JP4101409B2 (ja) * 1999-08-19 2008-06-18 シャープ株式会社 半導体装置の製造方法

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100606230B1 (ko) * 1999-08-19 2006-07-28 샤프 가부시키가이샤 반도체 장치의 제조방법
US7414691B2 (en) 2004-08-12 2008-08-19 Lg Display Co., Ltd. Liquid crystal display device with prevention of defective disconnection of drain/pixel electrodes by forming two conductive layers on top of entire pixel electrode and then removing a portion of both therefrom
US7927930B2 (en) 2004-08-13 2011-04-19 Lg Display Co., Ltd. Method for fabricating a liquid crystal display device
US7638801B2 (en) 2004-08-13 2009-12-29 Lg Display Co., Ltd. Liquid crystal display device and fabrication method thereof
US7701524B2 (en) 2004-08-26 2010-04-20 Lg Display Co., Ltd. LCD device comprising the drain electrode connected to an upper and a side portion of the pixel electrode and fabrication method thereof
US8018545B2 (en) 2004-08-26 2011-09-13 Lg Display Co., Ltd. Method of fabricating a liquid crystal display device
US7612836B2 (en) 2004-09-09 2009-11-03 Lg Display Co., Ltd. Liquid crystal display device and fabrication method thereof
US8049830B2 (en) 2004-09-09 2011-11-01 Lg Display Co., Ltd. Liquid crystal display device and fabrication method thereof
US7619286B2 (en) 2004-11-12 2009-11-17 Lg Display Co., Ltd. Liquid crystal display device and method of fabricating the same
US7256060B2 (en) 2004-11-12 2007-08-14 Lg.Philips Lcd Co., Ltd. Liquid crystal display device and method of fabricating the same
US7474362B2 (en) 2004-12-22 2009-01-06 Lg Display Co., Ltd. Liquid crystal display device and method of fabricating the same
US7632722B2 (en) 2004-12-24 2009-12-15 Lg Display Co., Ltd. Liquid crystal display device and method of fabricating the same
US7999267B2 (en) 2004-12-24 2011-08-16 Lg Display Co., Ltd. Liquid crystal display device
US7595859B2 (en) 2004-12-31 2009-09-29 Lg Display Co., Ltd. Liquid crystal display device and method of fabricating the same
US7830476B2 (en) 2004-12-31 2010-11-09 Lg Display Co., Ltd. Electroluminescence display device comprising a drain electrode being directly contacted with the upper surface of the first transparent conductive layer and the side surface of the second conductive layer and fabricating methods thereof
US7492432B2 (en) 2004-12-31 2009-02-17 Lg Display Co., Ltd. Liquid crystal display device and method of fabricating the same
US7656086B2 (en) 2006-11-17 2010-02-02 Samsung Mobile Display Co., Ltd. Organic light emitting diode display and method of manufacture thereof
US20160118623A1 (en) * 2012-08-20 2016-04-28 Universal Display Corporation Thin film deposition
US9735392B2 (en) * 2012-08-20 2017-08-15 Universal Display Corporation Thin film deposition
KR20190038729A (ko) * 2017-09-29 2019-04-09 삼성디스플레이 주식회사 폴리실리콘층의 제조 방법 및 박막 트랜지스터

Also Published As

Publication number Publication date
KR100542982B1 (ko) 2006-01-20

Similar Documents

Publication Publication Date Title
KR100542982B1 (ko) 결정화방법 및 이를 이용한 박막 트랜지스터의 제조방법
US6462403B1 (en) Semiconductor device comprising thin film transistors having a passivation film formed thereon
JP3403115B2 (ja) 半導体装置の製造方法
JPH11251599A (ja) 薄膜半導体装置の製造方法
US6482682B2 (en) Manufacturing method for improving reliability of polysilicon thin film transistors
US5897345A (en) Semiconductor device and process for fabricating the same
JPH05243575A (ja) 薄膜トランジスタおよびその製造方法
JPH0738113A (ja) 薄膜トランジスタの製造方法
JPH06260644A (ja) 半導体装置の製造方法
JPH11340474A (ja) 薄膜トランジスタの製造方法
JP3358284B2 (ja) 薄膜トランジスタの製造方法
JP2001036078A (ja) Ｍｏｓ型トランジスタ及びその製造方法
JPH08122818A (ja) 金属配線基板および半導体装置およびそれらの製造方法
JP4321828B2 (ja) 半導体装置の作製方法
JP3344051B2 (ja) 薄膜トランジスタの製造方法
JPH05129335A (ja) 縦型トランジスタの製造方法
CN114079008A (zh) 半导体器件的形成方法
JP2001094108A (ja) 電界効果トランジスタ、トランジスタアレイ基板、およびその製造方法
JP3260485B2 (ja) 半導体装置の製造方法
JPH10116993A (ja) 薄膜半導体装置及びその作製方法
JPH08148688A (ja) 薄膜半導体装置とその製造方法
JPH10116992A (ja) 薄膜半導体装置及びその作製方法
JPH08298290A (ja) 半導体装置及びその製造方法
JP2007165731A (ja) 絶縁膜の製造方法、薄膜トランジスタの製造方法及び液晶表示デバイスの製造方法
JPH065860A (ja) 薄膜トランジスタ及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130102

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140102

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20141231

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20151230

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180102

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20190102

Year of fee payment: 14