KR20030020603A - 저손실 박막 인덕터의 제조방법 - Google Patents

Abstract

본 발명에 따른 저손실 박막 인덕터의 제조방법은, 기판 위에 연자성층을 형성하는 단계; 연자성층 위에 절연층을 형성하는 단계; 절연층 위에 전기 도금을 위한 씨드층을 형성하는 단계; 씨드층 위에 감광제층을 형성하고, 그 감광제를 이용하여 원하는 코일 형상의 패턴을 형성하는 단계; 형성된 코일 형상의 패턴에 전기 도금에 의해 코일 부분을 형성하는 단계; 및 형성된 코일 부분 주변의 남아 있는 감광제를 제거한 후, 그 위에 미리 제조한 상부 자성막을 부착하여 인덕터를 완성하는 단계를 포함한다.

이와 같은 본 발명에 의하면, 박막 인덕터의 코일의 두께를 종래의 것보다 대폭 증대시켜 저항을 크게 줄임으로써, 열발생 및 효율저하의 문제를 해결할 수 있고, 다양한 구조 설계를 가능하게 하는 장점이 있다.

또한, 습식 식각 공정만을 사용하므로 열응력 문제가 발생하지 않으며, 종래와 같이 상부 자성막을 코일 위에 증착시키는 방식이 아니라, 샌드위치 방식으로 상부 구조와 하부 구조를 접착시키는 방식을 사용하므로, 제조 공정이 용이하다는 장점이 있다.

Description

저손실 박막 인덕터의 제조방법{Method for manufacturing a planar inductor having low coil loss}

본 발명은 컨버터 등에 사용되는 인덕터에 관한 것으로, 더 상세하게는 저손실 박막 인덕터의 제조방법에 관한 것으로서, 특히 코일의 두께를 기존의 인덕터보다 두껍게 하여 저항을 대폭 낮춤으로써 인덕터의 코일 손실을 크게 줄일 수 있는 저손실 박막 인덕터의 제조방법에 관한 것이다.

지금까지 보고된 박막 인덕터 제조기술은 크게 인덕터 코일 디자인과 자성박막의 배치에 대한 내용으로서 코일의 형상에 따른 인덕턴스 혹은 적절한 디자인과 자성박막에 대해서는 충분한 연구가 선행되어 있다. 그럼에도 불구하고 박막 인덕터가 실용화된 예는 아직까지 보고되지 않고 있다. 그 이유는 박막 인덕터가 기존의 벌크(bulk)형 인덕터에 비해 효율이 낮다는 것이고, 아직까지 파워용 박막 인덕터의 응용 분야가 벌크형 인덕터가 커버할 수 있는 주파수 대역(5MHz)에 있기 때문이라고 본다.

박막 인덕터를 DC-DC 컨버터(1∼2W급)에 응용하여 상용화하기 위해서는 우선 효율이 85∼90% 이상 되어야 하는데, 그중 손실의 가장 큰 부분을 차지하는 요소가 스위칭 손실(약 40%)이고, 그 다음이 박막 인덕터의 철손(약 30%)이 차지한다. 스위칭 손실의 경우 고주파 제어 IC의 개발과 영전압 스위칭 회로 구성 등의 방법으로 개선의 노력이 진행되고 있지만, 철손에 대해서는 코일의 두께를 두껍게 하여저항을 낮추는 방법과 선폭을 증가시키는 방법이 있지만, 선폭을 증가시키면 인덕터의 면적이 증가하므로 적절한 방법이라고 할 수 없다.

현재까지 보고된 박막 인덕터의 코일 두께는 대부분 20㎛ 미만에 저항도 수Ω정도여서 효율이 좋지 않아 실제 적용에는 문제가 많았다. 또한, 인덕턴스를 목표치까지 높이면 저항도 함께 증가하게 되어 설계상의 많은 제약이 따르게 된다. 따라서, 현재까지는 저항을 낮추기 위해 인덕터의 코일 턴수를 줄여서 인덕턴스의 크기를 희생시키는 방법밖에 없었다. 그러나, 이러한 방법으로는 직접적인 문제 해결이 되지 못하며, 소자를 집적화하는 데에도 무리가 있다. 또한, 높은 저항 때문에 발생한 열은 소자 특성의 열화, 구리의 확산 등 많은 문제점을 안고 있다.

본 발명은 이상과 같은 문제점을 감안하여 창출된 것으로서, 코일의 두께를 기존의 인덕터보다 두껍게 하여 저항을 대폭 낮춤으로써 인덕터의 코일 손실(철손)을 크게 줄일 수 있는 저손실 박막 인덕터의 제조방법을 제공함에 그 목적이 있다.

도 1a 내지 도 1i는 본 발명에 따른 저손실 박막 인덕터의 제조방법에 따라 박막 인덕터를 제조하는 과정을 순차적으로 보여주는 도면.

도 2는 본 발명에 따른 저손실 박막 인덕터의 제조방법에 따라 형성된 코일 부분의 평면도 상의 구조를 보여주는 도면.

도 3은 열처리 온도에 따른 스퍼터링 구리막과 전기도금 구리막의 전기비저항 특성을 보여주는 도면.

도 4는 본 발명의 제조방법에 의해 제조된 박막 인덕터의 주파수에 따른 인덕턴스 및 저항의 변화를 보여주는 도면.

도 5는 본 발명의 제조방법에 의해 제조된 박막 인덕터의 주파수에 따른 품질계수의 변화를 보여주는 도면.

<도면의 주요 부분에 대한 부호의 설명>

101...기판 102...연자성층

103...절연층 104...씨드층

105...감광제층 106...마스크

107...코일 부분 108...접착제

109...상부 자성막

상기의 목적을 달성하기 위하여 본 발명에 따른 저손실 박막 인덕터의 제조방법은,

(a) 기판 위에 연자성층을 형성하는 단계;

(b) 상기 연자성층 위에 절연층을 형성하는 단계;

(c) 상기 절연층 위에 전기 도금을 위한 씨드층을 형성하는 단계;

(d) 상기 씨드층 위에 감광제층을 형성하고, 그 감광제를 이용하여 원하는코일 형상의 패턴을 형성하는 단계;

(e) 상기 형성된 코일 형상의 패턴에 전기 도금에 의해 코일 부분을 형성하는 단계; 및

(f) 상기 형성된 코일 부분 주변의 남아 있는 감광제를 제거한 후, 그 위에 미리 제조한 상부 자성막을 부착하여 인덕터를 완성하는 단계를 포함하는 점에 그 특징이 있다.

이하 첨부된 도면을 참조하면서 본 발명의 실시예를 상세히 설명한다.

도 1a 내지 도 1i는 본 발명에 따른 저손실 박막 인덕터의 제조방법에 따라 박막 인덕터를 제조하는 과정을 순차적으로 보여주는 도면이다.

도 1a를 참조하면, 본 발명에 따른 저손실 박막 인덕터의 제조방법에 따라 먼저 기판(101) 위에 연자성층(102) 박막을 형성한다. 여기서, 기판(101)의 재료로는 실리콘 웨이퍼 표면을 5000Å 두께로 열산화(thermal oxidation) 처리하여 사용한다. 그리고, 연자성층(102)은 FeTaN/Ti의 2중막 구조로 형성되며, 마그네트론 스퍼터를 이용한 스퍼터링에 의해 2㎛ 두께로 막을 형성한 후 400℃로 열처리 한다.

연자성층(102) 박막의 형성이 완료되면, 도 1b에 도시된 바와 같이, 그 연자성층(102) 위에 절연층(103) 막을 형성한다. 절연층(103)의 물질로는 SiO₂가 사용되며, 스퍼터링에 의해 1㎛ 두께로 형성한다.

절연층(103) 막의 형성이 완료되면, 도 1c에 도시된 바와 같이, 그 절연층 (103) 막 위에 전기 도금을 위한 씨드(seed) 층(104)을 형성한다. 씨드층(104)은구리(1000Å)/크롬(200Å)의 2중 적층막 구조로 형성된다.

씨드층(104)의 형성이 완료되면, 도 1d 내지 도 1f에 도시된 바와 같이, 씨드층(104) 위에 감광제층(105)을 형성하고, 그 감광제를 이용하여 원하는 코일 형상의 패턴을 형성한다. 여기서, 감광제층(105)의 형성을 위한 감광제(photoresist)로는 SU-8-50 네거티브(negative) 감광제가 사용되나, 그 외에 두꺼운(thick) 감광제도 사용이 가능하다. 감광제층(105)은 120㎛의 두께로 형성한다.

감광제층(105)의 형성이 완료되면, 감광제층(105) 위에 원하는 코일 형상을 얻을 수 있도록 미리 디자인하여 만든 특정 패턴의 마스크(106)를 부착하고, 포토리소그라피(photolithography) 공정을 실시한다.

이렇게 하여 도 1f에서와 같이, 감광제층(105)에 원하는 코일 형상을 얻기 위한 특정 패턴의 요홈이 형성되면, 도 1g에 도시된 바와 같이, 그 요홈에 전기 도금에 의해 코일 부분(107)을 형성한다. 이때, 이 코일 부분(107)은 60 ㎃/㎠의 전류 밀도로 황산구리(CuSO₄)를 전기 도금하여 100㎛ 두께로 형성한다. 도 2는 형성된 코일 부분(107)의 평면도 상의 구조를 보여주는 것으로서, 코일 부분(107)은 소정 크기(예컨대, 5.3㎜×6.5㎜)의 10턴의 2중 직사각형 나선형 형태의 권선 코일 형태를 갖는다. 이때, 코일의 폭은 100㎛이며, 코일 간격은 50㎛이다.

코일 부분(107)의 형성이 완료되면, 도 1h에 도시된 바와 같이, 코일 부분 (107) 주변에 남아 있는 감광제를 감광제 제거용액으로 제거한다. 그리고, 감광제 하부의 씨드층(104)의 구리는 염화제이철(FeCl₃6H₂O) 수용액으로 습식 식각하여 제거하고, 크롬은 크롬 식각 용액으로 습식 식각하여 제거한다.

이렇게 하여 감광제, 구리 및 크롬의 제거가 완료되면, 도 1i에 도시된 바와 같이, 코일 부분(107) 위에 미리 제조한 상부 자성막(109)을 접착제(에폭시)(108)를 이용하여 부착하며, 이로써 본 발명의 방법에 따른 박막 인덕터의 제조가 완료된다.

한편, 도 3은 열처리 온도에 따른 스퍼터링 구리막과 전기도금 구리막의 전기비저항 특성을 보여주는 도면이다.

도 3을 참조하면, 열처리 전에는 스퍼터링에 의해 제조된 구리막(301)의 비저항이 전기도금에 의해 제조된 구리막(302)의 비저항보다 더 낮은 것으로 나타나 있다. 그러나, 열처리 후에는 전기도금에 의해 제조된 구리막(302)의 비저항이 거의 벌크 값에 근접한 2μΩ㎝를 보이는 것을 알 수 있다. 이것은 전기도금된 구리의 미세 조직은 첨가제에 의해 매우 조밀한 결정립 구조를 갖기 때문에 비저항이 스퍼터링 구리막에 비해 상대적으로 작게 되며, 구리막의 결정립계에 존재하는 결함들이 열처리에 따라 열적 활성화하여 결정립계로 확산되었기 때문인 것으로 판단된다.

도 4 및 도 5는 본 발명의 제조방법에 의해 제조된 박막 인덕터의 주파수에 따른 인덕턴스 및 저항과, 품질계수의 변화를 각각 보여주는 도면이다.

도 4 및 도 5에 도시된 바와 같이, 주파수 1MHz에서 인덕턴스는 980nH, 저항은 1.73Ω으로 3.5이상의 품질계수(Q)값을 갖게 되는 것을 알 수 있다. 이로부터 본 발명의 제조방법에 의해 제조된 박막 인덕터가 매우 낮은 저항 특성을 가짐을알 수 있는 것이다.

이상의 설명에서와 같이 본 발명에 따른 저손실 박막 인덕터의 제조방법은 박막 인덕터의 코일의 두께를 종래의 것보다 대폭 증대시켜 저항을 크게 줄임으로써, 열발생 및 효율저하의 문제를 해결할 수 있고, 다양한 구조 설계를 가능하게 하는 장점이 있다.

또한, 습식 식각 공정만을 사용하므로 열응력 문제가 발생하지 않으며, 종래와 같이 상부 자성막을 코일 위에 증착시키는 방식이 아니라, 샌드위치 방식으로 상부 구조와 하부 구조를 접착시키는 방식을 사용하므로, 제조 공정이 용이하다는 장점이 있다.

Claims (5)

1. (a) 기판 위에 연자성층을 형성하는 단계;

   (b) 상기 연자성층 위에 절연층을 형성하는 단계;

   (c) 상기 절연층 위에 전기 도금을 위한 씨드층을 형성하는 단계;

   (d) 상기 씨드층 위에 감광제층을 형성하고, 그 감광제를 이용하여 원하는 코일 형상의 패턴을 형성하는 단계;

   (e) 상기 형성된 코일 형상의 패턴에 전기 도금에 의해 코일 부분을 형성하는 단계; 및

   (f) 상기 형성된 코일 부분 주변의 남아 있는 감광제를 제거한 후, 그 위에 미리 제조한 상부 자성막을 부착하여 인덕터를 완성하는 단계를 포함하는 것을 특징으로 하는 저손실 박막 인덕터의 제조방법.
2. 제 1항에 있어서,

   상기 단계 (a)에서의 연자성층은 FeTaN/Ti의 2중막 구조로 형성하는 것을 특징으로 하는 저손실 박막 인덕터의 제조방법.
3. 제 1항에 있어서,

   상기 단계 (c)에서의 씨드층은 구리(1000Å)/크롬(200Å)의 2중막 구조로 형성하는 것을 특징으로 하는 저손실 박막 인덕터의 제조방법.
4. 제 1항에 있어서,

   상기 단계 (d)에서의 감광제층은 120㎛의 두께로 형성하는 것을 특징으로 하는 저손실 박막 인덕터의 제조방법.
5. 제 1항에 있어서,

   상기 단계 (e)에서의 코일 부분은 60 ㎃/㎠의 전류 밀도로 황산구리(CuSO₄)를 전기 도금하여 100㎛ 두께로 형성하는 것을 특징으로 하는 저손실 박막 인덕터의 제조방법.