JPH11251143A - 平面インダクタおよびその製造方法および平面コイルパターンの形成方法 - Google Patents

平面インダクタおよびその製造方法および平面コイルパターンの形成方法

Info

Publication number
JPH11251143A
JPH11251143A JP4941198A JP4941198A JPH11251143A JP H11251143 A JPH11251143 A JP H11251143A JP 4941198 A JP4941198 A JP 4941198A JP 4941198 A JP4941198 A JP 4941198A JP H11251143 A JPH11251143 A JP H11251143A
Authority
JP
Japan
Prior art keywords
film
plated
forming
conductor
plated conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4941198A
Other languages
English (en)
Inventor
Hiroshi Fujita
廣志 冨士田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP4941198A priority Critical patent/JPH11251143A/ja
Publication of JPH11251143A publication Critical patent/JPH11251143A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Manufacturing Cores, Coils, And Magnets (AREA)
  • Coils Or Transformers For Communication (AREA)

Abstract

(57)【要約】 【課題】 平面インダクタ（薄膜インダクタ）における
メッキ導体コイル間の間隔を微細化できる平面インダク
タを提供すること。 【解決手段】 基板３０上に順次形成された下部磁性膜
３１、下部層間絶縁膜３２と、この下部層間絶縁膜３２
上に形成され、スパイラル状に互いに並走し、互いに二
酸化シリコン膜３８により絶縁されている第１、第２の
メッキ導体コイル３６、４６とを具備する。そして、第
１、第２のメッキ導体コイル３６、４６の一端４１を一
の端子に共通に接続し、その他端４２を他の端子に共通
に接続し、一の端子と他の端子との間に第１、第２のメ
ッキ導体コイル３６、４６を並列に接続する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は特に平面インダク
タ（薄膜インダクタ）におけるメッキ導体コイル間の間
隔の微細化に関する。
【０００２】
【従来の技術】平面インダクタは薄膜インダクタとも呼
ばれ、例えばＤＣ−ＤＣコンバータ等への使用が有望視
されている。ＤＣ−ＤＣコンバータは直流電源を他の直
流電源にコンバートするものである。例えばＤＣ−ＤＣ
コンバータは直流５Ｖ電源を例えば液晶画面駆動用の直
流２５．２５〜３２．２５Ｖ電源にコンバートする。
【０００３】従来、ＤＣ−ＤＣコンバータ等に使用され
るインダクタは巻き線コイルが一般的である。巻き線コ
イルは厚く、ＤＣ−ＤＣコンバータが利用される半導体
製品、例えばパーソナルコンピュータ、撮像装置等に組
み込まれる回路基板等の薄型化を事実上困難にしてい
る。
【０００４】このような事情に鑑み、巻き線コイルの代
替として平面インダクタが開発されることになる。平面
インダクタは配線をスパイラル状にパターニングし、ス
パイラル状の配線を、巻き線コイルの鉄心の役目を果た
す磁性体により挟む。
【０００５】このような平面インダクタは巻き線コイル
に比べて極めて薄く形成できる。しかも平面インダクタ
は半導体製造技術（特にフォトリソグラフィ技術、メッ
キ技術等）を利用して作られるので、その製品はＩＣチ
ップと同等の形状にできる。これはＤＣ−ＤＣコンバー
タが利用される半導体製品の薄型化に有益である。
【０００６】このような平面インダクタのうち、特にパ
ワー用途の平面インダクタ、例えば直流５Ｖ電源を液晶
画面駆動用の直流２５．２５〜３２．２５Ｖ電源にコン
バートするＤＣ−ＤＣコンバータに用いられるもので
は、電気的特性としてコイルの電力損失を小さくする、
即ちコイルの抵抗値を低く抑えることが要求される。こ
のため、パワー用途の平面インダクタではフォトリソグ
ラフィ技術とメッキ技術とを用いて、膜厚が厚く、かつ
幅の広いメッキ導体コイルが形成される。
【０００７】以下、従来のパワー用途の平面インダクタ
をその製造方法とともに説明する。図８は従来の平面イ
ンダクタを示す平面図、図９（Ａ）〜（Ｄ）はそれぞ
れ、従来の平面インダクタを主要な製造工程毎に示す断
面図である。なお、図９（Ａ）〜（Ｄ）の断面は図８中
のＡ−Ａ’線に沿っている。
【０００８】まず、図９（Ａ）に示すように、基板１０
上に、下部磁性膜１１、下部層間絶縁膜１２、メッキ電
極導体膜１３を順次形成する。次いで、メッキ電極導体
膜１３上にフォトレジストを厚く塗布し、例えば膜厚５
５μｍ程度のフォトレジスト膜１４を形成する。次い
で、フォトリソグラフィ技術を用いて、フォトレジスト
膜１４に、平面から見てスパイラル状にされた、幅６０
μｍ程度のスペース１５を形成する。
【０００９】次に、図９（Ｂ）に示すように、電気メッ
キ技術を用いて、スペース１５に銅からなるメッキ導体
コイル１６を、膜厚５０μｍ程度成長させる。次に、図
９（Ｃ）に示すように、フォトレジスト膜１４を除去す
るとともに、メッキ導体コイル間スペースの底に露呈し
たメッキ電極導体膜１３を除去する。この状態の平面を
図８に示す。
【００１０】次に、図９（Ｄ）に示すように、絶縁材料
であるポリイミド樹脂を塗布し、フォトレジスト膜１４
を除去することにより得られたメッキ導体コイル間スペ
ース１７を充填するとともに、メッキ導体コイル１６の
上面を被覆するポリイミド樹脂膜１８を形成する。次い
で、ポリイミド樹脂膜１８上に、上部磁性膜１９、保護
膜２０を順次形成する。次いで、図示せぬボンディング
パッド部を形成することにより、パワー用途の平面イン
ダクタが完成する。
【００１１】
【発明が解決しようとする課題】しかし、パワー用途の
平面インダクタにおいては、上述したようにコイルの電
力損失を小さくすること、即ち低抵抗化が要求されるた
めに、メッキ導体コイル１６の幅Ｗ１６、厚みＴ１６を
ともに大きくする必要がある（図９Ｄ参照）。
【００１２】一方、メッキ導体コイル１６間の間隔Ｓ１
８（図９Ｄ参照）はフォトレジスト膜１４の幅Ｗ１４
（図９Ａ参照）により決まる。フォトレジスト膜１４の
幅Ｗ１４はフォトレジスト膜１４の膜厚Ｔ１４に依存す
る。即ち幅Ｗ１４は、膜厚Ｔ１４が厚くなるにつれて広
げていかないと、フォトレジスト膜１４の現像（パター
ニング）に困難が伴う。現状では、膜厚Ｔ１４が５５μ
ｍ程度の場合、幅Ｗ１４には例えば２０μｍ程度が必要
である。このため、間隔Ｓ１８は２０μｍ程度になる。
【００１３】このように従来のパワー用途の平面インダ
クタでは、メッキ導体コイル間の間隔Ｓ１８が大きくな
らざるを得ず、低抵抗化とチップサイズの縮小化とを両
立させることが困難になっている。
【００１４】また、フォトリソグラフィ技術が進展し、
間隔Ｓ１８の縮小が可能になったとしても、メッキ導体
コイル間スペース１７は、絶縁材料であるポリイミド樹
脂によって充填されなければならない。間隔Ｓ１８が縮
小されるとメッキ導体コイル間スペース１７のアスペク
ト比（Ｔ１６／Ｓ１８）が大きくなり、ポリイミド樹脂
の充填が困難になる。
【００１５】この発明は上記のような事情に鑑みてなさ
れたもので、その目的とするところは、平面インダクタ
（薄膜インダクタ）におけるメッキ導体コイル間の間隔
を微細化できる平面インダクタおよびその製造方法を提
供することにある。また、他の目的はメッキ導体コイル
間の間隔を微細化できる平面コイルパターンの形成方法
を提供することにある。
【００１６】
【課題を解決するための手段】上記目的を達成するため
に、この発明に係る平面インダクタは、基板上に形成さ
れた下部磁性膜と、この下部磁性膜上に形成された下部
層間絶縁膜と、この下部層間絶縁膜上に形成され、スパ
イラル状に互いに並走し、互いに絶縁膜により絶縁され
ている第１、第２のメッキ導体コイルと、これら第１、
第２のメッキ導体コイル上に形成された上部層間絶縁膜
と、この上部層間絶縁膜上に形成された上部磁性膜とを
具備する。そして、第１、第２のメッキ導体コイルの一
端を一の端子に共通に接続し、その他端を他の端子に共
通に接続し、前記一の端子と前記他の端子との間に第
１、第２のメッキ導体コイルを並列に接続したことを特
徴としている。
【００１７】また、その製造方法の第１の態様は、基板
上に下部磁性膜を形成し、この下部磁性膜上に下部層間
絶縁膜を形成し、この下部層間絶縁膜上に第１のメッキ
電極導体膜を形成し、この前記第１のメッキ電極導体膜
上に、この第１のメッキ電極導体膜が底に露呈するスパ
イラル状の開孔を有したマスク膜を形成し、このマスク
膜のスパイラル状の開孔に自己整合的に第１のメッキ導
体コイルを形成し、前記マスク膜を除去し、第１のメッ
キ導体コイル間スペースを得る。さらにこの第１のメッ
キ導体コイル間スペースの底に露呈した前記第１のメッ
キ電極導体膜を除去し、前記第１のメッキ導体コイルを
絶縁膜により被覆し、前記第１のメッキ導体コイル間ス
ペースの底に第２のメッキ電極導体膜を形成し、前記第
１のメッキ導体コイル間スペースに自己整合的に第２の
メッキ導体コイルを形成し、前記第１のメッキ導体コイ
ルおよび前記第２のメッキ導体コイル面上に上部層間絶
縁膜を形成し、この上部層間絶縁膜上に上部磁性膜を形
成することを特徴としている。
【００１８】また、その製造方法の第２の態様は、基板
上に下部磁性膜を形成し、この下部磁性膜上に下部層間
絶縁膜を形成し、この下部層間絶縁膜上にスパイラル状
に互いに並走する第１、第２のメッキ電極導体膜を形成
し、第１のメッキ電極導体膜が底に露呈するスパイラル
状の開孔を有したマスク膜を形成し、このマスク膜のス
パイラル状の開孔に自己整合的に第１のメッキ導体コイ
ルを形成し、前記マスク膜を除去し、第１のメッキ導体
コイル間スペースを得る。さらに前記第１のメッキ導体
コイルを被覆するとともに前記第１のメッキ導体コイル
間スペースの底に前記第２のメッキ電極導体膜を露呈さ
せる絶縁膜を形成し、前記第１のメッキ導体コイル間ス
ペースに自己整合的に第２のメッキ導体コイルを形成
し、前記第１のメッキ導体コイルおよび前記第２のメッ
キ導体コイル面上に上部層間絶縁膜を形成し、前記上部
層間絶縁膜上に上部磁性膜を形成することを特徴として
いる。
【００１９】また、前記絶縁膜は絶縁物層を形成し、形
成された絶縁物層を異方性エッチングすることにより前
記第１のメッキ導体コイルの側壁に残すことにより形成
することを特徴としている。
【００２０】また、その製造方法の第３の態様は、基板
上に下部磁性膜を形成し、この下部磁性膜上に下部層間
絶縁膜を形成し、この下部層間絶縁膜上にスパイラル状
のメッキ電極導体膜を形成し、このメッキ電極導体膜の
ほぼ半分が底に露呈するスパイラル状の開孔を有したマ
スク膜を形成し、このマスク膜のスパイラル状の開孔に
自己整合的に第１のメッキ導体コイルを形成し、前記マ
スク膜を除去し、第１のメッキ導体コイル間スペースを
得る。さらに前記第１のメッキ導体コイルを被覆すると
ともに、前記第１のメッキ導体コイル間スペースの底
に、前記メッキ電極導体膜の残り半分を露呈させる絶縁
膜を形成し、前記第１のメッキ導体コイル間スペースに
自己整合的に第２のメッキ導体コイルを形成し、前記第
１のメッキ導体コイルおよび前記第２のメッキ導体コイ
ル面上に上部層間絶縁膜を形成し、この上部層間絶縁膜
上に上部磁性膜を形成することを特徴としている。
【００２１】上記他の目的を達成するために、この発明
に係る平面コイルパターンの形成方法の第１の態様は、
第１のメッキ電極導体膜を形成し、この第１のメッキ電
極導体膜上に、この第１のメッキ電極導体膜が底に露呈
するスパイラル状の開孔を有したマスク膜を形成し、こ
のマスク膜のスパイラル状の開孔に自己整合的に第１の
メッキ導体コイルを形成し、前記マスク膜を除去し、第
１のメッキ導体コイル間スペースを得る。さらに前記第
１のメッキ導体コイル間スペースの底に露呈した前記第
１のメッキ電極導体膜を除去し、前記第１のメッキ導体
コイルを絶縁膜により被覆し、前記第１のメッキ導体コ
イル間スペースの底に、第２のメッキ電極導体膜を形成
し、前記第１のメッキ導体コイル間スペースに自己整合
的に第２のメッキ導体コイルを形成することを特徴とし
ている。
【００２２】また、その第２の態様は、スパイラル状に
互いに並走する第１、第２のメッキ電極導体膜を形成
し、前記第１のメッキ電極導体膜が底に露呈するスパイ
ラル状の開孔を有したマスク膜を形成し、このマスク膜
のスパイラル状の開孔に自己整合的に第１のメッキ導体
コイルを形成し、前記マスク膜を除去し、第１のメッキ
導体コイル間スペースを得る。さらに前記第１のメッキ
導体コイルを被覆するとともに、前記第１のメッキ導体
コイル間スペースの底に前記第２のメッキ電極導体膜を
露呈させる絶縁膜を形成し、前記第１のメッキ導体コイ
ル間スペースに自己整合的に第２のメッキ導体コイルを
形成することを特徴としている。
【００２３】また、前記絶縁膜は絶縁物層を形成し、形
成された絶縁物層を異方性エッチングすることにより前
記第１のメッキ導体コイルの側壁に残すことにより形成
することを特徴としている。
【００２４】また、その第３の態様は、スパイラル状の
メッキ電極導体膜を形成し、このメッキ電極導体膜のほ
ぼ半分が底に露呈するスパイラル状の開孔を有したマス
ク膜を形成し、前記スパイラル状の開孔に自己整合的に
第１のメッキ導体コイルを形成し、前記マスク膜を除去
し、第１のメッキ導体コイル間スペースを得る。さらに
前記第１のメッキ導体コイルを被覆するとともに、前記
第１のメッキ導体コイル間スペースの底に、前記メッキ
電極導体膜の残り半分を露呈させる絶縁膜を形成し、前
記第１のメッキ導体コイル間スペースに自己整合的に第
２のメッキ導体コイルを形成することを特徴としてい
る。
【００２５】上記構成を有する平面インダクタ、その製
造方法、並びに平面コイルパターンの形成方法によれ
ば、第１のメッキ導体コイルと第２のメッキ導体コイル
との間を、第１のメッキ導体コイルを被覆する絶縁膜に
より絶縁するので、メッキ導体コイル間の間隔を微細化
できる。
【００２６】
【発明の実施の形態】以下、この発明の実施の形態につ
いて図面を参照して説明する。 ［第１の実施形態］図１はこの発明の第１の実施形態に
係る平面インダクタを示す平面図、図２（Ａ）〜（Ｆ）
はそれぞれこの発明の第１の実施形態に係る平面インダ
クタを主要な製造工程毎に示す断面図である。なお、図
２（Ａ）〜（Ｆ）の断面は図１中のＢ−Ｂ’線に沿って
いる。
【００２７】以下、第１の実施形態に係るパワー用途の
平面インダクタをその製造方法とともに説明する。ま
ず、図２（Ａ）に示すように、基板３０上に、下部磁性
膜３１、下部層間絶縁膜３２、第１のメッキ電極導体膜
３３を順次形成する。第１のメッキ電極導体膜３３は銅
からなり、例えば１μｍ程度の厚みを有する。次いで、
第１のメッキ電極導体膜３３上にフォトレジストを厚く
塗布し、例えば膜厚５５μｍ程度のフォトレジスト膜３
４を形成する。次いで、フォトリソグラフィ技術を用い
て、フォトレジスト膜３４に、平面から見てスパイラル
状のフォトレジスト膜間スペース３５を形成する。フォ
トレジスト膜間スペース３５の幅、即ちフォトレジスト
膜３４間のスペースＳ３５は約３０μｍである。また、
フォトレジスト膜間スペース３５間のフォトレジスト膜
３４の幅Ｗ３４は約３２μｍである。次いで、電気メッ
キ技術を用いて、フォトレジスト膜間スペース３５の底
に露呈する第１のメッキ電極導体膜３３上に、銅からな
る第１のメッキ導体コイル３６を膜厚５０μｍ程度に成
長させる。なお、第１のメッキ導体コイル３６の幅Ｗ３
６はスペースＳ３５とほぼ同じであり、３０μｍ程度で
ある。
【００２８】次に、図２（Ｂ）に示すように、フォトレ
ジスト膜３４を除去し、メッキ導体コイル間スペース３
７を得る。次いで、第１のメッキ電極導体膜３３のう
ち、メッキ導体コイル間スペース３７の底に露呈する部
分を除去する。
【００２９】次に、図２（Ｃ）に示すように、図２
（Ｂ）に示す構造上にＣＶＤ法を用いて、二酸化シリコ
ンを堆積し、第１のメッキ導体コイル３６の露出面を被
覆する二酸化シリコン膜３８を形成する。二酸化シリコ
ン膜３８の膜厚は１μｍ程度である。次いで、二酸化シ
リコン膜３８上にスパッタ法を用いて、銅をスパッタ
し、第２のメッキ電極導体膜４３を形成する。第２のメ
ッキ電極導体膜４３の膜厚は１μｍ程度である。次い
で、フォトレジストを塗布し、フォトレジスト膜４４を
形成する。次いで、フォトリソグラフィ技術あるいはエ
ッチバック技術を用いて、フォトレジスト膜４４をメッ
キ導体コイル間スペース３７の底にのみ残す。メッキ導
体コイル間スペース３７の底に残ったフォトレジスト膜
４４の膜厚は、３μｍ程度である。
【００３０】次に、図２（Ｄ）に示すように、フォトレ
ジスト膜４４をマスクに用いて、第２のメッキ電極導体
膜４３をエッチングする。次いで、フォトレジスト膜４
４を除去する。これにより、第２のメッキ電極導体膜４
３は、メッキ導体コイル間スペース３７の底にのみ残
る。
【００３１】次に、図２（Ｅ）に示すように、電気メッ
キ技術を用いて、メッキ導体コイル間スペース３７の底
に露呈する第２のメッキ電極導体膜４３上に、銅からな
る第２のメッキ導体コイル４６を膜厚５０μｍ程度に成
長させる。なお、第２のメッキ導体コイル４６の幅Ｗ４
６は３０μｍ程度になる。また、第１のメッキ導体コイ
ル３６の膜厚Ｔ３６、第２のメッキ導体コイル４６の膜
厚Ｔ４６はともにほぼ５０μｍ程度になる。この状態の
平面を図１に示す。図１では、第１のメッキ導体コイル
３６の上面上の二酸化シリコン膜３８は省略されてい
る。
【００３２】次に、図２（Ｆ）に示すように、図２
（Ｅ）に示す構造上にＣＶＤ法を用いて、二酸化シリコ
ンを堆積し、第２のメッキ導体コイル４６の露出面を被
覆する上部層間絶縁膜４８を形成する。次いで、上部層
間絶縁膜４８上に、上部磁性膜３９、保護膜４０を順次
形成する。次いで、上部層間絶縁膜４８、上部磁性膜３
９、保護膜４０等を貫通し、図１中の参照符号４１、４
２に示す部分に通じる開孔（ボンディングパッド部）を
形成する。開孔の底には、第１のメッキ導体コイル３
６、第２のメッキ導体コイル４６がそれぞれ露呈する。
これにより、図示せぬボンディングパッドは、第１のメ
ッキ導体コイル３６、第２のメッキ導体コイル４６それ
ぞれに跨って形成される。これにより、そして、第１、
第２のメッキ導体コイル３６、４６は一端の領域４１に
接続される端子と、その他端の領域４２に接続される他
の端子との間に互いに並列に接続される。これにより、
第１のメッキ導体コイル３６と第２のメッキ導体コイル
４６はペアとなり、１本のメッキ導体コイルを構成す
る。
【００３３】以上のような製造方法により第１の実施形
態に係るパワー用途の平面インダクタが完成する。 ［第２の実施形態］図３（Ａ）〜（Ｆ）はそれぞれ、第
２の実施形態に係る平面インダクタを主要な製造工程毎
に示す断面図である。なお、図３（Ａ）〜（Ｆ）の断面
は図１中のＢ−Ｂ’線に相当する。
【００３４】まず、図３（Ａ）に示すように、基板３０
上に、下部磁性膜３１、下部層間絶縁膜３２を順次形成
する。次いで、下部層間絶縁膜３２上にスパッタ法を用
いて、銅をスパッタし、１μｍ程度の厚みを有する銅膜
を形成する。次いで、この銅膜をフォトリソグラフィ技
術を用いてパターニングし、スパイラル状に互いに並走
する第１のメッキ電極導体膜３３、第２のメッキ電極導
体膜４３を形成する。次いで、フォトレジストを厚く塗
布し、例えば膜厚５５μｍ程度のフォトレジスト膜３４
を形成する。次いで、フォトリソグラフィ技術を用い
て、フォトレジスト膜３４に平面から見てスパイラル状
のフォトレジスト膜間スペース３５を形成する。フォト
レジスト膜間スペース３５の底には第１のメッキ電極導
体膜３３が露呈する。フォトレジスト膜間スペース３５
の幅、即ちフォトレジスト膜３４間のスペースＳ３５は
約３０μｍである。また、フォトレジスト膜間スペース
３５間のフォトレジスト膜３４の幅Ｗ３４は約３２μｍ
である。次いで、電気メッキ技術を用いて、フォトレジ
スト膜間スペース３５の底に露呈する第１のメッキ電極
導体膜３３上に、銅からなる第１のメッキ導体コイル３
６を膜厚５０μｍ程度に成長させる。なお、第１のメッ
キ導体コイル３６の幅Ｗ３６はスペースＳ３５とほぼ同
じであり、３０μｍ程度である。
【００３５】次に、図３（Ｂ）に示すように、フォトレ
ジスト膜３４を除去し、メッキ導体コイル間スペース３
７を得る。メッキ導体コイル間スペース３７の底には、
第２のメッキ電極導体膜４３が露呈する。
【００３６】次に、図３（Ｃ）に示すように、図３
（Ｂ）に示す構造上にＣＶＤ法を用いて、二酸化シリコ
ンを堆積し、第１のメッキ導体コイル３６の露出面を被
覆する二酸化シリコン膜３８を形成する。二酸化シリコ
ン膜３８の膜厚は１μｍ程度である。次いで、フォトレ
ジストを塗布し、３μｍ程度の厚みを有するフォトレジ
スト膜５４を形成する。次いで、フォトリソグラフィ技
術を用いて、フォトレジスト膜５４に二酸化シリコン膜
３８のうちメッキ導体コイル間スペース３７の底に形成
された部分に達する開孔部５５を形成する。
【００３７】次に、図３（Ｄ）に示すように、フォトレ
ジスト膜５４をマスクに用いて、二酸化シリコン膜３８
をエッチングする。次いで、フォトレジスト膜５４を除
去する。これにより、メッキ導体コイル間スペース３７
の底には第２のメッキ電極導体膜４３が露呈される。
【００３８】次に、図３（Ｅ）に示すように、電気メッ
キ技術を用いて、メッキ導体コイル間スペース３７の底
に露呈する第２のメッキ電極導体膜４３上に、銅からな
る第２のメッキ導体コイル４６を膜厚５０μｍ程度に成
長させる。なお、第２のメッキ導体コイル４６の幅Ｗ４
６は３０μｍ程度になる。また、第１のメッキ導体コイ
ル３６の膜厚Ｔ３６、第２のメッキ導体コイル４６の膜
厚Ｔ４６はともに５０μｍ程度になる。
【００３９】次に、図３（Ｆ）に示すように、図３
（Ｅ）に示す構造上にＣＶＤ法を用いて、二酸化シリコ
ンを堆積し、第２のメッキ導体コイル４６の露出面を被
覆する上部層間絶縁膜４８を形成する。次いで、上部層
間絶縁膜４８上に、上部磁性膜３９、保護膜４０を順次
形成する。次いで、上部層間絶縁膜４８、上部磁性膜３
９、保護膜４０等を貫通し、図１中の参照符号４１、４
２に示す部分に通じる開孔（ボンディングパッド部）を
形成する。開孔の底には、第１のメッキ導体コイル３
６、第２のメッキ導体コイル４６がそれぞれ露呈する。
これにより、図示せぬボンディングパッドは、第１のメ
ッキ導体コイル３６、第２のメッキ導体コイル４６それ
ぞれに跨って形成されるようになり、第１のメッキ導体
コイル３６、第２のメッキ導体コイル４６は端子間に並
列に接続される。これにより、第１のメッキ導体コイル
３６と第２のメッキ導体コイル４６はペアとなり、１本
のメッキ導体コイルを構成する。
【００４０】以上のような製造方法により第２の実施形
態に係るパワー用途の平面インダクタが完成する。な
お、第２の実施形態では、第１のメッキ電極導体膜３
３、第２のメッキ電極導体膜４３のパターンを以下のよ
うに変形することが可能である。
【００４１】図４（Ａ）〜（Ｆ）はそれぞれ、第２の実
施形態の変形例に係る平面インダクタを主要な製造工程
毎に示す断面図である。なお、図４（Ａ）〜（Ｆ）の断
面は図１中のＢ−Ｂ’線に相当する。この変形の説明に
おいては、図３（Ａ）〜（Ｆ）に示す製造方法と異なる
部分のみ説明する。
【００４２】まず、図４（Ａ）に示すように、メッキ電
極導体膜５３をスパイラル状に形成し、スパイラル状に
形成されたメッキ電極導体膜５３のほぼ半分をフォトレ
ジスト膜３４により被覆する。次いで、電気メッキ技術
を用いて、露出したメッキ電極導体膜５３上に、第１の
メッキ導体コイル３６を形成する。
【００４３】以下、図３（Ｂ）〜（Ｄ）を参照して説明
した製造方法にしたがって形成し、図４（Ｄ）に示すよ
うに、メッキ電極コイル間スペース３７の底にメッキ電
極導体膜５３の残りの半分を露呈させる。
【００４４】次に、図４（Ｅ）に示すように、電気メッ
キ技術を用いて、露出した残りの半分のメッキ電極導体
膜５３上に、第２のメッキ導体コイル４６を形成する。
以下、図３（Ｆ）を参照して説明した製造方法にしたが
って形成することにより、図４（Ｆ）に示すように第２
の実施形態の変形例に係る平面インダクタが完成する。
【００４５】［第３の実施形態］図５（Ａ）〜（Ｆ）は
それぞれ、第３の実施形態に係る平面インダクタを主要
な製造工程毎に示す断面図である。なお、図５（Ａ）〜
（Ｆ）の断面は図１中のＢ−Ｂ’線に相当する。
【００４６】まず、図５（Ａ）に示すように、第２の実
施形態と同様に、基板３０上に、下部磁性膜３１、下部
層間絶縁膜３２を順次形成する。次いで、下部層間絶縁
膜３２上にスパッタ法を用いて、銅をスパッタし、１μ
ｍ程度の厚みを有する銅膜を形成する。次いで、この銅
膜をフォトリソグラフィ技術を用いてパターニングし、
スパイラル状に互い並走する第１のメッキ電極導体膜３
３、第２のメッキ電極導体膜４３を形成する。次いで、
フォトレジストを厚く塗布し、例えば膜厚５５μｍ程度
のフォトレジスト膜３４を形成する。次いで、フォトリ
ソグラフィ技術を用いて、フォトレジスト膜３４に平面
から見てスパイラル状のフォトレジスト膜間スペース３
５を形成する。フォトレジスト膜間スペース３５の底に
は第１のメッキ電極導体膜３３が露呈する。フォトレジ
スト膜間スペース３５の幅、即ちフォトレジスト膜３４
間のスペースＳ３５は約３０μｍである。また、フォト
レジスト膜間スペース３５間のフォトレジスト膜３４の
幅Ｗ３４は約３２μｍである。次いで、電気メッキ技術
を用いて、フォトレジスト膜間スペース３５の底に露呈
する第１のメッキ電極導体膜３３上に、銅からなる第１
のメッキ導体コイル３６を膜厚５０μｍ程度に成長させ
る。なお、第１のメッキ導体コイル３６の幅Ｗ３６はス
ペースＳ３５とほぼ同じであり、３０μｍ程度である。
【００４７】次に、図５（Ｂ）に示すように、第２の実
施形態と同様に、フォトレジスト膜３４を除去し、メッ
キ導体コイル間スペース３７を得る。メッキ導体コイル
間スペース３７の底には、第２のメッキ電極導体膜４３
が露呈する。
【００４８】次に、図５（Ｃ）に示すように、図５
（Ｂ）に示す構造上にＣＶＤ法を用いて、二酸化シリコ
ンを堆積し、第１のメッキ導体コイル３６の露出面を被
覆する二酸化シリコン膜３８を形成する。二酸化シリコ
ン膜３８の膜厚は１μｍ程度である。
【００４９】次に、図５（Ｄ）に示すように、ＲＩＥ法
を用いて二酸化シリコン膜３８を異方性エッチングし、
二酸化シリコン膜３８を第１のメッキ導体コイル３６の
側壁に残す。これにより、メッキ導体コイル間スペース
３７の底には第２のメッキ電極導体膜４３が露呈され
る。
【００５０】次に、図５（Ｅ）に示すように、電気メッ
キ技術を用いて、メッキ導体コイル間スペース３７の底
に露呈する第２のメッキ電極導体膜４３上に、銅からな
る第２のメッキ導体コイル４６を膜厚５０μｍ程度に成
長させる。この時、図示せぬメッキ電極は第２のメッキ
電極導体膜４３のみに接触される。第２のメッキ導体コ
イル４６の幅Ｗ４６は３０μｍ程度になる。また、第１
のメッキ導体コイル３６の膜厚Ｔ３６、第２のメッキ導
体コイル４６の膜厚Ｔ４６はともに５０μｍ程度にな
る。
【００５１】次に、図５（Ｆ）に示すように、図５
（Ｅ）に示す構造上にＣＶＤ法を用いて、二酸化シリコ
ンを堆積し、第１のメッキ導体コイル３６の露出面およ
び第２のメッキ導体コイル４６の露出面をそれぞれ被覆
する上部層間絶縁膜４８を形成する。次いで、上部層間
絶縁膜４８上に、上部磁性膜３９、保護膜４０を順次形
成する。次いで、上部層間絶縁膜４８、上部磁性膜３
９、保護膜４０等を貫通し、図１中の参照符号４１、４
２に示す部分に通じる開孔（ボンディングパッド部）を
形成する。開孔の底には、第１のメッキ導体コイル３
６、第２のメッキ導体コイル４６がそれぞれ露呈する。
これにより、図示せぬボンディングパッドは、第１のメ
ッキ導体コイル３６、第２のメッキ導体コイル４６それ
ぞれに跨って形成されるようになり、第１のメッキ導体
コイル３６、第２のメッキ導体コイル４６は端子間に並
列に接続される。これにより、第１のメッキ導体コイル
３６と第２のメッキ導体コイル４６はペアとなり、１本
のメッキ導体コイルを構成する。
【００５２】以上のような製造方法により第３の実施形
態に係るパワー用途の平面インダクタが完成する。以上
説明した第１〜第３の実施形態に係るパワー用途の平面
インダクタによれば、第１のメッキ導体コイル３６と第
２のメッキ導体コイル４６との間の間隔Ｓ３８は、二酸
化シリコン膜３８の膜厚により規定される。上記実施形
態では二酸化シリコン膜３８の膜厚は１μｍ程度である
から、間隔Ｓ３８はほぼ１μｍである。二酸化シリコン
膜３８は、例えばＣＶＤ法等の薄膜形成技術を用いて形
成される。このため、間隔Ｓ３８は、従来のようにリソ
グラフィ技術の事情により制約されることはなく、図９
（Ｄ）に示す従来の間隔Ｓ１８に比べて、 Ｓ１８＞＞Ｓ３８ と極めて小さくすることができる。
【００５３】また、第１のメッキ導体コイル３６と第２
のメッキ導体コイル４６とは互いに並列に接続されるの
で、実効コイル幅（Ｗ３６＋Ｗ４６）は、 Ｗ３６＋Ｗ４６＝３０μｍ＋３０μｍ＝６０μｍ この実効コイル幅（Ｗ３６＋Ｗ４６）に対する実効コイ
ルピッチ（Ｗ３６＋Ｗ４６＋Ｓ３８×２）は、 Ｗ３６＋Ｗ４６＋Ｓ３８×２＝３０μｍ＋３０μｍ＋１
μｍ×２＝６２μｍ である。
【００５４】これに対し、従来のコイル幅（Ｗ１６）
は、図９（Ｄ）に示すように、 Ｗ１６＝６０μｍ このコイル幅（Ｗ１６）に対するコイルピッチ（Ｗ１６
＋Ｓ１８）は、 （Ｗ１６＋Ｓ１８）＝６０μｍ＋２０μｍ＝８０μｍ である。
【００５５】このように第１〜第３の実施形態によれ
ば、メッキ導体コイルの断面抵抗値を従来と同じに設定
した場合でも、メッキ導体コイル間の間隔Ｓ３８をより
狭くできる。よって、コイルピッチを縮小でき、平面イ
ンダクタの平面サイズを縮小することができる。
【００５６】また、第１〜第３の実施形態によれば、メ
ッキ導体コイルどうしの絶縁を第１のメッキ導体コイル
３６の表面に堆積された二酸化シリコンにより行う。こ
のため、従来ようにメッキ導体コイル間スペースにポリ
イミド樹脂（絶縁材料）を充填する工程を無くせる。よ
って、メッキ導体コイル間の間隔Ｓ３８が狭まり、メッ
キ導体コイル間スペースのアスペクト比（Ｔ３６／Ｓ３
８）が大きくなったとしても、このスペースに絶縁材料
が充分に充填されなくなるような事情を解消することが
できる。
【００５７】次に、第１〜第３の実施形態に係る平面イ
ンダクタの一使用例を説明する。図６はＤＣ−ＤＣコン
バータの一基本回路例を示す回路図である。図６に示す
ＤＣ−ＤＣコンバータ１００が持つ平面インダクタ１０
１は、パワーＭＯＳＦＥＴからなるスイッチ１０２が
“オン”している間、磁場エネルギを蓄える。そして、
スイッチ１０２が“オフ”している間、蓄えた磁場エネ
ルギを出力側に伝達する。これにより、ＤＣ−ＤＣコン
バータ１００は直流電圧ＶＣＣを、より高い直流電圧Ｖ
Ｈにコンバートする。
【００５８】上記第１〜第３の実施形態に係る平面イン
ダクタは、図６に示すようなＤＣ−ＤＣコンバータに使
用できる。また、図６に示す平面インダクタ１０１は、
通常、パワーＭＯＳＦＥＴ等が形成されるチップとは異
なったチップに形成される。即ちディスクリートデバイ
スである。
【００５９】図７は平面インダクタチップの基本構成を
示す分解図である。なお、図７において、図２（Ａ）〜
（Ｆ）と共通の部分には共通の参照符号を付す。図７に
示すように、互いに並列接続されるメッキ導体コイル３
６、４６は、互いに逆巻きとされた２つの長方形スパイ
ラルにパターニングされ、これらを２つ並べることで平
面インダクタを構成する。このような平面コイルパター
ンは長方形ダブルスパイラルと呼ばれる。上記第１〜第
３の実施形態では互いに並列されたメッキ導体コイル３
６、４６は、１つのスパイラルにパターニングされてい
るが、実際のチップにおいては図７に示すような長方形
ダブルスパイラルにパターニングされる。
【００６０】なお、図７においてはコイルを１本の導体
として図示しているが、この発明を図７に示すような平
面インダクタに対して実施した場合には、図７に示す１
本のコイルが上記第１〜第３の実施形態のように２本の
メッキ導体コイル３６、４６に分割される。
【００６１】上記第１〜第３の実施形態に係る平面イン
ダクタは、図７に示すような長方形ダブルスパイラルの
コイルとされてチップに形成される。チップに形成され
た上記第１〜第３の実施形態に係る平面インダクタは、
一つ一つパッケージングされて製品化される。あるいは
他の半導体チップとマルチで一つのパッケージにパッケ
ージングされて製品化される（マルチチップモジュー
ル）。
【００６２】上記第１〜第３の実施形態に係る平面イン
ダクタは微細化でき、チップサイズを縮小できるので、
特にマルチチップモジュールに有効である。さらに上記
第１〜第３の実施形態に係る平面インダクタは微細化で
きるために、パワーＭＯＳＦＥＴチップ等に混載し、例
えば図６に示すようなＤＣ−ＤＣコンバータを１チップ
化することも可能となる。
【００６３】
【発明の効果】以上説明したようにこの発明によれば、
平面インダクタ（薄膜インダクタ）におけるメッキ導体
コイル間の間隔を微細化できる平面インダクタおよびそ
の製造方法を提供できる。さらにメッキ導体コイル間の
間隔を微細化できる平面コイルパターンの形成方法を提
供できる。
【図面の簡単な説明】
【図１】 図１はこの発明の第１の実施形態に係る平面
インダクタを示す平面図。
【図２】 図２（Ａ）〜（Ｆ）はそれぞれこの発明の第
１の実施形態に係る平面インダクタを主要な製造工程毎
に示す断面図。
【図３】 図３（Ａ）〜（Ｆ）はそれぞれこの発明の第
２の実施形態に係る平面インダクタを主要な製造工程毎
に示す断面図。
【図４】 図４（Ａ）〜（Ｆ）はそれぞれこの発明の第
２の実施形態の変形例に係る平面インダクタを主要な製
造工程毎に示す断面図。
【図５】 図５（Ａ）〜（Ｆ）はそれぞれこの発明の第
３の実施形態に係る平面インダクタを主要な製造工程毎
に示す断面図。
【図６】 図６はＤＣ−ＤＣコンバータの一回路例を示
す回路図。
【図７】 図７は平面インダクタチップの分解図。
【図８】 図８は従来の平面インダクタを示す平面図。
【図９】 図９（Ａ）〜（Ｄ）は従来の平面インダクタ
を主要な製造工程毎に示す断面図。
【符号の説明】
１０…基板、 １１…下部磁性膜、 １２…下部層間絶縁膜、 １３…メッキ電極導体膜、 １４…フォトレジスト膜、 １５…フォトレジスト膜間スペース、 １６…メッキ導体コイル、 １７…メッキ導体コイル間スペース、 １８…ポリイミド樹脂膜、 １９…上部磁性膜、 ２０…保護膜、 ３０…基板、 ３１…下部磁性膜、 ３２…下部層間絶縁膜、 ３３…第１のメッキ電極導体膜、 ３４…フォトレジスト膜、 ３５…フォトレジスト膜間スペース、 ３６…第１のメッキ導体コイル、 ３７…メッキ導体コイル間スペース、 ３８…二酸化シリコン膜、 ３９…上部磁性膜、 ４０…保護膜、 ４１…ボンディングパッドが形成される領域、 ４２…ボンディングパッドが形成される領域、 ４３…第２のメッキ電極導体膜、 ４４…フォトレジスト膜、 ４６…第２のメッキ導体コイル、 ４８…上部層間絶縁膜、 ５３…メッキ電極導体膜、 ５４…フォトレジスト膜、 ５５…開孔部。

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】 基板上に形成された下部磁性膜と、 前記下部磁性膜上に形成された下部層間絶縁膜と、 前記下部層間絶縁膜上に形成され、スパイラル状に互い
    に並走し、互いに絶縁膜により絶縁されている第１、第
    ２のメッキ導体コイルと、 前記第１、第２のメッキ導体コイル上に形成された上部
    層間絶縁膜と、 前記上部層間絶縁膜上に形成された上部磁性膜とを具備
    し、 前記第１、第２のメッキ導体コイルの一端を一の端子に
    共通に接続し、その他端を他の端子に共通に接続し、前
    記一の端子と前記他の端子との間に前記第１、第２のメ
    ッキ導体コイルを並列に接続したことを特徴とする平面
    インダクタ。
  2. 【請求項２】 基板上に下部磁性膜を形成する工程と、 前記下部磁性膜上に下部層間絶縁膜を形成する工程と、 前記下部層間絶縁膜上に第１のメッキ電極導体膜を形成
    する工程と、 前記第１のメッキ電極導体膜上に、この第１のメッキ電
    極導体膜が底に露呈するスパイラル状の開孔を有したマ
    スク膜を形成する工程と、 前記スパイラル状の開孔に自己整合的に第１のメッキ導
    体コイルを形成する工程と、 前記マスク膜を除去し、第１のメッキ導体コイル間スペ
    ースを得る工程と、 前記第１のメッキ導体コイル間スペースの底に露呈した
    前記第１のメッキ電極導体膜を除去する工程と、 前記第１のメッキ導体コイルを絶縁膜により被覆する工
    程と、 前記第１のメッキ導体コイル間スペースの底に第２のメ
    ッキ電極導体膜を形成する工程と、 前記第１のメッキ導体コイル間スペースに自己整合的に
    第２のメッキ導体コイルを形成する工程と、 前記第１のメッキ導体コイルおよび前記第２のメッキ導
    体コイル面上に上部層間絶縁膜を形成する工程と、 前記上部層間絶縁膜上に上部磁性膜を形成する工程と を具備することを特徴とする平面インダクタの製造方
    法。
  3. 【請求項３】 基板上に下部磁性膜を形成する工程と、 前記下部磁性膜上に下部層間絶縁膜を形成する工程と、 前記下部層間絶縁膜上にスパイラル状に互いに並走する
    第１、第２のメッキ電極導体膜を形成する工程と、 前記第１のメッキ電極導体膜が底に露呈するスパイラル
    状の開孔を有したマスク膜を形成する工程と、 前記スパイラル状の開孔に自己整合的に第１のメッキ導
    体コイルを形成する工程と、 前記マスク膜を除去し、第１のメッキ導体コイル間スペ
    ースを得る工程と、 前記第１のメッキ導体コイルを被覆するとともに前記第
    １のメッキ導体コイル間スペースの底に前記第２のメッ
    キ電極導体膜を露呈させる絶縁膜を形成する工程と、 前記第１のメッキ導体コイル間スペースに自己整合的に
    第２のメッキ導体コイルを形成する工程と、 前記第１のメッキ導体コイルおよび前記第２のメッキ導
    体コイル面上に上部層間絶縁膜を形成する工程と、 前記上部層間絶縁膜上に上部磁性膜を形成する工程と を具備することを特徴とする平面インダクタの製造方
    法。
  4. 【請求項４】 前記絶縁膜は絶縁物層を形成し、形成さ
    れた絶縁物層を異方性エッチングすることにより前記第
    １のメッキ導体コイルの側壁に残すことにより形成する
    ことを特徴とする請求項３に記載の平面インダクタの製
    造方法。
  5. 【請求項５】 基板上に下部磁性膜を形成する工程と、 前記下部磁性膜上に下部層間絶縁膜を形成する工程と、 前記下部層間絶縁膜上にスパイラル状のメッキ電極導体
    膜を形成する工程と、 前記メッキ電極導体膜のほぼ半分が底に露呈するスパイ
    ラル状の開孔を有したマスク膜を形成する工程と、 前記スパイラル状の開孔に自己整合的に第１のメッキ導
    体コイルを形成する工程と、 前記マスク膜を除去し、第１のメッキ導体コイル間スペ
    ースを得る工程と、 前記第１のメッキ導体コイルを被覆するとともに、前記
    第１のメッキ導体コイル間スペースの底に前記メッキ電
    極導体膜の残り半分を露呈させる絶縁膜を形成する工程
    と、 前記第１のメッキ導体コイル間スペースに自己整合的に
    第２のメッキ導体コイルを形成する工程と、 前記第１のメッキ導体コイルおよび前記第２のメッキ導
    体コイル面上に上部層間絶縁膜を形成する工程と、 前記上部層間絶縁膜上に上部磁性膜を形成する工程と を具備することを特徴とする平面インダクタの製造方
    法。
  6. 【請求項６】 第１のメッキ電極導体膜を形成する工程
    と、 前記第１のメッキ電極導体膜上に、この第１のメッキ電
    極導体膜が底に露呈するスパイラル状の開孔を有したマ
    スク膜を形成する工程と、 前記スパイラル状の開孔に自己整合的に第１のメッキ導
    体コイルを形成する工程と、 前記マスク膜を除去し、第１のメッキ導体コイル間スペ
    ースを得る工程と、 前記第１のメッキ導体コイル間スペースの底に露呈した
    前記第１のメッキ電極導体膜を除去する工程と、 前記第１のメッキ導体コイルを絶縁膜により被覆する工
    程と、 前記第１のメッキ導体コイル間スペースの底に第２のメ
    ッキ電極導体膜を形成する工程と、 前記第１のメッキ導体コイル間スペースに自己整合的に
    第２のメッキ導体コイルを形成する工程と を具備することを特徴とする平面コイルパターンの形成
    方法。
  7. 【請求項７】 スパイラル状に互いに並走する第１、第
    ２のメッキ電極導体膜を形成する工程と、 前記第１のメッキ電極導体膜が底に露呈するスパイラル
    状の開孔を有したマスク膜を形成する工程と、 前記スパイラル状の開孔に自己整合的に第１のメッキ導
    体コイルを形成する工程と、 前記マスク膜を除去し、第１のメッキ導体コイル間スペ
    ースを得る工程と、 前記第１のメッキ導体コイルを被覆するとともに、前記
    第１のメッキ導体コイル間スペースの底に前記第２のメ
    ッキ電極導体膜を露呈させる絶縁膜を形成する工程と、 前記第１のメッキ導体コイル間スペースに自己整合的に
    第２のメッキ導体コイルを形成する工程とを具備するこ
    とを特徴とする平面コイルパターンの形成方法。
  8. 【請求項８】 前記絶縁膜は絶縁物層を形成し、形成さ
    れた絶縁物層を異方性エッチングすることにより前記第
    １のメッキ導体コイルの側壁に残すことにより形成する
    ことを特徴とする請求項７に記載の平面コイルパターン
    の形成方法。
  9. 【請求項９】 スパイラル状のメッキ電極導体膜を形成
    する工程と、 前記メッキ電極導体膜のほぼ半分が底に露呈するスパイ
    ラル状の開孔を有したマスク膜を形成する工程と、 前記スパイラル状の開孔に自己整合的に第１のメッキ導
    体コイルを形成する工程と、 前記マスク膜を除去し、第１のメッキ導体コイル間スペ
    ースを得る工程と、 前記第１のメッキ導体コイルを被覆するとともに、前記
    第１のメッキ導体コイル間スペースの底に前記メッキ電
    極導体膜の残り半分を露呈させる絶縁膜を形成する工程
    と、 前記第１のメッキ導体コイル間スペースに自己整合的に
    第２のメッキ導体コイルを形成する工程とを具備するこ
    とを特徴とする平面コイルパターンの形成方法。
JP4941198A 1998-03-02 1998-03-02 平面インダクタおよびその製造方法および平面コイルパターンの形成方法 Pending JPH11251143A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4941198A JPH11251143A (ja) 1998-03-02 1998-03-02 平面インダクタおよびその製造方法および平面コイルパターンの形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4941198A JPH11251143A (ja) 1998-03-02 1998-03-02 平面インダクタおよびその製造方法および平面コイルパターンの形成方法

Publications (1)

Publication Number Publication Date
JPH11251143A true JPH11251143A (ja) 1999-09-17

Family

ID=12830325

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4941198A Pending JPH11251143A (ja) 1998-03-02 1998-03-02 平面インダクタおよびその製造方法および平面コイルパターンの形成方法

Country Status (1)

Country Link
JP (1) JPH11251143A (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6357107B2 (en) * 1999-07-09 2002-03-19 Micron Technology, Inc. Integrated circuit inductors
KR100440810B1 (ko) * 2001-09-04 2004-07-21 한국전기연구원 저손실 박막 인덕터의 제조방법
JP2005341118A (ja) * 2004-05-26 2005-12-08 Hitachi Communication Technologies Ltd フィルタ回路、論理ｉｃ、マルチチップモジュール、フィルタ搭載型コネクタ、伝送装置及び伝送システム
JP2008166390A (ja) * 2006-12-27 2008-07-17 Tdk Corp 導体パターンの形成方法および電子部品
JP2008251640A (ja) * 2007-03-29 2008-10-16 Tdk Corp 導体パターンの形成方法
JP2009043777A (ja) * 2007-08-06 2009-02-26 Shinko Electric Ind Co Ltd インダクタ素子及びその製造方法
JP2013138231A (ja) * 2005-11-01 2013-07-11 Toshiba Corp 電源ｉｃパッケージ
JP2015105401A (ja) * 2013-11-29 2015-06-08 住友金属鉱山株式会社 基板製造用治具及び基板の製造方法
JP2021072421A (ja) * 2019-11-01 2021-05-06 株式会社村田製作所 インダクタ

Cited By (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6948230B2 (en) 1999-07-09 2005-09-27 Micron Technology, Inc. Integrated circuit inductors
US6646534B2 (en) 1999-07-09 2003-11-11 Micron Technology, Inc. Integrated circuit inductors
US6357107B2 (en) * 1999-07-09 2002-03-19 Micron Technology, Inc. Integrated circuit inductors
US6976300B2 (en) 1999-07-09 2005-12-20 Micron Technology, Inc. Integrated circuit inductors
US6760967B2 (en) 1999-07-09 2004-07-13 Micron Technology, Inc. Integrated circuit inductors
US7388462B2 (en) 1999-07-09 2008-06-17 Micron Technology, Inc. Integrated circuit inductors
US6779250B2 (en) 1999-07-09 2004-08-24 Micron Technology, Inc. Integrated circuit inductors
US6817087B2 (en) 1999-07-09 2004-11-16 Micron Technology, Inc. Integrated circuit inductors
US6822545B2 (en) 1999-07-09 2004-11-23 Micron Technology, Inc. Integrated circuit inductors
US6825747B2 (en) 1999-07-09 2004-11-30 Micron Technology, Inc. Integrated circuit inductors
US6850141B2 (en) 1999-07-09 2005-02-01 Micron Technology, Inc. Integrated circuit inductors
US6910260B2 (en) 1999-07-09 2005-06-28 Micron Technology, Inc. Integrated circuit inductors
US7158004B2 (en) 1999-07-09 2007-01-02 Micron Technology, Inc. Integrated circuit inductors
US6446327B2 (en) * 1999-07-09 2002-09-10 Kie Y. Ahn Integrated circuit inductors
US6701607B2 (en) 1999-07-09 2004-03-09 Micron Technology, Inc. Integrated circuit inductors
KR100440810B1 (ko) * 2001-09-04 2004-07-21 한국전기연구원 저손실 박막 인덕터의 제조방법
JP2005341118A (ja) * 2004-05-26 2005-12-08 Hitachi Communication Technologies Ltd フィルタ回路、論理ｉｃ、マルチチップモジュール、フィルタ搭載型コネクタ、伝送装置及び伝送システム
JP2013138231A (ja) * 2005-11-01 2013-07-11 Toshiba Corp 電源ｉｃパッケージ
JP2008166390A (ja) * 2006-12-27 2008-07-17 Tdk Corp 導体パターンの形成方法および電子部品
JP2008251640A (ja) * 2007-03-29 2008-10-16 Tdk Corp 導体パターンの形成方法
JP2009043777A (ja) * 2007-08-06 2009-02-26 Shinko Electric Ind Co Ltd インダクタ素子及びその製造方法
US7791446B2 (en) * 2007-08-06 2010-09-07 Shinko Electric Industries Co., Ltd. Inductor device and method of manufacturing the same
KR101436037B1 (ko) * 2007-08-06 2014-09-01 신꼬오덴기 고교 가부시키가이샤 인덕터 소자 및 그 제조 방법
JP2015105401A (ja) * 2013-11-29 2015-06-08 住友金属鉱山株式会社 基板製造用治具及び基板の製造方法
US11735350B2 (en) 2019-11-01 2023-08-22 Murata Manufacturing Co., Ltd. Inductor
JP2021072421A (ja) * 2019-11-01 2021-05-06 株式会社村田製作所 インダクタ

Similar Documents

Publication Publication Date Title
US7335531B2 (en) Semiconductor device package and method of production and semiconductor device of same
US7081659B2 (en) Semiconductor apparatus having a built-in electric coil and a method of making the semiconductor apparatus
US7678639B2 (en) Inductor formed in an integrated circuit
US7531011B2 (en) Method of manufacturing capacitor device
US5519582A (en) Magnetic induction coil for semiconductor devices
JP3123343B2 (ja) 安定化電源装置とその製造方法
US7216419B2 (en) Method of manufacturing a high-frequency coil device
US6853522B2 (en) Microtransformer for system-on-chip power supply
US20030122647A1 (en) Inductor formed on a silicon substrate and method of manufacturing the same
US6992871B2 (en) Microtransformer for system-on-chip power supply
TWI287267B (en) Bonding pad structure of semiconductor device and method for fabricating the same
JPH11251143A (ja) 平面インダクタおよびその製造方法および平面コイルパターンの形成方法
JP3580054B2 (ja) 薄膜磁気素子およびその製造方法
JP2004022906A (ja) 半導体集積回路用インダクタ及びその製造方法
JP2002509364A (ja) 小型電源
US6420954B1 (en) Coupled multilayer soft magnetic films for high frequency microtransformer for system-on-chip power supply
JPH09153406A (ja) 平面コイルおよびそれを用いた平面磁気素子およびそれらの製造方法
CN115331935A (zh) 薄膜电感及其制作方法、集成电路、终端设备
US7642571B2 (en) Substrate core
JPH0613468A (ja) 半導体装置の層間コンタクト構造およびその製造方法
US6440845B1 (en) Method of fabricating interconnect of capacitor
JP3230287B2 (ja) モノリシック電源装置
KR100596779B1 (ko) 반도체 인덕터와 그의 제조 방법
KR100575872B1 (ko) 반도체 인덕터의 제조 방법
KR100249212B1 (ko) 박막인덕터의 구조 및 그 제조방법