JP3544758B2 - 電子部品および磁気部品 - Google Patents

電子部品および磁気部品 Download PDF

Info

Publication number
JP3544758B2
JP3544758B2 JP22904095A JP22904095A JP3544758B2 JP 3544758 B2 JP3544758 B2 JP 3544758B2 JP 22904095 A JP22904095 A JP 22904095A JP 22904095 A JP22904095 A JP 22904095A JP 3544758 B2 JP3544758 B2 JP 3544758B2
Authority
JP
Japan
Prior art keywords
conductor
insulator
base
film
coated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP22904095A
Other languages
English (en)
Other versions
JPH08148339A (ja
Inventor
敏郎 佐藤
徹彦 溝口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP22904095A priority Critical patent/JP3544758B2/ja
Publication of JPH08148339A publication Critical patent/JPH08148339A/ja
Application granted granted Critical
Publication of JP3544758B2 publication Critical patent/JP3544758B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Structure Of Printed Boards (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Coils Or Transformers For Communication (AREA)

Description

【0001】
【発明の属する技術分野】
本発明はCuを主導体とする積層導体配線を有する電子部品、および積層導体配線を用いて形成されたコイルを有する磁気部品に関する。
【0002】
【従来の技術】
近年、各種電気機器の小型軽量化が急激に進展しており、機器を構成する電子部品には小型、薄型、軽量化が強く求められている。この要求に対応するため、表面実装デバイス(SMD)の採用が主流になっている。さらに、SMDを高密度に集積するために、多層配線基板に複数のベアチップを実装するマルチチップモジュール(MCM)が検討されている。
【0003】
上述した多層配線基板では信号遅延を低減するために配線抵抗と配線周囲の絶縁体の誘電率とが共に小さいことが要求される。この観点から、配線導体材料にはCu、周囲絶縁体材料にはSiO やポリイミドなどが用いられている。ここで、Cuと周囲絶縁体とを直接接触させた構造にすると、CuはSiO 中を拡散したり、ポリイミドの前駆体であるポリアミック酸と反応するため、周囲絶縁体の絶縁耐力を劣化させるだけでなく、さらには配線抵抗の増大を生じさせる場合もある。そこで、従来よりCuと絶縁体とを直接接触させないように多層配線を構成するのが一般的である。例えば、絶縁体としてSiO を用いる場合には、Cuの拡散を抑制するためにTiやTiNなどでCuを被覆する。また、絶縁体としてポリイミドを用いる場合には、その前駆体溶液とCuとの反応を抑制するためにNiやTiなどでCuを被覆する。
【0004】
ここで、Cuを主導体とし、ポリイミドを絶縁体として用いた従来の多層配線基板の製造方法の一例を示す。(a)まず、アルミナなどの絶縁基板上に、基板に対する密着性の良好な下地導体として0.1μm程度のTiと、めっき電極用導体として用いられ主導体の一部となる1μm程度のCuとを真空蒸着法などの方法で順次成膜する。全面に厚膜レジストを塗布し、フォトリソグラフィーによりパターニングして配線を形成する部分に開口を形成する。(b)次に、レジストの開口部分に電気めっきにより主導体となるCuを所定の厚さまで成長させた後、レジストを剥離する。Cuの露出面を覆うように、ポリイミド前駆体との反応を抑制するための被覆導体としてTiを真空蒸着などの方法で成膜する。(c)次いで、フォトリソグラフィーによりスペース部の積層導体(Ti/Cu/Ti)を除去するためのレジストをパターニングした後、これをマスクとして酢酸、硝酸、フッ酸を主体とするエッチャントによりTiを、塩化第2鉄と水からなるエッチャントによりCuをそれぞれ交互にエッチングする。(d)次いで、全面に絶縁体となるポリイミドを形成し、コンタクトホールの穴開けを行う。(e)さらに、(a)〜(d)の工程を繰り返して多層配線を形成する。最後に、パッド穴開けを行った後、パッド導体となる1μm以上のNiおよび1μm以上のAuを真空蒸着などの方法により順次成膜し、フォトリソグラフィーにより図示しないレジストをパターニングし、これをマスクとしてパッド部以外のAuおよびNiを除去してパッド導体を形成する。
【0005】
しかし、上述した従来技術には以下のような問題点がある。
(1)(c)工程におけるTi/Cu/Tiの交互エッチングを確実に管理することが困難であり、例えばCuをエッチングする際にはTiがほとんどエッチングされないためCuのサイドエッチングが避けられない。この結果、図1に示すようなTiのオーバーハングが生じる。このように導体下部にオーバーハングが生じると、後工程において絶縁体であるポリイミド前駆体を塗布した時に気泡を巻き込みやすい。こうして多層配線基板に気泡が含まれていると、種々の問題が生じる。
【0006】
(2)パッド部に別途、NiおよびAuなどの金属を被着してパターニングする必要があるため、工程が複雑になる。
このうち(2)の問題は、例えば特開昭60−128641号公報に記載されているように、Cuからなる主導体をAlまたはAl合金で被覆することにより解決できると考えられるかもしれない。しかし、Cuを被覆するAlまたはAl合金はストレスマイグレーション、サーマルマイグレーションまたはエレクトロマイグレーションなどを誘発しヒロックを発生させやすい。こうしたヒロック発生によってボイドが多発し、露出した部位のCuが絶縁体と反応するおそれがある。
【0007】
また、平面型のインダクタやトランス、または薄膜磁気ヘッドには導体材料を加工したコイルが使用されるが、この場合にもコイル抵抗の低減のために電気伝導度の高いCuが用いられることが多い。従来、これらの磁気部品では、コイルのライン間の空隙およびその上部の絶縁体としてレジストを用いる場合が多い(アモルファス電子デバイス研究所、平成6年4月、研究報告書)。これは、絶縁体としてレジストの代わりにポリイミドやSiO を用いようとすると、上述した多層配線基板の場合と同様の問題点、すなわちプロセス管理の困難や工程の複雑化などが生じるためである。例えば特開平1−277311号公報には、CuをNiで被覆した導体を有する薄膜磁気ヘッドが記載されているが、上記の問題を避けられない。しかし、絶縁体としてレジストを用いた場合、その耐熱性が劣るためプロセス温度を下げざるをえない。特に、磁性体に磁気異方性を付与するためには磁場中アニールを行うが、その上限温度がレジストの耐熱温度(約200℃程度)に制限される。このため、磁気異方性分散を十分に低減することができなくなり、周波数特性の悪化を招くという問題がある。
【0008】
【発明が解決しようとする課題】
以上のようにCuを主導体とする積層導体配線を含む多層配線基板などの電子部品や、このような積層導体配線を加工した平面型の空心コイルを含むインダクタ、トランス、磁気ヘッドに代表される磁気部品では、プロセス管理の困難、工程の複雑化などの問題がある。さらに、これらの問題に伴ってプロセスコストが上昇するため、電子部品や磁気部品の実用化が遅れ、未だ大規模な工業的需要を喚起するまでにいたっていない。
【0009】
本発明の目的は、Cuを主導体とする積層導体配線のプロセス管理の向上および工程の簡略化を図り、これを用いる多層配線基板などの電子部品、およびインダクタ、トランス、磁気ヘッドに代表される磁気部品の実用化およびコスト削減を達成することにある。
【0010】
【課題を解決するための手段】
本発明の電子部品は、下地絶縁体と、前記下地絶縁体表面に所定のパターンに加工されたTi,Ta,Mo,Nb,Wからなる群より選択される少なくとも1種からなる下地導体と、前記下地導体上に所定のパターンに加工されたCuからなる主導体と、前記Cuからなる主導体の露出面を被覆するように順次積層して形成された、Ta,Mo,Nbからなる群より選択される少なくとも1種からなる第1の被覆導体、およびAu,Alからなる群より選択される少なくとも1種からなる第2の被覆導体と、前記各導体の周囲を覆う周囲絶縁体とを有するものである。
本発明の磁気部品は、上記の構成を有する積層導体配線を用いて形成されたコイルを有するものである。
【0011】
【発明の実施の形態】
図2に本発明に係る積層導体配線を示す。この図に示されるように、下地絶縁体1上に所定のパターンに加工された下地導体2およびCuからなる主導体3が形成されている。このCuからなる主導体3の周囲絶縁体に面する表面が、第1の被覆導体4および第2の被覆導体5で被覆されている。このような構造の積層導体配線の周囲にポリイミドやSiO からなる周囲絶縁体6が設けられる。さらに、絶縁体6にコンタクトホールが設けられ、第2の被覆導体5にAuまたはAlからなるボンディングワイヤ10が接続される。
【0012】
上述したように、下地導体としてはTi,Ta,Mo,Nb,Wからなる群より選択される少なくとも1種の金属または合金、第1の被覆導体としてはTa,Mo,Nbからなる群より選択される少なくとも1種の金属または合金、第2の被覆導体としてはAu,Alからなる群より選択される少なくとも1種の金属または合金が用いられる。
【0013】
下地導体2の厚さは0.05μm以上、第1および第2の被覆導体4、5の厚さは0.5μm以上、さらには1μm以上とすることが望ましい。これは下地導体2の厚さが薄すぎるとCuの拡散などに起因する密着不良が生じ、また第1および第2の被覆導体4、5の厚さが薄すぎるとパッド部にボンディングワイヤを接続した際に十分な機械的強度が得られなくなるおそれがあるためである。下地導体2、第1および第2の被覆導体4、5の膜厚の上限はCuからなる主導体3よりも薄くなるように設定すればよく、用途に応じても異なるが、一般的には10μm以下である。
【0014】
本発明に係る積層導体配線では、下地導体2、第1の被覆導体4および第2の被覆導体5として上述した金属群より適当な金属種を選択することにより、図3(a)〜(c)に示すように製造方法によって導体配線の形状は異なるものの、導体配線下部においてオーバーハングが生じることはない。
【0015】
また、主導体であるCuは、第2および第1の被覆導体によって、隣接する導体間の絶縁体または多層化された導体間の層間絶縁体として用いられるSiO またはポリイミドから保護されているため、SiO 中への拡散やポリイミド前駆体との反応が抑制される。
【0016】
また、Cuからなる主導体とAl、AuまたはAl−Au合金からなる第2の被覆導体との間に挿入されている第1の被覆導体は高融点金属であり、それ自身マイグレーションを起こしにくい。このため、ヒロックの発生さらにはボイドの発生により、Cuが露出することはなく、Cuを主導体とする導体配線の信頼性の向上が期待できる。
【0017】
さらに、第2の被覆導体(Alまたは/およびAu)の下部に配置されている第1の被覆導体は硬質であるため、配線周囲の絶縁体6にコンタクトホールを開孔して露出した第2の被覆導体をパッド部として用い、直接AlまたはAuからなるボンディングワイヤをウェッジボンディングまたはボールボンディングしても、十分な機械的強度を保持できる。このため、従来のようにパッド部に金属を被着してパターニングする工程は不要となり、工程を短縮できる。
【0018】
本発明に係る積層導体配線を製造するには、主導体であるCu、下地導体(以下、金属Aという)、第1の被覆導体(以下、金属Bという)および第2の被覆導体(以下、金属Cという)を真空蒸着やスパッタリングなどの方法により形成してもよいし、主導体であるCuのみを予め形成されたCu膜を電極として電気めっき法により厚膜形成してもよい。より具体的な製造方法を図4(a)〜(e)、図5(a)〜(e)、図6(a)〜(e)を参照して説明する。
【0019】
図4(a)〜(e)は真空蒸着やスパッタリングなどの方法を用い、主導体であるCuの厚さを10μm未満の薄膜に形成する場合の製造工程の一例である。まず、絶縁基板1上に真空蒸着やスパッタリングなどの方法により、基板との密着性を強化する下地導体2として金属Aおよび主導体3としてCuを形成し、その上にフォトレジスト21を所定のパターンに形成する(図4(a))。次に、フォトレジスト21をマスクとしてエッチャントによりCuおよび金属Aを一括エッチングする(図4(b))。つづいて、全面に第1の被覆導体4となる金属Bおよび第2の被覆導体5となる金属Cを順次形成する(図4(c))。次いで、主導体ラインを被覆するようにフォトリソグラフィによりフォトレジスト22を所定のパターンに形成する(図4(d))。さらに、フォトレジスト22をマスクとして、エッチャントにより主導体ライン以外の領域の金属C、Bを一括エッチングする(図4(e))。
【0020】
この方法では、図4(b)の工程で用いられるエッチャント1に対するエッチング速度R の関係が
1,Cu ≧ R1,A (1)
の条件を満たすように金属Aおよびエッチャント1を選択する。また、図4(e)の工程で用いられるエッチャント2に対するエッチング速度R の関係が
2,C ≧ R2,B (2)
の条件を満たすように金属C,Bおよびエッチャント2を選択する。このように適当な金属種およびエッチャントを選択することにより、配線下部は図3(a)に示すような形状となり、オーバーハングが生じない。
【0021】
図5(a)〜(e)は電気めっき法を用い、主導体であるCuの厚さを10μm以上の厚膜に形成する場合の製造工程の一例である。まず、絶縁基板1上に真空蒸着やスパッタリングなどの方法により、基板との密着性を強化する下地導体2として金属Aおよび主導体の一部となるめっき電極用導体3aとしてCuを形成し、その上にフォトレジスト23を所定のパターンに形成する(図5(a))。次に、適当なめっき液を用いて電気めっきすることによりフォトレジスト23から露出しためっき電極用導体3a上に主導体3であるCuを成長させ、フォトレジスト23を除去する(図5(b))。つづいて、全面に第1の被覆導体4となる金属Bおよび第2の被覆導体5となる金属Cを順次形成する(図5(c))。次いで、主導体ラインを被覆するようにフォトリソグラフィによりフォトレジスト24を所定のパターンに形成する(図5(d))。さらに、フォトレジスト24をマスクとして、エッチャントにより主導体ライン以外の領域の金属C、B、Cu、金属Aを一括エッチングする(図5(e))。
【0022】
この方法では、図5(e)の工程で用いられるエッチャントに対するエッチング速度Rの関係が
≧ R ≧ RCu ≧ R (3)
の条件を満たすように金属C,B,Aおよびエッチャントを選択する。このように適当な金属種およびエッチャントを選択することにより、配線下部は図3(b)に示すような形状となり、オーバーハングが生じない。
【0023】
図6(a)〜(e)は電気めっき法を用いる製造工程の他の例である。まず、図5(a)および(b)と同様な工程により、絶縁基板1上に下地導体2として金属Aおよび主導体の一部となるめっき電極用導体3aとしてCuを形成し、その上にフォトレジストを所定のパターンに形成し、電気めっき法により主導体3であるCuを成長させ、フォトレジストを除去する。次に、主導体ラインを被覆するようにフォトレジスト25を所定のパターンに形成する(図6(a))。次に、フォトレジスト25をマスクとしてエッチャントによりCuおよび金属Aを一括エッチングする(図6(b))。つづいて、全面に第1の被覆導体4となる金属Bおよび第2の被覆導体5となる金属Cを順次形成する(図6(c))。次いで、主導体ラインを被覆するようにフォトリソグラフィによりフォトレジスト26を所定のパターンに形成する(図6(d))。さらに、フォトレジスト26をマスクとして、エッチャントにより主導体ライン以外の領域の金属C、Bを一括エッチングする(図6(e))。
【0024】
この方法でも、図6(b)の工程で用いられるエッチャント1に対するエッチング速度R の関係が上記(1)式の条件を満たすように金属Aおよびエッチャント1を選択し、図6(e)の工程で用いられるエッチャント2に対するエッチング速度R の関係が上記(2)式の条件を満たすように金属C,Bおよびエッチャント2を選択する。このように適当な金属種およびエッチャントを選択することにより、配線下部は図3(c)に示すような形状となり、オーバーハングが生じない。
【0025】
上述した(1)〜(3)式の条件を満たすような金属とエッチャントとの組み合わせは多数考えられる。ここで、所定の条件を満たす金属およびエッチャントを選択するための参考として、表1に各種金属元素の各種エッチャントに対するエッチング性を相対的に示す。表1に示した所定のエッチャントに対して、「二重丸」は常温でエッチング可能な金属、○は100℃でエッチング可能な金属、×はエッチング不可能な金属であり、所定のエッチング条件下ではこの順にエッチング速度が速いので、この表を参考にして選択すべき金属およびエッチャントを決定できる。
【0026】
【表1】
Figure 0003544758
【0027】
【実施例】
以下、本発明の実施例を図面を参照して説明する。
実施例1
図4(a)〜(e)に示す製造工程に従い、以下のようにして積層導体配線を作製する。
【0028】
まず、アルミナ基板表面に真空蒸着法により下地導体となる0.1μm厚のMo、主導体となる5μm厚のCuを順次成膜した後、フォトリソグラフィにより回路パターンに相当するフォトレジストパターンを形成し、これをマスクとしリン酸(77vol%)+硝酸(3vol%)+酢酸(15vol%)+水(5vol%)の混合液をエッチャントとして用いて、5μm厚のCuおよび0.1μm厚のMoを一括してエッチング除去する。このときのCuのエッチング速度は約0.4μm/分、Moのエッチング速度は約0.1μm/分である。
【0029】
次に、全面に真空蒸着法により第1の被覆導体となる1μm厚のMo、第2の被覆導体となる1μm厚のAlを順次成膜する。つづいて、Cu/Mo配線ラインの周囲を囲むようにフォトレジストパターンを形成し、これをマスクとしリン酸(95.4vol%)+硝酸(0.6vol%)+酢酸(3.0vol%)+水(1.0vol%)の混合液をエッチャントとして用いて、1μm厚のMoおよび1μm厚のAlを一括してエッチング除去する。このときのMoのエッチング速度は約0.05μm/分、Alのエッチング速度約0.08μm/分である。これらの工程により、図3(a)に示すような下部にオーバーハングのない積層導体配線を形成することができる。
【0030】
次いで、全面にポリイミド前駆体としてポリアミック酸をその溶媒雰囲気中、減圧条件下で気泡が入らないようにスピンコートし、350℃で120分間キュアする。硬化したポリイミド絶縁体の上にコンタクトホール穴開け用のフォトレジストパターンを形成し、これをマスクとして酸素と四フッ化炭素との混合ガスによりポリイミドのケミカルドライエッチング(CDE)を行ってコンタクトホールを形成する。さらに、この上に2層目以降の積層導体配線を順次形成して多層配線基板を作製する。
【0031】
実施例2
図6(a)〜(e)に示す製造工程に従い、以下のようにして積層導体配線を作製する。
【0032】
まず、0.2μm厚の熱酸化膜が形成されたシリコン基板表面に、DCマグネトロンスパッタリング法により下地導体となる0.1μm厚のMo、めっき電極用導体となる1μm厚のCuを順次成膜する。次に、フォトリソグラフィにより回路パターンの反転パターンに相当するフォトレジストパターンを形成した後、硫酸、硫酸銅、塩酸を主成分とする溶液を用い、電流密度15mA/cm の条件で主導体となるCuを40μm厚まで電気めっきする。その後、アセトンを用いてレジストを剥離し、純水中で洗浄する。この際、めっきされた導体は80°程度の逆テーパ形状であるため、めっきCu導体ラインの上にその幅よりわずかに細いレジストパターンを形成し、これをマスクとしてリン酸(77vol%)+硝酸(3vol%)+酢酸(15vol%)+水(5vol%)の混合液をエッチャントとして、余分なCuをエッチング除去する。その結果、めっき導体ラインの幅はわずかに減少するものの逆テーパはほぼなくなる。このとき同時に、ライン以外の領域(スペース部)のCu膜もわずかにエッチングされる。なお、このときのCuのエッチング速度は0.4μm/分である。
【0033】
その後、めっきCu導体ラインの周囲を囲むようにフォトレジストパターンを形成し、これをマスクとしリン酸(77vol%)+硝酸(3vol%)+酢酸(15vol%)+水(5vol%)の混合液をエッチャントとして用いて、スペース部のCu膜およびMo膜を一括エッチング除去する。このときのCuのエッチング速度は0.4μm/分、Moのエッチング速度は0.1μm/分である。
【0034】
つづいて、全面にDCマグネトロンスパッタリング法により第1の被覆導体となる1μm厚のMoおよび第2の被覆導体となる1μm厚のAlを順次成膜する。なお、この際、Arガス圧などを上げるなどの対策によって、基板の段差被覆性の良好な条件でMoおよびAlを成膜することにより、40μmという厚いめっきCu導体の側壁にも0.5μm以上のMoおよびAlを被着できる。この後、導体ラインを取り囲むようにフォトレジストパターンを形成し、これをマスクとしリン酸(95.4vol%)+硝酸(0.6vol%)+酢酸(3.0vol%)+水(1.0vol%)の混合液をエッチャントとして用いて、1μm厚のMoおよび1μm厚のAlを一括してエッチング除去する。このときのMoのエッチング速度は約0.05μm/分、Alのエッチング速度約0.08μm/分である。これらの工程により、図3(c)に示すような下部にオーバーハングのない厚膜積層導体配線を形成することができる。
【0035】
次いで、実施例1と同様の方法でポリイミドを形成し、ケミカルドライエッチングを行ってコンタクトホールを穴開け加工する。さらに、この上に2層目以降の回路パターンに相当する積層導体配線を順次形成して多層厚膜配線基板を作製する。
【0036】
実施例3
実施例1の工程を利用して、図7(a)および(b)に示す平面型の薄膜空心コイルを作製する。図7(a)は平面図、図7(b)は断面図である。図7(a)および(b)において、アルミナ基板31上には図3(a)の構造を有する1層の積層導体配線からなる平面型の空心コイル32が形成されている。コイルパターンは正方形の渦巻状であり、巻数5、積層導体ラインの幅20μm、スペース部20μm、外形サイズ500μmである。次に、全面に導体間絶縁膜および保護膜としてプラズマCVD法によりSiO 膜33を被着させた後、レジストをマスクとして四フッ化炭素を反応ガスとしたRIE法によってパッド部34を開口してAl面を露出させる。
【0037】
この空心コイルは、800MHzアナログ携帯電話の送信アンプの直流チョークとして正常に動作する。
実施例4
実施例2の工程を利用して、図8(a)および(b)に示すMHzスイッチング電源用のプレーナチョークコイルを作製する。図8(a)は平面図、図8(b)は断面図である。図8(a)および(b)において、表面に熱酸化膜41を有するシリコン基板40上に、下部磁性薄膜42、SiO 膜43、コイル44、ポリイミド膜45、上部磁性薄膜46、ポリイミド膜47が順次形成されており、コイル44が上下の磁性薄膜42、46でサンドイッチされた構造を有する。このチョークコイルでは磁性薄膜に図8(a)の矢印方向を磁化容易軸とする一軸磁気異方性を付与し、磁性薄膜が素子の大部分の領域で磁化困難軸方向に励磁されるようにする。
【0038】
以下、このチョークコイルの製造方法をより詳細に説明する。まず、熱酸化膜41が形成されたシリコン基板40上に、下部磁性薄膜の密着性を改善するために0.1μm厚のAl/AlN (x=0〜0.5)/AlN (x=0.5〜1)からなる膜(図示せず)をこの順に形成し、AlN (x=0.5〜1)の上にスパッタ法により膜厚6.0μmの下部磁性薄膜42を形成する。この磁性薄膜はFeCoBC系でFeCoを多く含むアモルファス磁性相とホウ素および炭素を多く含むアモルファス絶縁相が均一分散したヘテロアモルファス磁性膜であり、飽和磁束密度が1.6T、磁化困難軸方向の比透磁率が1100、抵抗率が300μΩ・cmである。この磁性薄膜をレジストをマスクとしリン酸(77vol%)+硝酸(3vol%)+酢酸(15vol%)+水(5vol%)の混合液をエッチャントとして用いてエッチング加工する。この上にスパッタ法により膜厚5.0μmのSiO 膜43を成膜し、この上に実施例2と同様の方法により図3(c)に示す断面構造を有する積層導体からなるコイル44を形成する。コイルパターンは互いに逆向きに巻かれた長方形の渦巻コイルが2個並べて配置された形状であり、巻数が6、Cu導体の厚さが50μmである。次いで、コイル44のライン間およびその上に実施例1と同様の方法でポリイミド膜45を形成する。ポリイミド膜45の上面を十分に平坦化した後、下部磁性薄膜42と同一の材料を用いてスパッタ法により膜厚6.0μmの上部磁性薄膜46を形成し、下部磁性薄膜42と同様にエッチング加工する。さらに、全面に保護膜としてポリイミド膜47を形成する。次いで、パッド部の穴開け加工を行うためにレジストパターンを形成し、これをマスクとして酸素−四フッ化炭素の混合ガスを用いたケミカルドライエッチングによってポリイミド膜47をエッチングし、パッド部のAl面を露出させる。最後に、真空中において図8(a)の矢印方向に24kA/mの直流磁界を印加し、320℃で熱処理し、一軸磁気異方性を付与する。なお、一軸磁気異方性は直流磁界中で軟磁性薄膜を形成することにより付与してもよい。
【0039】
作製したプレーナチョークコイルは、インダクタンスが0.5μH、直流コイル抵抗が0.2Ω、インダクタンスが50%に低下する直流電流が1.5Aである。
【0040】
このチョークコイルと、いずれもベアチップである制御IC、スイッチング用のMOS・FET、および整流用のショットキダイオードを用い、50μm径のAuワイヤでワイヤボンディングして、5MHzで動作する昇圧チョッパ式のDC−DCコンバータを構成する。このコンバータは3.6Vの入力電圧を5.0Vまで昇圧でき、3.0W出力時の電力変換効率は82%である。
【0041】
なお、上記実施例の他にも、以下に示すように本発明を適用して種々の電子部品および磁気部品を作製することができる。
例えば、実施例2と同様な積層導体配線の作製方法を用い、図9に示すように磁性薄膜の周囲に1次側および2次側の積層導体コイルを巻いた形状のプレーナトランスを作製することもできる。図9において、熱酸化膜51が形成されたシリコン基板50上に、1次コイル52の下部導体、2次コイル53の下部導体、磁性体54、1次コイル52の上部導体および2次コイル53の上部導体が互いに絶縁された状態で積層されている。各コイルを構成する下部導体および上部導体は、実施例2と同様な方法により所定のパターンに形成されたものであり、互いに接続されている。このトランスの全面は、ポリイミド膜55で被覆されており、1次コイル52および2次コイル53の両端に対応してパッド穴開け加工が施されている。
【0042】
また、同様に図10に示すようなハードディスクドライブ用の薄膜磁気ヘッドを作製することもできる。図10において、熱酸化膜61が形成されたシリコン基板60上に、MRセンサ64を埋め込んだSiO 膜63、2.0μm厚のCoZrNbアモルファス軟磁性薄膜からなる下部コア65、ヘッド先端において0.1μmの記録ギャップを構成するSiO 膜66、実施例2と同様な方法により形成された積層導体コイル67、この積層導体コイル67の周囲を覆うポリイミド膜68、および2.0μm厚のCoZrNbアモルファス軟磁性薄膜からなる上部コア69が順次形成されている。
さらに以上述べた実施例のほか、本発明に係る積層導体配線は半導体装置の配線としても利用することができる。
【0043】
【発明の効果】
以上説明したように本発明によれば、Cuを主導体とする積層導体配線のプロセス管理の向上および工程短縮を図り、これを用いる多層配線基板などの電子部品、およびインダクタ、トランス、磁気ヘッドに代表される磁気部品の実用化およびコスト削減を達成できる。
【図面の簡単な説明】
【図1】従来の積層導体配線を示す断面図。
【図2】本発明に係る積層導体配線の一例を示す断面図。
【図3】(a)〜(c)は本発明に係る積層導体配線を示す断面図。
【図4】(a)〜(e)は本発明に係る積層導体配線の製造方法の一例を示す断面図。
【図5】(a)〜(e)は本発明に係る積層導体配線の製造方法の他の例を示す断面図。
【図6】(a)〜(e)は本発明に係る積層導体配線の製造方法のさらに他の例を示す断面図。
【図7】(a)および(b)は本発明の実施例3において製造された薄膜空心コイルの平面図および断面図。
【図8】(a)および(b)は本発明の実施例4において製造されたプレーナチョークコイルの平面図および断面図。
【図9】本発明の他の実施例において製造されたプレーナトランスの斜視図。
【図10】本発明の他の実施例において製造された薄膜磁気ヘッドの斜視図。
【符号の説明】
1…下地絶縁体、2…下地導体、3…Cuからなる主導体、4…第1の被覆導体、5…第2の被覆導体、6…周囲絶縁体、10…ボンディングワイヤ、21、22、23、24、25、26…フォトレジスト、31…アルミナ基板、32…空心コイル、33…SiO 膜、34…パッド部、40…シリコン基板、41…熱酸化膜、42…下部磁性薄膜、43…SiO 膜、44…コイル、45…ポリイミド膜、46…上部磁性薄膜、47…ポリイミド膜、50…シリコン基板、51…熱酸化膜、52…1次コイル、53…2次コイル、54…磁性体、55…ポリイミド膜、60…シリコン基板、61…熱酸化膜、63…SiO 膜、64…MRセンサ、65…下部コア、66…SiO 膜、67…積層導体コイル、68…ポリイミド膜、69…上部コア。

Claims (5)

  1. 下地絶縁体と、
    前記下地絶縁体表面に所定のパターンに加工されたTi,Ta,Mo,Nb,Wからなる群より選択される少なくとも1種からなる下地導体と、
    前記下地導体上に所定のパターンに加工されたCuからなる主導体と、
    前記Cuからなる主導体の露出面を被覆するように順次積層して形成された、Ta,Mo,Nbからなる群より選択される少なくとも1種からなる第1の被覆導体、およびAu,Alからなる群より選択される少なくとも1種からなる第2の被覆導体と、
    前記各導体の周囲を覆う周囲絶縁体と
    を具備したことを特徴とする電子部品。
  2. 下地絶縁体と、
    前記下地絶縁体表面に所定のパターンに加工されたTi,Ta,Mo,Nb,Wからなる群より選択される少なくとも1種からなる下地導体と、
    前記下地導体上に所定のパターンに加工されたCuからなる主導体と、
    前記Cuからなる主導体のパターンの露出面に、Ta,Mo,Nbからなる群より選択される少なくとも1種、およびAu,Alからなる群より選択される少なくとも1種を順次積層した後、不要部分をエッチング除去することにより形成された第1および第2の被覆導体と
    前記各導体の周囲を覆う周囲絶縁体と
    を具備したことを特徴とする電子部品。
  3. 下地絶縁体と、
    前記下地絶縁体表面に所定のパターンに加工されたTi,Ta,Mo,Nb,Wからなる群より選択される少なくとも1種からなる下地導体と、
    前記下地導体上に所定のパターンに加工されたCuからなる主導体と、
    前記Cuからなる主導体の露出面を被覆するように順次積層して形成された、Ta,Mo,Nbからなる群より選択される少なくとも1種からなる第1の被覆導体、およびAu,Alからなる群より選択される少なくとも1種からなる第2の被覆導体と、
    前記各導体の周囲を覆う周囲絶縁体と
    を具備し、前記下地絶縁体および周囲絶縁体に覆われた前記各導体がコイルを構成することを特徴とする磁気部品。
  4. 前記主導体であるCuおよび前記下地導体が、
    これらを同時にエッチングする際に用いられる第1のエッチャントに対するエッチング速度をそれぞれR1,CuおよびR1,A としたとき、
    1,Cu ≧ R1,A
    の条件を満たし、かつ
    前記第1および第2の被覆導体が、これらを同時にエッチングする際に用いられる第2のエッチャントに対するエッチング速度をそれぞれR2,B およびR2,C としたとき、
    2,C ≧ R2,B
    の条件を満たすことを特徴とする請求項1乃至3のいずれかに記載の電子部品または磁気部品。
  5. 前記主導体であるCu、前記下地導体、前記第1および第2の被覆導体が、
    これらを同時にエッチングする際に用いられるエッチャントに対するエッチング速度をそれぞれRCu、RA 、RB 、RC としたとき、
    C ≧ RB ≧ RCu ≧ RA
    の条件を満たすことを特徴とする請求項1乃至3のいずれかに記載の電子部品または磁気部品。
JP22904095A 1994-09-16 1995-09-06 電子部品および磁気部品 Expired - Fee Related JP3544758B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22904095A JP3544758B2 (ja) 1994-09-16 1995-09-06 電子部品および磁気部品

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP22144494 1994-09-16
JP6-221444 1994-09-16
JP22904095A JP3544758B2 (ja) 1994-09-16 1995-09-06 電子部品および磁気部品

Publications (2)

Publication Number Publication Date
JPH08148339A JPH08148339A (ja) 1996-06-07
JP3544758B2 true JP3544758B2 (ja) 2004-07-21

Family

ID=26524306

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22904095A Expired - Fee Related JP3544758B2 (ja) 1994-09-16 1995-09-06 電子部品および磁気部品

Country Status (1)

Country Link
JP (1) JP3544758B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6805690B2 (ja) * 2016-09-30 2020-12-23 セイコーエプソン株式会社 Memsデバイス、液体噴射ヘッド、液体噴射装置、及び、memsデバイスの製造方法
CN110073499B (zh) 2016-11-15 2024-04-05 信越化学工业株式会社 高效率太阳能电池及高效率太阳能电池的制造方法

Also Published As

Publication number Publication date
JPH08148339A (ja) 1996-06-07

Similar Documents

Publication Publication Date Title
US5738931A (en) Electronic device and magnetic device
CA2237819C (en) A micromagnetic device for power processing applications and method of manufacture therefor
US6696744B2 (en) Integrated circuit having a micromagnetic device and method of manufacture therefor
US6903645B2 (en) Surface mounting type planar magnetic device and production method thereof
US6738240B1 (en) Microtransformer for system-on-chip power supply
US20010036702A1 (en) Integrated circuit having a micromagnetic device and method of manufacture therefor
US6992871B2 (en) Microtransformer for system-on-chip power supply
JP3580054B2 (ja) 薄膜磁気素子およびその製造方法
JP2008171965A (ja) 超小型電力変換装置
US6191495B1 (en) Micromagnetic device having an anisotropic ferromagnetic core and method of manufacture therefor
JP2008294085A (ja) 平面磁気素子およびそれを用いた電子機器
US6420954B1 (en) Coupled multilayer soft magnetic films for high frequency microtransformer for system-on-chip power supply
JP3661380B2 (ja) 平面型インダクタ
JP2019186518A (ja) コイル部品及びその製造方法
JP3544758B2 (ja) 電子部品および磁気部品
JP2001102235A (ja) 平面型磁気素子及びその製造方法
JP3765366B2 (ja) 平面型磁気素子一体型半導体デバイス
JPH0955316A (ja) 平面型磁気素子およびその製造方法
JPS63283004A (ja) 平面インダクタならびにその製造方法
JP2001196252A (ja) 電子デバイスの製造方法
JP2002110423A (ja) コモンモードチョークコイル
JP3146672B2 (ja) 薄膜積層形磁気誘導素子およびそれを用いた電子装置。
JPH11329840A (ja) 平面磁気素子およびその製造方法
JP2000091142A (ja) リード付き磁性部品及びそれを用いたノイズ低減回路
JPH05109556A (ja) 高周波用薄膜トランスおよび高周波用薄膜インダクタ

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040330

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040406

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080416

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090416

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees