JP3544758B2 - 電子部品および磁気部品 - Google Patents
電子部品および磁気部品 Download PDFInfo
- Publication number
- JP3544758B2 JP3544758B2 JP22904095A JP22904095A JP3544758B2 JP 3544758 B2 JP3544758 B2 JP 3544758B2 JP 22904095 A JP22904095 A JP 22904095A JP 22904095 A JP22904095 A JP 22904095A JP 3544758 B2 JP3544758 B2 JP 3544758B2
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- insulator
- base
- film
- coated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Structure Of Printed Boards (AREA)
- Manufacturing Of Printed Circuit Boards (AREA)
- Coils Or Transformers For Communication (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明はＣｕを主導体とする積層導体配線を有する電子部品、および積層導体配線を用いて形成されたコイルを有する磁気部品に関する。
【０００２】
【従来の技術】
近年、各種電気機器の小型軽量化が急激に進展しており、機器を構成する電子部品には小型、薄型、軽量化が強く求められている。この要求に対応するため、表面実装デバイス（ＳＭＤ）の採用が主流になっている。さらに、ＳＭＤを高密度に集積するために、多層配線基板に複数のベアチップを実装するマルチチップモジュール（ＭＣＭ）が検討されている。
【０００３】
上述した多層配線基板では信号遅延を低減するために配線抵抗と配線周囲の絶縁体の誘電率とが共に小さいことが要求される。この観点から、配線導体材料にはＣｕ、周囲絶縁体材料にはＳｉＯ２ やポリイミドなどが用いられている。ここで、Ｃｕと周囲絶縁体とを直接接触させた構造にすると、ＣｕはＳｉＯ２ 中を拡散したり、ポリイミドの前駆体であるポリアミック酸と反応するため、周囲絶縁体の絶縁耐力を劣化させるだけでなく、さらには配線抵抗の増大を生じさせる場合もある。そこで、従来よりＣｕと絶縁体とを直接接触させないように多層配線を構成するのが一般的である。例えば、絶縁体としてＳｉＯ２ を用いる場合には、Ｃｕの拡散を抑制するためにＴｉやＴｉＮなどでＣｕを被覆する。また、絶縁体としてポリイミドを用いる場合には、その前駆体溶液とＣｕとの反応を抑制するためにＮｉやＴｉなどでＣｕを被覆する。
【０００４】
ここで、Ｃｕを主導体とし、ポリイミドを絶縁体として用いた従来の多層配線基板の製造方法の一例を示す。（ａ）まず、アルミナなどの絶縁基板上に、基板に対する密着性の良好な下地導体として０．１μｍ程度のＴｉと、めっき電極用導体として用いられ主導体の一部となる１μｍ程度のＣｕとを真空蒸着法などの方法で順次成膜する。全面に厚膜レジストを塗布し、フォトリソグラフィーによりパターニングして配線を形成する部分に開口を形成する。（ｂ）次に、レジストの開口部分に電気めっきにより主導体となるＣｕを所定の厚さまで成長させた後、レジストを剥離する。Ｃｕの露出面を覆うように、ポリイミド前駆体との反応を抑制するための被覆導体としてＴｉを真空蒸着などの方法で成膜する。（ｃ）次いで、フォトリソグラフィーによりスペース部の積層導体（Ｔｉ／Ｃｕ／Ｔｉ）を除去するためのレジストをパターニングした後、これをマスクとして酢酸、硝酸、フッ酸を主体とするエッチャントによりＴｉを、塩化第２鉄と水からなるエッチャントによりＣｕをそれぞれ交互にエッチングする。（ｄ）次いで、全面に絶縁体となるポリイミドを形成し、コンタクトホールの穴開けを行う。（ｅ）さらに、（ａ）〜（ｄ）の工程を繰り返して多層配線を形成する。最後に、パッド穴開けを行った後、パッド導体となる１μｍ以上のＮｉおよび１μｍ以上のＡｕを真空蒸着などの方法により順次成膜し、フォトリソグラフィーにより図示しないレジストをパターニングし、これをマスクとしてパッド部以外のＡｕおよびＮｉを除去してパッド導体を形成する。
【０００５】
しかし、上述した従来技術には以下のような問題点がある。
（１）（ｃ）工程におけるＴｉ／Ｃｕ／Ｔｉの交互エッチングを確実に管理することが困難であり、例えばＣｕをエッチングする際にはＴｉがほとんどエッチングされないためＣｕのサイドエッチングが避けられない。この結果、図１に示すようなＴｉのオーバーハングが生じる。このように導体下部にオーバーハングが生じると、後工程において絶縁体であるポリイミド前駆体を塗布した時に気泡を巻き込みやすい。こうして多層配線基板に気泡が含まれていると、種々の問題が生じる。
【０００６】
（２）パッド部に別途、ＮｉおよびＡｕなどの金属を被着してパターニングする必要があるため、工程が複雑になる。
このうち（２）の問題は、例えば特開昭６０−１２８６４１号公報に記載されているように、Ｃｕからなる主導体をＡｌまたはＡｌ合金で被覆することにより解決できると考えられるかもしれない。しかし、Ｃｕを被覆するＡｌまたはＡｌ合金はストレスマイグレーション、サーマルマイグレーションまたはエレクトロマイグレーションなどを誘発しヒロックを発生させやすい。こうしたヒロック発生によってボイドが多発し、露出した部位のＣｕが絶縁体と反応するおそれがある。
【０００７】
また、平面型のインダクタやトランス、または薄膜磁気ヘッドには導体材料を加工したコイルが使用されるが、この場合にもコイル抵抗の低減のために電気伝導度の高いＣｕが用いられることが多い。従来、これらの磁気部品では、コイルのライン間の空隙およびその上部の絶縁体としてレジストを用いる場合が多い（アモルファス電子デバイス研究所、平成６年４月、研究報告書）。これは、絶縁体としてレジストの代わりにポリイミドやＳｉＯ２ を用いようとすると、上述した多層配線基板の場合と同様の問題点、すなわちプロセス管理の困難や工程の複雑化などが生じるためである。例えば特開平１−２７７３１１号公報には、ＣｕをＮｉで被覆した導体を有する薄膜磁気ヘッドが記載されているが、上記の問題を避けられない。しかし、絶縁体としてレジストを用いた場合、その耐熱性が劣るためプロセス温度を下げざるをえない。特に、磁性体に磁気異方性を付与するためには磁場中アニールを行うが、その上限温度がレジストの耐熱温度（約２００℃程度）に制限される。このため、磁気異方性分散を十分に低減することができなくなり、周波数特性の悪化を招くという問題がある。
【０００８】
【発明が解決しようとする課題】
以上のようにＣｕを主導体とする積層導体配線を含む多層配線基板などの電子部品や、このような積層導体配線を加工した平面型の空心コイルを含むインダクタ、トランス、磁気ヘッドに代表される磁気部品では、プロセス管理の困難、工程の複雑化などの問題がある。さらに、これらの問題に伴ってプロセスコストが上昇するため、電子部品や磁気部品の実用化が遅れ、未だ大規模な工業的需要を喚起するまでにいたっていない。
【０００９】
本発明の目的は、Ｃｕを主導体とする積層導体配線のプロセス管理の向上および工程の簡略化を図り、これを用いる多層配線基板などの電子部品、およびインダクタ、トランス、磁気ヘッドに代表される磁気部品の実用化およびコスト削減を達成することにある。
【００１０】
【課題を解決するための手段】
本発明の電子部品は、下地絶縁体と、前記下地絶縁体表面に所定のパターンに加工されたＴｉ，Ｔａ，Ｍｏ，Ｎｂ，Ｗからなる群より選択される少なくとも１種からなる下地導体と、前記下地導体上に所定のパターンに加工されたＣｕからなる主導体と、前記Ｃｕからなる主導体の露出面を被覆するように順次積層して形成された、Ｔａ，Ｍｏ，Ｎｂからなる群より選択される少なくとも１種からなる第１の被覆導体、およびＡｕ，Ａｌからなる群より選択される少なくとも１種からなる第２の被覆導体と、前記各導体の周囲を覆う周囲絶縁体とを有するものである。
本発明の磁気部品は、上記の構成を有する積層導体配線を用いて形成されたコイルを有するものである。
【００１１】
【発明の実施の形態】
図２に本発明に係る積層導体配線を示す。この図に示されるように、下地絶縁体１上に所定のパターンに加工された下地導体２およびＣｕからなる主導体３が形成されている。このＣｕからなる主導体３の周囲絶縁体に面する表面が、第１の被覆導体４および第２の被覆導体５で被覆されている。このような構造の積層導体配線の周囲にポリイミドやＳｉＯ２ からなる周囲絶縁体６が設けられる。さらに、絶縁体６にコンタクトホールが設けられ、第２の被覆導体５にＡｕまたはＡｌからなるボンディングワイヤ１０が接続される。
【００１２】
上述したように、下地導体としてはＴｉ，Ｔａ，Ｍｏ，Ｎｂ，Ｗからなる群より選択される少なくとも１種の金属または合金、第１の被覆導体としてはＴａ，Ｍｏ，Ｎｂからなる群より選択される少なくとも１種の金属または合金、第２の被覆導体としてはＡｕ，Ａｌからなる群より選択される少なくとも１種の金属または合金が用いられる。
【００１３】
下地導体２の厚さは０．０５μｍ以上、第１および第２の被覆導体４、５の厚さは０．５μｍ以上、さらには１μｍ以上とすることが望ましい。これは下地導体２の厚さが薄すぎるとＣｕの拡散などに起因する密着不良が生じ、また第１および第２の被覆導体４、５の厚さが薄すぎるとパッド部にボンディングワイヤを接続した際に十分な機械的強度が得られなくなるおそれがあるためである。下地導体２、第１および第２の被覆導体４、５の膜厚の上限はＣｕからなる主導体３よりも薄くなるように設定すればよく、用途に応じても異なるが、一般的には１０μｍ以下である。
【００１４】
本発明に係る積層導体配線では、下地導体２、第１の被覆導体４および第２の被覆導体５として上述した金属群より適当な金属種を選択することにより、図３（ａ）〜（ｃ）に示すように製造方法によって導体配線の形状は異なるものの、導体配線下部においてオーバーハングが生じることはない。
【００１５】
また、主導体であるＣｕは、第２および第１の被覆導体によって、隣接する導体間の絶縁体または多層化された導体間の層間絶縁体として用いられるＳｉＯ２ またはポリイミドから保護されているため、ＳｉＯ２ 中への拡散やポリイミド前駆体との反応が抑制される。
【００１６】
また、Ｃｕからなる主導体とＡｌ、ＡｕまたはＡｌ−Ａｕ合金からなる第２の被覆導体との間に挿入されている第１の被覆導体は高融点金属であり、それ自身マイグレーションを起こしにくい。このため、ヒロックの発生さらにはボイドの発生により、Ｃｕが露出することはなく、Ｃｕを主導体とする導体配線の信頼性の向上が期待できる。
【００１７】
さらに、第２の被覆導体（Ａｌまたは／およびＡｕ）の下部に配置されている第１の被覆導体は硬質であるため、配線周囲の絶縁体６にコンタクトホールを開孔して露出した第２の被覆導体をパッド部として用い、直接ＡｌまたはＡｕからなるボンディングワイヤをウェッジボンディングまたはボールボンディングしても、十分な機械的強度を保持できる。このため、従来のようにパッド部に金属を被着してパターニングする工程は不要となり、工程を短縮できる。
【００１８】
本発明に係る積層導体配線を製造するには、主導体であるＣｕ、下地導体（以下、金属Ａという）、第１の被覆導体（以下、金属Ｂという）および第２の被覆導体（以下、金属Ｃという）を真空蒸着やスパッタリングなどの方法により形成してもよいし、主導体であるＣｕのみを予め形成されたＣｕ膜を電極として電気めっき法により厚膜形成してもよい。より具体的な製造方法を図４（ａ）〜（ｅ）、図５（ａ）〜（ｅ）、図６（ａ）〜（ｅ）を参照して説明する。
【００１９】
図４（ａ）〜（ｅ）は真空蒸着やスパッタリングなどの方法を用い、主導体であるＣｕの厚さを１０μｍ未満の薄膜に形成する場合の製造工程の一例である。まず、絶縁基板１上に真空蒸着やスパッタリングなどの方法により、基板との密着性を強化する下地導体２として金属Ａおよび主導体３としてＣｕを形成し、その上にフォトレジスト２１を所定のパターンに形成する（図４（ａ））。次に、フォトレジスト２１をマスクとしてエッチャントによりＣｕおよび金属Ａを一括エッチングする（図４（ｂ））。つづいて、全面に第１の被覆導体４となる金属Ｂおよび第２の被覆導体５となる金属Ｃを順次形成する（図４（ｃ））。次いで、主導体ラインを被覆するようにフォトリソグラフィによりフォトレジスト２２を所定のパターンに形成する（図４（ｄ））。さらに、フォトレジスト２２をマスクとして、エッチャントにより主導体ライン以外の領域の金属Ｃ、Ｂを一括エッチングする（図４（ｅ））。
【００２０】
この方法では、図４（ｂ）の工程で用いられるエッチャント１に対するエッチング速度Ｒ１ の関係が
Ｒ１，Ｃｕ ≧ Ｒ１，Ａ （１）
の条件を満たすように金属Ａおよびエッチャント１を選択する。また、図４（ｅ）の工程で用いられるエッチャント２に対するエッチング速度Ｒ２ の関係が
Ｒ２，Ｃ ≧ Ｒ２，Ｂ （２）
の条件を満たすように金属Ｃ，Ｂおよびエッチャント２を選択する。このように適当な金属種およびエッチャントを選択することにより、配線下部は図３（ａ）に示すような形状となり、オーバーハングが生じない。
【００２１】
図５（ａ）〜（ｅ）は電気めっき法を用い、主導体であるＣｕの厚さを１０μｍ以上の厚膜に形成する場合の製造工程の一例である。まず、絶縁基板１上に真空蒸着やスパッタリングなどの方法により、基板との密着性を強化する下地導体２として金属Ａおよび主導体の一部となるめっき電極用導体３ａとしてＣｕを形成し、その上にフォトレジスト２３を所定のパターンに形成する（図５（ａ））。次に、適当なめっき液を用いて電気めっきすることによりフォトレジスト２３から露出しためっき電極用導体３ａ上に主導体３であるＣｕを成長させ、フォトレジスト２３を除去する（図５（ｂ））。つづいて、全面に第１の被覆導体４となる金属Ｂおよび第２の被覆導体５となる金属Ｃを順次形成する（図５（ｃ））。次いで、主導体ラインを被覆するようにフォトリソグラフィによりフォトレジスト２４を所定のパターンに形成する（図５（ｄ））。さらに、フォトレジスト２４をマスクとして、エッチャントにより主導体ライン以外の領域の金属Ｃ、Ｂ、Ｃｕ、金属Ａを一括エッチングする（図５（ｅ））。
【００２２】
この方法では、図５（ｅ）の工程で用いられるエッチャントに対するエッチング速度Ｒの関係が
ＲＣ ≧ ＲＢ ≧ ＲＣｕ ≧ ＲＡ （３）
の条件を満たすように金属Ｃ，Ｂ，Ａおよびエッチャントを選択する。このように適当な金属種およびエッチャントを選択することにより、配線下部は図３（ｂ）に示すような形状となり、オーバーハングが生じない。
【００２３】
図６（ａ）〜（ｅ）は電気めっき法を用いる製造工程の他の例である。まず、図５（ａ）および（ｂ）と同様な工程により、絶縁基板１上に下地導体２として金属Ａおよび主導体の一部となるめっき電極用導体３ａとしてＣｕを形成し、その上にフォトレジストを所定のパターンに形成し、電気めっき法により主導体３であるＣｕを成長させ、フォトレジストを除去する。次に、主導体ラインを被覆するようにフォトレジスト２５を所定のパターンに形成する（図６（ａ））。次に、フォトレジスト２５をマスクとしてエッチャントによりＣｕおよび金属Ａを一括エッチングする（図６（ｂ））。つづいて、全面に第１の被覆導体４となる金属Ｂおよび第２の被覆導体５となる金属Ｃを順次形成する（図６（ｃ））。次いで、主導体ラインを被覆するようにフォトリソグラフィによりフォトレジスト２６を所定のパターンに形成する（図６（ｄ））。さらに、フォトレジスト２６をマスクとして、エッチャントにより主導体ライン以外の領域の金属Ｃ、Ｂを一括エッチングする（図６（ｅ））。
【００２４】
この方法でも、図６（ｂ）の工程で用いられるエッチャント１に対するエッチング速度Ｒ１ の関係が上記（１）式の条件を満たすように金属Ａおよびエッチャント１を選択し、図６（ｅ）の工程で用いられるエッチャント２に対するエッチング速度Ｒ２ の関係が上記（２）式の条件を満たすように金属Ｃ，Ｂおよびエッチャント２を選択する。このように適当な金属種およびエッチャントを選択することにより、配線下部は図３（ｃ）に示すような形状となり、オーバーハングが生じない。
【００２５】
上述した（１）〜（３）式の条件を満たすような金属とエッチャントとの組み合わせは多数考えられる。ここで、所定の条件を満たす金属およびエッチャントを選択するための参考として、表１に各種金属元素の各種エッチャントに対するエッチング性を相対的に示す。表１に示した所定のエッチャントに対して、「二重丸」は常温でエッチング可能な金属、○は１００℃でエッチング可能な金属、×はエッチング不可能な金属であり、所定のエッチング条件下ではこの順にエッチング速度が速いので、この表を参考にして選択すべき金属およびエッチャントを決定できる。
【００２６】
【表１】
【００２７】
【実施例】
以下、本発明の実施例を図面を参照して説明する。
実施例１
図４（ａ）〜（ｅ）に示す製造工程に従い、以下のようにして積層導体配線を作製する。
【００２８】
まず、アルミナ基板表面に真空蒸着法により下地導体となる０．１μｍ厚のＭｏ、主導体となる５μｍ厚のＣｕを順次成膜した後、フォトリソグラフィにより回路パターンに相当するフォトレジストパターンを形成し、これをマスクとしリン酸（７７ｖｏｌ％）＋硝酸（３ｖｏｌ％）＋酢酸（１５ｖｏｌ％）＋水（５ｖｏｌ％）の混合液をエッチャントとして用いて、５μｍ厚のＣｕおよび０．１μｍ厚のＭｏを一括してエッチング除去する。このときのＣｕのエッチング速度は約０．４μｍ／分、Ｍｏのエッチング速度は約０．１μｍ／分である。
【００２９】
次に、全面に真空蒸着法により第１の被覆導体となる１μｍ厚のＭｏ、第２の被覆導体となる１μｍ厚のＡｌを順次成膜する。つづいて、Ｃｕ／Ｍｏ配線ラインの周囲を囲むようにフォトレジストパターンを形成し、これをマスクとしリン酸（９５．４ｖｏｌ％）＋硝酸（０．６ｖｏｌ％）＋酢酸（３．０ｖｏｌ％）＋水（１．０ｖｏｌ％）の混合液をエッチャントとして用いて、１μｍ厚のＭｏおよび１μｍ厚のＡｌを一括してエッチング除去する。このときのＭｏのエッチング速度は約０．０５μｍ／分、Ａｌのエッチング速度約０．０８μｍ／分である。これらの工程により、図３（ａ）に示すような下部にオーバーハングのない積層導体配線を形成することができる。
【００３０】
次いで、全面にポリイミド前駆体としてポリアミック酸をその溶媒雰囲気中、減圧条件下で気泡が入らないようにスピンコートし、３５０℃で１２０分間キュアする。硬化したポリイミド絶縁体の上にコンタクトホール穴開け用のフォトレジストパターンを形成し、これをマスクとして酸素と四フッ化炭素との混合ガスによりポリイミドのケミカルドライエッチング（ＣＤＥ）を行ってコンタクトホールを形成する。さらに、この上に２層目以降の積層導体配線を順次形成して多層配線基板を作製する。
【００３１】
実施例２
図６（ａ）〜（ｅ）に示す製造工程に従い、以下のようにして積層導体配線を作製する。
【００３２】
まず、０．２μｍ厚の熱酸化膜が形成されたシリコン基板表面に、ＤＣマグネトロンスパッタリング法により下地導体となる０．１μｍ厚のＭｏ、めっき電極用導体となる１μｍ厚のＣｕを順次成膜する。次に、フォトリソグラフィにより回路パターンの反転パターンに相当するフォトレジストパターンを形成した後、硫酸、硫酸銅、塩酸を主成分とする溶液を用い、電流密度１５ｍＡ／ｃｍ２ の条件で主導体となるＣｕを４０μｍ厚まで電気めっきする。その後、アセトンを用いてレジストを剥離し、純水中で洗浄する。この際、めっきされた導体は８０°程度の逆テーパ形状であるため、めっきＣｕ導体ラインの上にその幅よりわずかに細いレジストパターンを形成し、これをマスクとしてリン酸（７７ｖｏｌ％）＋硝酸（３ｖｏｌ％）＋酢酸（１５ｖｏｌ％）＋水（５ｖｏｌ％）の混合液をエッチャントとして、余分なＣｕをエッチング除去する。その結果、めっき導体ラインの幅はわずかに減少するものの逆テーパはほぼなくなる。このとき同時に、ライン以外の領域（スペース部）のＣｕ膜もわずかにエッチングされる。なお、このときのＣｕのエッチング速度は０．４μｍ／分である。
【００３３】
その後、めっきＣｕ導体ラインの周囲を囲むようにフォトレジストパターンを形成し、これをマスクとしリン酸（７７ｖｏｌ％）＋硝酸（３ｖｏｌ％）＋酢酸（１５ｖｏｌ％）＋水（５ｖｏｌ％）の混合液をエッチャントとして用いて、スペース部のＣｕ膜およびＭｏ膜を一括エッチング除去する。このときのＣｕのエッチング速度は０．４μｍ／分、Ｍｏのエッチング速度は０．１μｍ／分である。
【００３４】
つづいて、全面にＤＣマグネトロンスパッタリング法により第１の被覆導体となる１μｍ厚のＭｏおよび第２の被覆導体となる１μｍ厚のＡｌを順次成膜する。なお、この際、Ａｒガス圧などを上げるなどの対策によって、基板の段差被覆性の良好な条件でＭｏおよびＡｌを成膜することにより、４０μｍという厚いめっきＣｕ導体の側壁にも０．５μｍ以上のＭｏおよびＡｌを被着できる。この後、導体ラインを取り囲むようにフォトレジストパターンを形成し、これをマスクとしリン酸（９５．４ｖｏｌ％）＋硝酸（０．６ｖｏｌ％）＋酢酸（３．０ｖｏｌ％）＋水（１．０ｖｏｌ％）の混合液をエッチャントとして用いて、１μｍ厚のＭｏおよび１μｍ厚のＡｌを一括してエッチング除去する。このときのＭｏのエッチング速度は約０．０５μｍ／分、Ａｌのエッチング速度約０．０８μｍ／分である。これらの工程により、図３（ｃ）に示すような下部にオーバーハングのない厚膜積層導体配線を形成することができる。
【００３５】
次いで、実施例１と同様の方法でポリイミドを形成し、ケミカルドライエッチングを行ってコンタクトホールを穴開け加工する。さらに、この上に２層目以降の回路パターンに相当する積層導体配線を順次形成して多層厚膜配線基板を作製する。
【００３６】
実施例３
実施例１の工程を利用して、図７（ａ）および（ｂ）に示す平面型の薄膜空心コイルを作製する。図７（ａ）は平面図、図７（ｂ）は断面図である。図７（ａ）および（ｂ）において、アルミナ基板３１上には図３（ａ）の構造を有する１層の積層導体配線からなる平面型の空心コイル３２が形成されている。コイルパターンは正方形の渦巻状であり、巻数５、積層導体ラインの幅２０μｍ、スペース部２０μｍ、外形サイズ５００μｍである。次に、全面に導体間絶縁膜および保護膜としてプラズマＣＶＤ法によりＳｉＯ２ 膜３３を被着させた後、レジストをマスクとして四フッ化炭素を反応ガスとしたＲＩＥ法によってパッド部３４を開口してＡｌ面を露出させる。
【００３７】
この空心コイルは、８００ＭＨｚアナログ携帯電話の送信アンプの直流チョークとして正常に動作する。
実施例４
実施例２の工程を利用して、図８（ａ）および（ｂ）に示すＭＨｚスイッチング電源用のプレーナチョークコイルを作製する。図８（ａ）は平面図、図８（ｂ）は断面図である。図８（ａ）および（ｂ）において、表面に熱酸化膜４１を有するシリコン基板４０上に、下部磁性薄膜４２、ＳｉＯ２ 膜４３、コイル４４、ポリイミド膜４５、上部磁性薄膜４６、ポリイミド膜４７が順次形成されており、コイル４４が上下の磁性薄膜４２、４６でサンドイッチされた構造を有する。このチョークコイルでは磁性薄膜に図８（ａ）の矢印方向を磁化容易軸とする一軸磁気異方性を付与し、磁性薄膜が素子の大部分の領域で磁化困難軸方向に励磁されるようにする。
【００３８】
以下、このチョークコイルの製造方法をより詳細に説明する。まず、熱酸化膜４１が形成されたシリコン基板４０上に、下部磁性薄膜の密着性を改善するために０．１μｍ厚のＡｌ／ＡｌＮｘ （ｘ＝０〜０．５）／ＡｌＮｘ （ｘ＝０．５〜１）からなる膜（図示せず）をこの順に形成し、ＡｌＮｘ （ｘ＝０．５〜１）の上にスパッタ法により膜厚６．０μｍの下部磁性薄膜４２を形成する。この磁性薄膜はＦｅＣｏＢＣ系でＦｅＣｏを多く含むアモルファス磁性相とホウ素および炭素を多く含むアモルファス絶縁相が均一分散したヘテロアモルファス磁性膜であり、飽和磁束密度が１．６Ｔ、磁化困難軸方向の比透磁率が１１００、抵抗率が３００μΩ・ｃｍである。この磁性薄膜をレジストをマスクとしリン酸（７７ｖｏｌ％）＋硝酸（３ｖｏｌ％）＋酢酸（１５ｖｏｌ％）＋水（５ｖｏｌ％）の混合液をエッチャントとして用いてエッチング加工する。この上にスパッタ法により膜厚５．０μｍのＳｉＯ２ 膜４３を成膜し、この上に実施例２と同様の方法により図３（ｃ）に示す断面構造を有する積層導体からなるコイル４４を形成する。コイルパターンは互いに逆向きに巻かれた長方形の渦巻コイルが２個並べて配置された形状であり、巻数が６、Ｃｕ導体の厚さが５０μｍである。次いで、コイル４４のライン間およびその上に実施例１と同様の方法でポリイミド膜４５を形成する。ポリイミド膜４５の上面を十分に平坦化した後、下部磁性薄膜４２と同一の材料を用いてスパッタ法により膜厚６．０μｍの上部磁性薄膜４６を形成し、下部磁性薄膜４２と同様にエッチング加工する。さらに、全面に保護膜としてポリイミド膜４７を形成する。次いで、パッド部の穴開け加工を行うためにレジストパターンを形成し、これをマスクとして酸素−四フッ化炭素の混合ガスを用いたケミカルドライエッチングによってポリイミド膜４７をエッチングし、パッド部のＡｌ面を露出させる。最後に、真空中において図８（ａ）の矢印方向に２４ｋＡ／ｍの直流磁界を印加し、３２０℃で熱処理し、一軸磁気異方性を付与する。なお、一軸磁気異方性は直流磁界中で軟磁性薄膜を形成することにより付与してもよい。
【００３９】
作製したプレーナチョークコイルは、インダクタンスが０．５μＨ、直流コイル抵抗が０．２Ω、インダクタンスが５０％に低下する直流電流が１．５Ａである。
【００４０】
このチョークコイルと、いずれもベアチップである制御ＩＣ、スイッチング用のＭＯＳ・ＦＥＴ、および整流用のショットキダイオードを用い、５０μｍ径のＡｕワイヤでワイヤボンディングして、５ＭＨｚで動作する昇圧チョッパ式のＤＣ−ＤＣコンバータを構成する。このコンバータは３．６Ｖの入力電圧を５．０Ｖまで昇圧でき、３．０Ｗ出力時の電力変換効率は８２％である。
【００４１】
なお、上記実施例の他にも、以下に示すように本発明を適用して種々の電子部品および磁気部品を作製することができる。
例えば、実施例２と同様な積層導体配線の作製方法を用い、図９に示すように磁性薄膜の周囲に１次側および２次側の積層導体コイルを巻いた形状のプレーナトランスを作製することもできる。図９において、熱酸化膜５１が形成されたシリコン基板５０上に、１次コイル５２の下部導体、２次コイル５３の下部導体、磁性体５４、１次コイル５２の上部導体および２次コイル５３の上部導体が互いに絶縁された状態で積層されている。各コイルを構成する下部導体および上部導体は、実施例２と同様な方法により所定のパターンに形成されたものであり、互いに接続されている。このトランスの全面は、ポリイミド膜５５で被覆されており、１次コイル５２および２次コイル５３の両端に対応してパッド穴開け加工が施されている。
【００４２】
また、同様に図１０に示すようなハードディスクドライブ用の薄膜磁気ヘッドを作製することもできる。図１０において、熱酸化膜６１が形成されたシリコン基板６０上に、ＭＲセンサ６４を埋め込んだＳｉＯ２ 膜６３、２．０μｍ厚のＣｏＺｒＮｂアモルファス軟磁性薄膜からなる下部コア６５、ヘッド先端において０．１μｍの記録ギャップを構成するＳｉＯ２ 膜６６、実施例２と同様な方法により形成された積層導体コイル６７、この積層導体コイル６７の周囲を覆うポリイミド膜６８、および２．０μｍ厚のＣｏＺｒＮｂアモルファス軟磁性薄膜からなる上部コア６９が順次形成されている。
さらに以上述べた実施例のほか、本発明に係る積層導体配線は半導体装置の配線としても利用することができる。
【００４３】
【発明の効果】
以上説明したように本発明によれば、Ｃｕを主導体とする積層導体配線のプロセス管理の向上および工程短縮を図り、これを用いる多層配線基板などの電子部品、およびインダクタ、トランス、磁気ヘッドに代表される磁気部品の実用化およびコスト削減を達成できる。
【図面の簡単な説明】
【図１】従来の積層導体配線を示す断面図。
【図２】本発明に係る積層導体配線の一例を示す断面図。
【図３】（ａ）〜（ｃ）は本発明に係る積層導体配線を示す断面図。
【図４】（ａ）〜（ｅ）は本発明に係る積層導体配線の製造方法の一例を示す断面図。
【図５】（ａ）〜（ｅ）は本発明に係る積層導体配線の製造方法の他の例を示す断面図。
【図６】（ａ）〜（ｅ）は本発明に係る積層導体配線の製造方法のさらに他の例を示す断面図。
【図７】（ａ）および（ｂ）は本発明の実施例３において製造された薄膜空心コイルの平面図および断面図。
【図８】（ａ）および（ｂ）は本発明の実施例４において製造されたプレーナチョークコイルの平面図および断面図。
【図９】本発明の他の実施例において製造されたプレーナトランスの斜視図。
【図１０】本発明の他の実施例において製造された薄膜磁気ヘッドの斜視図。
【符号の説明】
１…下地絶縁体、２…下地導体、３…Ｃｕからなる主導体、４…第１の被覆導体、５…第２の被覆導体、６…周囲絶縁体、１０…ボンディングワイヤ、２１、２２、２３、２４、２５、２６…フォトレジスト、３１…アルミナ基板、３２…空心コイル、３３…ＳｉＯ２ 膜、３４…パッド部、４０…シリコン基板、４１…熱酸化膜、４２…下部磁性薄膜、４３…ＳｉＯ２ 膜、４４…コイル、４５…ポリイミド膜、４６…上部磁性薄膜、４７…ポリイミド膜、５０…シリコン基板、５１…熱酸化膜、５２…１次コイル、５３…２次コイル、５４…磁性体、５５…ポリイミド膜、６０…シリコン基板、６１…熱酸化膜、６３…ＳｉＯ２ 膜、６４…ＭＲセンサ、６５…下部コア、６６…ＳｉＯ２ 膜、６７…積層導体コイル、６８…ポリイミド膜、６９…上部コア。
【発明の属する技術分野】
本発明はＣｕを主導体とする積層導体配線を有する電子部品、および積層導体配線を用いて形成されたコイルを有する磁気部品に関する。
【０００２】
【従来の技術】
近年、各種電気機器の小型軽量化が急激に進展しており、機器を構成する電子部品には小型、薄型、軽量化が強く求められている。この要求に対応するため、表面実装デバイス（ＳＭＤ）の採用が主流になっている。さらに、ＳＭＤを高密度に集積するために、多層配線基板に複数のベアチップを実装するマルチチップモジュール（ＭＣＭ）が検討されている。
【０００３】
上述した多層配線基板では信号遅延を低減するために配線抵抗と配線周囲の絶縁体の誘電率とが共に小さいことが要求される。この観点から、配線導体材料にはＣｕ、周囲絶縁体材料にはＳｉＯ２ やポリイミドなどが用いられている。ここで、Ｃｕと周囲絶縁体とを直接接触させた構造にすると、ＣｕはＳｉＯ２ 中を拡散したり、ポリイミドの前駆体であるポリアミック酸と反応するため、周囲絶縁体の絶縁耐力を劣化させるだけでなく、さらには配線抵抗の増大を生じさせる場合もある。そこで、従来よりＣｕと絶縁体とを直接接触させないように多層配線を構成するのが一般的である。例えば、絶縁体としてＳｉＯ２ を用いる場合には、Ｃｕの拡散を抑制するためにＴｉやＴｉＮなどでＣｕを被覆する。また、絶縁体としてポリイミドを用いる場合には、その前駆体溶液とＣｕとの反応を抑制するためにＮｉやＴｉなどでＣｕを被覆する。
【０００４】
ここで、Ｃｕを主導体とし、ポリイミドを絶縁体として用いた従来の多層配線基板の製造方法の一例を示す。（ａ）まず、アルミナなどの絶縁基板上に、基板に対する密着性の良好な下地導体として０．１μｍ程度のＴｉと、めっき電極用導体として用いられ主導体の一部となる１μｍ程度のＣｕとを真空蒸着法などの方法で順次成膜する。全面に厚膜レジストを塗布し、フォトリソグラフィーによりパターニングして配線を形成する部分に開口を形成する。（ｂ）次に、レジストの開口部分に電気めっきにより主導体となるＣｕを所定の厚さまで成長させた後、レジストを剥離する。Ｃｕの露出面を覆うように、ポリイミド前駆体との反応を抑制するための被覆導体としてＴｉを真空蒸着などの方法で成膜する。（ｃ）次いで、フォトリソグラフィーによりスペース部の積層導体（Ｔｉ／Ｃｕ／Ｔｉ）を除去するためのレジストをパターニングした後、これをマスクとして酢酸、硝酸、フッ酸を主体とするエッチャントによりＴｉを、塩化第２鉄と水からなるエッチャントによりＣｕをそれぞれ交互にエッチングする。（ｄ）次いで、全面に絶縁体となるポリイミドを形成し、コンタクトホールの穴開けを行う。（ｅ）さらに、（ａ）〜（ｄ）の工程を繰り返して多層配線を形成する。最後に、パッド穴開けを行った後、パッド導体となる１μｍ以上のＮｉおよび１μｍ以上のＡｕを真空蒸着などの方法により順次成膜し、フォトリソグラフィーにより図示しないレジストをパターニングし、これをマスクとしてパッド部以外のＡｕおよびＮｉを除去してパッド導体を形成する。
【０００５】
しかし、上述した従来技術には以下のような問題点がある。
（１）（ｃ）工程におけるＴｉ／Ｃｕ／Ｔｉの交互エッチングを確実に管理することが困難であり、例えばＣｕをエッチングする際にはＴｉがほとんどエッチングされないためＣｕのサイドエッチングが避けられない。この結果、図１に示すようなＴｉのオーバーハングが生じる。このように導体下部にオーバーハングが生じると、後工程において絶縁体であるポリイミド前駆体を塗布した時に気泡を巻き込みやすい。こうして多層配線基板に気泡が含まれていると、種々の問題が生じる。
【０００６】
（２）パッド部に別途、ＮｉおよびＡｕなどの金属を被着してパターニングする必要があるため、工程が複雑になる。
このうち（２）の問題は、例えば特開昭６０−１２８６４１号公報に記載されているように、Ｃｕからなる主導体をＡｌまたはＡｌ合金で被覆することにより解決できると考えられるかもしれない。しかし、Ｃｕを被覆するＡｌまたはＡｌ合金はストレスマイグレーション、サーマルマイグレーションまたはエレクトロマイグレーションなどを誘発しヒロックを発生させやすい。こうしたヒロック発生によってボイドが多発し、露出した部位のＣｕが絶縁体と反応するおそれがある。
【０００７】
また、平面型のインダクタやトランス、または薄膜磁気ヘッドには導体材料を加工したコイルが使用されるが、この場合にもコイル抵抗の低減のために電気伝導度の高いＣｕが用いられることが多い。従来、これらの磁気部品では、コイルのライン間の空隙およびその上部の絶縁体としてレジストを用いる場合が多い（アモルファス電子デバイス研究所、平成６年４月、研究報告書）。これは、絶縁体としてレジストの代わりにポリイミドやＳｉＯ２ を用いようとすると、上述した多層配線基板の場合と同様の問題点、すなわちプロセス管理の困難や工程の複雑化などが生じるためである。例えば特開平１−２７７３１１号公報には、ＣｕをＮｉで被覆した導体を有する薄膜磁気ヘッドが記載されているが、上記の問題を避けられない。しかし、絶縁体としてレジストを用いた場合、その耐熱性が劣るためプロセス温度を下げざるをえない。特に、磁性体に磁気異方性を付与するためには磁場中アニールを行うが、その上限温度がレジストの耐熱温度（約２００℃程度）に制限される。このため、磁気異方性分散を十分に低減することができなくなり、周波数特性の悪化を招くという問題がある。
【０００８】
【発明が解決しようとする課題】
以上のようにＣｕを主導体とする積層導体配線を含む多層配線基板などの電子部品や、このような積層導体配線を加工した平面型の空心コイルを含むインダクタ、トランス、磁気ヘッドに代表される磁気部品では、プロセス管理の困難、工程の複雑化などの問題がある。さらに、これらの問題に伴ってプロセスコストが上昇するため、電子部品や磁気部品の実用化が遅れ、未だ大規模な工業的需要を喚起するまでにいたっていない。
【０００９】
本発明の目的は、Ｃｕを主導体とする積層導体配線のプロセス管理の向上および工程の簡略化を図り、これを用いる多層配線基板などの電子部品、およびインダクタ、トランス、磁気ヘッドに代表される磁気部品の実用化およびコスト削減を達成することにある。
【００１０】
【課題を解決するための手段】
本発明の電子部品は、下地絶縁体と、前記下地絶縁体表面に所定のパターンに加工されたＴｉ，Ｔａ，Ｍｏ，Ｎｂ，Ｗからなる群より選択される少なくとも１種からなる下地導体と、前記下地導体上に所定のパターンに加工されたＣｕからなる主導体と、前記Ｃｕからなる主導体の露出面を被覆するように順次積層して形成された、Ｔａ，Ｍｏ，Ｎｂからなる群より選択される少なくとも１種からなる第１の被覆導体、およびＡｕ，Ａｌからなる群より選択される少なくとも１種からなる第２の被覆導体と、前記各導体の周囲を覆う周囲絶縁体とを有するものである。
本発明の磁気部品は、上記の構成を有する積層導体配線を用いて形成されたコイルを有するものである。
【００１１】
【発明の実施の形態】
図２に本発明に係る積層導体配線を示す。この図に示されるように、下地絶縁体１上に所定のパターンに加工された下地導体２およびＣｕからなる主導体３が形成されている。このＣｕからなる主導体３の周囲絶縁体に面する表面が、第１の被覆導体４および第２の被覆導体５で被覆されている。このような構造の積層導体配線の周囲にポリイミドやＳｉＯ２ からなる周囲絶縁体６が設けられる。さらに、絶縁体６にコンタクトホールが設けられ、第２の被覆導体５にＡｕまたはＡｌからなるボンディングワイヤ１０が接続される。
【００１２】
上述したように、下地導体としてはＴｉ，Ｔａ，Ｍｏ，Ｎｂ，Ｗからなる群より選択される少なくとも１種の金属または合金、第１の被覆導体としてはＴａ，Ｍｏ，Ｎｂからなる群より選択される少なくとも１種の金属または合金、第２の被覆導体としてはＡｕ，Ａｌからなる群より選択される少なくとも１種の金属または合金が用いられる。
【００１３】
下地導体２の厚さは０．０５μｍ以上、第１および第２の被覆導体４、５の厚さは０．５μｍ以上、さらには１μｍ以上とすることが望ましい。これは下地導体２の厚さが薄すぎるとＣｕの拡散などに起因する密着不良が生じ、また第１および第２の被覆導体４、５の厚さが薄すぎるとパッド部にボンディングワイヤを接続した際に十分な機械的強度が得られなくなるおそれがあるためである。下地導体２、第１および第２の被覆導体４、５の膜厚の上限はＣｕからなる主導体３よりも薄くなるように設定すればよく、用途に応じても異なるが、一般的には１０μｍ以下である。
【００１４】
本発明に係る積層導体配線では、下地導体２、第１の被覆導体４および第２の被覆導体５として上述した金属群より適当な金属種を選択することにより、図３（ａ）〜（ｃ）に示すように製造方法によって導体配線の形状は異なるものの、導体配線下部においてオーバーハングが生じることはない。
【００１５】
また、主導体であるＣｕは、第２および第１の被覆導体によって、隣接する導体間の絶縁体または多層化された導体間の層間絶縁体として用いられるＳｉＯ２ またはポリイミドから保護されているため、ＳｉＯ２ 中への拡散やポリイミド前駆体との反応が抑制される。
【００１６】
また、Ｃｕからなる主導体とＡｌ、ＡｕまたはＡｌ−Ａｕ合金からなる第２の被覆導体との間に挿入されている第１の被覆導体は高融点金属であり、それ自身マイグレーションを起こしにくい。このため、ヒロックの発生さらにはボイドの発生により、Ｃｕが露出することはなく、Ｃｕを主導体とする導体配線の信頼性の向上が期待できる。
【００１７】
さらに、第２の被覆導体（Ａｌまたは／およびＡｕ）の下部に配置されている第１の被覆導体は硬質であるため、配線周囲の絶縁体６にコンタクトホールを開孔して露出した第２の被覆導体をパッド部として用い、直接ＡｌまたはＡｕからなるボンディングワイヤをウェッジボンディングまたはボールボンディングしても、十分な機械的強度を保持できる。このため、従来のようにパッド部に金属を被着してパターニングする工程は不要となり、工程を短縮できる。
【００１８】
本発明に係る積層導体配線を製造するには、主導体であるＣｕ、下地導体（以下、金属Ａという）、第１の被覆導体（以下、金属Ｂという）および第２の被覆導体（以下、金属Ｃという）を真空蒸着やスパッタリングなどの方法により形成してもよいし、主導体であるＣｕのみを予め形成されたＣｕ膜を電極として電気めっき法により厚膜形成してもよい。より具体的な製造方法を図４（ａ）〜（ｅ）、図５（ａ）〜（ｅ）、図６（ａ）〜（ｅ）を参照して説明する。
【００１９】
図４（ａ）〜（ｅ）は真空蒸着やスパッタリングなどの方法を用い、主導体であるＣｕの厚さを１０μｍ未満の薄膜に形成する場合の製造工程の一例である。まず、絶縁基板１上に真空蒸着やスパッタリングなどの方法により、基板との密着性を強化する下地導体２として金属Ａおよび主導体３としてＣｕを形成し、その上にフォトレジスト２１を所定のパターンに形成する（図４（ａ））。次に、フォトレジスト２１をマスクとしてエッチャントによりＣｕおよび金属Ａを一括エッチングする（図４（ｂ））。つづいて、全面に第１の被覆導体４となる金属Ｂおよび第２の被覆導体５となる金属Ｃを順次形成する（図４（ｃ））。次いで、主導体ラインを被覆するようにフォトリソグラフィによりフォトレジスト２２を所定のパターンに形成する（図４（ｄ））。さらに、フォトレジスト２２をマスクとして、エッチャントにより主導体ライン以外の領域の金属Ｃ、Ｂを一括エッチングする（図４（ｅ））。
【００２０】
この方法では、図４（ｂ）の工程で用いられるエッチャント１に対するエッチング速度Ｒ１ の関係が
Ｒ１，Ｃｕ ≧ Ｒ１，Ａ （１）
の条件を満たすように金属Ａおよびエッチャント１を選択する。また、図４（ｅ）の工程で用いられるエッチャント２に対するエッチング速度Ｒ２ の関係が
Ｒ２，Ｃ ≧ Ｒ２，Ｂ （２）
の条件を満たすように金属Ｃ，Ｂおよびエッチャント２を選択する。このように適当な金属種およびエッチャントを選択することにより、配線下部は図３（ａ）に示すような形状となり、オーバーハングが生じない。
【００２１】
図５（ａ）〜（ｅ）は電気めっき法を用い、主導体であるＣｕの厚さを１０μｍ以上の厚膜に形成する場合の製造工程の一例である。まず、絶縁基板１上に真空蒸着やスパッタリングなどの方法により、基板との密着性を強化する下地導体２として金属Ａおよび主導体の一部となるめっき電極用導体３ａとしてＣｕを形成し、その上にフォトレジスト２３を所定のパターンに形成する（図５（ａ））。次に、適当なめっき液を用いて電気めっきすることによりフォトレジスト２３から露出しためっき電極用導体３ａ上に主導体３であるＣｕを成長させ、フォトレジスト２３を除去する（図５（ｂ））。つづいて、全面に第１の被覆導体４となる金属Ｂおよび第２の被覆導体５となる金属Ｃを順次形成する（図５（ｃ））。次いで、主導体ラインを被覆するようにフォトリソグラフィによりフォトレジスト２４を所定のパターンに形成する（図５（ｄ））。さらに、フォトレジスト２４をマスクとして、エッチャントにより主導体ライン以外の領域の金属Ｃ、Ｂ、Ｃｕ、金属Ａを一括エッチングする（図５（ｅ））。
【００２２】
この方法では、図５（ｅ）の工程で用いられるエッチャントに対するエッチング速度Ｒの関係が
ＲＣ ≧ ＲＢ ≧ ＲＣｕ ≧ ＲＡ （３）
の条件を満たすように金属Ｃ，Ｂ，Ａおよびエッチャントを選択する。このように適当な金属種およびエッチャントを選択することにより、配線下部は図３（ｂ）に示すような形状となり、オーバーハングが生じない。
【００２３】
図６（ａ）〜（ｅ）は電気めっき法を用いる製造工程の他の例である。まず、図５（ａ）および（ｂ）と同様な工程により、絶縁基板１上に下地導体２として金属Ａおよび主導体の一部となるめっき電極用導体３ａとしてＣｕを形成し、その上にフォトレジストを所定のパターンに形成し、電気めっき法により主導体３であるＣｕを成長させ、フォトレジストを除去する。次に、主導体ラインを被覆するようにフォトレジスト２５を所定のパターンに形成する（図６（ａ））。次に、フォトレジスト２５をマスクとしてエッチャントによりＣｕおよび金属Ａを一括エッチングする（図６（ｂ））。つづいて、全面に第１の被覆導体４となる金属Ｂおよび第２の被覆導体５となる金属Ｃを順次形成する（図６（ｃ））。次いで、主導体ラインを被覆するようにフォトリソグラフィによりフォトレジスト２６を所定のパターンに形成する（図６（ｄ））。さらに、フォトレジスト２６をマスクとして、エッチャントにより主導体ライン以外の領域の金属Ｃ、Ｂを一括エッチングする（図６（ｅ））。
【００２４】
この方法でも、図６（ｂ）の工程で用いられるエッチャント１に対するエッチング速度Ｒ１ の関係が上記（１）式の条件を満たすように金属Ａおよびエッチャント１を選択し、図６（ｅ）の工程で用いられるエッチャント２に対するエッチング速度Ｒ２ の関係が上記（２）式の条件を満たすように金属Ｃ，Ｂおよびエッチャント２を選択する。このように適当な金属種およびエッチャントを選択することにより、配線下部は図３（ｃ）に示すような形状となり、オーバーハングが生じない。
【００２５】
上述した（１）〜（３）式の条件を満たすような金属とエッチャントとの組み合わせは多数考えられる。ここで、所定の条件を満たす金属およびエッチャントを選択するための参考として、表１に各種金属元素の各種エッチャントに対するエッチング性を相対的に示す。表１に示した所定のエッチャントに対して、「二重丸」は常温でエッチング可能な金属、○は１００℃でエッチング可能な金属、×はエッチング不可能な金属であり、所定のエッチング条件下ではこの順にエッチング速度が速いので、この表を参考にして選択すべき金属およびエッチャントを決定できる。
【００２６】
【表１】
【実施例】
以下、本発明の実施例を図面を参照して説明する。
実施例１
図４（ａ）〜（ｅ）に示す製造工程に従い、以下のようにして積層導体配線を作製する。
【００２８】
まず、アルミナ基板表面に真空蒸着法により下地導体となる０．１μｍ厚のＭｏ、主導体となる５μｍ厚のＣｕを順次成膜した後、フォトリソグラフィにより回路パターンに相当するフォトレジストパターンを形成し、これをマスクとしリン酸（７７ｖｏｌ％）＋硝酸（３ｖｏｌ％）＋酢酸（１５ｖｏｌ％）＋水（５ｖｏｌ％）の混合液をエッチャントとして用いて、５μｍ厚のＣｕおよび０．１μｍ厚のＭｏを一括してエッチング除去する。このときのＣｕのエッチング速度は約０．４μｍ／分、Ｍｏのエッチング速度は約０．１μｍ／分である。
【００２９】
次に、全面に真空蒸着法により第１の被覆導体となる１μｍ厚のＭｏ、第２の被覆導体となる１μｍ厚のＡｌを順次成膜する。つづいて、Ｃｕ／Ｍｏ配線ラインの周囲を囲むようにフォトレジストパターンを形成し、これをマスクとしリン酸（９５．４ｖｏｌ％）＋硝酸（０．６ｖｏｌ％）＋酢酸（３．０ｖｏｌ％）＋水（１．０ｖｏｌ％）の混合液をエッチャントとして用いて、１μｍ厚のＭｏおよび１μｍ厚のＡｌを一括してエッチング除去する。このときのＭｏのエッチング速度は約０．０５μｍ／分、Ａｌのエッチング速度約０．０８μｍ／分である。これらの工程により、図３（ａ）に示すような下部にオーバーハングのない積層導体配線を形成することができる。
【００３０】
次いで、全面にポリイミド前駆体としてポリアミック酸をその溶媒雰囲気中、減圧条件下で気泡が入らないようにスピンコートし、３５０℃で１２０分間キュアする。硬化したポリイミド絶縁体の上にコンタクトホール穴開け用のフォトレジストパターンを形成し、これをマスクとして酸素と四フッ化炭素との混合ガスによりポリイミドのケミカルドライエッチング（ＣＤＥ）を行ってコンタクトホールを形成する。さらに、この上に２層目以降の積層導体配線を順次形成して多層配線基板を作製する。
【００３１】
実施例２
図６（ａ）〜（ｅ）に示す製造工程に従い、以下のようにして積層導体配線を作製する。
【００３２】
まず、０．２μｍ厚の熱酸化膜が形成されたシリコン基板表面に、ＤＣマグネトロンスパッタリング法により下地導体となる０．１μｍ厚のＭｏ、めっき電極用導体となる１μｍ厚のＣｕを順次成膜する。次に、フォトリソグラフィにより回路パターンの反転パターンに相当するフォトレジストパターンを形成した後、硫酸、硫酸銅、塩酸を主成分とする溶液を用い、電流密度１５ｍＡ／ｃｍ２ の条件で主導体となるＣｕを４０μｍ厚まで電気めっきする。その後、アセトンを用いてレジストを剥離し、純水中で洗浄する。この際、めっきされた導体は８０°程度の逆テーパ形状であるため、めっきＣｕ導体ラインの上にその幅よりわずかに細いレジストパターンを形成し、これをマスクとしてリン酸（７７ｖｏｌ％）＋硝酸（３ｖｏｌ％）＋酢酸（１５ｖｏｌ％）＋水（５ｖｏｌ％）の混合液をエッチャントとして、余分なＣｕをエッチング除去する。その結果、めっき導体ラインの幅はわずかに減少するものの逆テーパはほぼなくなる。このとき同時に、ライン以外の領域（スペース部）のＣｕ膜もわずかにエッチングされる。なお、このときのＣｕのエッチング速度は０．４μｍ／分である。
【００３３】
その後、めっきＣｕ導体ラインの周囲を囲むようにフォトレジストパターンを形成し、これをマスクとしリン酸（７７ｖｏｌ％）＋硝酸（３ｖｏｌ％）＋酢酸（１５ｖｏｌ％）＋水（５ｖｏｌ％）の混合液をエッチャントとして用いて、スペース部のＣｕ膜およびＭｏ膜を一括エッチング除去する。このときのＣｕのエッチング速度は０．４μｍ／分、Ｍｏのエッチング速度は０．１μｍ／分である。
【００３４】
つづいて、全面にＤＣマグネトロンスパッタリング法により第１の被覆導体となる１μｍ厚のＭｏおよび第２の被覆導体となる１μｍ厚のＡｌを順次成膜する。なお、この際、Ａｒガス圧などを上げるなどの対策によって、基板の段差被覆性の良好な条件でＭｏおよびＡｌを成膜することにより、４０μｍという厚いめっきＣｕ導体の側壁にも０．５μｍ以上のＭｏおよびＡｌを被着できる。この後、導体ラインを取り囲むようにフォトレジストパターンを形成し、これをマスクとしリン酸（９５．４ｖｏｌ％）＋硝酸（０．６ｖｏｌ％）＋酢酸（３．０ｖｏｌ％）＋水（１．０ｖｏｌ％）の混合液をエッチャントとして用いて、１μｍ厚のＭｏおよび１μｍ厚のＡｌを一括してエッチング除去する。このときのＭｏのエッチング速度は約０．０５μｍ／分、Ａｌのエッチング速度約０．０８μｍ／分である。これらの工程により、図３（ｃ）に示すような下部にオーバーハングのない厚膜積層導体配線を形成することができる。
【００３５】
次いで、実施例１と同様の方法でポリイミドを形成し、ケミカルドライエッチングを行ってコンタクトホールを穴開け加工する。さらに、この上に２層目以降の回路パターンに相当する積層導体配線を順次形成して多層厚膜配線基板を作製する。
【００３６】
実施例３
実施例１の工程を利用して、図７（ａ）および（ｂ）に示す平面型の薄膜空心コイルを作製する。図７（ａ）は平面図、図７（ｂ）は断面図である。図７（ａ）および（ｂ）において、アルミナ基板３１上には図３（ａ）の構造を有する１層の積層導体配線からなる平面型の空心コイル３２が形成されている。コイルパターンは正方形の渦巻状であり、巻数５、積層導体ラインの幅２０μｍ、スペース部２０μｍ、外形サイズ５００μｍである。次に、全面に導体間絶縁膜および保護膜としてプラズマＣＶＤ法によりＳｉＯ２ 膜３３を被着させた後、レジストをマスクとして四フッ化炭素を反応ガスとしたＲＩＥ法によってパッド部３４を開口してＡｌ面を露出させる。
【００３７】
この空心コイルは、８００ＭＨｚアナログ携帯電話の送信アンプの直流チョークとして正常に動作する。
実施例４
実施例２の工程を利用して、図８（ａ）および（ｂ）に示すＭＨｚスイッチング電源用のプレーナチョークコイルを作製する。図８（ａ）は平面図、図８（ｂ）は断面図である。図８（ａ）および（ｂ）において、表面に熱酸化膜４１を有するシリコン基板４０上に、下部磁性薄膜４２、ＳｉＯ２ 膜４３、コイル４４、ポリイミド膜４５、上部磁性薄膜４６、ポリイミド膜４７が順次形成されており、コイル４４が上下の磁性薄膜４２、４６でサンドイッチされた構造を有する。このチョークコイルでは磁性薄膜に図８（ａ）の矢印方向を磁化容易軸とする一軸磁気異方性を付与し、磁性薄膜が素子の大部分の領域で磁化困難軸方向に励磁されるようにする。
【００３８】
以下、このチョークコイルの製造方法をより詳細に説明する。まず、熱酸化膜４１が形成されたシリコン基板４０上に、下部磁性薄膜の密着性を改善するために０．１μｍ厚のＡｌ／ＡｌＮｘ （ｘ＝０〜０．５）／ＡｌＮｘ （ｘ＝０．５〜１）からなる膜（図示せず）をこの順に形成し、ＡｌＮｘ （ｘ＝０．５〜１）の上にスパッタ法により膜厚６．０μｍの下部磁性薄膜４２を形成する。この磁性薄膜はＦｅＣｏＢＣ系でＦｅＣｏを多く含むアモルファス磁性相とホウ素および炭素を多く含むアモルファス絶縁相が均一分散したヘテロアモルファス磁性膜であり、飽和磁束密度が１．６Ｔ、磁化困難軸方向の比透磁率が１１００、抵抗率が３００μΩ・ｃｍである。この磁性薄膜をレジストをマスクとしリン酸（７７ｖｏｌ％）＋硝酸（３ｖｏｌ％）＋酢酸（１５ｖｏｌ％）＋水（５ｖｏｌ％）の混合液をエッチャントとして用いてエッチング加工する。この上にスパッタ法により膜厚５．０μｍのＳｉＯ２ 膜４３を成膜し、この上に実施例２と同様の方法により図３（ｃ）に示す断面構造を有する積層導体からなるコイル４４を形成する。コイルパターンは互いに逆向きに巻かれた長方形の渦巻コイルが２個並べて配置された形状であり、巻数が６、Ｃｕ導体の厚さが５０μｍである。次いで、コイル４４のライン間およびその上に実施例１と同様の方法でポリイミド膜４５を形成する。ポリイミド膜４５の上面を十分に平坦化した後、下部磁性薄膜４２と同一の材料を用いてスパッタ法により膜厚６．０μｍの上部磁性薄膜４６を形成し、下部磁性薄膜４２と同様にエッチング加工する。さらに、全面に保護膜としてポリイミド膜４７を形成する。次いで、パッド部の穴開け加工を行うためにレジストパターンを形成し、これをマスクとして酸素−四フッ化炭素の混合ガスを用いたケミカルドライエッチングによってポリイミド膜４７をエッチングし、パッド部のＡｌ面を露出させる。最後に、真空中において図８（ａ）の矢印方向に２４ｋＡ／ｍの直流磁界を印加し、３２０℃で熱処理し、一軸磁気異方性を付与する。なお、一軸磁気異方性は直流磁界中で軟磁性薄膜を形成することにより付与してもよい。
【００３９】
作製したプレーナチョークコイルは、インダクタンスが０．５μＨ、直流コイル抵抗が０．２Ω、インダクタンスが５０％に低下する直流電流が１．５Ａである。
【００４０】
このチョークコイルと、いずれもベアチップである制御ＩＣ、スイッチング用のＭＯＳ・ＦＥＴ、および整流用のショットキダイオードを用い、５０μｍ径のＡｕワイヤでワイヤボンディングして、５ＭＨｚで動作する昇圧チョッパ式のＤＣ−ＤＣコンバータを構成する。このコンバータは３．６Ｖの入力電圧を５．０Ｖまで昇圧でき、３．０Ｗ出力時の電力変換効率は８２％である。
【００４１】
なお、上記実施例の他にも、以下に示すように本発明を適用して種々の電子部品および磁気部品を作製することができる。
例えば、実施例２と同様な積層導体配線の作製方法を用い、図９に示すように磁性薄膜の周囲に１次側および２次側の積層導体コイルを巻いた形状のプレーナトランスを作製することもできる。図９において、熱酸化膜５１が形成されたシリコン基板５０上に、１次コイル５２の下部導体、２次コイル５３の下部導体、磁性体５４、１次コイル５２の上部導体および２次コイル５３の上部導体が互いに絶縁された状態で積層されている。各コイルを構成する下部導体および上部導体は、実施例２と同様な方法により所定のパターンに形成されたものであり、互いに接続されている。このトランスの全面は、ポリイミド膜５５で被覆されており、１次コイル５２および２次コイル５３の両端に対応してパッド穴開け加工が施されている。
【００４２】
また、同様に図１０に示すようなハードディスクドライブ用の薄膜磁気ヘッドを作製することもできる。図１０において、熱酸化膜６１が形成されたシリコン基板６０上に、ＭＲセンサ６４を埋め込んだＳｉＯ２ 膜６３、２．０μｍ厚のＣｏＺｒＮｂアモルファス軟磁性薄膜からなる下部コア６５、ヘッド先端において０．１μｍの記録ギャップを構成するＳｉＯ２ 膜６６、実施例２と同様な方法により形成された積層導体コイル６７、この積層導体コイル６７の周囲を覆うポリイミド膜６８、および２．０μｍ厚のＣｏＺｒＮｂアモルファス軟磁性薄膜からなる上部コア６９が順次形成されている。
さらに以上述べた実施例のほか、本発明に係る積層導体配線は半導体装置の配線としても利用することができる。
【００４３】
【発明の効果】
以上説明したように本発明によれば、Ｃｕを主導体とする積層導体配線のプロセス管理の向上および工程短縮を図り、これを用いる多層配線基板などの電子部品、およびインダクタ、トランス、磁気ヘッドに代表される磁気部品の実用化およびコスト削減を達成できる。
【図面の簡単な説明】
【図１】従来の積層導体配線を示す断面図。
【図２】本発明に係る積層導体配線の一例を示す断面図。
【図３】（ａ）〜（ｃ）は本発明に係る積層導体配線を示す断面図。
【図４】（ａ）〜（ｅ）は本発明に係る積層導体配線の製造方法の一例を示す断面図。
【図５】（ａ）〜（ｅ）は本発明に係る積層導体配線の製造方法の他の例を示す断面図。
【図６】（ａ）〜（ｅ）は本発明に係る積層導体配線の製造方法のさらに他の例を示す断面図。
【図７】（ａ）および（ｂ）は本発明の実施例３において製造された薄膜空心コイルの平面図および断面図。
【図８】（ａ）および（ｂ）は本発明の実施例４において製造されたプレーナチョークコイルの平面図および断面図。
【図９】本発明の他の実施例において製造されたプレーナトランスの斜視図。
【図１０】本発明の他の実施例において製造された薄膜磁気ヘッドの斜視図。
【符号の説明】
１…下地絶縁体、２…下地導体、３…Ｃｕからなる主導体、４…第１の被覆導体、５…第２の被覆導体、６…周囲絶縁体、１０…ボンディングワイヤ、２１、２２、２３、２４、２５、２６…フォトレジスト、３１…アルミナ基板、３２…空心コイル、３３…ＳｉＯ２ 膜、３４…パッド部、４０…シリコン基板、４１…熱酸化膜、４２…下部磁性薄膜、４３…ＳｉＯ２ 膜、４４…コイル、４５…ポリイミド膜、４６…上部磁性薄膜、４７…ポリイミド膜、５０…シリコン基板、５１…熱酸化膜、５２…１次コイル、５３…２次コイル、５４…磁性体、５５…ポリイミド膜、６０…シリコン基板、６１…熱酸化膜、６３…ＳｉＯ２ 膜、６４…ＭＲセンサ、６５…下部コア、６６…ＳｉＯ２ 膜、６７…積層導体コイル、６８…ポリイミド膜、６９…上部コア。
Claims (5)
- 下地絶縁体と、
前記下地絶縁体表面に所定のパターンに加工されたＴｉ，Ｔａ，Ｍｏ，Ｎｂ，Ｗからなる群より選択される少なくとも１種からなる下地導体と、
前記下地導体上に所定のパターンに加工されたＣｕからなる主導体と、
前記Ｃｕからなる主導体の露出面を被覆するように順次積層して形成された、Ｔａ，Ｍｏ，Ｎｂからなる群より選択される少なくとも１種からなる第１の被覆導体、およびＡｕ，Ａｌからなる群より選択される少なくとも１種からなる第２の被覆導体と、
前記各導体の周囲を覆う周囲絶縁体と
を具備したことを特徴とする電子部品。 - 下地絶縁体と、
前記下地絶縁体表面に所定のパターンに加工されたＴｉ，Ｔａ，Ｍｏ，Ｎｂ，Ｗからなる群より選択される少なくとも１種からなる下地導体と、
前記下地導体上に所定のパターンに加工されたＣｕからなる主導体と、
前記Ｃｕからなる主導体のパターンの露出面に、Ｔａ，Ｍｏ，Ｎｂからなる群より選択される少なくとも１種、およびＡｕ，Ａｌからなる群より選択される少なくとも１種を順次積層した後、不要部分をエッチング除去することにより形成された第１および第２の被覆導体と
前記各導体の周囲を覆う周囲絶縁体と
を具備したことを特徴とする電子部品。 - 下地絶縁体と、
前記下地絶縁体表面に所定のパターンに加工されたＴｉ，Ｔａ，Ｍｏ，Ｎｂ，Ｗからなる群より選択される少なくとも１種からなる下地導体と、
前記下地導体上に所定のパターンに加工されたＣｕからなる主導体と、
前記Ｃｕからなる主導体の露出面を被覆するように順次積層して形成された、Ｔａ，Ｍｏ，Ｎｂからなる群より選択される少なくとも１種からなる第１の被覆導体、およびＡｕ，Ａｌからなる群より選択される少なくとも１種からなる第２の被覆導体と、
前記各導体の周囲を覆う周囲絶縁体と
を具備し、前記下地絶縁体および周囲絶縁体に覆われた前記各導体がコイルを構成することを特徴とする磁気部品。 - 前記主導体であるＣｕおよび前記下地導体が、
これらを同時にエッチングする際に用いられる第１のエッチャントに対するエッチング速度をそれぞれＲ1,CuおよびＲ1,A としたとき、
Ｒ1,Cu ≧ Ｒ1,A
の条件を満たし、かつ
前記第１および第２の被覆導体が、これらを同時にエッチングする際に用いられる第２のエッチャントに対するエッチング速度をそれぞれＲ2,B およびＲ2,C としたとき、
Ｒ2,C ≧ Ｒ2,B
の条件を満たすことを特徴とする請求項１乃至３のいずれかに記載の電子部品または磁気部品。 - 前記主導体であるＣｕ、前記下地導体、前記第１および第２の被覆導体が、
これらを同時にエッチングする際に用いられるエッチャントに対するエッチング速度をそれぞれＲCu、ＲA 、ＲB 、ＲC としたとき、
ＲC ≧ ＲB ≧ ＲCu ≧ ＲA
の条件を満たすことを特徴とする請求項１乃至３のいずれかに記載の電子部品または磁気部品。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22904095A JP3544758B2 (ja) | 1994-09-16 | 1995-09-06 | 電子部品および磁気部品 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22144494 | 1994-09-16 | ||
| JP6-221444 | 1994-09-16 | ||
| JP22904095A JP3544758B2 (ja) | 1994-09-16 | 1995-09-06 | 電子部品および磁気部品 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08148339A JPH08148339A (ja) | 1996-06-07 |
| JP3544758B2 true JP3544758B2 (ja) | 2004-07-21 |
Family
ID=26524306
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22904095A Expired - Fee Related JP3544758B2 (ja) | 1994-09-16 | 1995-09-06 | 電子部品および磁気部品 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3544758B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6805690B2 (ja) * | 2016-09-30 | 2020-12-23 | セイコーエプソン株式会社 | Ｍｅｍｓデバイス、液体噴射ヘッド、液体噴射装置、及び、ｍｅｍｓデバイスの製造方法 |
| CN110073499B (zh) | 2016-11-15 | 2024-04-05 | 信越化学工业株式会社 | 高效率太阳能电池及高效率太阳能电池的制造方法 |
-
1995
- 1995-09-06 JP JP22904095A patent/JP3544758B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08148339A (ja) | 1996-06-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5738931A (en) | Electronic device and magnetic device | |
| CA2237819C (en) | A micromagnetic device for power processing applications and method of manufacture therefor | |
| US6696744B2 (en) | Integrated circuit having a micromagnetic device and method of manufacture therefor | |
| US6903645B2 (en) | Surface mounting type planar magnetic device and production method thereof | |
| US6738240B1 (en) | Microtransformer for system-on-chip power supply | |
| US20010036702A1 (en) | Integrated circuit having a micromagnetic device and method of manufacture therefor | |
| US6992871B2 (en) | Microtransformer for system-on-chip power supply | |
| JP3580054B2 (ja) | 薄膜磁気素子およびその製造方法 | |
| JP2008171965A (ja) | 超小型電力変換装置 | |
| US6191495B1 (en) | Micromagnetic device having an anisotropic ferromagnetic core and method of manufacture therefor | |
| JP2008294085A (ja) | 平面磁気素子およびそれを用いた電子機器 | |
| US6420954B1 (en) | Coupled multilayer soft magnetic films for high frequency microtransformer for system-on-chip power supply | |
| JP3661380B2 (ja) | 平面型インダクタ | |
| JP2019186518A (ja) | コイル部品及びその製造方法 | |
| JP3544758B2 (ja) | 電子部品および磁気部品 | |
| JP2001102235A (ja) | 平面型磁気素子及びその製造方法 | |
| JP3765366B2 (ja) | 平面型磁気素子一体型半導体デバイス | |
| JPH0955316A (ja) | 平面型磁気素子およびその製造方法 | |
| JPS63283004A (ja) | 平面インダクタならびにその製造方法 | |
| JP2001196252A (ja) | 電子デバイスの製造方法 | |
| JP2002110423A (ja) | コモンモードチョークコイル | |
| JP3146672B2 (ja) | 薄膜積層形磁気誘導素子およびそれを用いた電子装置。 | |
| JPH11329840A (ja) | 平面磁気素子およびその製造方法 | |
| JP2000091142A (ja) | リード付き磁性部品及びそれを用いたノイズ低減回路 | |
| JPH05109556A (ja) | 高周波用薄膜トランスおよび高周波用薄膜インダクタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040330 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040406 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080416 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090416 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |