JP2001110639A

JP2001110639A - 平面型磁気素子

Info

Publication number: JP2001110639A
Application number: JP2000267610A
Authority: JP
Inventors: Tetsuhiko Mizoguchi; 徹彦溝口; Toshiro Sato; 敏郎佐藤; Masashi Sahashi; 政司佐橋; Michio Hasegawa; 迪雄長谷川; Atsuhito Sawabe; 厚仁澤邊; Hiroshi Tomita; 宏富田
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1990-05-31
Filing date: 2000-09-04
Publication date: 2001-04-20
Anticipated expiration: 2019-07-07
Also published as: JP3540733B2

Abstract

(57)【要約】【目的】本発明は平面インダクタや平面トランスなど
の平面型の磁気素子を提供することを目的とする。【構成】本発明は、隣接するコイル導体間の溝部が１
以上の溝アスペクト比（コイル導体の厚さ／コイル導体
間の間隔）を有する平面コイルに、絶縁体層及び磁性体
層を積層してなることを特徴とする磁気素子である。本
発明による平面型磁気素子により、インダクタについて
はＱを、トランスではゲインおよび電圧変動率を改善す
ることができ、集積回路用素子として適しており、電子
機器の小型・薄型化に大いに貢献する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は平面インダクタや平
面トランスなどの平面型の磁気素子に関する。

【０００２】

【従来の技術】近年、各種電子機器の小形化が盛んに進
められ、これに伴って機器全体に占める電源部の容積比
率は増大する傾向にある。これは、各種の回路がＬＳＩ
化される一方で、電源部に必須の回路要素であるインダ
クタやトランスなどの磁気部品の小形・集積化が遅れて
いるためである。

【０００３】インダクタやトランスなどの磁気素子を小
形化するために、これらの磁気素子を平面型にすること
が試みられている。従来、平面型インダクタとしては、
スパイラル平面コイルの両面を絶縁体層で挟み、更にこ
れらの両面を磁性体で挟んだ構造のものが知られてい
る。同様に、平面型トランスとしては、絶縁体層を介し
て１次側のスパイラル平面コイルと２次側のスパイラル
平面コイルとを形成し、これらの両面を絶縁体層で挟
み、更にこれらの両面を磁性体で挟んだ構造のものが知
られている。なお、スパイラル平面コイルは、１層のス
パイラル状コイル導体からなるものでもよいし、絶縁体
層の両面に２層のスパイラル状コイル導体を形成して発
生磁界が同一方向となるように接続したものでもよい。

【０００４】この平面型磁気素子については、"High-Fr
equency of a Planar-Type Microtransformer and Its
Application to Multilayered Switching Regulators";
K.Yamasawa et al.,IEEE Trans. Mag. Vol.26,No.3,May
1990,pp.1204-1209で報告されているが、動作に対する
損失が大きい。また、同様の平面型磁気素子について、
米特許番号４、８０３、６０９で開示されている。

【０００５】更に、これらの平面型磁気素子を小形化す
るには、これらを半導体製造プロセスと同様に薄膜プロ
セスを利用して製造することが検討されている。

【０００６】このような構成の平面インダクタは、使用
する周波数帯域において十分高いＱ値を持つことが必要
である。また、平面トランスは、トランスゲインを所定
の値（昇圧ならばゲイン＞１、降圧ならばゲイン＜１）
にし、かつ電圧変動率を小さくする必要がある。

【０００７】平面インダクタのＱは、Ｑ＝ωＬ／Ｒで表わされる。ここで、Ｒはコイル抵抗、Ｌはインダク
タンスである。

【０００８】また、平面トランスのゲインＧは、Ｇ＝ｋ（Ｌ2／Ｌ1）^1/2・｛Ｑ／（１＋Ｑ2）^1/2｝で表わされる。ここで、ｋはトランスの１次コイルと２
次コイルの結合係数、Ｌ1、Ｌ2は１次及び２次側のイン
ダクタンス、ＱはＱ＝ωＬ1／Ｒ1で与えられ、Ｒ1は１
次側のコイル抵抗である。トランスのゲインはＱ＜＜１
のときＱにほぼ比例し、Ｑ＞＞１のときＱに無関係に一
定値ｋ（Ｌ2／Ｌ1）^1/2となる。

【０００９】インダクタのＱ及びトランスのゲインＧを
高くし、電圧変動を抑制するには、可能なかぎりコイル
抵抗を低減させ、インダクタンスを大きくすることが必
要である。

【００１０】しかし、従来の薄膜プロセスによる平面型
磁気素子では、平面コイルを構成するコイル導体の断面
積を大きく取れなかったため、コイル抵抗が非常に大き
く、インダクタンスが小さく、漏れ磁束が多かった。こ
の結果、インダクタではＱが低く、トランスではゲイン
Ｇが低く電圧変動率が大きいため、実用化の大きな障害
となっていた。

【００１１】インダクタに限定して、その性能を考慮し
た場合、平面コイルパターンとしては、インダクタンス
を大きく取れ、そのために品質係数Ｑが高いなどの理由
で、スパイラル型が有利である。実際に、図１に示され
るような急冷して得られたアモルファスリボンを適当な
寸法に切ったアモルファス磁性合金箔と正方形スパイラ
ル平面コイルを用いた平面インダクタが製作され、５Ｖ
・２Ｗ級降圧チョッパー型ＤＣ−ＤＣコンバータの出力
チョークコイルに応用されている（平成元年電気学会全
国大会）。この場合、図２Ａのように、インダクタには
負荷電流に相当した直流電流と半導体スイッチのスイッ
チングによる交流電流とが流れる。直流電流の増大に伴
って、磁性体の動作点はＢ−Ｈ曲線の飽和領域に至り、
透磁率の増加割合が低下するので、インダクタンスは急
激に小さくなる（図２Ｂ参照）。図３はこの様子を示す
もので、このときの交流過電流は半導体スイッチに過大
なストレスを与え、素子を破壊させる場合がある。

【００１２】直流重畳電流とインダクタンスの関係を直
流重畳特性と呼ぶが、チョークコイルには直流電流を重
畳した場合でもインダクタンスなどの電気的特性が一定
であることが望まれる。図４に代表的な直流重畳特性の
様子を示した。

【００１３】このようなチョークコイルでは、負荷電流
に相当する直流電流と半導体スイッチのスイッチングに
よる交流電流とが流れる。チョークコイルには、大きな
直流電流が重畳された場合でも、インダクタンスなどの
電気的特性ができるだけ一定しているという直流重畳特
性を有することが要求される。しかし、直流重畳電流が
増大した結果、磁性体の動作点がＢ−Ｈ曲線の飽和領域
に達すると透磁率の増加割合が低下するので、インダク
タンスは急激に小さくなる。また、このときの過電流は
半導体スイッチに過大なストレスを与え、素子を破壊さ
せる場合がある。

【００１４】特に、平面インダクタではコイル導体と磁
性体とが非常に接近しており、小さなコイル電流でも発
生する磁界の値が大きいため、磁性体が磁気飽和しやす
い。その具体例として、Ａｌ−Ｃｕ合金からなるスパイ
ラル平面コイルと、その両面に設けられた絶縁体層と、
これらの両面に設けられた磁性体層とで構成される平面
インダクタについて以下に説明する。この平面インダク
タでは、スパイラル平面コイルを構成するコイル導体は
幅５０μｍ、厚さ１０μｍ、導体間間隔１０μｍ、巻数
２０、絶縁体層は膜厚１μｍ、磁性体は膜厚５μｍ、飽
和磁束密度ＢS＝１５ｋＧ、透磁率μs＝５０００であ
る。

【００１５】コイル導体として用いられているＡｌ−Ｃ
ｕ合金の許容電流密度を５×１０⁸Ａ／ｍ²と仮定した場
合、許容電流Ｉmaxは２５０ｍＡである。ところが、コ
イル電流とこれによって発生する磁性体面内磁界との関
係を調べたところ、コイル電流が４８ｍＡ以上になる
と、磁性体が磁気飽和した。すなわち、この平面インダ
クタをチョークコルとして用いる場合、最大直流重畳電
流は４８ｍＡに制限されることになる。この値は、コイ
ル許容電流の約１／５にすぎず、磁性体が容易に飽和す
ることがわかる。

【００１６】直流重畳特性の問題は、チョークコイル用
インダクタの場合に限定されず、トランスの場合でも重
要である。例えば、フォワード型又はフライバック型の
ＤＣ−ＤＣコンバータ用トランスでは、１次コイルに片
極性のパルス電圧が印加されるので、やはり磁気飽和に
よるインダクタンスの急激な低下が問題になる。また、
プッシュプル型のＤＣ−ＤＣコンバータではトランスに
印加される電圧は原理的には正負対称であるので、磁気
飽和の影響は軽微であると考えられがちであるが、スイ
ッチングトランジスタの特性のばらつきなどにより正負
のオン時間が変動してトランスが偏磁するため、やはり
磁気飽和によるインダクタンスの急激な低下が問題にな
る。

【００１７】このような問題において、平面型のインダ
クタやトランスを構成する磁性体の磁気飽和の影響を軽
減することにより、直流重畳特性を改善でき、このよう
な平面型磁気素子において、磁性体の磁気異方性の有効
的な利用が模索されている。

【００１８】平面コイルとしては、つづら折れ型、スパ
イラル型、つづら折れ−スパイラル複合型など種々のコ
イルパターンが用いられている。これらのコイルパター
ンのうち、インダクタンスの値を最も大きくできるの
は、スパイラル型である。したがって、同一の電気的特
性を得るにあたり、他のコイルパターンに比べてより小
形化できる。しかし、スパイラル型の場合、外部引き出
し端子を設けるには、２層スパイラルコイルをスルーホ
ール導体で接続するか、又は端子引き出し用導体を別途
設けなければならず、他のコイルパターンに比べて製造
プロセスがやや複雑である。

【００１９】また、電子回路技術者にとっては、電子回
路に用いる磁気素子が回路調整のためのトリミング機能
を持っていることが好ましい。従来、トリミング機能付
き磁気素子としては、例えば磁気回路の一部にコイル磁
芯との距離を調節できるねじ部を設け、磁気回路のギャ
ップを変えることによりインダクタンスを連続的に可変
できるようにしたものが用いられている。しかし、従来
の平面磁気素子の性能は、平面コイルや磁性体の特性、
素子の構造パラメータなどに著しく依存する。これら因
子は素子の製造プロセスに大きく影響を受けるため、製
造後の素子特性のばらつきが非常に大きかった。しか
も、構造的な問題から、従来の平面磁気素子にトリミン
グ機能を付加することは困難であった。

【００２０】さて、漏れ磁界が少なく、かつ、電流容量
が大きく取れるように設計された磁気素子について
は、"Issues Related to 1-10-MHz Transformar Desig
n";A.F.Goldberg et al.,IEEE Trans. Power Electroni
cs Vol.4,No.1,January,1989,pp.113-123 で報告されて
いる。

【００２１】以上述べたように、平面型磁気素子は小形
・集積化に大きく貢献するものと期待されているが、実
用化にはほど遠く、電源部に代表されるＬＣ回路を含ん
だ回路部の小形化は達成されていない。

【００２２】積層型平面インダクタは本質的に閉磁路を
持つので、（１）他のデバイスと一緒に集積化する際、他のデバイ
スの動作に影響を及ぼさないこと（漏れ磁束の無いこ
と）（２）インダクタンスが大きいことを満たすことは難し
い。このため、電源部に代表されるＬＣ回路を含んだ回
路部の小型・集積化は達成されていない。これらの点に
関する要望、すなわち要求する諸性能を満たす平面型磁
気素子の実用化が強く要望されている。

【００２３】一方、構造的な問題から、従来の平面磁気
素子にトリミング機能を付加することは困難であった。

【００２４】

【発明が解決しようとする課題】本発明の目的は、平面
型磁気素子を提供することである。

【００２５】第１の目的は、小型集積化が可能である。

【００２６】第２の目的は、インダクタンスを大きく取
れる。

【００２７】第３の目的は、磁束の外部漏洩が少ない。

【００２８】第４の目的は、高周波特性及び直流重畳電
流特性が優れている。

【００２９】第５の目的は、電流容量の大きいインダク
タンスを含む。

【００３０】第６の目的は、端子の引出しが容易であ
る。

【００３１】第７の目的は、外部から電気的特性を調整
できるトリミング機能を有している。

【００３２】

【課題を解決するための手段】本発明では、下記に示す
手段により上記の目的を達成する。また、各手段は各々
独立ではなく、組み合わせて使用することが可能であ
り、組み合わせることによって、更なる性能の向上及び
取扱の便宜を図ることができる。

【００３３】本発明の第１の手段は、隣接するコイル導
体間の溝アスペクト比（コイル導体の幅／コイル導体間
の間隔）が１以上であるスパイラル平面コイルに、絶縁
体及び磁性体を積層してなることを特徴とする。

【００３４】本発明の第２の手段は、コイルを構成する
導体の導体アスペクト比（コイル導体の幅／コイル導体
の高さ）が１以上であることを特徴とする。

【００３５】本発明の第３の手段は、スパイラル平面コ
イルを磁性体を挟んで成る積層型の平面インダクタにお
いて、磁性体の外形寸法ｗをスパイラル外形寸法ａ0よ
りも２α（α＝［μs・ｇ・ｔ／２］^1/2；μsは磁性体
透磁率、ｔは磁性体厚み、ｇは上下磁性体間の距離）以
上大きく設定したことを特徴とする。

【００３６】本発明の第４の手段は、平面コイルの上面
及び下面を磁性体層で挟んだ磁気素子において、前記磁
性体層が平面コイルが発生する磁界の方向と直交する方
向に一軸磁気異方性を有することを特徴とする。

【００３７】本発明の第５の手段は、平面コイルを磁性
体層で挟んだ構造の磁気素子において、前記平面コイル
が、複数個の外部接続端子を有し、かつ、外形寸法の異
なる複数の１ターン平面コイルからなり、前記１ターン
平面コイルは同一平面上に配置されることを特徴とす
る。

【００３８】本発明の第６の手段は、閉磁路を構成する
磁性体層が導体層が包囲するように構成され、前記導体
層に流れる面電流により前記磁性体層が閉磁路方向に磁
化されるように構成したことを特徴とする。

【００３９】

【作用】本発明の各手段に係る作用を、各手段毎に説明
する。

【００４０】本発明の第１の手段による平面型磁気素子
は、コイル抵抗を低減し、その結果、インダクタではＱ
を、トランスではゲインおよび電圧変動率を改善するこ
とができる。

【００４１】本発明の第２の手段による平面型磁気素子
は、コイルを構成する導体の断面積を大きくすることに
より許容電流を大きく取ることが可能である。

【００４２】本発明の第３の手段による平面型磁気素子
は、磁性体の外形寸法を大きくすることによって、外部
への漏れ磁界を低減することを利用しており、その磁性
体の外形寸法の最適設計により、インダクタ外部への漏
れ磁束の低減、及び、インダクタンスの増大効果を図っ
ている。

【００４３】本発明の第４の手段による平面型磁気素子
は、磁性体の一軸磁気異方性を有効に活用して、磁気飽
和を生じにくくすることにより、直流重畳特性及び高周
波特性に優れている。

【００４４】本発明の第５の手段による平面磁気素子
は、複数の外部接続端子を有する構造により、外部回路
との電気的接続が極めて容易であり、外部から電気的特
性のトリミングが可能であることにより、素子の応用上
極めて有用な磁気部品となる。

【００４５】本発明の第６の手段による平面型磁気素子
は、ほぼ完全な内鉄構造となっていることから漏れ磁界
が無く、かつ、有効な導体の断面積が大きいことから電
流容量が大きくとれる。

【００４６】

【実施例】以下、本発明を詳細に説明する。ここでは、
便宜上、各手段について独立に説明を行なうが、前述し
たように、各手段を組み合わせて磁気素子を形成するこ
とが可能である。材料については、どの手段についても
ほぼ同様であることから、この説明の最後にまとめて記
載する。

【００４７】まず、図５から図１１を参照して、第１の
手段について説明する。

【００４８】図５は第１の手段に係る平面インダクタの
分解斜視図である。図５では、半導体基板１０上に絶縁
体層２０Ａを介して磁性体層３０Ａが配され、その上に
絶縁体層２０Ｂを介してスパイラル状のコイル導体から
なるスパイラルコイル４０が配されている。そして、そ
の上に絶縁体層２０Ｃ、磁性体層３０Ｂ、保護層５０が
この順で配されている。図６は図５の６−６断面図であ
り、同一部材には同一番号を付している。

【００４９】図７は第１の手段に係る平面トランスの分
解斜視図である。ここでは、１次コイルと２次コイルの
巻数が同一の場合を示している。図７では、半導体基板
１０上に絶縁体層２０Ａを介して磁性体層３０Ａが配さ
れ、その上に絶縁体層２０Ｂを介してコイル導体からな
る１次側スパイラルコイル４０Ａが設けられている。こ
のコイル４０Ａ上に絶縁体層２０Ｃを挟んで配された２
次側スパイラルコイル４０Ｂが設けられている。さら
に、その上に絶縁体層２０Ｄ、磁性体層３０Ｂ、保護層
５０がこの順で配されている。図８は図７の８−８断面
図であり、同一部材には同一番号を付している。

【００５０】なお、図５から図８では、基板としてシリ
コンなどの半導体を用いた場合を示してあるが、ガラス
基板を用いた場合はそれ自体絶縁体であるので、磁性体
層３０Ａの下地に絶縁体層２０Ａを設ける必要はない。

【００５１】第１の手段においては、以上で例示した図
５の平面インダクタ及び図７の平面トランスのいずれに
おいても、スパイラルコイルを構成するコイル導体間の
溝部の溝アスペクト比ｈ／ｂ（ｈはコイル導体の厚さ、
ｂはコイル導体間の間隔）が１以上で形成されている。

【００５２】このように１以上の高い溝アスペクト比ｈ
／ｂを有する溝を実現するには、種々の方法が考えられ
る。１つの方法として、ドライエッチングにより導体を
スパイラル状に深溝エッチングした後、空隙部に絶縁体
を埋め込む方法が考えられる。他の方法として、ドライ
エッチングによりコイル導体間の溝部に対応する領域に
絶縁体パターンを形成した後、導体を埋め込む方法が考
えられる。

【００５３】前者の方法では、溝部の全体に絶縁体を埋
め込む場合と空洞を形成する場合が考えられる。ここで
は、溝部の全体に絶縁体を埋め込む場合を示し、溝に空
洞を形成する場合については、本発明の第２の手段を説
明する時点で述べる。この方法では、平面コイル用の導
体を形成し、この導体上にマスク材をコイルパターン状
に形成し、ドライエッチング法により露出した導体をエ
ッチングして溝アスペクト比ｈ／ｂが１以上の深い溝を
形成する。具体的には、高い指向性を持つイオンビーム
エッチング法、ＥＣＲプラズマエッチング法、反応性イ
オンエッチング法などを用いる。この際、マスク材や下
地と導体とのエッチング選択比を十分確保して垂直異方
性エッチングが実現できるように、適宜方法を選択す
る。

【００５４】形成された高い溝アスペクト比ｈ／ｂの溝
部を有するコイル導体の上から絶縁体層を形成する際に
は、溝部を誘電率の低い絶縁体で埋め込み、かつ上部表
面を平坦化することが好ましい。絶縁体として、ＳｉＯ
₂やＳｉ₃Ｎ₄など無機材料を用いる場合は、ＣＶＤ法、
反応性スパッタ法やバイアススパッタ法などのスパッタ
法を適宜選択する。また、絶縁体として有機物を用いる
場合は、低誘電率であるポリイミド（感光性のものも含
む）などが望ましいが、レジストなどを用いてもよい。
これらを溶剤とともにスピンコートした後、適当な硬化
処理によって絶縁体層を形成する。無機物、有機物にか
かわらず、絶縁体をコイル溝の溝部に埋め込んだ後、エ
ッチバック処理によりその上面を平坦にする。

【００５５】後者の方法では、絶縁体層を形成し、この
絶縁体層のコイル溝の溝部に対応する領域の上にレジス
トパターンを形成し、ドライエッチング法により露出し
た絶縁体層をエッチングして、溝部に対応する領域にコ
イルパターン状に絶縁体を残す。次に、レジストを残し
たまま、スパッタ法、ＣＶＤ法、真空蒸着法などの方法
により導体を埋め込み、スパイラルコイルを形成する。
導体埋め込み後に、リフトオフ法によって、レジストと
ともにその上の導体を除去する。

【００５６】前述したいずれの方法を採用するかは、ス
パイラル平面コイルのパターンに応じて適宜選択する。

【００５７】本発明の第１の手段によって作製した磁気
素子の効果について説明する。

【００５８】図９は、平面インダクタを構成する導体の
溝アスペクト比ｈ／ｂとコイル抵抗Ｒ及びインダクタン
スＬとの関係を示すグラフである。図９では、インダク
タンスＬに関して、磁性体の透磁率（μs）と厚み
（ｔ）との積μs・ｔをパラメータとし、μs・ｔ＝５０
００μｍ又は１０００μｍの場合について示している。
図９から明らかなように、インダクタンスＬは溝アスペ
クト比ｈ／ｂにほとんど依存せず、ほぼ一定である。一
方、コイル抵抗は溝アスペクト比ｈ／ｂの増大に伴って
急激に減少し、５以上ではほとんど一定になる。

【００５９】図１０は、平面インダクタを構成する導体
の溝アスペクト比ｈ／ｂとＬ／Ｒとの関係を示すもので
ある。Ｌ／ＲはインダクタのＱに比例する量で、Ｑ＝２
πｆＬ／Ｒ（ｆは周波数：Ｈｚ）の関係がある。図１０
では、磁性体の透磁率（μs）パラメータとし、μs＝１
０⁴又は１０³の場合について示している。図１０から明
らかなように、Ｌ／Ｒは溝アスペクト比ｈ／ｂの増大に
伴って大きくなるが、５以上ではほとんど一定になる。

【００６０】次表に、溝アスペクト比ｈ／ｂを０．３、
０．５、１．０、２．０、又は５．０に設定して作製さ
れた平面インダクタについて、５ＭＨｚにおけるＱを示
す。次表では、磁性体の透磁率（μs）と厚み（ｔ）と
の積μs・ｔをパラメータとし、μs・ｔ＝５０００μｍ
又は１０００μｍの場合について示している。表１から
明らかなように、溝アスペクト比ｈ／ｂが１の場合のＱ
は０．３の場合の約３．５倍、０．５の場合の約１．５
倍である。このように、溝アスペクト比ｈ／ｂを１以上
とすることにより、高いＱを実現でき、平面インダクタ
の性能を大きく改善できる。

【００６１】

【表１】

【００６２】図１１は、平面トランスを構成する導体の
溝アスペクト比ｈ／ｂと平面トランスの１次側コイルの
Ｑ及びトランスゲインＧとの関係を示す。図１１から明
らかなように、溝アスペクト比ｈ／ｂを１以上に大きく
することにより、Ｑを大きくでき、その結果トランスゲ
インＧを大きくできる。

【００６３】また、磁気素子を形成する場合、その性能
を左右する材料の選択が大きな課題となるが、材料の選
択については、本説明の最後に記載する。

【００６４】第２の手段として、導体アスペクト比ｈ／
ｄ（ｈはコイル導体の高さ、ｄはコイル導体の幅）を第
２の手段に従って設定した例を示す。

【００６５】図１２Ａは導体アスペクト比ｈ／ｄ及び溝
アスペクト比ｈ／ｂを設定した例の分解斜視図を示し、
基板１０上に直接平面コイル４０が形成されている。図
１２Ｂは図１２Ａの１２Ｂ−１２Ｂ断面図であり、４２
はコイル導体を示す。導体は通常の半導体プロセスでの
配線形成で使用されるような製法を用いることで形成で
きる。配線ピッチには自ずと限界がある。ピッチ幅が狭
くなるほど小型化が可能であるが、高い導体アスペクト
比化は困難になる。従って、所望の特性に応じて最も適
当なピッチ、導体アスペクト比ｈ／ｄを決め、製造する
ことが望ましい。高い導体アスペクト比という点で特に
数値を決めるものではないが、概ね１以上、すなわち、
線高が線幅以上である高い導体アスペクト比ｈ／ｄの導
体からなることが好ましく、また、小型化という観点か
らは、高い溝アスペクト比ｈ／ｂであることが好まし
い。数値的には特に限定されるところはないが、マイク
ロコイルという観点からは、導体幅、溝距離共に１０μ
ｍ以下程度であることが実質上効果を発揮すると考えら
れる。

【００６６】さて高い導体アスペクト比ｈ／ｄを有する
導体の製造であるが、エッチングにより形成することを
考えると、狭く深い溝を刻むことになる。従って選択性
の良好な導体膜を使用する必要がある。そのためには導
体層としてエッチング容易面が導体形成面に対して平行
になるように形成された配向性の結晶膜を用いることが
望ましい。もちろん単結晶であればなお良い。

【００６７】なお、前述の如くの工夫をしても小型化に
よりインダクタンスが不足することが考えられるが、リ
アクタンスはωＬ（ωは駆動角周波数）であるため、駆
動周波数の高周波数化で補うことができる。近年スイッ
チング周波数は高周波数化が進んでおり、微小化による
低リアクタンスは十分に補うことができる。例えばＭＨ
ｚ程度の高周波数領域ではｎＨ程度の低インダクタンス
でもインダクタとしては十分に動作する。

【００６８】ここで、高い導体アスペクト比ｈ／ｄの導
体を接近させると、隣接する溝の対向面積が増大し、距
離が近いこととの相乗効果で線間容量が増大する結果を
招く。これを利用してＬＣ回路を構成することも可能で
ある。しかしながら一般にはＬＣ発振周波数（カットオ
フ周波数）が小さくなり、インダクタとしての動作がで
きなくなり、高周波数化に対応できない可能性があるた
め、極力線間容量は低減したい。微細化されたコイル導
体上には通常の半導体プロセスで使用されるように、例
えばＳｉＯ₂のような絶縁体が形成されるが、この絶縁
体層２０に代え線間を空洞化し、線間の誘電率を低減す
ることで線間容量を低減することができる。この場合、
平面コイル上に絶縁膜を形成する際、線間に空洞ができ
るような条件で成膜を行なえば良い。従って空洞内は真
空に近い状態の場合もあるし、絶縁膜の形成に用いた原
料ガスが存在する場合もある。いずれにせよ、通常の固
体状絶縁体が存在する場合に比べはるかに低誘電率であ
り、線間容量は確実に低減される。

【００６９】この様な空洞の実現方法としては、通常の
半導体素子形成プロセスで用いられているＣＶＤ法を応
用すればよい。一般の半導体プロセスでは密着性よく、
全面にわたってＳｉＯ₂などの絶縁膜を形成するわけで
あるが、第２の手段の場合はコイル上面での絶縁膜の形
成が主体に進み、溝の空間は維持され、結果として空間
上部に蓋がなされるような条件を設定すれば良い。具体
的には、膜堆積速度が原料ガスの輸送速度で決まるよう
に条件を設定すればよい（供給律速）。この様子を図１
３に示す。基板１０上に形成された導体４２から構成さ
れるコイル上面には、直接原料ガス８２が供給される
が、溝の下部では原料ガス８２が到達しにくいため、上
面ＳｉＯ₂での膜８０の成長が早く、図１３Ａ→図１３
Ｂ→図１３Ｃ→図１３Ｄと順に反応が進み、結果として
上記のような空洞７０が形成される。また図１４に示す
ように、コイル導体４２の上面に対し斜め方向（θ）か
ら絶縁体粒子８４をスパッタする事でも空洞化は実現で
きる。しかしながら空洞化後の絶縁膜の平坦性を考慮す
ると、ＣＶＤ法で形成することが望ましい。

【００７０】空洞化に伴う線間容量の低減の効果を、図
１５に示した平行平板コンデンサで近似して説明する。

【００７１】ｒ（ｍ）×ｔ（ｍ）の平行電極板間６０
Ａ、６０Ｂ（距離ｓ0）に、非誘電率εの絶縁体２０を
充満したときの容量（Ｃ0）は、Ｃ0＝ε0・ε・ｔ／ｓ0（Ｆ／ｍ）（但し、ε0は真空の誘電率）となる。これに対し平行
電極板間の空間に一様に幅（ｓ）の空洞が存在する場合
の容量をＣとすると、Ｃ／Ｃ0＝１／［ｋ（ε−１）＋１］（但し、ｋは空洞が占める割合（ｓ／ｓ0）を示す）と
なる。

【００７２】ここで、図１６に、絶縁体がＳｉＯ₂（比
誘電率約４）のときのＣ／Ｃ0のｋ依存性を示す。溝の
空洞の割合をほぼ１／３以下とすれば、容量は絶縁体充
満状態に比べ１／２以下になることが分かる。空洞に気
体が存在する場合（もしくは真空に近い状態）、絶縁体
の種類などでも異なるが、おおむね１／３以上の空洞化
が実用的である。

【００７３】さて、以上のようなコイルを基にインダク
タを構成するのであるが、コイルだけではインダクタン
スが小さいため、磁芯を構成するようにコイルに近接し
て磁性体層２０を設けることが望ましい。この場合、漏
れ磁界を極力低減するため、コイルの上下面を磁性体で
挟む構造とすることが好ましい。この構造を図１７に示
す。表面に酸化膜を有するＳｉ基板などの絶縁性の基板
１０上に磁性体層３０Ａを形成し、絶縁体層２０Ａを介
して平面コイル４０から構成されるコイルを形成し、更
にその上に絶縁体層２０Ｂを介して磁性体層３０Ｂを形
成する。この構造では磁性体層３０Ａ、３０Ｂが磁気シ
ールドの役割をも果たすことになり、外部への漏れ磁界
をほとんどなくすことができる。従って周囲に配置する
素子への影響の考慮が最小限度ですむため、トータルと
してみた場合、部品の小型化を実現できる。また場合に
よっては、磁芯を設けず、空芯コイルとして用いること
も可能であり、片側だけに磁性体層を設けたもので用い
ることも可能である。なお図１８に示した構造では平面
コイルを、絶縁体層２０Ｃを介することによって多層化
したものを示す。こうすることでターン数を多くするこ
とができので、高インダクタン化が図れる。

【００７４】なお本発明に係るコイルは図１９Ａに示す
ようにスパイラル状、図１９Ｂに示すようにミアンダー
状など各種形態が考えられる。インダクタンス的にはス
パイラルの方が有利である。

【００７５】また、この場合、導体は通常の半導体で用
いられるものに比べかなりの膜厚になるので基板との接
合強度が問題となる場合が考えられる。その場合には、
図２０に示すように接合層２５としてＣｒなどの薄層を
介して基板１０上に導体４２を形成すれば良い。この接
合層２５を介する方法は、他の手段である第１、第３、
第４及び第５の手段についても、同様のコイル形状であ
ることから、同様に適用できる。また、導体は、所望の
特性に応じて最も適当なピッチ、導体アスペクト比ｈ／
ｄを決定して製造することが好ましい。小形化という観
点からは、隣接する導体間の間隔が導体の幅以下である
ことがあることが好ましい。これらの寸法は特に限定さ
れないが、実質的な効果を得るためには隣接する導体間
の間隔が１０μｍ以下であることが好ましい。これにつ
いても、接合層と同様に他の手段に適用できる。

【００７６】以上の説明は単独のインダクタの場合を主
体に説明したが、例えば２個のコイルを組み合わせてマ
イクロトランスを構成することもできる。この構造の一
例を図２１に示す。表面に酸化シリコン膜が形成された
Ｓｉ基板などの基板１０上に、磁性体層３０Ａ、絶縁体
層２０Ａ、平面コイル４０Ａ、絶縁体層２０Ｂ、平面コ
イル４０Ｂ、絶縁体層２０Ｃ、磁性体層３０Ｂが順次積
層されている。例えば、平面コイル４０Ａが一次コイル
を構成し、平面コイル４０Ｂが二次コイルを構成するこ
とになる。一次コイルと二次コイルは所望の巻線比に設
定される。この様な構成では磁性体層３０Ａ、３０Ｂは
一次コイルと二次コイルとの積層体を挟むように設けら
れることが好ましい。また一次コイルと二次コイルと
を、コイルの上から見た概念図として示した図２２Ａの
ように、同一平面上に形成しても良い。同図では一次コ
イルと二次コイルとが交互に組み合わされ、同一平面上
に存在している様子を示している。しかしながら必ずし
も交互に組み合わされる必要は無い。また、図２２Ｂに
示されるように一次コイルの内側に二次コイルが存在す
るように構成しても良い。

【００７７】次に、第３の手段について説明する。

【００７８】以下に、第３の手段手段を図２３に示した
スパイラルコイル４０が１層の場合について説明する。
図で、磁性体層３０Ａ及び磁性体層３０Ｂの間に絶縁体
層２０Ａ及び２０Ｂを介してスパイラルコイル４０が配
置されている。ここでａ0はスパイラルコイル４０の外
形の１辺の寸法、ｗは磁性体層３０Ａ及び３０Ｂの一辺
の寸法、ｔは磁性体層３０Ａ及び３０Ｂの厚み、ｇは磁
性体層３０Ａと３０Ｂとの間の距離である。また図２４
には、磁性体層３０Ａ及び３０Ｂの間に絶縁体層２０Ｃ
を介してスパイラルコイル４０Ａ及び４０Ｂを配しスル
ーホール導体４２を有した絶縁体層２０Ｃを平面コイル
４０Ａと４０Ｂとの間に配したものを示す。ここにおけ
るａ0、ｗ、ｔ、ｇは図２３の場合と同様の部位の寸法
を示している。

【００７９】第３の手段は、スパイラル型平面コイルを
絶縁体を介して上下より磁性体で挟み込む積層型平面イ
ンダクタにおいて、上述したようにスパイラル外形寸法
と磁性体外形寸法の関係を最適化することにより、（１）外部への漏洩磁束が少なく磁気シールド効果が高
い（２）インダクタンスの値を増大できることを可能にし
た。この場合、第３の手段による平面インダクタは、半
導体あるいはガラス基板上に前薄膜プロセスで形成して
も良いし、その他の絶縁基板（ポリイミドなどの各種高
分子材料）上にスパイラルコイルを形成し、これを適当
な絶縁フィルムを介して磁性箔でサンドイッチしても良
い。

【００８０】平面インダクタを他の部品と集積化する場
合に、漏洩磁束によるノイズや回路の誤動作の問題があ
る。これは、ハイブリッドＩＣ化の点でも問題になる
し、ＬやＣを含んだすべての回路部品をモノリシックに
集積化する１チップ化の際には更に大きな問題となる。
すなわち、これらの集積回路の場合には、各部品が接近
して配置されるために、インダクタの漏れ磁束の影響が
一層深刻になるためである。平面インダクタにおいて、
この様な漏洩磁束の影響を軽減するために、第３の手段
では、磁性体層の外形寸法ｗとスパイラルコイルの外形
寸法ａ0の相対関係を最適化した。

【００８１】図２５ＡからＣは、スパイラルコイル４０
の外寸法ａ0に対して磁性体層３０の外形寸法ｗを種々
変化させた場合の磁性体層の端部からの漏れ磁束１００
の様子を示すもので、ｗをある限度以上大きくすること
により、インダクタ外部への漏洩磁束を劇的に低減でき
る。ここで、図２５Ａは、ほぼａ0＝ｗとし、図２５Ｂ
からＣは、ｗを順次大きくしたものである。また図２６
は、スパイラルコイル・磁性体積層型平面インダクタの
磁界分布を描いたものである。この図より、スパイラル
コイルの端部よりα（α＝［μs・ｇ・ｔ／２］^1/2；μ
sは磁性体の透磁率、ｔは磁性体層の厚さ、ｇは上下磁
性体層間の距離）の距離だけ離れると磁界の大きさはコ
イル端部の値の約０．３７倍に小さくなる。すなわち、
磁性体層の外形寸法ｗとして、スパイラルコイル外形寸
法ａ0よりも２α以上大きくすれば、インダクタ外部へ
の漏洩磁束を劇的に低減できることが分かる。ここでは
コイル導体４２の幅７０μｍ、コイル導体間の距離１０
μｍ、磁性体間ギャップ５μｍ、コイル電流０．１Ａと
した。

【００８２】図２７は、磁性体層の端部（インダクタ端
部）から外部へ漏れる磁束の大きさをｗ＝ａ0の時の値
を基準にして示したものである。平面インダクタをモノ
リシックに集積回路内に形成する場合には、僅かな漏れ
磁束でも他のデバイスに大きく影響するので、磁性体層
の外形寸法ｗとしてａ0＋１０α以上とすることが望ま
しい。これにより、磁束は外部に殆ど漏れはない。

【００８３】さて、平面インダクタを設計する際には、
インダクタンスをなるべく大きな値としたい。第３の手
段のように、磁性体層の外形寸法ｗをスパイラルコイル
の外形寸法ａ0よりも２α（αは前述の通り）以上大き
くすれば、インダクタンスを有効に高めることができ
る。図２８は、ｗの大きさを種々変えた場合のインダク
タンス値の変化の一例を調べたもので、ｗ≧ａ0＋２α
とすることにより、ｗ＝ａ0の場合の１．８倍以上の値
が得られることが分かる。

【００８４】本発明の第４の手段について説明する。な
お、以下においては平面インダクタについて説明し、平
面トランスについての説明は省略する。ただし、平面ト
ランスの場合は１次側及び２次側の２つのスパイラル平
面コイルを積層する以外は、構造的に平面インダクタと
ほぼ同一であり、第４手段によって得られる効果も類似
のものである。

【００８５】まず、図２９に示すように、角型のスパイ
ラル平面コイル１の両面を絶縁体層２０で挟み、これら
の両面を磁性体層３０で挟んだ構造の平面インダクタに
ついて考える。上下の磁性体層３０には、図中矢印で示
す方向に一軸磁気異方性が導入されているものとする。

【００８６】この平面インダクタのスパイラル平面コイ
ル４０にコイル電流を流したとき、磁性体層３上での発
生磁界の方向を図３０に破線矢印で示す。Ａの領域で
は、コイルによる発生磁界の方向と一軸磁気異方性の方
向（磁化容易軸の方向）とが一致する。一方、Ｂの領域
では、コイルによる発生磁界の方向と一軸磁気異方性の
方向とが直交する、すなわち発生磁界の方向と磁化困難
軸の方向とが一致する。

【００８７】図３１に、一軸磁気異方性を有する磁性体
の磁化容易軸方向と磁化困難軸方向とで観測されるＢ−
Ｈ曲線を示す。磁化容易軸方向では透磁率が非常に高い
半面、飽和しやすく、磁化困難軸方向では反対に飽和し
にくい。したがって、図３０のＡ領域は飽和しやすい
が、Ｂ領域は発生磁界の方向が困難軸の方向であるため
飽和しにくい。図３２Ａに示すように、コイルによる発
生磁界が大きいと、図３０のＡ領域は飽和して磁束が空
間に漏れる。このとき、図３２Ｂに示すように、磁束の
大部分は図３０のＢ領域を通る。結局、インダクタンス
の大きさは困難軸方向の磁気特性に左右される。

【００８８】第４の手段においては、磁性体の磁気飽和
の問題を解決するために、以下に説明する３つの構造を
採用する。第１は、スパイラル平面コイルの両面に、一
軸磁気異方性を導入した複数層の磁性体を、隣り合う磁
性体で一軸磁気異方性の方向が互いに直交する方向とな
るように、絶縁体層を介して積層するものである。第２
は、スパイラル平面コイルの両面に、それぞれ底辺に平
行な方向に一軸磁気異方性が導入された４個の三角形状
の磁性体を、これらの頂点が一致するように配置して構
成される角型の磁性体層を設けるものである。第３は、
スパイラル平面コイルの両面に、コイルの電流方向と平
行なストライプ状の凹凸を形成することにより形状一軸
磁気異方性が導入された磁性体層を設けるものである。

【００８９】（１）第１の構造の平面インダクタの概略
を図３３に示す。この平面インダクタは、スパイラル平
面コイル４０の両面を、絶縁体層２０Ａ、第１層の磁性
体層３０Ａ、絶縁体層２０Ｂ、第２層の磁性体層３０Ｂ
で順次挟んだ構造を有している。ここで、絶縁体層２０
については、ドットで示す（図３５も同様）。図３３の
ように構成した場合、スパイラル平面コイル４０に最も
近接している第１層の磁性体層３０ＡでＡ領域に相当す
る部分は飽和しやすいが、Ａ領域から空間に漏れだした
磁束は第２層の磁性体層３０ＢのＢ領域に相当する部分
を通過する。結局、磁束は第１層、第２層のいずれの磁
性体層においても、磁化困難軸の方向に通過し、磁気飽
和が生じにくくなる。

【００９０】図３４に、図３３の平面インダクタの直流
重畳特性の例を実線で及び図２９の平面インダクタの直
流重畳特性の例を破線で示す。図３４から明らかなよう
に、磁性体層が２層の場合は、磁性体層が１層の場合と
比較して、インダクタンスが倍増し、インダクタンスが
低下し始める直流電流も増大する。

【００９１】なお、図３３ではスパイラル平面コイルの
上下の磁性体層が２層ずつの場合について説明したが、
図３５に示すように磁性体層を４層ずつ設けるというよ
うに磁性体層を更に多層化してもよい。この場合も、ス
パイラル平面コイル４０に対して奇数層目の磁性体層と
偶数層目の磁性体層とで一軸磁気異方性の方向が互いに
直交するようにする。

【００９２】図３３又は図３５に示す平面インダクタは
以下のような方法により製造できる。磁性体として３μ
ｍ以上の厚さを有する非晶質合金、結晶質合金、酸化物
などの軟磁性薄帯を用いる場合には、各磁性体に一軸磁
気異方性を予め導入しておき、一層ごとに一軸磁気異方
性の方向が互いに直交するように絶縁体層を介して積層
する。

【００９３】また、蒸着法やスパッタ法などの薄膜プロ
セスにより磁性体を形成する場合には、静磁場中成膜や
成膜後の磁界中熱処理などによって一軸磁気異方性を導
入する。この場合、磁性体材料は磁歪が小さいことが好
ましいが、応力分布を適当にコントロールできれば、磁
歪の比較的大きな材料でも逆磁歪効果を介して一軸磁気
異方性を導入できると考えられる。薄膜プロセスによっ
て図３３又は図３５の平面インダクタを製造する場合に
は、磁性体層と絶縁体層とを交互に形成できるように多
元式の成膜装置を用いることが生産性の点で有利であ
る。

【００９４】（２）第２の構造の平面インダクタの概略
を図３６に示す。この平面インダクタは、スパイラル平
面コイル４０の両面を、絶縁体層２０及び磁性体層３０
で順次挟んだ構造を有し、各磁性体層３０がそれぞれ底
辺に平行な方向に一軸磁気異方性が導入された４個の三
角形状の磁性体を、これらの頂点が一致するように配置
して構成されているものである。図３６の平面インダク
タでは、磁性体層３０の全領域においてコイルにより発
生する磁界の方向と磁化容易軸の方向とが直交するの
で、磁気的に飽和しやすい領域は存在しない。

【００９５】図３７に、図３６の平面インダクタの直流
重畳特性の例を実線で、及び図２９の平面インダクタの
直流重畳特性の例を破線で示す。図３７から明らかなよ
うに、図２９の平面インダクタのインダクタンスは小電
流領域では大きいものの、わずかな直流重畳電流の増大
によって急激に低下し、その後一定になる。このインダ
クタンス一定の領域は図２９のＢ領域のみの磁性体が動
作しているためである。一方、図３６の平面インダクタ
では、インダクタンスが一定の範囲が小電流側から大電
流側まで広く、またインダクタンスの値そのものも図１
の場合に比べて２倍程度大きい。

【００９６】図３６の平面インダクタは以下のような方
法により製造することができる。３μｍ以上の厚さを有
する非晶質合金、結晶質合金、酸化物などの軟磁性薄帯
を用いる場合は、薄帯を角型スパイラルコイルの一辺以
上の寸法を底辺とする三角形状に切断した後、これらの
底辺に平行に磁界を印加した状態で熱処理を行って一軸
磁気異方性を付与する。そして、４個の三角形状磁性薄
帯を、それぞれ磁化容易軸がコイル導体と平行になるよ
うに配置する。

【００９７】また、蒸着法やスパッタ法などの薄膜プロ
セスで形成する場合には、三角形状のマスクを用い、静
磁場中成膜などによって一軸磁気異方性を付与する。す
なわち、Ｂ領域に三角形状のレジストマスクを形成した
状態でＡ領域のコイル導体が延びる方向と平行に磁界を
印加し、Ａ領域に磁性膜を成膜する。Ａ領域に磁性膜を
所定の厚さに形成した後、Ｂ領域のレジストを除去して
その上の磁性膜をリフトオフする。次に、Ａ領域にレジ
ストマスクを形成し、Ｂ領域のコイル導体が延びる方向
と平行に磁界を印加してＢ領域に磁性膜を成膜する。最
後に、前記と同様に、残ったレジストを除去してその上
の磁性膜をリフトオフする。

【００９８】（３）第３の構造の平面インダクタの概略
を図３８に示す。この平面インダクタは、スパイラル平
面コイル４０の両面を、絶縁体層２０及び磁性体層３０
で順次挟んだ構造を有し、磁性体層３０には、平面コイ
ル４０に流れる電流の方向と平行にストライプ状の凹凸
が交互に形成されている（詳細形状は、図３９参照）。
このストライプ状の凹凸によって、一軸磁気異方性を有
することができる。図３８の平面インダクタでも、磁性
体層３０の全領域において、コイルにより発生する磁界
の方向と磁化容易軸の方向とが直交するので、磁気的に
飽和しやすい領域は存在しない。

【００９９】このように、ストライプ状の凹凸を有する
磁性体層を形成する方法としては、フォトリソグラフィ
ー又は機械的加工により下地にストライプ状の凹凸を形
成した後、磁性体層を成膜する方法や、磁性体層を成膜
した後、フォトリソグラフィー又は機械的加工により磁
性体層自体にストライプ状の凹凸を形成する方法が採用
できる。

【０１００】磁性体層の表面を異方的な形状にすると、
以下のような機構により形状磁気異方性が誘導される。
一般に、強磁性体は複数の磁区で構成されているが、十
分薄い膜では磁性膜の上面から下面まで通して磁壁が存
在せず、膜厚方向に単磁区の構造が実現することが知ら
れている。磁区内の磁気モーメントは、近距離力である
交換相互作用のために、一様な方向と大きさを持ち、外
場に対して剛体的に回転するとみなせる。また、薄膜表
面の凹凸などにより磁極が出現すると、反磁場及びもれ
磁場が発生する。したがって、磁性体薄膜の表面又は界
面に異方的な形状を形成して形状磁気異方性を導入する
と、膜内の磁気モーメントが影響を受ける。ただし、磁
性体層の表面形状は、以下に述べるように一定の条件を
満たすことが好ましい。

【０１０１】図３９に示すように、表面又は界面に互い
に平行な帯状の凹凸を持つ磁性薄膜を考える。いま、凸
部の帯状の磁性体部分に注目し、ｉ番目の磁性体の存在
領域を式（１）のように表す。ここで、ｄは凹部におけ
る磁性体の厚さ、Ｌは凸部の幅、Ｗは凹凸の段差、δは
凸部間の間隔である。

【０１０２】

【数１】

【０１０３】これらの式は、Ｙ方向に無限に延びた帯状
の凹凸がＸ方向に無限に繰り返している表面構造を意味
する。膜の本来の磁気異方性が十分小さい場合、膜全体
の形状磁気異方性により、磁化ベクトルＩは膜面に平行
となる。ここで、ＩのＸ軸方向の方向余弦をｃｏｓφと
おく。ｃｏｓφが０でない場合、帯状の磁性体のＹＺ面
に磁化Ｉとｃｏｓφとの積で表される面密度の磁極が生
じる。この磁極が発生させる磁場は、（ｘ，ｚ）の関数
として解析的に解くことができる。ｉ＝０の磁性体に注
目すると、自分自身に及ぼす反磁場Ｈｄ、及び無限に連
なる帯状の磁性体から受ける有効磁場Ｈｍは式（２）の
ように表される。

【０１０４】

【数２】

【０１０５】ＨｄとＨｍとの静磁エネルギーをφの関数
と考え、ｉ＝０の帯状の凸部磁性体の安定状態を考慮す
ると、φ＝０（Ｉが帯方向に平行）とφ＝π／２（Ｉが
帯方向に垂直）との単位体積当たりのエネルギー差密度
Ｕｋは、膜厚方向に平均して式（３）のようになる。た
だし、Ｕｋの正負は、Ｕｋ＞０のとき帯方向（Ｙ軸）が
容易軸となるように定めている。

【０１０６】

【数３】

【０１０７】このように磁性体の表面に凹凸を形成する
ことにより、磁性体に形状異方性を導入できる。ただ
し、膜全体で帯方向（Ｙ軸）を安定に容易軸とするに
は、少なくとも帯状磁性体の中心部分（Ｘ＝０，Ｚ＝
０）が容易軸である必要がある。そこで、Ｕｋの式で
（Ｘ＝０，Ｙ＝０）に注目し、ｉ＝±１まで考慮する
と、Ｕｋの式は式（４）のように表される。

【０１０８】

【数４】

【０１０９】このＵｋの第１項は常に正であるため、Ｕ
ｋの正負は第２項の正負で決定される。よって、式
（５）の不等式を満たすような表面形状であれば、表面
の帯状の凹凸が伸びる方向に容易軸を持たせる、すなわ
ち垂直な方向に困難軸を持たせるのに有効である。

【０１１０】

【数５】

【０１１１】図４０に、Ｗ／Ｌ及びδ／Ｌを種々の値に
設定したときの、Ｕｋの式の第２項の変化を示す。図４
０からわかるように、例えばδ／Ｌ＝１／１６の場合の
ように凹凸の段差が浅くなると、異方性の正負が逆転
し、帯状の凹凸が伸びる方向に垂直な方向が磁化容易軸
になる可能性がある。一例として、Ｗ＝０．５μｍ、Ｌ
＝４μｍ、δ＝２μｍ、ｄ＝２μｍとした場合に最隣接
（ｉ＝±１）の凸部まで考慮に入れたときのエネルギー
差を求めたところ、異方性磁場に換算して８０Ｏｅ以上
であった。ただし、磁化の値は１Ｔと仮定した。

【０１１２】図４１に、図３８の平面インダクタ（実
線）及び図２９の平面インダクタ（破線）の直流重畳特
性の例を示す。図４１から、図３８の平面インダクタで
は、インダクタンスが一定の範囲が小電流側から大電流
側まで広い範囲にわたっていることがわかる。

【０１１３】以上で説明したように、（１）〜（３）の
構造を採用すれば、磁性体層の動作が磁化困難軸に固定
されるので、磁気飽和が生じにくくなる。また、磁性体
の困難軸を利用しているので、磁化過程が回転磁化とな
り、磁壁移動磁化に比べて、高周波うず電流損を低減で
き、周波数特性の改善にも有効である。

【０１１４】以上は、一軸磁気異方性の導入についてコ
イル形状を限定して説明したが、次に、スパイラルコイ
ル形状を長方形としたとき及び端子の取り出しを容易に
したときの磁気素子について説明する。

【０１１５】ここでは、平面磁気素子として平面インダ
クタを取り上げて具体的に説明する。なお、平面トラン
スの場合は１次用と２次用の２つを積層する以外は、構
造的に平面インダクタと同一であり、第４の手段によっ
て得られる効果は類似のものであるので、ここでは省略
する一軸磁気異方性を有する磁性体の磁化容易軸方向と
磁化困難軸方向とで観測されるＢ−Ｈ曲線は、図４２に
示すように磁化容易軸では透磁率が非常に高い反面、飽
和し易く、磁化困難軸方向では反対に飽和し難い。ま
た、図４２に示す如く磁化容易軸の透磁率は、低周波に
おいて高いものの、高周波では急激に低下する。一方、
磁化困難軸の透磁率は、低周波においてこそ劣るもの
の、高周波においては容易軸のそれに比べてはるかに高
い値を示す。平面型磁気素子において、磁性体の磁化困
難軸のみを用いることができれば、素子の電気特性の向
上に大きく貢献するものと考えられる。

【０１１６】第４の手段のこの方法は、大きく分けて３
つの場合が考えられる。よって、ここでは、その場合分
けを３つとして順次説明する。

【０１１７】第１は、スパイラルコイルとして長方形の
ものを用い、その長軸と磁性体の磁化容易軸が一致する
ように、磁性体をスパイラルコイルの上面及び下面より
絶縁体を介して積層する。このような、第４の手段の第
１番目について、図４３に示す。図４３Ａは、平面コイ
ル４０を絶縁体２０で封止した上面及び下面に磁性体層
３０を配置した平面図であり、図４３Ｂは図４３Ａの４
３Ｂに沿った断面図（４２は導体、１００は磁束を示
す）である。ここで、長方形スパイラルコイルの長軸と
短軸の比（アスペクト比＝長軸の長さｍ／短軸の長さ
ｎ）はなるべく大きく設定する。アスペクト比ｍ／ｎを
十分大きくとれば、磁性体のほとんどの領域において、
磁界方向と磁気容易軸とが直交するが、この状態をより
完全なものとするために、図４４に示す如く、長方形ス
パイラルコイルの長軸方向のコイル導体部分にのみ磁性
体を形成しても良い。但し、図４４の断面図は、図４３
Ａの断面図と同様の形状である（図４５も同様）。

【０１１８】第２について述べる。第１に述べたような
長方形スパイラルコイルを２つ直列接続し、更に２つの
長方形スパイラルコイルの長軸方向が一致するように、
同一平面上に配置する。更に、長方形スパイラルの長軸
と磁性体の磁化容易軸が一致するように、磁性体をコイ
ルの上面及び下面に絶縁体を介して配置する。

【０１１９】図４５は、２つの長方形スパイラルコイル
を長軸方向に並べた場合を示し、図４６Ａ及び図４７Ａ
は短軸方向に並べた場合を示している。また、図４６Ｂ
は図４６Ａの４６Ｂに沿った断面図、図４７Ｂも同様で
ある。このように、２つの長方形スパイラルコイルを直
列接続することによって、図４３及び図４４の場合に比
べて少なくとも２倍以上のインダクタンス値を得ること
ができる。また、２つの長方形スパイラルコイル間の接
続に関し、空中をわたるような配線は必要ない。

【０１２０】２つの長方形スパイラルを短軸方向に並べ
る場合のコイル接続方法は２通り考えられる。図４６
は、２つの長方形スパイラルコイルの巻方向が逆の場
合、図４７は同一の場合である。磁束の通る磁路は、図
に示した如く、後者の方が細分される。どちらが優れる
かは、種々の条件にも左右されるので適宜選択する。

【０１２１】なお、図４５、図４６、図４７において、
図４３Ａのようにスパイラルコイルの全面にわたって磁
性体層３０を形成しても良い。

【０１２２】第３について述べる。図４４、図４５、図
４６、図４７に示す如く、長方形スパイラルコイルの巻
始めと巻終わりの部分が露出していることにより、端子
の引出しが極めて容易になる。

【０１２３】以上のように、第４の手段によれば、磁性
体の困難軸を有効に利用することができるので、磁化過
程が回転磁化によることになり、磁気飽和の影響の軽減
のみならず、高周波特性の改善にも有効である。

【０１２４】図４３、図４４、図４５、図４６及び図４
７では、スパイラルコイルの上面及び下面に一枚のみ一
軸異方性磁性体を形成させる場合を示したが、一般的に
は、これらの磁性体を多層化して用いる。

【０１２５】第４の手段で提案した素子を実現するため
には、種々の方法が考えられる。３μｍ以上の厚さを有
する非晶質合金、結晶質合金、酸化物などの軟磁性薄帯
を用いるときは、一軸磁気異方性を磁界中熱処理などに
よって予め付与しておき、長方形スパイラルフィルムな
どとともに積層する。この時、積層による応力の影響を
できるだけ避けるために磁歪の小さな磁性体を選択す
る。

【０１２６】また、蒸着法やスパッタ法などの薄膜プロ
セスで形成する場合は、静磁場中成膜や成膜後の磁界中
熱処理などによって一軸磁気異方性を付与する。このと
きも磁性体材料は磁歪が小さいことが望まれるが、応力
分布を適当にコントロールできれば、磁歪値の比較的大
きな材料でも逆磁歪効果を介して一軸磁気異方性を導付
与することが可能になると考えられる。薄膜プロセスで
第４の手段による磁性体構造を実現するには、磁性体と
絶縁体を交互に形成する必要があるので、多元式の成膜
装置を用いることが生産性の点で有利である。

【０１２７】さて、第４の手段による平面形磁気素子を
トランジスタ、抵抗、キャパシター等の他の素子と集積
化する際には、漏れ磁束による回路の誤動作を防ぐた
め、特に、図４４、図４５、図４６、図４７のときに
は、コイル導体が露出する部分に、磁気シールド用磁性
体を形成する。この一例を図４８Ａ及びＢに示す。ここ
で、図４８Ａは平面図、図４８Ｂは断面図を示し、部材
の番号については、図４３と同様である。

【０１２８】本発明の第５の手段について説明する。図
４９及び図５０は、第５の手段に係る磁気素子を構成す
る平面コイルを示すものである。

【０１２９】図４９の平面コイルは、外形がほぼ正方形
をなし、外形寸法の異なる複数の１ターン平面コイル４
０を同一平面上に配置したものであり、各１ターン平面
コイル４０は正方形の１辺に２個の外部接続端子を有す
る。図５０の平面コイルは、図４９と同様に、外形がほ
ぼ正方形をなし、外形寸法の異なる複数の１ターン平面
コイル４０を同一平面上に配置したものであるが、各１
ターン平面コイル４０は正方形の対抗する２辺に２個ず
つ合計４個の外部接続端子を有する。なお、図４９及び
図５０では、外形がほぼ正方形の１ターン平面コイルを
示しているが、１ターン平面コイルの外形は特に限定さ
れない。

【０１３０】このような平面コイルの両面が、図４９及
び図５０において破線で表示されている磁性体層３０で
サンドイッチされている。磁性体としては、ソフトフェ
ライト、磁性薄帯、磁性薄膜などが用いられる。ただ
し、フェライト以外の磁性薄帯、磁性薄膜を用いる場合
には、平面コイルと磁性体層３０との間に絶縁体層を設
ける必要がある。

【０１３１】第５の手段の平面磁気素子は、平面コイル
としてスパイラルコイルを用いた場合のようにスルーホ
ール導体や端子引き出し用導体を設ける必要がないた
め、製造プロセスが簡略化される。また、それぞれの１
ターン平面コイル４０の外部接続端子は、全て磁性体層
３０の外側に設けられるので、外部回路との接続が極め
て容易である。

【０１３２】第５の手段に係る平面磁気素子をインダク
タとして使用する場合のインダクタンス調整効果につい
て説明する。以下に述べるように、インダクタンスは、
外部接続端子どうしの接続方法の変更、又は外部端子の
選択すなわち使用する１ターン平面コイルの選択により
調整できる。

【０１３３】図５１は、図４９の平面磁気素子におい
て、１ターン平面コイル４０の全外部接続端子のうち、
最も外側の１個と中央部の１個を除いて、隣接するもの
どうしを互いに接続したものである。図５１では、隣接
するコイル導体に流れる電流の向きが互いに逆になる。
したがって、発生する磁界はつづら折れコイルパターン
の場合と類似する。

【０１３４】図５２は、図４９の平面磁気素子におい
て、１ターン平面コイル４０の全外部接続端子のうち、
最も外側の１個と中央部の１個を除いて、互いに線対称
の位置にあるものどうしを互いに接続した構成を有す
る。図５２では、隣接するコイル導体に流れる電流の向
きが互いに逆になる。したがって、発生する磁界はスパ
イラルコイルパターンの場合と類似する。

【０１３５】図５３は、図４９の平面磁気素子におい
て、図５１の接続方法と図５２の接続方法とを併用した
ものである。図５２では、隣接するコイル導体に流れる
電流の向きが互いに逆向きの個所と同じ個所との両者を
含む。したがって、発生する磁界はつづら折れ−スパイ
ラル複合型コイルパターンの場合と類似する。

【０１３６】図５１〜図５３に示す接続方法では、イン
ダクタンスＬの値は、図５２の場合が最も大きく、図５
３、図５１の順で小さくなる。このように、第５の手段
の平面磁気素子では、外部接続端子どうしの接続方法を
変更することにより、インダクタンスを調整できる。な
お、外部接続端子の接続方法は、図５１〜図５３に示す
方法に限定されず、必要なインダクタンスが得られるよ
うに、使用者が適宜選択することができる。

【０１３７】図５４は、図４９の磁気素子において、外
形の異なる１ターン平面コイルの２つの外部接続端子ど
うしを接続した場合、１個の１ターン平面コイルで得ら
れるインダクタンス値を示すものである。図５４から明
らかなように、外形寸法の異なる１ターン平面コイルを
選択することにより、種々のインダクタンス値が得られ
る。また、図５４に示すように１ターン平面コイルを選
択するとともに、図５１〜図５３に示す接続方法を種々
変更して併用すれば、インダクタンス値を広範囲にかつ
細かくトリミングできる。

【０１３８】次に、第５の手段に係る平面磁気素子をト
ランスとして用いる場合について説明する。図４９に示
すように外部接続端子を設けた場合、図５５〜図５７に
示すように複数の平面コイルを２群以上に分け、同一群
内の１ターン平面コイルを外部で相互に接続することに
よりトランスを構成できる。図５５及び図５６は１入力
−１出力型、図５７は１入力−２出力型のトランスを示
す。なお、２群以上に分割された同一群内の平面コイル
の接続方法は、図５５〜図５７で示した方法に限定され
ない。１次コイル、２次コイル、３次コイル、…を構成
する複数の平面コイルの外部接続方法を種々変更するこ
とにより、それぞれのコイルのインダクタンスや、コイ
ル間の結合係数を調整できる。このことは、外部からト
ランスの変圧比や変流比を調整できることを意味する。
図５８に、第５の手段に係る平面磁気素子を１入力−１
出力型トランスに応用した場合の、外部接続方法による
変圧比及び変流比の調整効果を調べた結果を示す。

【０１３９】以上では、図４９の平面磁気素子における
外部接続端子の接続方法を例として、電気的特性の調整
効果について説明した。図５０のように外部接続端子を
設ければ、端子接続方法のバリエーションが更に広がる
ので、より細かな調整効果が得られる。ただし、外部接
続端子の数が多すぎると、使用者が誤接続するおそれが
あるため、図４９又は図５０に示したように、１個の平
面コイル当りの外部接続端子数は２〜４個で十分である
と考えられる。

【０１４０】また、外部から電気的特性を調整する必要
がなく、かつ大きなインダクタンスを必要とする場合に
は、コイル導体間間隔を製造プロセスの許すかぎり小さ
くして、図５２のように外部端子を接続する。一方、イ
ンダクタンスは小さくても構わないが、周波数特性を良
好にしたい場合には、コイル導体間間隔をできるだけ大
きくして、図５１のように外部端子を接続する。同様
に、トランスに応用する場合でも、外部から電気的特性
を調整する必要がない場合には、コイル導体間間隔をで
きるだけ小さくする。このように平面コイルを構成すれ
ば、特性固定型平面磁気素子を高性能化できる。

【０１４１】更に、これらの平面磁気素子を小形化する
には、これらを半導体製造プロセスと同様に薄膜プロセ
スを利用して製造することが好ましい。Ｓｉ、ＧａＡｓ
などの半導体基板上に第５の手段の磁気素子を形成する
ことにより、トランジスタなどの能動素子、抵抗、コン
デンサなど受動素子とのモノリシック化が可能であり、
小形化できる。半導体基板上に磁気素子を形成する場
合、能動素子と同一平面でもよいし、能動素子の上部又
は下部でもよい。

【０１４２】図５９は半導体基板１０上に能動素子９０
及び磁気素子９２を同一平面上に形成したものである。
図６０は半導体基板１０中に能動素子９０を形成し、基
板１０上に絶縁体層２０を介して配線層９５を形成し、
配線層９５上に絶縁体層２０を介して磁気素子１を形成
したものである。図６１は半導体基板１０上に磁気素子
１を形成し、磁気素子１上に絶縁体層２０を介して能動
素子９０を形成したものである。いずれの素子でも、半
導体基板１０、能動素子９０、磁気素子１の間は図示し
ないコンタクトホールを介して配線により接続されてい
る。第５の手段の例のように、本発明は、どの手段によ
っても、能動素子及び受動素子が半導体基板上に形成さ
れ、平面コイルからなるインダクタ及びトランス等と一
体的に素子を構成することができる。このことは、どの
手段についても同様に言及できるので、ここでの記載の
みにとどめる。

【０１４３】最後に第６の手段について説明する。図６
２Ａに第６の手段にかかる磁気素子の断面図を示す。電
流容量の増大を考えた場合、図６２Ａに示すように、コ
イルを構成する導体４２を面状とし、この面状導体で絶
縁体２０を介して配置される磁性体３０を磁化するよう
な構成が挙げられる。この場合、磁化電流が面電流であ
るため有効な断面積が増大し、許容電流は増大する。図
１７に示したのは外鉄構造であるが、図６２Ａに示した
構造では、ほぼ完全な内鉄構造が実現でき、この構造で
も十分漏れ磁界は少なくすることができる。インダクタ
ンス的には駆動周波数によって異なるが、１ＭＨｚ程度
の周波数領域を境にして、低周波領域では図１７に示す
構造が有利であり、それ以上の高周波領域では図１８に
示す構造が有利とみられる。ただし電流容量的には図６
２Ａに示した構造のほうが絶対的に有利である。

【０１４４】図６２Ａに示した１ターン構造のコイルで
の許容電流（Ｉmax）を考えてみる。図６２Ｂに、各部
の寸法を表わす記号を示し、部材番号は、図６２Ａと同
様である。インダクタンスＬ（Ｈ）は、Ｌ＝２μs・δ2・ｌｎ（ｄ1／ｄ2）×１０^-7 となり、直流抵抗ＲDC（Ω）は、ＲDC＝（ρ／πδ1）ｌｎ（ｄ1／ｄ2）となる。なお、μsは磁性体の比透磁率、ρは比抵抗で
ある。

【０１４５】導体としてＡｌ（許容電流密度１０⁸（Ａ
／ｍ²））を用いたときは、Ｉmax＝π×１０⁸・ｄ1・ｄ2（Ａ）となる。これと同形状のものを通常のスパイラルコイル
で構成した平面インダクタで実現すると、導体の断面積
はかなり小さくなるため、概略オーダーとして２けた以
下程度のＩmaxしか得ることができない、また図６２Ａ
の構造コイルを、図６３Ａに示したように平面状に複数
個形成して直列に接続することで高インダクタンス化が
実現できる。さらには、図６３Ｂに示すように、同様の
構造を積層してもよい。この場合は単位面積当たりのイ
ンダクタンスが大きくなる。

【０１４６】また図６２Ａに示したような１ターン型の
コイルでもトランスを構成することができる。すなわち
図６４に示すように磁性体層３０を包囲する導体層４０
Ａ、４０Ｂを絶縁体層２０Ｂを介して多層化すれば良
い。この場合、所望の巻線比に応じて一次コイルと二次
コイルの導体層の積層数を決定すれば良い。

【０１４７】以上、各手段を個別に述べてきたが、各手
段は独立して用いても諸特性を向上することが可能であ
るが、各手段を適当に組み合わせることにより、更に、
特性の向上を図ることが可能であるし、取扱についても
操作性の向上が図れる。

【０１４８】Selection of the Materialsここで、本発
明を実施するために、磁気素子を構成するのに必要な材
料（導体４２、磁性体３０、基板１０及び絶縁体２０）
について記載する。

【０１４９】まず、コイル導体４２の材料としては、低
抵抗の金属を主体に考える。例えば、Ａｌ及びＡｌ合
金、Ｃｕ及びＣｕ合金、Ａｕ及びＡｕ合金、Ａｇ及びＡ
ｇ合金などが代表例として挙げられるが、これらに限定
されないことはいうまでもない。また、これらの金属を
用いた平面コイルは、許容電流密度が高いほど定格電流
を増やせるので、エレクトロマイグレーション、ストレ
スマイグレーション、サーマルマイグレーションなどに
よるコイル断線に対する耐性の高い材料を用いることが
好ましい。

【０１５０】磁性体３０も平面インダクタ及びトランス
の使用される周波数領域、求められる特性を考慮して適
宜選定することができ、高透磁率材料、恒透磁率材料、
高磁束密度材料、低損失材料などが挙げられる。例え
ば、パーマロイ、フェライト、センダスト、各種非晶質
磁性合金、或は、単結晶膜などを用いることができる。
電力用を考えると、磁束が容易に飽和しないように高磁
束密度材料を使用することが望まれる。また単一の磁性
体である必要はなく、例えばＦｅＣｏ膜とＳｉＯ ₂膜と
の積層体、人工格子膜，ＦｅＣｏ相とＢ₄Ｃ相との混合
相、粒子分散層などでも良い。なお導体上に形成する場
合、磁性体が絶縁体である場合は必須ではないが、導電
性を有する場合は、導体との間に絶縁体を形成する必要
がある。

【０１５１】また、磁性体飽和の影響を避けるため、平
面コイルによる磁化方向と、磁性体の困難軸とを一致さ
せ、磁性体の異方性磁界をコイル電流が形成する磁界よ
り大きくすることが好ましい。具体的には、飽和磁化が
高く、適当な値の異方性磁界Ｈkを有する磁性体が好ま
しい。また、積層などによる応力の影響をできるだけ避
けるために、磁歪のなるべく小さな磁性体（例えば、λ
s＜１０^-6）を選択することが好ましい。

【０１５２】この場合の、磁性体材料の選択基準を、例
えば図６５を参照して説明する。図６５は、コイル導体
の巻数と、最大許容電流及び最大許容電流を流したとき
に発生する磁性体面内磁界の大きさとの関係を調べたも
のである。なお、コイル導体としてＡｌ−Ｃｕ合金を用
い、導体厚さ１０μｍ、導体間間隔３μｍとして、巻数
を変化させることによりコイルの外形寸法を変化させ、
これに対応して磁性体の外形寸法を変化させている。導
体−磁性体間に膜厚１μｍの絶縁体層が形成されてい
る。コイル導体の許容電流密度は５×１０⁸（Ａ／ｍ²）
一定である。

【０１５３】図６５の例では、コイルに許容電流を流し
たときに発生する磁界の大きさは約２０〜３０Ｏｅであ
る。使用するコイル電流の最大値を、許容電流値の８０
％とすれば、最大１６〜２４Ｏｅの磁界が磁性体に加わ
ることになる。したがって、この場合には、一軸磁気異
方性が導入された磁性体の異方性磁界Ｈkとして１６〜
２４Ｏｅの大きさが必要である。

【０１５４】なお、磁性体の異方性磁界の大きさは磁気
素子の構造パラメータにも依存するので、ここで示した
値に限定されない。ただし、磁気飽和の影響を回避する
には５Ｏｅ以上の値であることが好ましい。

【０１５５】基板１０も特に限定されるものではない
が、基板上に形成される磁性体叉は導体と絶縁されるよ
うに、少なくとも表面が絶縁体であれば良い。しかしな
がら、微細加工の容易性、１チップ化などを考慮する
と、Ｓｉなどの半導体基板を用いることが望ましい。こ
の場合、表面に酸化膜の形成などの手法により、絶縁体
化しておく必要がある。

【０１５６】絶縁体層２０の材料としては、ＳｉＯ₂や
Ｓｉ₃Ｎ₄などの無機物や、ポリイミドなどの有機物が挙
げられるが、層間の容量結合を小さくするため、なるべ
く誘電率の低いものが好ましい。また、上下の磁性体層
間の磁気的結合によって、磁性体層に導入された一軸磁
気異方性が乱されないように、絶縁体層の膜厚を決定す
る。適当な絶縁体層の膜厚は使用される磁性体に応じて
異なるので、適宜選択する。

【０１５７】実施例１第１の手段による実施例を示す。図６に示す磁気素子を
下記のような方法で作製し、その性能を確認した。

【０１５８】シリコン基板の表面を熱酸化して、膜厚１
μｍのＳｉＯ₂膜を形成した。このＳｉＯ₂膜上にＲＦス
パッタ法により膜厚１μｍのセンダスト膜及び膜厚１μ
ｍのＳｉＯ₂膜を順次形成した。

【０１５９】このＳｉＯ₂膜上にＤＣマグネトロンスパ
ッタ法によりコイル導体となる膜厚１０μｍのＡｌ−Ｃ
ｕ合金膜を形成した。このＡｌ−Ｃｕ合金膜上にエッチ
ングマスクとなる膜厚１．５μｍのＳｉＯ₂膜を形成し
た。このＳｉＯ₂膜上にポジ型フォトレジストを塗布し
た後、フォトエッチングによりライン幅３７μｍ、ライ
ン間隔３μｍのスパイラルコイル状にパターニングし
た。ＣＦ₄ガスを用いた反応性イオンエッチングにより
露出したＳｉＯ₂膜をエッチングしてスパイラルコイル
状のＳｉＯ₂マスクを形成した。更に、Ｃｌ₂、ＢＣｌ₃
ガスによる低圧マグネトロン反応性イオンエッチングに
より、露出したＡｌ−Ｃｕ合金膜をエッチングしてＡｌ
−Ｃｕ合金からなるスパイラル状のコイル導体を形成し
た。このとき、マスクのＳｉＯ₂及び下地ＳｉＯ₂に対す
るＡｌ−Ｃｕ合金のエッチング選択比は１５であり、垂
直異方性エッチングを実現できた。このようにして、外
形寸法２ｍｍ、巻数２０、コイル導体幅３７μｍ、導体
間間隔３μｍ、導体厚さ１０μｍのスパイラルコイルを
形成した。溝アスペクト比は、導体間間隔３μｍ、コイ
ル導体厚さ１０μｍより、３．３である。

【０１６０】フォトレジストパターン及びＳｉＯ₂マス
クを除去した後、バイアススパッタ法によりＳｉＯ₂膜
を堆積し、コイル導体間の溝部をＳｉＯ₂膜で埋め込ん
だ。エッチバック法によりＳｉＯ₂膜上面を平坦化し
た。このＳｉＯ₂膜上に、１μｍのセンダスト膜を形成
し、更にＳｉ₃Ｎ₄膜からなる保護膜を形成して平面イン
ダクタを作製した。

【０１６１】この平面インダクタをインピーダンスメー
タにより測定した結果、周波数２ＭＨｚにおいて抵抗分
Ｒ＝５．８Ω、インダクタンスＬ＝３．７８μＨ、Ｑ＝
８が得られた。

【０１６２】この平面インダクタを２ＭＨｚスイッチン
グで動作する降圧チョッパー型ＤＣ−ＤＣコンバータの
出力側チョークコイルとして用いた。このＤＣ−ＤＣコ
ンバータは、入力電圧１０Ｖ、出力電圧５Ｖ、出力電力
５００ｍＷのものである。その結果、正常に動作するこ
とが確認され、定格負荷時の効率は７０％、平面インダ
クタによる損失は５８ｍＷ、その他の半導体素子などが
１５６ｍＷであった。

【０１６３】上記の平面インダクタの性能を確認するた
めに、同一のプロセスを用い、コイル導体幅２１μｍ、
導体間間隔２０μｍ、導体厚さ４μｍに設定して平面イ
ンダクタを形成した。この場合の溝アスペクト比は０．
２である。

【０１６４】この平面インダクタをインピーダンスメー
タにより測定した結果、周波数２ＭＨｚにおいて抵抗分
Ｒ＝１０．３Ω、インダクタンスＬ＝３．７μＨ、Ｑ＝
４．５であった。

【０１６５】この平面インダクタを上記と同一のＤＣ−
ＤＣコンバータに組み込んだところ、平面インダクタに
よる損失が１０３ｍＷとなり、コンバータの効率は６５
％に低下した。

【０１６６】実施例２実施例１と同様のプロセスを用い、薄膜平面トランスを
作製した。１次側コイルは、外形２ｍｍ、巻数２０、導
体幅３７μｍ、導体間間隔３μｍ、導体厚さ１０μｍ、
溝アスペクト比３．３とした。２次側コイルは、外形２
ｍｍ、巻数４０、導体幅１７μｍ、導体間間隔３μｍ、
導体厚さ１０μｍ、溝アスペクト比３．３とした。下部
及び上部の磁性体間のギャップは２３μｍである。

【０１６７】この平面トランスをインピーダンスメータ
により測定した結果、１次側インダクタンスは３．８μ
Ｈ、２次側インダクタンスは１４μＨ、相互インダクタ
ンスは６．８μＨで、結合係数ｋは０．９３と見積もら
れた。

【０１６８】この平面トランスの１次側に実効値１Ｖの
５００ｋＨｚ正弦波電圧を加えたところ、２次側に実効
値１．７Ｖの正弦波電圧が発生した。この平面トランス
に２００Ωの純抵抗負荷を接続したところ、無負荷時の
端子電圧に対する電圧変動率は約１０％であった。

【０１６９】この平面トランスを２ＭＨｚスイッチング
で動作するフォワード型ＤＣ−ＤＣコンバータに用いて
評価した。このＤＣ−ＤＣコンバータは、入力電圧３
Ｖ、出力電圧５Ｖ、出力電力１００ｍＷのものである。
その結果、定格負荷時のトランスの損失は８８ｍＷであ
った。

【０１７０】上記で作製した平面トランスの性能を確認
するために、上記と同一のプロセスを用い、薄膜平面ト
ランスを作製した。１次側コイルは、外形２ｍｍ、巻数
２０、導体幅２１μｍ、導体間間隔２０μｍ、導体厚さ
１０μｍ、溝アスペクト比０．５とした。２次側コイル
は、外形２ｍｍ、巻数４０、導体幅１０μｍ、導体間間
隔１０μｍ、導体厚さ１０μｍ、溝アスペクト比１．０
とした。下部及び上部の磁性体間のギャップは２３μｍ
である。

【０１７１】この平面トランスの１次側に実効値１Ｖの
５００ｋＨｚ正弦波電圧を加えたところ、２次側に実効
値１．３Ｖの正弦波電圧が発生した。２次側電圧が低い
原因は、１次側コイル抵抗が高いために１次側電圧降下
が大きく、トランスゲインが低下したことによる。

【０１７２】上記と同様に、この平面トランスに２００
Ωの純抵抗負荷を接続したところ、無負荷時の端子電圧
に対する電圧変動率は約１８％であった。

【０１７３】この平面トランスを上記と同一のＤＣ−Ｄ
Ｃコンバータに用いて評価したところ、定格負荷時のト
ランスの損失は１５２ｍＷであり、発熱がかなり大きく
なり、５０℃もの温度上昇が観察された。

【０１７４】実施例３第２の手段による実施例を示す。本実施例は、図１２に
おいて、基板１０と導体４２の間に絶縁体層を形成した
ときの実施例である。

【０１７５】Ｓｉ基板上にＳｉＯ₂層（厚さ１μｍ）を
形成した後、５μｍのＡｌ層をスパッタリング法により
形成した（比抵抗２．８×１０^-6Ωｃｍ）。ついでフォ
トレジスト法でエッチングにより、幅５μｍ（導体アス
ペクト比１）、ピッチ１０μｍ、ターン数２００のスパ
イラル状コイル（内径１ｍｍ、外径５ｍｍ）を作成し
た。コイル抵抗は１２０Ω、インダクタンスは０．１４
ｍＨであった。

【０１７６】これを降圧チョッパー方式の０．１Ｗ級Ｄ
Ｃ−ＤＣコンバータ（動作周波数３００ｋＨｚ）に組み
込んで試験したところ、インダクタとして動作している
ことが確認された。

【０１７７】なお、参考のため幅、１０μｍ（導体アス
ペクト比１／２）、ピッチ１５μｍ、ターン数１３０の
同一外形（占有面積同一）のスパイラル状コイルを作成
したところ、インダクタンスは０．０５ｍＨであった。

【０１７８】実施例４コイルの上下面に、ＳｉＯ₂層（１μｍ厚）を介してＣ
ｏ−Ｓｉ−Ｂ系の非晶質合金（２μｍ厚）層を形成した
こと以外は実施例３と同様にしてコイルを形成した。

【０１７９】インダクタンスは２ｍＨであった。

【０１８０】実施例５この実施例は、実施例４のコイルとして２層構造のコイ
ルを用いてトランスを構成した例である。

【０１８１】第１層のコイルは実施例４のコイルと同様
とした。第２層のコイルは、導体厚５μｍ、幅５μｍ
（導体アスペクト比１）、ピッチ２０μｍ、ターン数１
００のスパイラル状コイルとし、スパイラル中心がほぼ
同一となるようにした。

【０１８２】トランス動作を確認したところ、ターン数
比と同一の昇圧比２で動作することが確認された。

【０１８３】実施例６実施例３と同様の磁気素子を作製方法を変更したときの
実施例を示す。

【０１８４】Ｓｉ基板上にＳｉＯ₂層（厚さ４μｍ）を
形成した後、１０μｍのＡｌ単結晶層をＭＢＥ法により
形成した（比抵抗２．６×１０^-6Ωｃｍ）。ついでフォ
トレジスト法ではエッチングにより、幅５μｍ（導体ア
スペクト比２）、ピッチ１０μｍ、ターン数２００のス
パイラル状コイル（内径１ｍｍ、外径５ｍｍ）を作成し
た。コイル抵抗は５０Ω、インダクタンスは０．１４ｍ
Ｈであった。

【０１８５】実施例３の場合に比べコイル抵抗の低下に
より、許容電流が増し、高電力化が可能となる。

【０１８６】実施例７実施例３と同様の磁気素子を作製方法を変更したときの
実施例を示す。

【０１８７】Ｓｉ基板上に酸化処理によりＳｉＯ₂層
（厚さ１μｍ）を形成した後に、蒸着法により５μｍの
Ａｌ−Ｓｉ−Ｃｕ合金層を形成した。ついでＣＶＤ法に
よりＳｉＯ₂層（厚さ１μｍ）を形成した後、レジスト
パターンを形成し、マグネトロンＲＩＥ装置によりＡｌ
合金層を切り、幅２μｍ（導体アスペクト比２．５）、
ピッチ３μｍ、ターン数５００の正方形ミアンダー状コ
イル（内径１ｍｍ、外径４ｍｍ）を作成した。

【０１８８】ついでモノシラン（ＳｉＯ₄）と亜酸化窒
素（Ｎ₂Ｏ）とを原料としたプラズマＣＶＤ法により、
コイル上にＳｉＯ₂層を形成した。この原料を用いたプ
ラズマＣＶＤ法は供給律速となる１例であり、本実施例
の導体間隔が１μｍと狭く、かつ、導体アスペクト比が
２．５と大きいことから、コイルを構成する導体間は空
洞化することができた。なおインダクタンスは１．６ｍ
Ｈであった。

【０１８９】この様にコイル形成導体間を空洞化した場
合と、導体間にシリコンを充填した場合とでは、線間に
生じる容量が大きく異なるため、高周波特性が著しく異
なる。本実施例の場合は１０ＭＨｚまでインダクタンス
の低下は生じなかったが、線間にシリコンを充填した場
合は８００ｋＨｚ程度で急激なインダクタンスの低下が
見られた。

【０１９０】実施例８第２の手段において、図１３の方法によって、コイル導
体間を空洞にした実施例を示す。

【０１９１】Ｓｉ基板上に熱酸化によりＳｉＯ₂層（厚
さ１μｍ）を形成した後、スパッタリング法により１μ
ｍＡｌ層を形成した。ついでＳｉ基板を外気にさらすこ
とで表面を酸化した後、再度スパッタリング法によりＡ
ｌ層を形成する工程を繰り返し、１μｍのＡｌ層間に約
３０Åの酸化アルミニウム層が形成された５μｍの導体
層を形成した。次に、表面にプラズマＣＶＤ法により酸
化シリコン層を形成した後、ドライエッチング法により
正方形ミアンダー状コイルを作成した。コイル諸元は、
外径５ｍｍ、繰り返し数１０００、線幅２μｍ、導体線
間隔０．５μｍである。ついでプラズマＣＶＤ法により
酸化シリコン層を形成し、導体線間隔を空洞のまま封じ
込めた。

【０１９２】このＳｉ基板上でコイルの近傍に昇圧チョ
ッパータイプのＤＣ−ＤＣコンバータ回路（昇圧比１．
５Ｖ／３Ｖ、出力電流０．２ｍＡ）を作り込み、ワンチ
ップ型のＤＣ−ＤＣコンバータを形成した。サイズは、
厚さが０．５ｍｍで１０ｍｍ×５ｍｍであり、回路中の
スイッチング素子の駆動周波数は５ＭＨｚである。動作
試験の結果、十分に機能していることが確認された。な
お駆動周波数５００ｋＨｚではインピーダンス不足で十
分な動作が実現できなかった。

【０１９３】本実施例で得られたワンチップＤＣ−ＤＣ
コンバータを用いることにより、ポケットベル（登録商
標）などの従来カード化が困難であったものもカード化
することができる。図６６に前記１チップＤＣ−ＤＣコ
ンバータを用いたカードタイプのポケットベルの概略図
を示す。アンテナ部２１０、動作回路部２２０、圧電ブ
ザーなどの発音部２３０、それと上記１チップ型のＤＣ
−ＤＣコンバータ２４０とがカード基体２００上に配置
され、カバー部分（図示せず）で覆われ、全体としてカ
ード状のポケットベルが構成される。

【０１９４】実施例９第３の手段による実施例を示す。図２３の磁気素子を作
製し、その性能を確認した。

【０１９５】ポリイミドフィルム上に１００μｍの厚さ
の銅箔を接着した後、湿式化学エッチングによりスパイ
ラルコイル状にパターニングした平面コイルを７μｍ厚
のポリイミドフィルムを介して、５μｍ厚のＣｏ系アモ
ルファス合金箔で挟み込み平面インダクタを形成した。
この時、スパイラルコイルの外形寸法ａ0は１１ｍｍで
あった。Ｃｏ系アモルファス合金箔の透磁率は４５００
と見積られ、磁性体間ギャップ１１４μｍよりαの値は
約１ｍｍとなり、磁性体外系寸法ｗを１５ｍｍ（ａ0＋
４αとなる）とした。このようにして形成した平面イン
ダクタに０．１Ａの直流電流を流して、インダクタ近傍
の漏れ磁界を高感度ガウスメータで測定したところ、漏
れ磁界は検出限界以下であった。

【０１９６】上記の平面インダクタの漏れ磁界を比較す
るために、上記と同一の手法で形成した平面インダクタ
において、磁性体外形寸法ｗとして１２ｍｍを採用し
（ａ0＋αとなる）、上記と同様に０．１Ａの直流電流
を流してインダクタ近傍の漏れ磁界を測定したところ、
約３０ガウスの漏れ磁界が検出された。

【０１９７】実施例１０第３の手段による実施例を示す。実施例９の磁気素子に
おいて、第４の手段を付加したときの実施例である（図
２９参照）。

【０１９８】半導体基板上に、（１）ＲＦマグネトロン
スパッタ法により１μｍ厚Ｃｏ系アモルファス磁性薄膜
を形成した後、（２）ＲＦスパッタ法により１μｍ厚絶
縁膜（ＳｉＯ₂）を成膜した。（３）その上に、ＤＣマ
グネトロンスパッタ法によって、厚さ１０μｍのＡｌ−
Ｃｕ合金膜を形成した後、マグネトロン方式反応性イオ
ンエッチングにより、スパイラルコイル状にパターンニ
ングして平面コイルを形成した。（４）更に、スパイラ
ル平面コイルの上からバイアススパッタ法によって絶縁
膜（ＳｉＯ₂）を埋め込み、平坦化した。（５）その上
に、ＲＦマグネトロンスパッタ法により１μｍ厚Ｃｏ系
アモルファス磁性薄膜を形成して平面インダクタを構成
した。

【０１９９】この時、試料振動型磁力計にて、Ｃｏ系ア
モルファス磁性薄膜の透磁率を概略求めたところ、約１
０００であった。また、スパイラル平面コイルの外形寸
法ａ0は４．５ｍｍであり、磁性体間ギャップ１２μｍ
よりαは７７μｍと見積られ、磁性体外形寸法ｗとして
５ｍｍ（ａ0＋６．５α）を採用した。実施例１と同様
に、平面インダクタの近傍で漏れ磁束を計測してみた
が、検出限界以下であった。

【０２００】上記と同一の手法で半導体基板上に平面イ
ンダクタを構成したが、磁性体寸法ｗのみ４．６ｍｍ
（ａ0＋１．３α）に変更した。この平面インダクタ近
傍の漏れ磁界を実施例９と同様に高感度ガウスメータで
測定したところ、約５０ガウスの漏れ磁束が検出され
た。

【０２０１】実施例１１実施例９と同じ手法で、種々の磁性体外形寸法を持つ平
面インダクタを形成し、ＬＣＲメータによってインダク
タンスの値を測定してみたところ、磁性体外形１５ｍｍ
を有する平面インダクタは１２ｍｍものに比べ、約１．
３倍のインダクタンス値９０μＨが得られた。この、イ
ンダクタンス増大効果は実施例１０の手法で形成される
平面インダクタの場合においても、同様に認められた。

【０２０２】実施例１２実施例９で製作された平面インダクタを用いて、ハイブ
リッドタイプの降圧チョッパーＩＣを構成した。ＩＣに
は、パワーＭＯＳ−ＦＥＴによるスイッチ素子、整流ダ
イオード、低電圧制御部などが含まれる。このコンバー
タは１００ｋＨｚスイッチングで動作し、入力電圧１０
Ｖ、出力電圧５Ｖ、出力電力２Ｗのもので、出力制御チ
ョークコイルとして８０μＨ以上のインダクタンスが必
要であり、実施例９による平面インダクタはこの値を満
足する。実際にこのコンバータＩＣを動作させたとこ
ろ、平面インダクタはチョークコイルとして正常に動作
し、ＦＥＴのスイッチング波形のリンキングも少なく、
定格出力時（５Ｖ、０．４Ａ）の出力リップル電圧はピ
ーク値で１０ｍＶ程度で問題ないレベルであった。

【０２０３】実施例９の性能を比較するために製作され
た平面インダクタを実施例１２のハイブリッド型ＤＣ−
ＤＣコンバータＩＣに組み込んだところ、ＦＥＴのスイ
ッチング波形に大きなリンキングが見られ（平面インダ
クタの漏れ磁界の影響によるものと思われる）、また、
定格出力時（５Ｖ、０．４Ａ）の出力リップル電圧のピ
ーク値は０．１Ｖとなった（インダクタンス値がチョー
クコイルとして必要な８０μＨを満足せず、リップル抑
制が不十分であることによる）。

【０２０４】実施例１３第４の手段の実施例を示す。図３３に示す磁気素子を作
製し、その性能を確認した。

【０２０５】厚さ３０μｍのポリイミドフィルム上に厚
さ１００μｍの銅箔を接着した後、ウェットエッチング
により導体幅１００μｍ、導体間間隔１００μｍ、巻数
２０の角型スパイラル形状にパターニングして平面コイ
ルを形成した。この平面コイル上に厚さ１０μｍのポリ
イミドフィルムを重ねた。これらの両面を、一軸磁気異
方性を導入した厚さ１５μｍのＣｏ系アモルファス磁性
薄帯（１層目）で挟んだ。このＣｏ系アモルファス磁性
薄帯は、単ロール法を用いて溶湯急冷法により作製した
ものに、磁界中アニール法によって一軸磁気異方性を導
入したものである。この磁性薄帯については、異方性磁
界２Ｏｅ、困難軸透磁率５０００、飽和磁束密度１０ｋ
Ｇである。これらの両面を厚さ５μｍのポリイミドフィ
ルム、及び一軸磁気異方性を導入した厚さ１５μｍのＣ
ｏ系アモルファス磁性薄帯（２層目）で挟んで、平面イ
ンダクタを作製した。なお、１層目と２層目のＣｏ系ア
モルファス磁性薄帯は、一軸磁気異方性の方向が互いに
直交するように積層されている。この平面インダクタの
外形寸法１０ｍｍである。

【０２０６】得られた平面インダクタについてインダク
タンスの直流重畳特性を測定した。その結果、インダク
タンス値は４００ｍＡまで１２．５μＨでフラットに維
持され、５００ｍＡ以上で低下し始めた。

【０２０７】この平面インダクタを入力電圧１２Ｖ、出
力電圧５Ｖの降圧チョッパー型ＤＣ−ＤＣコンバータの
出力側チョークコイルとして用いた。このコンバータ
は、スイッチング周波数５００ｋＨｚで、負荷電流４０
０ｍＡまで出力することができ、最大出力電力２Ｗ、効
率８０％が得られた。

【０２０８】急冷後のＣｏ系アモルファス磁性薄帯（参
考例１３ａ）をそのまま用いるか、又はＣｏ系アモルフ
ァス磁性薄帯に無磁界アニールを施したもの（参考例１
３ｂ）を用いた以外は、上記と全く同様な方法により平
面インダクタを作製した。前者の透磁率は２０００、後
者の透磁率は１００００であり、いずれも明確な磁気異
方性は認められなかった。

【０２０９】これらの平面インダクタの直流重畳特性を
測定した。その結果、参考例１３ｂの高透磁率磁性薄帯
を用いた平面インダクタでは、上記と比較してインダク
タンスが高かったが、インダクタンス一定の直流電流の
範囲は２００ｍＡまでであり、直流電流が２５０ｍＡ以
上でインダクタンスが急激に低下した。一方、参考例１
３ａの低透磁率磁性薄帯を用いた平面インダクタでは、
上記と比較してインダクタンスが低く、しかも直流電流
が小さい範囲から徐々にインダクタンスが低下した。こ
れらの２つの平面インダクタは、上記と比較して周波数
特性も劣っていた。特に、１００ｋＨｚ以上の高周波側
で損失が急激に大きくなり、１ＭＨｚでのＱ値は実施例
９の場合の１／２以下に低下した。

【０２１０】これらの平面インダクタを、上記と同一の
ＤＣ−ＤＣコンバータの出力側チョークコイルとして用
いたが、上記と比較して直流重畳特性が劣っているた
め、最大負荷電流は２００ｍＡ程度に制限された。この
ため、最大出力電力は上記に比べて半減し、効率も７０
％程度であった。

【０２１１】実施例１４実施例１３における巻数２０のスパイラル平面コイルを
１次側とし、この１次側スパイラル平面コイル上に絶縁
体層を介して巻数１０の２次側スパイラル平面コイルを
形成した以外は、実施例１３と同様な方法により平面ト
ランスを作製した。１次側インダクタンスの直流重畳特
性は、実施例１３の平面インダクタとほぼ同等であっ
た。

【０２１２】この平面トランスを入力電圧１２Ｖ、出力
電圧５Ｖのフォワード型ＤＣ−ＤＣコンバータのトラン
スに適用し、実施例１３の平面インダクタを出力側チョ
ークコイルに用いた。このコンバータは、スイッチング
周波数５００ｋＨｚで、実施例１３で適用したＤＣ−Ｄ
Ｃコンバータと同等の定格出力を得ることができた。こ
の結果、絶縁型ＤＣ−ＤＣコンバータの小形化が実現で
きた。

【０２１３】磁性体として参考例１３ａ又は参考例１３
ｂの磁性体を用いた以外は、上記と全く同一構造の平面
トランスを作製した。１次側インダクタンスの直流重畳
特性は、参考例１３ａ、ｂの平面インダクタとほぼ同等
であった。

【０２１４】この平面トランスを上記と同一のフォワー
ド型ＤＣ−ＤＣコンバータのトランスに適用した。しか
し、トランスの磁気飽和のために、正常な電力変換がな
されず、コンバータとしての動作が確認できなかった。

【０２１５】実施例１５第４の手段において、図３５の磁気素子を作製したとき
の実施例を示す。

【０２１６】シリコン基板の表面を熱酸化して膜厚１μ
ｍのＳｉＯ₂膜を形成した。次に、ＲＦマグネトロンス
パッタ装置を用い、１００Ｏｅの磁界中で、ＳｉＯ₂膜
上に膜厚１μｍのＣｏＺｒＮｂアモルファス磁性薄膜を
成膜し、約５Ｏｅの異方性磁界を有する一軸磁気異方性
を導入した。この磁性薄膜上に、プラズマＣＶＤ法又は
ＲＦスパッタ法により膜厚５００ｎｍのＳｉＯ₂膜を堆
積した。同様にして、磁性薄膜の形成及びＳｉＯ₂膜の
形成を繰り返して、合計４周期の磁性体層／絶縁体層の
多層膜を形成した。なお、最上部のＳｉＯ₂膜の膜厚は
１μｍとした。この際、隣り合う磁性体層どうしで、一
軸磁気異方性の方向が互いに直交するように、成膜時に
磁界の方向を変化させた。

【０２１７】次に、ＤＣマグネトロンスパッタ装置又は
高真空蒸着装置を用いて、ＳｉＯ₂膜上に膜厚１０μｍ
のＡｌ−０．５％Ｃｕ層を形成した。このＡｌ−０．５
％Ｃｕ層上に、膜厚１．５μｍのＳｉＯ₂膜を堆積し
た。このＳｉＯ₂膜上にポジティブタイプのフォトレジ
ストをスピンコートし、フォトリソグラフィーによりス
パイラルコイル状にパターニングした。レジストのコイ
ルパターンをマスクとして、ＣＦ₄ガスを用いた反応性
イオンエッチングによりＳｉＯ₂膜をエッチングし、更
にＣｌ₂ガス及びＢＣｌ₃ガスを用いた反応性イオンエッ
チングによりＡｌ−０．５％Ｃｕ層をエッチングして導
体幅１００μｍ、導体間間隔５μｍ、巻数２０のスパイ
ラル平面コイルを形成した。コイル導体間の溝部を埋め
込むために、ポリイミドの前駆体であるポリアミック酸
溶液を１５μｍの厚さにスピンコートし、３５０℃で熱
硬化してポリイミド化した。ＣＦ₄ガス及びＯ₂ガスを用
いた反応性イオンエッチングによりコイル導体の上面か
ら１μｍの厚さになるまでポリイミド膜表面をエッチバ
ックした。

【０２１８】比較例として、上記と同様にして、磁性薄
膜の形成及びＳｉＯ₂膜の形成を繰り返して、合計４周
期の磁性体層／絶縁体層の多層膜を形成した。この際に
も、隣り合う磁性体層どうしで、一軸磁気異方性の方向
が互いに直交するように、成膜時に磁界の方向を変化さ
せた。

【０２１９】これらの工程の間に、下部の磁性体層は昇
温及び降温過程を経るが、磁性体の耐熱性は良好であ
り、磁性膜形成直後と素子形成後で磁気特性はほとんど
変わらず、磁気特性に対する熱の影響は極めて軽微であ
った。

【０２２０】得られた薄膜型インダクタの電気的特性を
評価したところ、インダクタンスＬ＝２μＨ、品質係数
Ｑ＝１５（５ＭＨｚ）であった。また、その直流重畳特
性を測定したところ、インダクタンスは直流重畳電流が
１５０ｍＡまでフラットであり、２００ｍＡ以上で低下
した。

【０２２１】この薄膜型インダクタを、入力電圧１２
Ｖ、出力電圧５Ｖの降圧チョッパー型ＤＣ−ＤＣコンバ
ータの出力側チョークコイルとして用いた。このコンバ
ータはスイッチング周波数４ＭＨｚで負荷電流１５０ｍ
Ａまで出力することができ、最大出力電力０．７５Ｗ、
効率７０％が得られた。

【０２２２】なお、コイル導体の溝部を埋め込むための
絶縁体層として、前述したポリイミドを用いる代わり
に、ＣＶＤ法又はバイアススパッタ法によるＳｉＯ₂膜
を用いても、ほぼ同様な電気的特性が得られた。

【０２２３】無磁界中でＣｏＺｒＮｂアモルファス磁性
薄膜を成膜した以外は、上記と同様な方法で薄膜型イン
ダクタを作製した。磁性膜の透磁率は１００００であ
り、明確な磁気異方性が認められなかった。

【０２２４】この薄膜型インダクタは、上記のものと比
較して、インダクタンス値は５倍程度の大きさであった
が、インダクタンス一定の直流電流の範囲は１０ｍＡ程
度と極めて狭く、２０ｍＡ以上の直流電流を重畳すると
インダクタンス値が急激に低下した。

【０２２５】この薄膜型インダクタを上記と同一のＤＣ
−ＤＣコンバータの出力側チョークコイルに適用した
が、上記と比較して直流重畳特性が劣っているため、最
大負荷電流は１０ｍＡ程度に制限された。このため、最
大出力電力は上記に比べて１／１０以下に低下した。

【０２２６】実施例１６実施例１５における巻数２０のスパイラル平面コイルを
１次側とし、この１次側スパイラル平面コイル上に膜厚
２μｍのポリイミド層を介して巻数１０の２次側スパイ
ラル平面コイルを形成した以外は、実施例１５と同様な
方法により平面トランスを作製した。１次側インダクタ
ンスの直流重畳特性は、実施例１５の平面インダクタと
ほぼ同等であった。

【０２２７】この平面トランスを入力電圧１２Ｖ、出力
電圧５Ｖのフライバック型ＤＣ−ＤＣコンバータのトラ
ンスに適用し、実施例１５の薄膜型インダクタを出力側
チョークコイルに用いた。このコンバータは、実施例１
５で適用したＤＣ−ＤＣコンバータと同等の定格出力を
得ることができた。磁気部品を全て薄膜化したことによ
り、絶縁型ＤＣ−ＤＣコンバータの大幅な小形軽量化が
実現できた。

【０２２８】実施例１５の比較例と同様に無磁界中でＣ
ｏＺｒＮｂアモルファス磁性薄膜を成膜した以外は、実
施例１６と同様な方法で薄膜型トランスを作製した。１
次側インダクタンスの直流重畳特性は、実施例１５の比
較例の薄膜型トランスとほぼ同等であった。

【０２２９】この薄膜型トランスを上記と同一のＤＣ−
ＤＣコンバータのトランスに適用したが、トランスの飽
和のためにスイッチング用パワーＭＯＳＦＥＴに過大な
ピーク電流が流れ、素子が破壊した。

【０２３０】実施例１７第４の手段において、図３６の磁気素子を作製したとき
の実施例を示す。

【０２３１】厚さ３０μｍのポリイミドフィルム上に厚
さ１００μｍの銅箔を接着した後、ウェットエッチング
により導体幅１００μｍ、導体間隔１００μｍ、巻数２
０の角型スパイラル状にパターニングして平面コイルを
形成した。この平面コイル上に１０μｍ厚のポリイミド
フィルムを積層した。

【０２３２】次に、単ロール法を用いた溶湯急冷法で作
製された１５μｍ厚のＣｏ系アモルファス磁性合金薄帯
を底辺１２ｍｍ、高さ６ｍｍの二等辺三角形状に切断し
た薄帯を４個用意した。これら４個の三角形状アモルフ
ァス薄帯を三角形の底辺に平行な２００Ｏｅの磁界中で
熱処理して、底辺に平行に磁化容易軸を持つ一軸磁気異
方性を付与した。これらのアモルファス薄帯について
は、異方性磁界２Ｏｅ、困難軸保磁力０．０１Ｏｅ、困
難軸透磁率５０００、飽和磁束密度１０ｋＧであった。
平面コイルの両面を、ポリイミドフィルムを介して、磁
化容易軸がスパイラルコイルのコイル導体に平行になる
ように４個の三角形状アモルファス薄帯を頂点が一致す
るように配置して構成される角型の磁性体層で挟み込ん
で、平面インダクタを形成した。この平面インダクタの
外形寸法は１２ｍｍである。

【０２３３】この平面インダクタのインダクタンスの直
流重畳特性を測定したところ、インダクタンス値は直流
電流２００ｍＡまで１２．５μＨでフラットに維持さ
れ、２５０ｍＡ以上で低下し始めた。

【０２３４】この平面インダクタを入力電圧１２Ｖ、出
力電圧５Ｖの降圧チョッパー型ＤＣ−ＤＣコンバータの
出力側チョークコイルに適用した。このコンバータは、
スイッチング周波数５００ｋＨｚで、負荷電流２００ｍ
Ａまで出力することができ、最大出力電力１Ｗ、効率８
０％が得られた。

【０２３５】急冷後のＣｏ系アモルファス磁性薄帯（参
考例１７ａ）をそのまま用いるか、又はＣｏ系アモルフ
ァス磁性薄帯に無磁界アニールを施したもの（参考例１
７ｂ）を用いた以外は、上記と全く同様な方法により平
面インダクタを作製した。前者の透磁率は２０００、後
者の透磁率は１００００であり、いずれも明確な磁気異
方性は認められなかった。これらの平面インダクタの直
流重畳特性を測定した。その結果、参考例１７ｂの高透
磁率磁性薄帯を用いた平面インダクタでは、上記と比較
してインダクタンスが高かったが、インダクタンス一定
の直流電流の範囲は１００ｍＡまでであり、直流電流が
１２０ｍＡ以上でインダクタンスが急激に低下した。一
方、参考例１７ａの低透磁率磁性薄帯を用いた平面イン
ダクタでは、上記と比較してインダクタンスが低く、し
かも直流電流が小さい範囲から徐々にインダクタンスが
低下した。これらの２つの平面インダクタは、上記と比
較して周波数特性も劣っていた。特に、１００ｋＨｚ以
上の高周波側で損失が急激に大きくなり、１ＭＨｚでの
Ｑ値は実施例１３の場合の１／２以下に低下した。

【０２３６】これらの平面インダクタを、上記と同一の
ＤＣ−ＤＣコンバータの出力側チョークコイルとして用
いたが、上記と比較して直流重畳特性が劣っているた
め、最大負荷電流は１００ｍＡ程度に制限された。この
ため、最大出力電力は上記に比べて半減し、効率も７０
％程度であった。

【０２３７】実施例１８実施例１３における巻数２０のスパイラル平面コイルを
１次側とし、この１次側スパイラル平面コイル上に絶縁
体層を介して巻数１０の２次側スパイラル平面コイルを
形成した以外は、実施例１７と同様な方法により平面ト
ランスを作製した。１次側インダクタンスの直流重畳特
性は、実施例５の平面インダクタとほぼ同等であった。

【０２３８】この平面トランスを入力電圧１２Ｖ、出力
電圧５Ｖのフォワード型ＤＣ−ＤＣコンバータのトラン
スに適用し、実施例５の平面インダクタを出力側チョー
クコイルに用いた。このコンバータは、スイッチング周
波数５００ｋＨｚで、実施例１７で適用したＤＣ−ＤＣ
コンバータと同等の定格出力を得ることができた。この
結果、絶縁型ＤＣ−ＤＣコンバータの小形化が実現でき
た。

【０２３９】磁性体として参考例１７ａ又は参考例１７
ｂの磁性体を用いた以外は、実施例１７と全く同一構造
の平面トランスを作製した。１次側インダクタンスの直
流重畳特性は、実施例１７の平面インダクタとほぼ同等
であった。（実施例１８’）この平面トランスを実施例
１８と同一のフォワード型ＤＣ−ＤＣコンバータのトラ
ンスに適用した。しかし、トランスの磁気飽和のため
に、正常な電力変換がなされず、コンバータとしての動
作が確認できなかった。

【０２４０】実施例１９第４の手段において、図３６の磁気素子を作製したとき
の実施例を示す。

【０２４１】シリコン基板の表面を熱酸化して膜厚１μ
ｍのＳｉＯ₂膜を形成した。このＳｉＯ₂膜上にネガティ
ブタイプのフォトレジストをスピンコートした後、フォ
トリソグラフィーによって、底辺５ｍｍ、高さ２．５ｍ
ｍの２つの二等辺三角形の頂点が接したパターンのＳｉ
Ｏ₂膜が露出するようにレジストパターンを形成した。
ＲＦマグネトロンスパッタ装置を用い、露出したＳｉＯ
₂膜の底辺に平行な１００Ｏｅの磁界中で、膜厚１μｍ
のＣｏＺｒＮｂアモルファス磁性薄膜を成膜して、約５
Ｏｅの異方性磁界を有する一軸磁気異方性を導入した。
レジストパターンを溶剤で除去し、レジスト上の磁性薄
膜をリフトオフした。

【０２４２】再びフォトレジストをスピンコートし、フ
ォトリソグラフィーによって、成膜ずみの磁性薄膜パタ
ーンに直交する底辺５ｍｍ、高さ２．５ｍｍの２つの二
等辺三角形の頂点が接したパターンのＳｉＯ₂膜が露出
するようにレジストパターンを形成した。このとき成膜
ずみの磁性薄膜パターンはレジストパターンによって覆
われている。ＲＦマグネトロンスパッタ装置を用い、露
出したＳｉＯ₂膜の底辺に平行な１００Ｏｅの磁界中
で、膜厚１μｍのＣｏＺｒＮｂアモルファス磁性薄膜を
成膜して、約５Ｏｅの異方性磁界を有する一軸磁気異方
性を導入した。レジストパターンを溶剤で除去し、レジ
スト上の磁性薄膜をリフトオフした。

【０２４３】このようにして形成された磁性薄膜は、５
ｍｍ角の正方形パターンを有し、磁化容易軸はそれぞれ
の辺に平行になっている。

【０２４４】この磁性薄膜の上に、プラズマＣＶＤ又は
ＲＦスパッタ法によって膜厚１μｍのＳｉＯ₂膜を堆積
し、ＤＣマグネトロンスパッタ又は高真空蒸着装置を用
いて膜厚１０μｍのＡｌ−０．５％Ｃｕ層を形成し、更
に膜厚１．５μｍのＳｉＯ₂膜を形成した。このＳｉＯ₂
膜上に、ポジティブタイプのフォトレジストをスピンコ
ートし、フォトリソグラフィーにより角型スパイラルコ
イル状にパターニングした。このとき、角型スパイラル
コイルの各辺と下部の磁性薄膜の各辺とを一致させた。
角型スパイラルコイル状のレジストパターンをマスクと
してＣＦ₄ガスを用いた反応性イオンエッチングにより
ＳｉＯ₂膜をパターニングし、更にＳｉＯ₂膜のパターン
をマスクとしてＣｌ₂及びＢＣｌ₃ガスを用いた反応性イ
オンエッチングによりＡｌ−０．５％Ｃｕ層をパターニ
ングして、導体幅１００μｍ、導体間間隔５μｍ、巻数
２０のスパイラル平面コイルを形成した。コイル導体間
の溝部を埋め込むために、ポリイミドの前駆体であるポ
リアミック酸溶液を１５μｍの厚さにスピンコートし、
３５０℃で熱硬化してポリイミド化した。ＣＦ ₄ガス及
びＯ₂ガスを用いた反応性イオンエッチングによりコイ
ル導体の上面から１μｍの厚さになるまでポリイミド膜
表面をエッチバックした。

【０２４５】次いで、前述した下部磁性体層の形成と同
じ方法で、上部にも一軸磁気異方性を導入したＣｏＺｒ
Ｎｂアモルファス磁性薄膜を形成して薄膜型インダクタ
を製造した。これらの工程の間に、下部の磁性体層は昇
温及び降温過程を経るが、磁性体の耐熱性は良好であ
り、磁性膜形成直後と素子形成後で磁気特性はほとんど
変わらず、磁気特性に対する熱の影響は極めて軽微であ
った。

【０２４６】この薄膜型インダクタの電気的特性を評価
したところ、インダクタンスＬ＝２μＨ、品質係数Ｑ＝
１５（５ＭＨｚ）であった。また、直流重畳特性を測定
したところ、インダクタンスは直流電流８０ｍＡまでフ
ラットで、１００ｍＡ以上で低下した。

【０２４７】なお、コイル導体の溝部を埋め込むための
絶縁体として、前述したポリイミドを用いる代わりに、
ＣＶＤ法又はバイアススパッタ法によるＳｉＯ₂膜を用
いても、ほぼ同様な電気的特性が得られた。

【０２４８】この薄膜型インダクタを、入力電圧１２
Ｖ、出力電圧５Ｖの降圧チョッパー型ＤＣ−ＤＣコンバ
ータの出力側チョークコイルとして用いた。このコンバ
ータはスイッチング周波数４ＭＨｚで、負荷電流８０ｍ
Ａまで出力することができ、最大出力電力０．４Ｗ、効
率７０％が得られた。

【０２４９】無磁界中でＣｏＺｒＮｂアモルファス磁性
薄膜を成膜した以外は、実施例１５と同様な方法で薄膜
型インダクタを作製した。磁性膜の透磁率は１００００
であり、明確な磁気異方性が認められなかった。

【０２５０】この薄膜型インダクタは、上記のものと比
較して、インダクタンス値は５倍程度の大きさであった
が、インダクタンス一定の直流電流の範囲は８ｍＡ程度
と極めて狭く、１０ｍＡ以上の直流電流を重畳するとイ
ンダクタンス値が急激に低下した。

【０２５１】この薄膜型インダクタを上記と同一のＤＣ
−ＤＣコンバータの出力側チョークコイルに適用した
が、上記と比較して直流重畳特性が劣っているため、最
大負荷電流は８ｍＡ程度に制限された。このため、最大
出力電力は上記に比べて１／１０以下に低下した。

【０２５２】実施例２０実施例１９における巻数２０のスパイラル平面コイルを
１次側とし、この１次側スパイラル平面コイル上に膜厚
２μｍのポリイミド層を介して巻数１０の２次側スパイ
ラル平面コイルを形成した以外は、実施例１９と同様な
方法により薄膜型平面トランスを作製した。１次側イン
ダクタンスの直流重畳特性は、実施例１９の平面インダ
クタとほぼ同等であった。

【０２５３】この平面トランスを入力電圧１２Ｖ、出力
電圧５Ｖのフライバック型ＤＣ−ＤＣコンバータのトラ
ンスに適用し、実施例１９の薄膜型インダクタを出力側
チョークコイルに用いた。このコンバータは、実施例１
９で適用したＤＣ−ＤＣコンバータと同等の定格出力を
得ることができた。磁気部品を全て薄膜化したことによ
り、絶縁型ＤＣ−ＤＣコンバータの大幅な小形軽量化が
実現できた。

【０２５４】実施例１９の比較例と同様に無磁界中でＣ
ｏＺｒＮｂアモルファス磁性薄膜を成膜した以外は、上
記と同様な方法で薄膜型トランスを作製した。１次側イ
ンダクタンスの直流重畳特性は、実施例１９の薄膜型ト
ランスとほぼ同等であった。

【０２５５】この薄膜型トランスを上記と同一のＤＣ−
ＤＣコンバータのトランスに適用したが、トランスの飽
和のためにスイッチング用パワーＭＯＳＦＥＴに過大な
ピーク電流が流れ、素子が破壊した。

【０２５６】実施例２１第４の手段において、図３８に磁気素子を作製したとき
の実施例を示す。

【０２５７】Ｓｉ基板の表面を熱酸化して膜厚１μｍの
ＳｉＯ₂膜を形成した。ＳｉＯ₂膜上にポジティブタイプ
のフォトレジストをスピンコートして、フォトリソグラ
フィーにより同心コイル状にパターニングした。このレ
ジストパターンをマスクとして、ＣＦ₄ガスを用いた反
応性イオンエッチングにより、凸部幅δ＝２μｍ、凹部
幅Ｌ＝４μｍ、凹凸の段差Ｗ＝０．５μｍのＳｉＯ₂膜
パターンを形成した。レジストを除去した後、ＲＦマグ
ネトロンスパッタリング装置により、膜厚２μｍのＣｏ
ＺｒＮｂアモルファス磁性薄膜を形成した。なお、成膜
時には磁場を印加せず、基板を回転させることにより形
状異方性以外の異方性が導入されるのを防止した。な
お、同一のスパッタリング条件で、平滑な熱酸化ＳｉＯ
₂上にＣｏＺｒＮｂアモルファス磁性薄膜を成膜したと
ころ、回転中心付近では磁気異方性がほとんど認められ
ない。この素子を作製する際にも、回転中心付近に磁性
薄膜を成膜している。この磁性薄膜が片面に凹凸を有す
る下面の磁性体層として用いられる。

【０２５８】ＣｏＺｒＮｂアモルファス磁性薄膜上に、
プラズマＣＶＤ法又はＲＦスパッタ法により膜厚５００
ｎｍのＳｉＯ₂膜を堆積し、ＤＣマグネトロンスパッタ
装置又は高真空蒸着装置を用いて膜厚１０μｍのＡｌ−
０．５％Ｃｕ層を形成し、更に膜厚１．５μｍのＳｉＯ
₂膜を形成した。ＳｉＯ₂膜上にポジティブタイプのフォ
トレジストをスピンコートして、フォトリソグラフィー
によりスパイラルコイル状にパターニングした。このレ
ジストパターンをマスクとしてＣＦ₄ガスを用いた反応
性イオンエッチングによりＳｉＯ₂膜をエッチングし、
更にＳｉＯ₂膜パターンをマスクとしてＣｌ₂ガス及びＢ
Ｃｌ₃ガスを用いた反応性イオンエッチングによりＡｌ
−０．５％Ｃｕ層をエッチングして、導体幅１００μ
ｍ、導体間間隔５μｍ、巻数２０のスパイラル平面コイ
ルを形成した。コイル導体間の溝部を埋め込むために、
ポリイミドの前駆体であるポリアミック酸溶液を１５μ
ｍの厚さにスピンコートし、３５０℃で熱硬化してポリ
イミド化した。ＣＦ₄ガス及びＯ₂ガスを用いた反応性イ
オンエッチングによりコイル導体の上面から１μｍの厚
さになるまでポリイミド膜表面をエッチバックした。

【０２５９】ポリイミド膜上に、ＲＦマグネトロンスパ
ッタリング装置により、膜厚２．５μｍのＣｏＺｒＮｂ
アモルファス磁性薄膜を形成した。このＣｏＺｒＮｂア
モルファス磁性薄膜上に、ポジティブタイプのフォトレ
ジストをスピンコートして、フォトリソグラフィーによ
り同心コイル状にパターニングした。このレジストパタ
ーンをマスクとして、Ｃｌ₂ガス及びＢＣｌ₃ガスを用い
た反応性イオンエッチングによりＣｏＺｒＮｂアモルフ
ァス磁性薄膜をパターニングし、凸部幅δ＝２μｍ、凹
部幅Ｌ＝４μｍ、凹凸の段差Ｗ＝０．５μｍのパターン
を形成した。この磁性薄膜が上部の磁性体層として用い
られる。

【０２６０】これらの工程の間に、下部の磁性体層は昇
温及び降温過程を経るが、磁性体の耐熱性は良好であ
り、磁性膜形成直後と素子形成後で磁気特性はほとんど
変わらず、磁気特性に対する熱の影響は極めて軽微であ
った。

【０２６１】以上のようにして形成された上部及び下部
のＣｏＺｒＮｂアモルファス磁性薄膜の表面又は界面に
設けられた帯状の凹凸は、前述した［数５］の不等式を
満たしている。

【０２６２】この薄膜型インダクタの電気的特性を評価
したところ、インダクタンスＬ＝０．８μＨ、品質係数
Ｑ＝７（５ＭＨｚ）であった。また、直流重畳特性を測
定したところ、インダクタンスは直流電流３００ｍＡま
でフラットで、３５０ｍＡ以上で低下した。

【０２６３】なお、下部磁性体層の下地のＳｉＯ₂膜及
び上部磁性体層のパターニングは、フォトリソグラフィ
ーに限らず、微細な切削による機械的加工で行ってもよ
い。本実施例では磁性体層の片面にのみ凹凸を形成して
いるが、両面に凹凸を形成してもよい。

【０２６４】また、磁性体層としてソフトフェライトの
ように絶縁性の磁性体を用いた場合には、平面コイルに
直接磁性体層を積層することができるので、溝部を有す
るコイル導体自体を磁性体層に凹凸を与えるための下地
として利用することもできる。

【０２６５】更に、コイル導体の溝部を埋め込むための
絶縁体として、前述したポリイミドを用いる代わりに、
ＣＶＤ法又はバイアススパッタ法によるＳｉＯ₂膜を用
いても、ほぼ同様な電気的特性が得られた。

【０２６６】下部のＳｉＯ₂膜のパターニング及び上部
のＣｏＺｒＮｂ層のパターニングを行わず、上下の磁性
体層を平滑なまま用いた以外は実施例２１と同様な方法
により薄膜型インダクタを作製した（実施例２１ａ）。

【０２６７】下部のＳｉＯ₂膜を凸部幅δ＝２μｍ、凹
部幅Ｌ＝２０μｍ、凹凸の段差Ｗ＝１μｍにパターニン
グし、上部のＣｏＺｒＮｂ層を凸部幅Ｌ＝２０μｍ、凹
部幅δ＝２μｍ、凹凸の段差Ｗ＝１μｍにパターニング
した以外は実施例２１と同様な方法により薄膜型インダ
クタを作製した（実施例２１ｂ）。この場合、磁性体層
の帯状の凹凸は前述した［数５］の不等式を満足しな
い。

【０２６８】実施例２１ａ及び実施例２１ｂの薄膜型イ
ンダクタの特性を評価したところ、インダクタンス値は
実施例２１の薄膜型インダクタと比較して８倍程度の大
きさであったが、２０ｍＡ以上の直流電流を重畳すると
インダクタンス値は急激に低下した。

【０２６９】実施例２２第４の手段において、図４３の磁気素子を作製した実施
例を示す。

【０２７０】厚さ３０μｍのポリイミドフィルム上に厚
さ１００μｍの銅箔を接着した後、ウェットエッチング
によって導体幅１００μｍ、導体間隔１００μｍの長方
形スパイラル状にパターンニングして平面コイルを形成
した。更に、困難軸透磁率５０００、飽和磁束密度１０
ｋＧを有する１５μｍの一軸異方性Ｃｏ系アモルファス
磁性箔を二層を用い、１０μｍポリイミドフィルムを介
して上下より平面コイルを挟み込んで平面インダクタを
形成した。ここで用いているＣｏ系アモルファス磁性箔
は、単ロールを用いた溶湯急冷法で作製したものであ
り、磁界中アニール法によって一軸磁気異方性を付与し
てあり、異方性磁界は２０ｅであった。本平面インダク
タの一軸異方性アモルファス合金箔の一層目と二層目は
５μｍ厚ポリイミドフィルムを層間絶縁に用いて積層し
てある。また、このインダクタの外形寸法は５×２０ｍ
ｍ、平面コイルのスパイラル巻数は２０である。

【０２７１】このようにして、製作したところ、インダ
クタンス値（１２．５μＨ）は直流電流４００ｍＡまで
フラットで、５００ｍＡ以上で低下し始めた。

【０２７２】実施例２３実施例２２と全く同一の方法で平面トランスを作製し
た。１次側スパイラルコイルの巻数は２０、２次側スパ
イラルコイルの巻数は１０である。本平面トランスは、
実施例２２の平面インダクタと２次スパイラルコイル以
外は全く同一の構造を有する。１次側インダクタンスの
直流重畳特性は、実施例２２の平面インダクタとほぼ同
等であった。

【０２７３】実施例２４第４の手段において、図３５Ｂに示す磁気素子を作製し
た実施例を示す。

【０２７４】表面熱酸化したシリコン基板上に（熱酸化
ＳｉＯ₂膜の膜厚は１μｍ）ＲＦマグネトロンスパッタ
装置によって１μｍ膜厚のＣｏＺｒＮｂアモルファス磁
性薄膜を１０００ｅの磁界中で成膜して約５０ｅの異方
性磁界を有する一軸磁気異方性を付与した。その上に、
プラズマＣＶＤあるいはＲＦスパッタ法によって厚さ５
０００ÅのＳｉＯ₂膜を堆積した、これらの方法を用い
て、ＣｏＺｒＮｂ磁性膜の容易軸が各層毎に一致するよ
うに、５０００ÅのＳｉＯ₂膜を層間絶縁に用いて、合
計４周期の磁性体層／絶縁体層の多層膜を形成した後、
ＤＣマグネトロンスパッタあるいは高真空蒸着装置を用
いてＡｌ−０．５％Ｃｕ層を１０μｍの厚さで形成し
た。このＡｌ−０．５％Ｃｕ膜上に１．５μｍ厚のＳｉ
Ｏ₂を形成し、更にポジティブタイプのフォトレジスタ
をスピンコートし、フォトリソグラフィーによって長方
形スパイラルコイルの長軸に磁性体の容易軸と一致する
ようにパターンニングした。レジストのコイルパターン
をマスクにしてＣＦ₄ガスを用いた反応性イオンエッチ
ングによってＳｉＯ₂をパターンニングし、更にＳｉＯ₂
のコイルパターンをマスクにしてＣｌ₂、ＢＣｌ₂ガスを
用いた反応性イオンエッチングによってＡｌ−０．５％
Ｃｕをコイルパターンニングした。コイルパターンは、
幅１００μｍ、導体間隔５μｍ、２つの長方形スパイラ
ルコイルを短軸方向に並べて直列接続し、スパイラル巻
数２０である。Ａｌ−０．５％Ｃｕエッチングの後の１
０μｍ段差を平坦にするために、ポリイミドの前駆体で
あるポリアミック酸溶液を１５μｍ厚さにスピンコート
し、３５０℃の温度で熱硬化してポリイミデ化した。更
に、ＣＦ₄ガスとＯ₂ガスによる反応性イオンエッチング
によってＡｌ−０．５％Ｃｕ導体上面から１μｍの厚さ
になるまでポリイミド膜表面をエッチバックした。最後
に、上部磁性体の磁化容易軸が下部磁性体のそれと一致
するように、４層多層磁性膜を形成した。なお、下部磁
性体は、デバイス作製中に種々の昇温、降温プロセスを
経るが、磁気特性に対するこのような熱の影響はきわめ
て軽微であり、磁性体の耐熱性は良好で、磁性膜形成後
とデバイス形成後の磁気特性は殆ど同一であった。この
ようにして形成した薄膜型のインダクタの電気的特性を
評価したところ、インダクタンスＬ＝２μＨ、品質係数
Ｑ＝１５（５ＭＨｚ）であった。また、直流重畳特性を
測定したところ、インダクタンスは直流電流１５０ｍＡ
までフラットで２００ｍＡ以上で低下した。

【０２７５】また、コイル平坦化絶縁膜としては、ポリ
イミドを用いた場合と有機シランを用いたＣＶＤ法やバ
イアススパッタ法によるＳｉＯ₂膜を用いた場合で、ほ
ぼ同様の電気的特性が得られた。

【０２７６】実施例２５実施例２４と同様の方法で薄膜型のトランスを作製し
た。１次側スパイラルコイルの巻数は２０、２次側スパ
イラルコイルの巻数は１０である。１次と２次のスパイ
ラルコイルは２μｍポリイミド層で絶縁した。本薄膜型
トランスは、実施例２４の薄膜型インダクタと２次スパ
イラルコイル以外は全く同一の構造を有する。１次側イ
ンダクタンスの直流重畳特性は、実施例２４の薄膜型イ
ンダクタとほぼ同等であった。

【０２７７】実施例２６実施例２２で作製した平面型インダクタを入力電圧１２
Ｖ、出力電圧５Ｖの降圧チョッパー型ＤＣ−ＤＣコンバ
ータの出力側チョークコイルに適用した。このコンバー
タは、スイッチング周波数５００ｋＨｚで、負荷電流４
００ｍＡまで出力することができ、最大出力電流２Ｗ、
効率８０％が得られた。

【０２７８】実施例２７実施例２３で作製した平面トランスを入力電圧１２Ｖ、
出力電圧５Ｖのフォワード型ＤＣ−ＤＣコンバータのト
ランスに適用し、出力側チョークコイルには実施例２２
で作製した平面インダクタを用いた。スイッチング周波
数５００ｋＨｚ、定格出力は実施例２６のＤＣ−ＤＣコ
ンバータと同等であり、絶縁型ＤＣ−ＤＣコンバータの
小型化が実現できた。

【０２７９】実施例２８実施例２４で作製した薄膜型インダクタを入力電圧１２
Ｖ、出力電圧５Ｖの降圧チョッパー型のＤＣ−ＤＣコン
バータの出力チョークコイルに適用した。このコンバー
タは、スイッチング周波数４ＭＨｚであり、負荷電流１
５０ｍＡまで出力することができ、最大出力電流０．７
５Ｗ、効率７０％が得られた。

【０２８０】実施例２９実施例２５で作製した薄膜型トランスを入力電圧１２
Ｖ、出力電圧５Ｖのフライバック型ＤＣ−ＤＣコンバー
タのトランスに適用し、出力チョークコイルには実施例
２４の薄膜型インダクタを使用した。定格出力は実施例
２８のＤＣ−ＤＣコンバータとほぼ同等であるが、磁気
部品をすべて薄膜化したことにより、絶縁型ＤＣ−ＤＣ
コンバータの大幅な小型軽量化が図られた。

【０２８１】実施例３０第５の手段の実施例を示す。

【０２８２】１０μｍ厚のポリイミドフィルム上に１０
０μｍ厚の銅箔を接着した後、塩化第二鉄を用いた湿式
化学エッチングにより、図４９に示すような形状で、１
０個の１ターン平面コイルを形成し、２０個の外部端子
用パッド部を設けた。コイル導体の幅は３００μｍ、コ
イル導体間間隔は１００μｍとした。最も外側の１ター
ン平面コイルの外形寸法は９ｍｍ、最も内側の１ターン
平面コイルの外形寸法は１．８ｍｍである。この平面コ
イルの上に、１０μｍ厚のポリイミドフィルムを接着し
た。これを一辺１０ｍｍ、厚さ１０μｍの零磁歪Ｃｏ系
アモルファス合金箔で挟み込んで、平面磁気素子を作製
した。

【０２８３】（ａ）作製された平面磁気素子を用い、図
５２の接続方法で平面コイルの外部接続端子を接続する
ことにより、スパイラルコイル型に類似した平面インダ
クタを構成した。この平面インダクタをＬＣＲメータで
測定したところ、５００ｋＨｚでのインダクタンスの値
は約２０μＨ、Ｑ値は約１０であった。

【０２８４】この平面インダクタを５００ｋＨｚスイッ
チングで動作するハイブリッドＩＣ型のＤＣ−ＤＣコン
バータの出力チョークに応用したところ、正常に動作す
ることが確認された。これによって、薄型の直流電源を
開発できた。

【０２８５】また、この平面インダクタを２０ＭＨｚ非
線形電力増幅器のパワーＭＯＳＦＥＴの直流バイアス供
給ライン高周波阻止フィルタに適用した。この素子の採
用により、電源ラインのフィルタを著しく小形化でき
た。

【０２８６】（ｂ）作製された平面磁気素子を用い、図
５１の接続方法で平面コイルの外部接続端子を接続する
ことにより、擬つづら折れコイル型平面インダクタを構
成した。この平面インダクタをＬＣＲメータで測定した
ところ、インダクタンスの値は約３００ｎＨであった。
この平面インダクタは、数１０ＭＨｚ程度まで周波数特
性が良好であった。

【０２８７】この平面インダクタを２０ＭＨｚ非線形電
力増幅器の出力側ローパスフィルタに用いたところ、従
来の空心コイルを用いたフィルタに比べて著しい小形化
が実現できた。

【０２８８】（ｃ）作製された平面磁気素子を用い、図
５５の接続方法で平面コイルの外部接続端子を接続する
ことにより、トランスを形成した。１次平面コイルの総
ターン数は７、２次平面コイルの総ターン数は２であっ
た。このトランスの変圧比を測定したところ、約０．２
５であった。

【０２８９】（ｄ）作製された平面磁気素子を１ＭＨｚ
電力増幅器の整合用トランスとして用いた。この電力増
幅器の出力インピーダンスは２００Ωである。５０Ω負
荷に整合させるため、種々の端子接続を試行した結果、
ほぼ満足できる結果を得ることができた。このような整
合調整は、従来の平面トランスでは不可能であった。

【０２９０】実施例３１シリコン基板上にＲＦスパッタ法により３μｍ厚のＦｅ
40Ｃｏ60合金膜を形成し、その上にＲＦスパッタ法によ
り１μｍ厚のＳｉＯ₂膜を形成した。更に、ＤＣマグネ
トロンスパッタ法により、１０μｍ厚のＡｌ−Ｃｕ合金
を形成した。このＡｌ−Ｃｕ合金をＳｉＯ₂パターンを
マスクとしてマグネトロン式反応性イオンエッチングに
よりエッチングし、１０個の１ターン平面コイルをパタ
ーニングした。なお、外部接続端子は、図４９及び図５
０に示す２種の配置のものをそれぞれ１個ずつ形成し
た。コイル導体の幅は２００μｍ、コイル導体間間隔は
５μｍとした。最も外側の１ターン平面コイルの外形寸
法は４．５ｍｍ、最も内側の１ターン平面コイルの外形
寸法は０．８１ｍｍである。このＡｌ−Ｃｕパターンの
上から、プラズマＣＶＤ法によりＳｉＯ₂を埋め込んだ
後、レジストエッチバック法によりＳｉＯ₂上面を平坦
化した。最後に、下層の磁性膜と同じ３μｍ厚のＦｅ40
Ｃｏ60合金膜を形成し、平面磁気素子を作製した。

【０２９１】（ａ）作製された平面磁気素子のうち図４
９に示す片側外部端子型の磁気素子を用い、外部接続端
子をボンディングワイヤを介してリードフレームに接続
した後、樹脂封止することにより図６７に示すシングル
インラインパッケージタイプ（ＳＩＰ）の２０ピン素子
を作製した。

【０２９２】この素子を半導体リレーと組み合わせて、
外部から電子回路的にインダクタンスを多段調整できる
ようにした。これにより、素子の調整機能を一段と容易
にすることができた。

【０２９３】（ｂ）作製された平面磁気素子のうち図５
０に示す両側外部端子型磁気素子を用い、前記と同様に
して図６８に示すデュアルインラインパッケージタイプ
（ＤＩＰ）の４０ピン素子を作製した。

【０２９４】この素子を半導体リレーと組み合わせて、
外部から電子回路的に変圧比を多段調整できるようにし
た。これにより、素子の調整機能を一段と容易にするこ
とができた。

【０２９５】（ｃ）（ａ）と同様なＳＩＰタイプの２０
ピンインダクタ素子を作製する際、樹脂で封止する代わ
りに、Ｍｎ−Ｚｎフェライトパッケージでパッケージン
グした。この素子は（ａ）の素子に比べて、インダクタ
ンス値が倍増した。

【０２９６】また、この回路の応用として、昇圧チョッ
パー型ＤＣ−ＤＣコンバータ、降圧チョッパー型ＤＣ−
ＤＣコンバータ、超薄型携帯電話のｒｆ回路、共振型Ｄ
Ｃ−ＤＣコンバータなどがある。その回路図の例とし
て、図６９に昇圧チョッパー型ＤＣ−ＤＣコンバータ、
図７０に降圧チョッパー型ＤＣ−ＤＣコンバータ、図７
１に超薄型携帯電話のｒｆ回路、図７２に共振型ＤＣ−
ＤＣコンバータを示す。

【０２９７】実施例３２図６２Ａに示した構造の１ターン型の平面インダクタを
製造した。基板としてはＳｉ基板を用い、導体はＡｌ、
絶縁体は酸化シリコンである。

【０２９８】なお図６２Ａにおける各パラメータは、図
６２Ｂの記号に従い、下記の通りである。ｄ1＝１×１０^-3（ｍ）、ｄ2＝５×１０^-3（ｍ） δ1＝１×１０^-6（ｍ）、δ2＝１×１０^-6（ｍ） μs＝１０4、ρ＝２．６５×１０^-8（Ωｍ）ｄ3＝１４×１０^-6（ｍ）この様に作成したインダクタの各種特性は、Ｌ＝３２（ｎＨ）ＲDC＝１４（ｍΩ）Ｉmax＝６３０（ｍＡ）Ｑ1MHz＝１５、Ｑ10MHz＝１５０であった。なおＱは品質係数を表わし、直流抵抗成分に
対し有効に働くＬ成分比を示すものであり、大きい方が
優れたインダクタといえる。

【０２９９】また漏れ磁界もほとんどないことが確認さ
れた。

【０３００】参考のため、同一外形（ｄ2＝５×１０^-3
（ｍ）、ｄ3＝１４×１０^-6（ｍ））の平面状スパイラ
ルコイル（ターン数１２５）を作成し、特性を比較し
た。断面形状を図７３に示す。導体４５の上面及び下面
に磁性体３０が配置されている。

【０３０１】この様に作成したインダクタの各種特性
は、Ｌ＝９００（μＨ）ＲDC＝６００（Ω）Ｉmax＝６．４（ｍＡ）Ｑ1MHz＝９、Ｑ10MHz＝９０であった。

【０３０２】この結果から明らかなように１ターン型の
コイルは電流容量が大きく、大電流を要する電力用とし
て有効なことが分かる。またインダクタンス自体は小さ
いが、インピーダンス的には高周波化することで十分カ
バーできる。

【０３０３】

【発明の効果】以上詳記したように、本発明の各手段に
より、本発明により下記の効果を有する。

【０３０４】本発明の第１の手段による平面型磁気素子
は、コイル抵抗を低減することにより、インダクタでは
Ｑを、トランスではゲインおよび電圧変動率を改善する
ことができ、これらの素子の性能向上に著しく貢献す
る。

【０３０５】本発明の第２の手段では、インダクタを考
えた場合、許容電流とインダクタンスの大きさによりそ
の性能は決定される。許容電流はコイルを構成する導体
の断面積で決まるが、幅を広げることはその分占有面積
が増大し、小型化への要求に反する。またインダクタン
スは、ターン数を増やせば大きくなるが、その分占有面
積が増大し、これも小型化への要求に反する。よって、
本手段により、許容電流を大きく取ることが可能であ
る。

【０３０６】本発明の第３の手段において、平面インダ
クタを設計する際には、インダクタンスをなるべく大き
な値としたい。この手段のように、磁性体の外形寸法ｗ
をスパイラルコイルの外形寸法ａ0よりも２α（αは前
述の通り）以上大きくすれば、インダクタンスを有効に
高めることができる。例えば、ｗ＝ａ0＋２αとするこ
とにより、ｗ＝ａ0の場合の１．８倍以上の値が得られ
る。

【０３０７】以上のように、本手段によってスパイラル
型の平面インダクタを構成すれば、インダクタ外部への
漏れ磁束を低減でき、また、インダクタンスの増大効果
も期待できるので、平面インダクタの性能改善に大きく
貢献する。

【０３０８】更に、本手段による平面インダクタはイン
ダクタンスが高いだけでなく、漏れ磁束を少なくできる
ため、集積回路用素子として適しており、電子機器の小
型・薄型化に大いに貢献する。

【０３０９】本発明の第４の手段による平面型磁気素子
は、磁性体の一軸磁気異方性を有効に活用することによ
り、直流重畳特性及び高周波特性に優れ、特にＤＣ−Ｄ
Ｃコンバータなどの高周波回路の用途に適しており、か
つ、小形化・集積化が可能である。

【０３１０】本発明の第５の手段の平面磁気素子は外部
回路との電気的接続が極めて容易であり、外部から電気
的特性のトリミングが可能であるので、素子の応用上極
めて有用な磁気部品となる。この磁気素子の応用として
は、例えば、先の実施例に示したが、昇圧チョッパー型
ＤＣ−ＤＣコンバータ、降圧チョッパー型ＤＣ−ＤＣコ
ンバータ、超薄型携帯電話のｒｆ回路、共振型ＤＣ−Ｄ
Ｃコンバータなどがある。

【０３１１】本発明の第６の手段の磁気素子によれば、
漏れ磁界が無く、かつ電流容量のとれる構造を提供する
ことでこれも小型化に貢献するところ大である。

【０３１２】上記の各手段による発明の効果により、磁
気素子の小型化を図ることが可能であり、平面インダク
タなどに要求される諸特性も改善される。

【０３１３】本発明の第６の手段の効果により、半導体
基板上に、磁気素子として平面状のマイクロコイルから
なる平面インダクタ及びトランスを形成することで、例
えばトランジスタなどの能動素子、抵抗、コンデンサな
どの受動素子との１チップ化が可能であり、平面インダ
クタ及びトランスを含む電気素子を小型化できる。ま
た、半導体の微細加工技術を用いることにより、平面イ
ンダクタ及びトランスそのものも小さくすることができ
る。

【０３１４】よって、本発明によれば、従来カード化、
小型化等の障害となっていたインダクタンス部を小型
化、薄型化できるため、装置全体の小型化に寄与するこ
とができる。

【図面の簡単な説明】

【図１】アモルファス磁性体箔と正方形状スパイラル
コイルを用いた従来の平面インダクタの概略図。

【図２】従来のＤＣ−ＤＣコンバータの出力チョーク
コイルに流れる電流波形の一例。

【図３】従来の磁性体のＢ−Ｈ曲線。

【図４】従来のインダクタの直流重畳特性の一例。

【図５】本発明に係る平面インダクタの分解斜視図。

【図６】本発明に係る平面インダクタの概略断面図。

【図７】本発明に係る平面トランスの分解斜視図。

【図８】本発明に係る平面トランスの概略断面図。

【図９】溝アスペクト比と平面インダクタのコイル抵
抗及びインダクタンスとの関係を示すグラフ。

【図１０】溝アスペクト比と平面インダクタのＬ／Ｒ
との関係を示すグラフ。

【図１１】溝アスペクト比と平面トランスのゲインと
の関係を示すグラフ。

【図１２】図１２Ａは第１と第２の手段を組み合わ
せた、高導体アスペクト比及び高溝アスペクト比の磁気
素子の分解斜視図、図１２Ｂは図１２Ａの断面図。

【図１３】ＡからＤは導体間空洞の形成方法の製造工
程を示す工程図。

【図１４】導体間空洞の形成方法の製造工程を示す工
程図。

【図１５】平行平板コンデンサの概略図。

【図１６】Ｃ／Ｃ0のｋ依存性を示すグラフ。

【図１７】コイルを磁性体で挟んだ図。

【図１８】コイルを絶縁体を介して多層化した図。

【図１９】コイルパターンの変形例を示した図。

【図２０】導体と基板の間に接合層を設けた図。

【図２１】マイクロトランスの構成例を示す図。

【図２２】平面コイルの構成例を示す図。

【図２３】インダクタの構成例を示した分解斜視図。

【図２４】インダクタの構成例を示した分解斜視図。

【図２５】ＡからＣはインダクタ外部への漏れ磁束の
様子を示したインダクタの断面図。

【図２６】平面インダクタスパイラルコイル端部付近
の磁界分布の様子を示すグラフ。

【図２７】磁性体外形寸法ｗとインダクタ外部漏れ磁
束との関係を示すグラフ。

【図２８】磁性体外形寸法ｗとインダクタンスとの関
係を示すグラフ、を示す。

【図２９】磁性体層に一軸磁気異方性を導入した平面
インダクタの分解斜視図。

【図３０】図２９の平面インダクタの磁性体層の面内
における、コイルにより発生する磁界の方向と一軸磁気
異方性の方向との関係を示す説明図。

【図３１】磁性体の磁化容易軸方向と磁化困難軸方向
における磁化曲線を示す図。

【図３２】Ａは図３０において磁界の方向と磁化容易
軸の方向とが平行である磁性体領域における磁束分布を
示す図、Ｂは図３０において磁界の方向と磁化容易軸の
方向とが直交する磁性体領域における磁束分布を示す
図。

【図３３】本発明に係る平面インダクタの分解斜視
図。

【図３４】図３３の平面インダクタの直流重畳特性を
示す図。

【図３５】図３３変形例の平面インダクタの分解斜視
図。

【図３６】本発明に係る他の平面インダクタの分解斜
視図。

【図３７】図３６の平面インダクタの直流重畳特性を
示す図。

【図３８】本発明に係る更に他の平面インダクタの分
解斜視図。

【図３９】図３８の平面インダクタを構成する磁性体
層の表面構造を示す斜視図。

【図４０】図３９の磁性体層の表面構造パラメータと
Ｕｋの第２項との関係を示す図。

【図４１】図３７の平面インダクタの直流重畳特性を
示す図。

【図４２】Ａは磁性体の磁化容易軸方向と磁化困難軸
方向における磁化曲線を示す図、Ｂは一軸磁気異方性を
有する磁性体の磁化容易軸及び磁化困難軸の透磁率−周
波数特性の一例。

【図４３】本発明の第１による平面形磁気素子の例で
平面インダクタの概略図。

【図４４】図４３の変更例。

【図４５】本発明の第２による平面形磁気素子の例で
平面インダクタの概略図。

【図４６】図４５の変更例。

【図４７】図４６の変更例。

【図４８】コイル導体が露出する部分に磁気シールド
用磁性体を形成した平面インダクタの概略図。

【図４９】本発明に係る磁気素子の平面図。

【図５０】本発明に係る他の磁気素子の平面図。

【図５１】図４９の磁気素子の外部接続端子を接続す
ることにより作製された平面インダクタの平面図。

【図５２】図４９の磁気素子の外部接続端子を接続す
ることにより作製された他の平面インダクタの平面図。

【図５３】図４９の磁気素子の外部接続端子を接続す
ることにより作製された更に他の平面インダクタの平面
図。

【図５４】図４９の磁気素子の外部接続端子の接続方
法とインダクタンス値との関係を示すグラフ。

【図５５】図４９の磁気素子の外部接続端子を接続す
ることにより作製された平面トランスの平面図。

【図５６】図４９の磁気素子の外部接続端子を接続す
ることにより作製された他の平面トランスの平面図。

【図５７】図４９の磁気素子の外部接続端子を接続す
ることにより作製された更に他の平面トランスの平面
図。

【図５８】図４９の磁気素子の外部接続端子の接続方
法と変圧比及び変流比との関係を示すグラフ。

【図５９】半導体基板上に能動素子と磁気素子とが同
一平面上に形成された素子の断面図。

【図６０】半導体基板上に能動素子及び磁気素子が順
次形成された素子の断面図。

【図６１】半導体基板上に磁気素子及び能動素子が順
次形成された素子の断面図。

【図６２】Ａは１ターン構造のコイルの断面図、Ｂは
１ターン構造のコイルの構造図。

【図６３】Ａは図６２Ａのコイルを直列接続した図、
Ｂは図６３Ａのコイルを積層化した図。

【図６４】図６２Ａのコイルにおいて、導体層と絶縁
体層を追加したときの断面図。

【図６５】磁性体材料の選択基準を説明するための参
考図であり、スパイラル平面コイルの巻数とコイル導体
の最大許容電流及びコイル導体に最大許容電流を流した
ときに発生する磁界との関係を示す図。

【図６６】本発明の磁気素子を用いて作製したポケッ
トベルの概略図。

【図６７】本発明の実施例において作製されたシング
ルインラインパッケージタイプ（ＳＩＰ）の２０ピン素
子の平面図。

【図６８】本発明の実施例において作製されたデュア
ルインラインパッケージタイプ（ＤＩＰ）の４０ピン素
子の斜視図。

【図６９】昇圧チョッパー型ＤＣ−ＤＣコンバータの
回路図。

【図７０】降圧チョッパー型ＤＣ−ＤＣコンバータの
回路図。

【図７１】超薄型携帯電話のｒｆ回路図。

【図７２】共振型ＤＣ−ＤＣコンバータの回路図。

【図７３】本発明の１実施例に係る断面図。

【符号の説明】

１０基板２０絶縁体層３０磁性体層４０平面コイル５０保護層

───────────────────────────────────────────────────── フロントページの続き (31)優先権主張番号特願平3−91614 (32)優先日平成３年３月29日(1991．3．29) (33)優先権主張国日本（ＪＰ） (31)優先権主張番号特願平3−93434 (32)優先日平成３年３月30日(1991．3．30) (33)優先権主張国日本（ＪＰ） (31)優先権主張番号特願平3−93717 (32)優先日平成３年３月30日(1991．3．30) (33)優先権主張国日本（ＪＰ） (72)発明者佐橋政司神奈川県川崎市幸区小向東芝町１番地株式会社東芝総合研究所内 (72)発明者長谷川迪雄神奈川県川崎市幸区小向東芝町１番地株式会社東芝総合研究所内 (72)発明者澤邊厚仁神奈川県川崎市幸区小向東芝町１番地株式会社東芝総合研究所内 (72)発明者富田宏神奈川県川崎市幸区小向東芝町１番地株式会社東芝総合研究所内

Claims

【特許請求の範囲】

【請求項１】基板と、前記基板上に配置され、一軸磁気異方性が導入された第
１磁性体層と、前記第１磁性体層上に配置された第１絶縁体層と、前記第１絶縁体層上に配置された複数巻き数の導体で構
成され、隣接する導体間の溝部が１以上の溝アスペクト
比（導体の厚さ／導体間の間隔）を有し、長辺と短辺を
有する長方形の平面コイルと、前記平面コイル上に配置された第２絶縁体層と、前記第２絶縁体層上に配置され、一軸磁気異方性が導入
された第２磁性体層とを備え、前記第１及び第２磁性体層の磁化容易軸が、前記平面コ
イルの前記長辺と平行に配置されていることを特徴とす
る平面型磁気素子。
【請求項２】基板と、前記基板上に配置され、一軸磁気異方性が導入された第
１磁性体層と、前記第１磁性体層上に配置された第１絶縁体層と、前記第１絶縁体層上に配置された複数巻き数の導体で構
成され、長辺と短辺を有する長方形の平面コイルと、前記平面コイル上に配置された第２絶縁体層と、前記第２絶縁体層上に配置され、一軸磁気異方性が導入
された第２磁性体層とを備え、前記第１及び第２磁性体層の磁化容易軸が、前記平面コ
イルの前記長辺と平行に配置されていることを特徴とす
る平面型磁気素子。
【請求項３】請求項１又は請求項２に記載の平面型磁
気素子において、前記第１及び第２磁性体層のそれぞれ
は、それらの底辺が四辺形の辺を構成するように配置さ
れ、それぞれ底辺と平行な磁気異方性を有する４つの部
分からなる磁性体を備えたことを特徴とする平面型磁気
素子。
【請求項４】請求項１又は請求項２に記載の平面型磁
気素子において、前記第１及び第２磁性体層は、前記導
体のうち前記第１及び第２磁性体層の磁化容易軸と平行
な部分を覆うように構成されたことを特徴とする平面型
磁気素子。
【請求項５】請求項１又は請求項２に記載の平面型磁
気素子において、前記平面コイルの長辺方向の端部は前
記第１及び第２磁性体層からはみ出ていることを特徴と
する平面型磁気素子。
【請求項６】請求項１又は請求項２に記載の平面型磁
気素子において、前記平面コイルからの漏洩磁束遮蔽手
段を更に備えたことを特徴とする平面型磁気素子。
【請求項７】請求項１又は請求項２に記載の平面型磁
気素子において、前記平面コイルは、２つの長方形の平
面コイルの短辺側が隣接するように配置されて構成され
てることを特徴とする平面型磁気素子。
【請求項８】請求項１又は請求項２に記載の平面型磁
気素子において、前記平面コイルは、２つの長方形の平
面コイルの長辺側が隣接するように配置されて構成され
てることを特徴とする平面型磁気素子。
【請求項９】請求項１又は請求項２に記載の平面型磁
気素子において、前記平面コイルは、コイルにより発生
する磁束が反対方向になるように配置された２つの長方
形の平面コイルを備えたことを特徴とする平面型磁気素
子。
【請求項１０】請求項１又は請求項２に記載の平面型
磁気素子において、前記平面コイルは、コイルにより発
生する磁束が同一方向になるように配置された２つの長
方形の平面コイルを備えたことを特徴とする平面型磁気
素子。
【請求項１１】基板と、前記基板上に配置され、一軸磁気異方性が導入された磁
性体層と、前記磁性体層上に配置された絶縁体層と、前記絶縁体層上に配置された複数巻き数の導体で構成さ
れ、四辺形の平面コイルとを備え、前記磁性体層は、ぞれぞれの頂点が接触して、それらの
底辺が四辺形の辺を構成するように配置され、それぞれ
底辺と平行な磁気異方性を有する４つの三角形からなる
磁性体を備えたことを特徴とする平面型磁気素子。
【請求項１２】請求項１から請求項１１のいずれか１
項に記載の平面型磁気素子において、前記基板上に形成
された能動素子及び受動素子の少なくとも一方を更に備
えたことを特徴とする平面型磁気素子。