KR20030007843A

KR20030007843A - 워치독 장치

Info

Publication number: KR20030007843A
Application number: KR1020027016432A
Authority: KR
Inventors: 폴러조셉웨인; 니어쯔윅마크앨랜; 태스틴윌리엄존
Original assignee: 톰슨 라이센싱 에스.에이.
Priority date: 2000-06-02
Filing date: 2001-05-24
Publication date: 2003-01-23
Also published as: WO2001095110A2; AU2001264882A1; JP2003536135A; WO2001095110A3; MXPA02011874A; DE10196261T1; CN1488098A

Abstract

본 발명의 워치독 장치는 지속적으로 안정된 동작을 유지하는 저렴한 비용의 효율적인 수단을 텔레비젼 신호 처리 장치 등의 시스템에 제공한다. 적어도 일 실시예에 따르면, 하드웨어 워치독 회로는 집적 회로(IC)에서 소프트웨어 타이머로부터 규칙적으로 펄스를 수신하여 자체를 리프레쉬한다. 워치독 회로가 리프레쉬되지 않는 경우에, 소정의 논리 신호를 집적 회로의 마스크 불능 인터럽트(NMI) 단자에 제공하여, 집적 회로 내부의 워치독에 의해 발생되는 것과 비슷한 리셋 신호를 발생한다.

Description

워치독 장치{WATCHDOG ARRANGEMENT}

마이크로프로세서 등의 집적 회로에 의해 제어되는 어플리케이션은 흔히 "워치독" 회로를 포함한다. 일반적으로, 워치독 회로들은 전기 장치의 동작 상태를 감시 및/또는 수정하는 기능을 한다. 소프트웨어를 내장한 집적 회로를 포함하는 어플리케이션에서는 워치독 기능을 이용하여 소프트웨어의 실행 상태를 감시할 수 있다. 이 소프트웨어의 모든 가능한 변화를 시험하기 어려운 복잡한 어플리케이션에 있어서, 워치독 타이머들은 이러한 소프트웨어의 부적합한 실행 상태를 수정하는 효율적인 수단을 제공한다. 예를 들면, 집적회로, 예컨대 전자 프로그램 안내 (EPG : electronic program guide) 데이터 또는 다른 유형의 데이터 등의 데이터를 처리하는 마이크로프로세서와 같은 집적 회로(IC)를 구비한 텔레비젼 신호 처리 장치와 같은 시스템에는 소프트웨어의 복잡성 때문에 워치독 타이머가 필요하다. 특히, 이러한 시스템에는 소프트웨어의 실행시 과도 현상, 노이즈 또는 기타 시스템 이상으로 인하여 발생할 수 있는 에러를 복원할 수 있는 워치독이 필요하다. 이러한 시스템 이상의 일례로는 키네스코프(kinescope) 디스플레이 장치를 포함하는 텔레비젼 신호 수상기에서 발생하는 정전기 방전(ESD : electrostatic discharge) 또는 키네 아크(Kine-Arc) 과도 현상이 있다. 그러나, 본 발명은 또한 디스플레이 장치가 있거나 없는 각종 시스템에 적용할 수도 있으며, 본 명세서에서 이용되는 용어들, 즉 "텔레비젼 신호 수상기", "텔레비젼 시스템", "텔레비젼 신호 처리 시스템", 또는 "텔레비젼 신호 처리 장치"는 디스플레이 장치를 포함하는 텔레비젼 세트 또는 모니터(이것에 국한되는 것은 아님)와, 디스플레이 장치들을 포함하지 않는 셋톱 박스, 비디오 테이프 레코더, DVD, 비디오 게임 박스 또는 개인용 비디오 레코더(PVR : personal video recorder) 등의 시스템 또는 장치를 포함하는 다양한 유형의 장치 및 시스템을 내포하는 의미로 사용된다. 이러한 장치에서는 이상 동작에 의해 어드레스 비트가 순간적으로 파손될 수 있고, 이 경우, 소프트웨어는 강제적으로 불특정 어드레스로 점프하여, 시스템을 정지(lockup)시킬 수 있다.

종래의 워치독 회로에는 다양한 문제점들이 내재하고 있었다. 예컨대, 내부의 IC 워치독이 경쟁 조건(race condition)으로 인하여 카운트다운 타이머의 특정값에 따라 랜덤하게 기동할 수 있다는 것이 관찰되었다. 표준 상용 워치독 (standard off-the-shelf watchdog) 타이머들은 비교적 비싸기 때문에, 설계 비용을 줄이는 데는 바람직하지 않다. 더욱더, 상용 워치독들은 제한된 회로 공간 때문에 특정 설계에 대하여는 적합하지 않을 수 있다. 또한, 워치독 회로들은 다양한 설계 시나리오를 취급하기에 충분한 시간 상수를 가져야 한다. 따라서, 이러한 문제점 및 기타 문제점들을 처리하는 워치독 회로 장치가 필요하였다.

본 발명은 일반적으로 전기 시스템에 내장된 워치독 회로의 이용에 관한 것으로써, 특히 소비자 가전 제품과 같은 시스템에 비용면에서 효율적이고 신뢰성있는 수단을 제공하여 일정하게 안정된 동작을 유지하는 워치독 장치에 관한 것이다.

도 1은 본 발명의 원리에 따라 구성된 제1 실시예의 워치독 장치를 적용하는 시스템의 개략도.

도 2는 본 발명의 원리에 따라 구성된 제2 실시예의 워치독 장치를 적용하는 시스템의 개략도.

도 3은 본 발명의 원리에 따라 구성된 제3 실시예의 워치독 장치를 적용하는 시스템의 개략도.

도 4는 본 발명의 원리에 따라 구성된 제4 실시예의 워치독 장치의 동작을 도시하는 흐름도.

본 발명은 전기 시스템, 예컨대 제1 및 제2 워치독을 포함하는 텔레비젼 신호 처리 장치에 내장된 마이크로프로세서 등의 집적 회로에 워치독 장치를 제공한다. 이 제1 워치독은 집적 회로의 내부에서 이 집적 회로의 동작 상태를 감시한다. 또한, 제1 워치독은 적어도 부분적으로 소프트웨어에 의해 구현된다. 적어도 일 실시예에 따르면, 제2 워치독은 집적 회로의 외부에 하드웨어로 구성된다. 본 발명의 일 특징은 제2 워치독에 중복성(redundancy)을 제공하는 것이다. 제2 워치독은 집적 회로에 의해 제공된 전기 신호에 응답하여 집적 회로를 리셋시킬 수 있다. 특히, 제2 워치독에 의해 집적 회로는, 이 집적 회로가 소정의 시간 동안 제2 워치독에 전기 신호를 제공하는 것을 실패할 때, 집적 회로의 소정의 단자[즉, 마스크 불능 인터럽트(NMI: non-maskable interrupt) 단자]에 소정의 논리 신호를 제공함으로써 리셋될 수 있다. 제2 워치독은 신호 과도 현상, 예컨대 정전기 방전 및/또는 키네 아크 과도 현상에 의해 발생되는 동작 에러 또는 이상으로부터 집적 회로를 보호하는데 유용하다.

다른 실시예에 있어서, 워치독 장치는 집적 회로의 동작 상태를 감시하기 위한 제1 및 제2 워치독을 갖는 마이크로프로세서 등의 집적 회로를 구비한다. 제2 워치독은, 제1 워치독의 소정의 상태가 검출되는 경우에 제1 워치독을 리셋한다. 이러한 실시예에 있어서, 제1 및 제2 워치독은 적어도 부분적으로 소프트웨어에 의해 구현된다.

본 발명의 전술한 특징 및 장점들과, 이들을 달성하기 위한 방법은 첨부한도면과 결합하여 본 발명의 상세한 설명을 참조하면 더욱 명백하게 이해될 수 있을 것이다.

전체 도면을 통하여, 동일 참조 문자들은 동일하거나 비슷한 유형의 구성 요소를 나타내는데 이용된다. 본 명세서에서 설명하는 실시예들은 본 발명의 양호한 실시예를 나타낸 것이며, 이러한 실시예들은 어떠한 방법으로도 본 발명의 범위를 제한하려는 것은 아니다.

이제, 도면을 참조하면, 특히 도 1에는 본 발명의 원리에 따라 구성된 제1 실시예의 워치독 회로 장치를 제공하는 시스템이 개략적으로 도시된다. 도 1에 있어서, 텔레비젼 신호 처리 장치와 같은 시스템(10)은 마이크로프로세서 등의 집적 회로(IC)(20)를 포함한다. 집적 회로(20)는 리셋 단자, 입력/출력(I/O) 단자 및 마스크 불능 인터럽트(NMI) 단자를 포함한다. 또한, 집적 회로(20)는 집적 회로(20)의 동작 상태를 감시 및/또는 수정하는 적어도 하나의 내부 워치독을 포함한다. 이러한 내부 워치독은 통상적으로 집적 회로(20)에 대하여 1차 워치독으로서 작용하며, 예컨대 집적 회로(20) 내의 소프트웨어 루틴들이 부적합하게 실행되는 상황이 발생할 때 집적 회로(20)를 리셋시킬 수 있다. 일 실시예에 따르면, 집적 회로(20)의 내부 워치독은 2개의 카운터(도시 생략)를 포함한다. 하나의 카운터는 워치독이 종료되고 집적 회로(20)를 리셋하기 전의 시간량을 제어하도록 집적 회로(20)내의 소프트웨어에 의해 설정된다. 이 실시예에 따르면, 제1 카운터는 100 마이크로초 분해능을 갖는다. 또한, 제2 카운터(즉, 전치분주기)는 시스템(10)의 4㎒ 클록에 의해 구동되고, 400에서 1까지 카운트다운 한다. 이렇게 제2 카운터가 1에 도달할 때마다, 제1 카운터는 감소되고, 제2 카운터는 다시 기동한다. 소프트웨어가 제2 카운터에 직접 액세스하는 방법이 없기 때문에, 제2 카운터의 값이 예컨대 2일 때 제1 카운터가 소프트웨어에 의해 리셋된다면, 제1 카운터는 그 후 곧 마치 워치독이 종료한 것처럼 동작하여, 집적회로(20)를 다시 리셋시킬 것이다. 후술하는 바와 같이, 본 발명의 모든 실시예들은 전술한 워치독과 같은 1차 내부 워치독을 포함한다.

2개의 카운터를 포함하는 전술한 조건과 같은 조건때문에, 1차 내부 워치독 단독으로 지속적으로 신뢰성 있게 시스템을 동작시키기에는 불충분하다는 것을 알았다. 따라서, 2차 워치독은 1차 워치독과 협조 동작을 통하여 신뢰성을 향상시키는 것이 바람직하다. 본 발명은 그러한 2차 워치독에 대하여 4개의 다른 실시예들을 고려한다. 처음 3개의 실시예들은 집적 회로(20) 외부의 하드웨어로 구현되며, 도 1 내지 도 3과 각각 관련된다. 제4 실시예는 집적 회로 (20) 내부에서 소프트웨어로 구현하는 것이며, 도 4와 관련된다.

다시 도 1을 참조하면, 집적 회로(20)의 외부의 회로는 집적 회로(20)의 동작 상태를 감시하기 위해 전술한 내부 워치독과 함께 이용되는 2차 하드웨어 워치독 회로의 제1 실시예를 나타낸다. 이러한 방법으로, 집적 회로(20)의 내부 워치독 및 외부의 하드웨어 워치독은 집적 회로(20)의 동작 무결성을 확인하는 워치독 장치(궁극적으로 시스템 10)를 제공한다. 도 1의 외부의 워치독은 5개의 저항 (R1, R2, R3, R7, R8)과, 3개의 커패시터(C1, C3, C7), 2개의 다이오드(D4, D5), 2개의 트랜지스터(Q2, Q4) 및 1개의 전압원(V3)에 의해 구성된다. 이러한 회로 부품에 적용된 양호한 값들은 도 1에 도시된다.

도 1의 동작 동안에, 40 밀리초 사각파는 집적 회로(20)의 I/O 단자로부터 출력된다. 내부의 소프트웨어 루프는 타이밍을 발생하는데 이용될 수 있고, 다양한 소프트웨어 루틴들의 샘플들은 집적 회로(20)가 적합하게 동작되는지 여부를 결정하기 위하여 정기적으로 샘플링될 수 있다. I/O 단자로부터 제공된 사각파는 하이에서 로우로 천이시에 커패시터(C1)를 충전시키고, 충전 에너지는 로우에서 하이로 천이시에 커패시터(C3)로 전달된다. 정상 동작 동안에, 트랜지스터(Q2)의 베이스에 접속된 커패시터(C3)측은 대략 5.3V로 충전된다. 이러한 상태에서, 트랜지스터(Q2)는 턴오프되고, 저항(R2)은 집적 회로(20)의 NMI 단자를 논리 로우 상태에 유지한다. 이 NMI 단자는 에지 감응성(edge sensitive)이기 때문에, NMI는 비활성 상태가된다. 소프트웨어 루틴 중 하나가 워치독 회로를 적절하게 리프레쉬하지 못하는 경우에, 집적 회로(20)의 I/O 단자로부터의 펄스 출력은 중지된다. 이러한 출력이 교류(AC) 결합되기 때문에, 워치독 회로에 워치독 타임아웃이 발생하는 경우에, 워치독 회로는 어느 극성에 의해 출력이 종료되는지 상관하지 않는다. 커패시터(C3)에 공급되는 전하가 없다면, 저항(R1)은 결국 커패시터(C3)를 방전시킨다. 트랜지스터 (Q2)의 베이스 전압이 2.7V(즉, 3.3V의 에미터 전압에서 0.6V를 낮은 전압)로 강하할 때, 트랜지스터 (Q2)는 턴온하고, 로우에서 하이로의 천이에 의해 논리 하이 신호를 NMI 단자에 제공한다. NMI 단자로의 상기 입력은 집적 회로(20) 내의 소프트웨어가 백터를 강제적으로 리셋시켜서, 집적 회로(20)를 다시 초기화(즉, 리셋)시킨다.

커패시터(C3) 상의 전압이 AC 전원 드롭아웃(dropout) 주기 이후의 공지값이라는 것을 확실히 하기 위하여, 트랜지스터(Q4)가 제공된다. 트랜지스터(Q4)는 집적 회로(20)의 리셋 단자에 의해 턴온된다. 논리 로우 상태는 모든 AC 전원 드롭아웃 주기 동안에 리셋 단자에 나타난다. 이러한 논리 로우 상태는 트랜지스터(Q4)를 턴온하여 포화시킴으로써, 커패시터(C3) 양단의 전압을 제로 볼트로 만든다. 이것에 의해 회로의 초기 상태는 일정하게 보장된다. 이러한 리셋 단자는 트랜지스터의 베이스를 논리 로우 상태로 하는데 직접 이용될 수 있지만, 이것은 집적 회로(20)의 리셋 기능의 상승 및 하강 시간에 영향을 미쳐서, 특정 시나리오에는 허용될 수 없다. 도 1의 회로는 또한 적어도 2개의 고유한 시상수를 셋업한다. 집적 회로(20)가 I/O 단자를 초기화하기 까지 1초가 걸린다고(또한 커패시터 C3를 0V에서 0.6V까지 충전하는 시상수가 대략 0.4초라고) 가정하면, 워치독 리셋 발생 까지는 시스템(10)(예컨대, 텔레비젼 신호 처리 장치)에 전력을 제공한 후에, 대략 0.4초 걸린다. 커패시터(C3)의 전압을 0V로 초기에 설정하는 트랜지스터(Q4)가 없으면, 실질적으로 초기화되기 까지 3배 더 오래 걸릴 수 있다. 이것은 이용자가 시스템(10)을 턴온시키는 것을 지연시키기 때문에, 500 밀리초 이하의 지연 시간이 바람직하다. 집적 회로(20)의 I/O 단자가 초기화 되면, 대략 1.4초 [커패시터(C3) 및 저항(R1)의 대략 3 시상수]이상의 드롭(drop)은 실제의 워치독 타임아웃을 발생할 것이다. 누설 문제를 예방하기 위하여, 커패시터(C3)는 전해질 커패시터보다는 오히려 다층 칩 커패시터로 선택되는 것이 바람직하다. 커패시터(C7)는 ESD 및 키네 아크 과도 현상이 임의적으로 워치독 타임아웃을 발생하는 것을 예방하기 위해 제공된다.

이제, 도 2를 참조하면, 본 발명의 원리에 따라 구성된 워치독 회로 장치의 제2 실시예를 적용하는 시스템의 개략도가 도시된다. 도 2의 회로는 도 1의 회로의 변형이고, 동일한 일반적인 방법으로 집적 회로(20)를 리셋시키도록 동작한다. 추가적으로, 도 2의 회로는 도 1의 회로와 동일한 회로 소자들을 다수 사용하지만, 이들 소자들은 다른 값을 가질 수 있다. 이러한 실시예에서 회로 소자에 대한 바람직한 값들이 도 2에 도시된다. 도 1과 동일하게, 도 2의 집적 회로(20)도 집적 회로 (20)의 동작 상태를 감시하는 전술한 내부 워치독을 포함한다. 따라서, 도 2의 하드웨어 회로는 내부의 워치독과 협조하여 동작하고, 도 1의 회로보다 긴 시상수를 제공하도록 설계된다. 컴퓨터 시뮬레이션 결과는 도 1의 다이오드(D5)에 상당한누설이 일어나기 때문에, 저항(R1)의 최대값을 200K 오옴으로 제한하는 것이 바람직하다는 것을 나타낸다. 도 2의 회로는 도 1의 다이오드(D5)를 트랜지스터 (Q5)의 베이스-에미터 접합으로 대체함으로써 그러한 누설 문제들을 처리한다. 소 신호 트랜지스터의 베이스 영역이 통상적인 다이오드의 베이스 영역보다 훨씬 작기 때문에, 그 포화 전류(본질적으로 누설 전류)도 훨씬 적다. 다이오드(D5)를 트랜지스터 (Q5)로 대체함으로써, 도 2의 회로는 도 1 회로의 시상수를 2배 이상으로 할 수 있다.

이제, 도 3을 참조하면, 본 발명의 원리에 따라 구성된 워치독 회로 장치의 제3 실시예를 적용하는 시스템의 개략도가 도시된다. 도 2처럼, 도 3의 회로는 도 1 회로의 다른 변형이고, 많은 동일한 회로 소자들을 사용하지만, 이들 회로 소자의 값은 다를 수 있다. 이 실시예의 회로 소자에 대한 바람직한 값들은 도 3에 도시된다. 주목할 점은 도 3의 집적 회로(20)가 또한 집적 회로(20)의 동작 상태를 감시하는 전술한 내부 워치독을 포함한다는 것이다. 그러나, 도 3의 회로와 도 1의 회로의 다른 점은, 도 3의 회로가 몇개의 추가적인 소자, 즉 3개의 저항(R4, R10,R11), 하나의 트랜지스터(Q5) 및 하나의 다이오드(D17)를 포함한다는 것이다. 또한, 도 3의 회로는 도 1의 다이오드(D4 와 D5)를 사용하지 않는다. 도 3의 회로는 시상수를 더욱 증가시키도록 설계되었다. 이것은 트랜지스터(Q2)가 턴온하기 전에 커패시터(C3)가 충전되는 전압을 증가시킴으로써 달성된다. 도 3에 다이오드 (D17)를 부가함으로써, 트랜지스터(Q2) 상의 트리거 전압은 대략 1.4V로 증가한다(표준 트랜지스터 및 다이오드를 가정). 저항(R4)을 부가함으로써, 매우 일정한 전압 강하를 만드는 다이오드(D17)를 통해 예측가능한 전류를 강제적으로 흐르게 한다.

이제, 도 4를 참조하면, 본 발명의 원리에 따라 구성된 워치독 장치의 제4 실시예의 동작을 나타내는 흐름도가 도시된다. 이러한 제4 실시예는 도 1 내지 도 3의 집적 회로(20)와 같은 집적 회로에 적합하게 이용할 수 있는 소프트웨어로 구현된다. 이러한 방법으로, 도 4에 도시된 소프트웨어 워치독은 전술한 집적 회로 (20)의 1차 내부 워치독에 2차 내부 워치독으로서 기능할 것이다. 제4 실시예의 특징은 상기 1차 워치독의 제1 카운터를 판독하여 언제 제1 카운터가 감소되는지를 알 수 있다는 것이다. 제1 카운터가 감소될 때, 이것은 1차 워치독의 제2 카운터가 바로 롤오버(roll over)되어, 다시 400에서 카운트다운하는 것을 나타낸다. 제1 카운터가 감소될 때, 2차 소프트웨어 워치독은 제2 카운터가 다시 카운트 값 2에 도달하기 전에 제1 카운터를 리프레쉬하기 위한 한정된 시간량(실시예에서 100 밀리초 이하)을 갖는다. 그 타이밍에 불확실성이 없도록 하기 위하여, 집적 회로(20)의 모든 인터럽트들은 제1 카운터가 기록되는 동안에 디저블된다. 그 인터럽트들은 제1 카운터가 리프레쉬되는 이후에 까지 다시 인에이블되지 않는다. 도 4는 소프트웨어로 구현된 2차 워치독의 동작을 도시하며, 이에 대하여는 이후에 기술될 것이다.

단계 41에서는 2차 워치독에 의해 집적 회로(20)의 모든 인터럽트들이 디저블된다. 그 다음, 단계 42에서는 1차 워치독의 제1 카운터가 제1 시간 동안 판독된다. 이 제1 카운터는 단계 43에서 다시 판독된다. 그 다음에, 단계 44에서는 제1카운터의 카운트 값이 단계 42와 43에서 판독한 제1 판독값과 제2 판독값 사이에서 변경되었는지를 판정한다. 카운트 값이 변경되지 않았으면, 프로세스 흐름 루프는 다시 단계 43으로 진행하고, 제1 카운터가 다시 판독된다. 제1 카운터의 카운트 값이 변경되었으면, 프로세스 흐름은 제1 카운터가 리프레쉬(즉, 제로값으로 초기화)되는 단계 45로 진행한다. 최종적으로, 단계 46에서는 집적 회로(20)의 인터럽트들이 다시 인에이블된다.

전술한 바와 같이, 본 발명은 전기 시스템의 안정되고 일정한 동작을 보장하는 워치독 장치의 몇가지 변형예를 제공한다. 비록 본 명세서에서는 텔레비젼 신호 처리 장치와 관련하여 셜명하였지만, 본 발명은 오디오, 비디오 또는 기타 소비자 가전 제품, 예컨대 비디오 카세트 레코더(VCR), 디지털 위성 장치, 디지털 비디오 디스크(DVD) 플레이어, 컴팩 디스크 플레이어, 컴퓨터 또는 유사한 시스템에 적용될 수 있다.

본 발명의 바람직한 설계를 기재하였지만, 본 발명의 사상 및 범위 내에서 더욱 수정될 수 있기 때문에, 본 출원은 일반적인 원리들을 이용한 본 발명의 임의의 변형, 이용 및/또는 개작을 커버하는 것으로 의도된다. 또한, 본 출원은, 본 명세서의 설명으로부터 벗어나는 사항으로서 본 발명이 속하는 업계에서 공지 또는 관습적 실시의 범위에 해당하고 또한 첨부된 청구 범위의 제한 범위 내에 포함되는 모든 사항을 커버하는 것으로 의도된다.

Claims

집적 회로의 동작 상태를 감시하는 제1 워치독을 갖는 집적 회로와,

상기 집적 회로 외부의 제2 워치독을 포함하고,

상기 제2 워치독은 상기 집적 회로에 의해 제공된 전기 신호의 수신에 의존하여 상기 집적 회로를 리셋시킬 수 있는 것인 워치독 회로 장치.
제1항에 있어서, 상기 제1 워치독은 적어도 부분적으로 소프트웨어에 의해 구현되고, 상기 제2 워치독은 하드웨어에 의해 구현되는 것인 워치독 회로 장치.
제1항에 있어서, 상기 집적 회로는 마이크로프로세서를 포함하는 것인 워치독 회로 장치.
제1항에 있어서, 상기 제1 및 제2 워치독은 소비자 가전 장치에 내장되는 것인 워치독 회로 장치.
제4항에 있어서, 상기 소비자 가전 장치는 텔레비젼 신호 처리 장치를 포함하는 것인 워치독 회로 장치.
제1항에 있어서, 상기 제2 워치독은 상기 집적 회로를 정전기 방전에 대하여보호하는 것인 워치독 회로 장치.
제1항에 있어서, 상기 제2 워치독은 상기 집적 회로를 키네 아크(Kine-Arc) 과도 현상으로부터 보호하는 것인 워치독 회로 장치.
제1항에 있어서, 상기 제2 워치독은 상기 전기 신호를 상기 제2 워치독에 소정의 시간 동안 제공하는 것에 실패한 집적 회로에 응답하여 상기 집적 회로를 리셋시키는 것인 워치독 회로 장치.
제1항에 있어서, 상기 제2 워치독은 소정의 논리 신호를 상기 집적 회로의 단자에 제공함으로써 상기 집적 회로를 리셋시킬 수 있는 것인 워치독 회로 장치.
제9항에 있어서, 상기 집적 회로의 단자는 마스크 불능 인터럽트(non-maskable interrupt) 단자인 것인 워치독 회로 장치.
집적 회로의 동작 상태를 감시하는 제1 및 제2 워치독을 갖는 집적 회로를 포함하고,

상기 제2 워치독은 상기 제1 워치독의 소정의 상태에 응답하여 제1 워치독을 리셋시키는 것인 워치독 장치.
제11항에 있어서, 상기 제1 및 제2 워치독은 적어도 부분적으로 소프트웨어에 의해 구현되는 것인 워치독 장치.
제11항에 있어서, 상기 집적 회로는 마이크로프로세서를 포함하는 것인 워치독 장치.
제11항에 있어서, 상기 제1 및 제2 워치독은 소비자 가전 장치에 내장되는 것인 워치독 장치.
제14항에 있어서, 상기 소비자 가전 장치는 텔레비젼 신호 처리 장치를 포함하는 것인 워치독 장치.
집적 회로에 워치독 기능를 제공하는 방법에 있어서,

상기 집적 회로의 동작 상태를 감시하는 제1 워치독을 상기 집적 회로 내부에 제공하는 단계와,

상기 집적 회로에 의해 제공된 전기 신호에 응답하여 상기 집적 회로를 리셋시킬 수 있는 제2 워치독을 상기 집적 회로 외부에 제공하는 단계를 포함하는 방법.
제16항에 있어서, 상기 제1 워치독은 적어도 부분적으로 소프트웨어에 의해구현되고, 상기 제2 워치독 기능은 하드웨어에 의해 구현되는 것인 방법.
제16항에 있어서, 상기 집적 회로는 마이크로프로세서를 포함하는 것인 방법.
제16항에 있어서, 상기 제1 및 제2 워치독은 소비자 가전 장치에 내장되는 것인 방법.
제19항에 있어서, 상기 소비자 가전 장치는 텔레비젼 신호 처리 장치를 포함하는 것인 방법.
제16항에 있어서, 상기 제2 워치독은 상기 집적 회로를 정전기 방전으로부터 보호하는 것인 방법.
제16항에 있어서, 상기 제2 워치독은 상기 집적 회로를 키네 아크 (Kine-Arc) 과도 현상으로부터 보호하는 것인 방법.
제16항에 있어서, 상기 제2 워치독은 상기 전기 신호를 상기 제2 워치독에 소정 시간 동안 제공하는 것에 실패한 집적 회로에 응답하여 상기 집적 회로를 리셋시키는 것인 방법.
제16항에 있어서, 상기 제2 워치독은 소정의 논리 신호를 상기 집적 회로의 단자에 제공함으로써 집적 회로를 리셋시키는 것인 방법.
제24항에 있어서, 상기 집적 회로의 단자는 마스크불능 인터럽트 단자인 것인 방법.