JPH03235361A - 半導体メモリ装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 この発明は、半導体メモリ装置に関する。

〈従来の技術〉 半導体メモリ装置は一般に基板電圧と基準電圧とを比較
して基板電圧を調整する回路を備えている。

第３図は従来の半導体メモリ装置における基板電圧を調
整するための回路を示した図である。

この第３図において、ｌは基板電圧を発生する基板電圧
発生回路、３は上記基板電圧発生回路ｌが発生した基板
電圧と基準電圧とを作動増幅回路等で比較して上記基板
電圧か上記基準電圧よりも大きい場合には上記基板電圧
を弱めるための信号を出力する一方、上記基板電圧が上
記基準電圧よりも小さい場合には上記基板電圧を強める
ための信号を出力する基板電圧監視回路、２は上記基板
電圧監視回路３から出力された信号（Ａ）をうけて上記
基板電圧発生回路ｌの基板電圧発生能力を調整する基板
電圧発生能力調整回路である。

上記構成からなる回路により、基板電圧が基準電圧より
小さくなった場合には基板電圧発生回路の能力を強め、
基板電圧が基準電圧より大きくなると基板電圧発生回路
の能力を弱めるあるいは基板電圧発生回路を停止し、基
板電圧発生回路で消費される電流を減少させるようにな
っている。

〈発明が解決しようとする課題〉 ところで、近年ＤＲＡＭのような半導体メモリ装置では
、ＣＭＯＳプロセスが採用されるに至って、電源投入時
のラッチアップを防止するために、電源投入後できるだ
け早く基板電圧を下げる必要が生じてきた。

しかしながら、上記従来の半導体装置では、第４図に示
すように、電源電圧（Ｖｃｃ）が十分立ち上がった状態
では、基準電圧が安定しているため基板電圧監視回路３
が作動して信号（Ａ）を出力（−１従って、基板電圧が
所定電圧まで到達するようになっているが、電源投入初
期において電源電圧（Ｖｃｃ）が十分立ち上がっていな
い状態では、基準電圧か安定していないため基板電圧監
視回路３が作動せず、従って、基板電圧が下がらずラッ
チアップを引き起こす可能性があった。

そこで、この発明の目的は、電源投入初期において電源
電圧（Ｖ　ｃｃ）が十分立ち上がっていない状態におい
ても、基板電圧発生回路の基板電圧発生能力を強めるよ
うにして、基板電圧を早期に所定電圧まで到達させ、電
源投入時のラッチアップを防止するようにした半導体メ
モリ装置を提供することにある。

〈課題を解決するための手段〉 上記目的を達成するため、この発明は、基板電圧を発生
する基板電圧発生回路と、上記基板電圧発生回路が発生
した基板電圧と基準電圧とを比較して上記基板電圧が上
記基準電圧よりも大きいか小さいかを表す信号を出力す
る基板電圧監視回路と、上記基板電圧監視回路から出力
された信号をうけて、上記基板電圧が上記基準電圧より
も大きいか小さいかに応して上記基板電圧発生回路の基
板電圧発生能力を弱めるか強めるように調整する基板電
圧発生能力調整回路とを備えた半導体メモリ装置におい
て、電源投入時に上記基板電圧発生能力調整回路に基板
電圧を強めさせるためのりセットパルスを出力するリセ
ットパルス発生回路を備えたことを特徴としている。

〈作用〉 電源を投入すると、まず、リセットパルス発生回路がリ
セットパルスを発生し、基板電圧発生能力調整回路がこ
のリセットパルスをうけて基板電圧発生回路の基板電圧
発生能力を強める。そして、電源電圧が安定すると基準
電圧も安定するため、基板電圧監視回路が基板電圧と基
準電圧とを比較して基板電圧を強めるための信号を出力
し、上記基板電圧発生能力調整回路がこの信号をうけて
上記基板電圧発生回路の基板電圧発生能力を強め、基板
電圧が早期に所定電圧まで到達する。

〈実施例〉 以下、この発明を図示の実施例により詳細に説明する。

第１図はこの発明の一実施例の半導体メモリ装置におけ
る基板電圧を調整するための回路を示すブロック図であ
る。

この回路は、第３図に示す従来の回路に、電源投入時に
リセットパルス（Ｂ）を発生するリセットパルス発生回
路４と、基板電圧監視回路３が発生した信号（Ａ）と上
記リセットパルス（Ｂ）との論理和をとるオアゲート５
を追加したものであり、その他の構成は従来の回路と同
じである。

上記リセットパルス発生回路４はインバータ等の簡単な
素子で構成することができるため、電源投入時初期の状
態でも素早く安定してリセットパルス（Ｂ）を発生する
ことができる。

第２図は本実施例における動作波形を示す図である。

この第２図に示すように、電源投入時の電源の安定して
いないときは、リセットパルス発生回路４がリセットパ
ルス（Ｂ）を発生し、基板電圧発生能力調整回路２が上
記リセットパルス（Ｂ）をうけて基板電圧発生回路１の
基板電圧発生能力を強める。電源が安定しリセットパル
ス（Ｂ）が切れた後は、基準電圧も安定している、基板
電圧監視回路が基板電圧と基準電圧とを比較して基板電
圧を強めるための信号（Ａ）を出力し、上記基板電圧発
生能力調整回路２がこの信号（Ａ）をうけて上記基板電
圧発生回路ｌの基板電圧発生能力を強める。従って、基
板電圧が早期に所定電圧まで到達する。

このように、電源投入時に基板電圧を早期に所定電圧ま
で到達させることができるので、ラッチアップを生じる
ことがない。

〈発明の効果〉 以上より明らかなように、この発明の半導体メモリ装置
は、電源が投入されると、まず、リセットパルス発生回
路がリセットパルスを発生し、基板電圧発生能力調整回
路がこのリセットパルスをうけて基板電圧発生回路の基
板電圧発生能力を強め、電源電圧が安定すると基準電圧
も安定するため、基板電圧監視回路が基板電圧と基準電
圧とを比較して基板電圧を強めるための信号を出力し、
上記基板電圧発生能力調整回路がこの信号をうけて上記
基板電圧発生回路の基板電圧発生能力を強めるようにな
っているので、基板電圧が早期に所定電圧まで到達し、
電源投入時のラッチアップを防止することができる。

【図面の簡単な説明】

第１図はこの発明の一実施例の半導体メモリ装置におけ
る基板電圧を調整するた、めの回路を示すブロック図、
第２図は上記実施例における動作波形を示す図、第３図
は従来の半導体メモリ装置における基板電圧を調整する
ための回路を示すブロック図、第４図は上記従来例にお
ける動作波形を示す図である。 ｌ・・・基板電圧発生回路、 ２・・・基板電圧発生能力調整回路、 ３・・・基板電圧監視回路、 ４・・リセットパルス発生回路、訃・・オアゲート。

Claims (1)

【特許請求の範囲】
1. （１）基板電圧を発生する基板電圧発生回路と、上記基
   板電圧発生回路が発生した基板電圧と基準電圧とを比較
   して上記基板電圧が上記基準電圧よりも大きいか小さい
   かを表す信号を出力する基板電圧監視回路と、上記基板
   電圧監視回路から出力された信号をうけて、上記基板電
   圧が上記基準電圧よりも大きいか小さいかに応じて上記
   基板電圧発生回路の基板電圧発生能力を弱めるか強める
   ように調整する基板電圧発生能力調整回路とを備えた半
   導体メモリ装置において、 電源投入時に上記基板電圧発生能力調整回路に基板電圧
   を強めさせるためのリセットパルスを出力するリセット
   パルス発生回路を備えたことを特徴とする半導体メモリ
   装置。