KR0131195Y1 - 데이타 변환 방지회로 - Google Patents
데이타 변환 방지회로 Download PDFInfo
- Publication number
- KR0131195Y1 KR0131195Y1 KR2019930012912U KR930012912U KR0131195Y1 KR 0131195 Y1 KR0131195 Y1 KR 0131195Y1 KR 2019930012912 U KR2019930012912 U KR 2019930012912U KR 930012912 U KR930012912 U KR 930012912U KR 0131195 Y1 KR0131195 Y1 KR 0131195Y1
- Authority
- KR
- South Korea
- Prior art keywords
- power supply
- comparator
- switching element
- memory
- power
- Prior art date
Links
Landscapes
- Amplifiers (AREA)
- Electronic Switches (AREA)
Abstract
본 고안의 버스 콘트롤 전자기기에서 파우어 및 픽쳐 오프시 전원 변동의 과도현상으로 인하여 메모리의 데이터 변환이 발생되는 것을 방지해 주기위한 것으로 점차 메모리에 저장되는 데이터의 중요성으로 인하여 메모리의 데이터 변환 방지는 필요한 것이다.
이를 위하여 1차 전원 공급부(30)의 전원 (Vcc0)오프를 비교기(CP1)로 감지하여 스위칭 소자(91)를 온 시킴으로써 클럭라인을 차단시키고 2차 전원 공급부(40)의 전원(Vccn)오프를 비교기(CP2)로 감지하여 스위칭 소자(92)르 오프시킴으로써 데이터 및 전원라인을 오픈시키며 상기 비교기(CP2)의 출력으로 오디오 앰프(80)에 연결된 스위칭 소자(93)를 구동시켜 팝노이즈를 제거시키도록 한 것으로 파우어 오프 및 픽쳐 오프시 전원의 과도현상으로 인한 메모리의 데이터 변환을 방지한다.
Description
제1도는 본 고안의 회로도.
제2도는 본 고안의 일실시 회로도.
* 도면의 주요부분에 대한 부호의 설명
10 : 마이크로 프로세서 20 : 메모리
30 : 1차 전원 공급부 40 : 2차 전원 공급부
50 : 수평 드라이브 61-65 : 제어블록
70 : 릴레이 80 : 오디오 앰프
91-93 : 스위칭 소자 CP1, CP2 : 비교기
Q1-Q5 : 트랜지스터
본 고안은 버스 콘트롤 전자기기에서 메모리에 저장된 데이터의 변환을 방지해주도록 하는 데이터 변환 방지회로에 관한 것으로 특히 파우어 및 픽쳐 오프시 전원 라인의 과도현상으로 인한 메모리의 데이터 변환을 방지해 주며 팝노이즈를 방지해 주도록 하는 것이다.
기존의 버스 콘트롤 전자기기인 TV, VCR에서는 메모리의 기능이 단순 데이터의 저장에 불과했으나 점차 메모리에 보관하는 데이터의 중요도가 높아짐에 따라 메모리에 저장된 데이터가 변환되지 않도록 하여야만 한다.
그러나 버스 콘트롤 전자기기의 메모리는 파우어나 픽쳐 오프시 내부 마이크로 프로세서와 제어블록에 인가되는 전원라인의 과도현상에 의하여 내장된 데이터가 변환되는 문제점이 발생되어진다.
따라서 본 고안에서는 버스 콘트롤 전자기기의 마이크로 프로세서와 제어블록의 전원 변동이 발생되었을 때 메모리의 데이터가 변환되지 않도록 하고 또한 제어블록의 데이터 라인 보호장치에 의해 제어불록의 전원이 오프될 때 데이터 전송라인이 전원라인을 통하여 로우(Low)로 강제 쇼트(Short)됨으로 인하여 제품 생산 및 시험중 외부 퍼스널 컴퓨터에 의한 내부 제어블록과 마이크로 프로세서 및 메모리에 데이터를 전송치 못하는 것을 방지하도록 한 것이다. 또한 파우어 및 픽쳐 오프로 인하여 사운드 프로세서의 전원라인 변동시 오디오 출력 DC기준 변동에 의한 팝노이즈 발생을 방지해 주도록 한 것이다.
이하 본 발명의 첨부 도면에 의거 상세히 설명하기로 한다.
제1도는 본 고안의 회로도로써 버스 콘트롤 전자기기내의 마이크로 프로세서(10)는 버스라인을 통하여 각 제어블록(61-65)에 데이터 및 클럭을 전송하는 한편 필요한 데이트는 메모리(20)에 저장하게 되며 통상 SMPS로 구성되는 1차전원 공급부(30)와 FBT로 구성되는 2차 전원 공급부(40)가 기기내에 구성되어진다.
여기서 1차전원 공급부(30)에서는 파우어 온시 전원(Vcc0)을 출력시켜 상기된 마이크로 프로세서(10)와 메모리(20)에 인가시키게 되고 마이크로 프로세서(10)의 제어신호로 릴레이(70)가 온되면 전원(Vcc1)(Vcc2)을 각 제어블록(61-65)에 인가시키게 구성된다.
그리고 제어블록(61-65)에서 출력된 수평펄수는 수평드라이브를 통하여 2차전원 공급부(40)에 인가되므로서 2차 전원 공급부(40)에서 전원(Vccn)을 공급하게 구성된다.
이같이 구성된 전자기기에서 본 고안은 1차 전원 공급부(30)의 전원(Vcc0) 오프를 비교기(CP1)로 감지하고 상기 비교기 (CP1)의 전원(Vcc0) 오프 감지출력으로 스위칭 소자(91)를 구동시켜 클럭라인을 차단시킴으로써 원치 않는 데이터 변환을 방지하게 구성한다.
그리고 1차 전원 공급부(30)의 전원(Vcc0)과 2차 전원 공급부(40)의 전원(Vccn)을 비교하여 전원(Vccn)오프를 비교기(CP2)에서 검출하고 상기 비교기(CP2)의 전원(Vccn)오프 감지 출력으로 스위칭 소자(92)를 오프시켜 제어블록(63-65)에 의한 메모리(20)의 데이터 변환을 방지하게 구성한다.
또한 상기 비교기(CP2)의 전원(Vccn) 오프 감지 출력으로 오디오 앰프(80)에 연결된 스위칭 소자(93)를 구동시켜 전원(Vccn)오프시 오디오 앰프(80)에서 출력되는 팝노이즈를 제거하게 구성한다.
여기서, 오디오 처리 블록인 제어블록(65)의 오디오 신호는 콘덴서(C3)를 통하여 오디오 앰프(80)에서 증폭된 후 스피커(SP)로 출력되게 되며 오디오 앰프(80)는 스위칭 소자(93)의 온시 구동이 정지된다.
한편 본 고안의 전원(Vcc0) 라인과 데이터 및 클럭라인에는 외부 퍼스널 컴퓨터(100)를 연결하여 퍼스널 컴퓨터(100)를 이용한 시험이나 모의 실행을 수행할 때에도 메모리(20)의 데이터 변환을 방지하게된다.
제2도는 본 고안의 일실시 회로도로써 본 고안의 스위칭 소자(91)는 트랜지스터(Q1)로 구성하여 비교기(CP1)의 출력에 의해 클럭라인에 연결된 트랜지스터(Q1)의 구동이 제어되게 하고 비교기(CP2)의 출력측에 연결된 스위칭 소자(92)는 트랜지스터(Q2-Q4)로 구성하여 데이터 라인과 클럭라인에 연결된 트랜지스터(Q3)(Q4)를 비교기(CP2)의 출력에 의하여 동작이 제어되게 구성한다.
그리고 오디오 앰ㅍ(80)에 연결된 스위칭 소자(93)는 트랜지스터(Q5)로 구성하여 상기 트랜지스터(Q5)가 비교기(CP2)의 출력에 위하여 구동이 제어되게 구성한다.
여기서 트랜지스터(Q1-Q5)는 다른 전자스위치로 구성하여도 무방하다.
이같은 구성의 본 고안을 구체적으로 설명한다.
TV, VTR등의 버스 콘트롤 기기내의 마이크로 프로세서(10)는 버스 라인을 통하여 데이터와 클럭을 각가의 제어블록(61-65)에 전송시킴으로써 제어블록(61-65)을 콘트롤하는 한편 필요한 데이터를 메모리(20)에 저장하게 된다.
SMPS로 구성되는 1차 전원 공급부(30)는 파우어 온시 동작하여 마이크로 프로세서(10)와 메모리(20)에 전원(Vcc0)를 공급하게 되며 픽쳐 온시에는 마이크로 프로세서(10)에서 릴레이(70)를 온시켜 제어블록(61-65)에 필요한 전원(Vcc1, Vcc2)을 공급하게 된다.
그리고 비교기(CP1)는 1차 전원 공급부(30)의 전원(Vcc0)이 오프되는 순간 다이오드(D1)(D2)의 전압차를 인식하여 콘덴서(C1)와 저항(R1)에 의해 결정된 시간동안 하이레벨을 출력시켜 트랜지스터(Q1)로 구성되는 스위칭 소자(91)를 '온'시킴으로써 마이크로 프로세서(10)와 제어블록(61-65)의 클럭라인을 차단하여 원하지 않는 데이터의 변환을 방지한다.
비교기(CP1)는 상기된 경우 이외에는 로우레벨을 출력시켜 스위칭 소자(91)를 오프시킴으로써 데이터 전송에 영향을 미치지 않게 된다. 또한 비교기(CP2)는 2차 전원 공급부(40)에서 공급되는 전원(Vccn)을 저항(R2)(R3)으로 분배시켜 1차 전원 공급부(30)에서 공급되는 전원(Vcc0)과 비교시킴으로써 스위칭 소자(92)의 구동을 제어한다.
즉 전원(Vcc0)이 공급되는 동안은 비교기(CP2)의 출력이 하이레벨이 되어 스위칭 소자(92)인 트랜지스터(Q2)를 턴온시켜 트랜지스터(Q3)(Q4)를 턴온시킴으로써 마이크로 프로세서(10)에서 제어블록(61-65)에 데이터를 전송 가능하게 한다.
그러나, 전원(Vccn)이 전원(Vcc0)보다 낮게 되면 비교기(CP2)는 로우레벨을 출력시켜 스위칭 소자(92)인 트랜지스터(Q2)(Q3)(Q4)를 턴오프시킴으로써 제어블록(64)(65)의 영향에 의해 원하는 않는 데이터의 변환이 일어나거나 마이크로 프로세서의 동작에 방해되지 않도록 한다.
여기서 제어블록(65)의 버스 콘트롤 입력단의 보호회로가 다이오드(D3)(D5)로 연결되어 있을 경우 전원(Vccn)이 로우레벨이므로 버스 콘트롤 입력단이 로우상태가 되어 마이크로 프로세서(10)의 동작에 영향을 끼칠 수 있으며 또한 제어블록(65)에 정상적인 전원(Vcc2)이 공급되지 않았을 때 제어블록(65)이 불안전한 동작을 실행함으로 인하여 마이크로 프로세서(10)의 동작에 영향을 끼칠 수 있다.
한편 마이크로 프로세서(10)에서 릴레이(70)를 온시켜 제어블록(61-65)에 전원(Vcc1)을 인가시키게 되면 제어블록(61-65)에서는 수평발진 펄스를 출력시키게 되고 제어블록(62)에서 출력된 수평발진 펄스는 수평 드라이브(50)를 통하여 FBT로 구성된 2차 전원 공급부(40)를 구동시킴으로써 기기는 2차 전원 공급부(40)의 출력전원에 의하여 구동되어진다.
한편 파우어 오프시 1차 전원 공급부(30)에서 출력되는 전원인 2차 전원 공급부(40)에서 출력된 전원 보다 약간의 시간차지만 늦게 떨어지게 되고 이를 비교기(CP2)에서 인식하여 스위칭 소자(92)를 오피시킴으로써 제어블록(64)(65)에 의한 메모리(20)으 데이터 변환을 방지하게 된다.
또한 파우어 온시 2차 전원 공급부(40)의 출력 전원을 저항(R2)(R3)으로 분배시킨 전압이 1차 전원 공급부(30)의 전원(Vcc0)보다 높아짐을 비교기(CP2)로 검출하게 되고 이경우 스위칭 소자(92)를 온시킴으로써 마이크로 프로세서(10)에 의해 제어블록(61-65)을 콘트롤 가능하게 된다.
그리고 파우어 오프시 1차 전원 공급부(30)의 전원은 출력되고 마이크로 프로세서(10)에서 릴레이(70)를 오프시켜 또다른 전원(Vcc1)(Vcc2)이 공급되지 않은 상태에서 제어블록(61-65)의 버스 콘트롤 입력단의 보호회로가 파우어 오프시에도 로우상태로 떨어지지 않은 상태(Don't care)이므로 제어블록(61-65)에 의한 버스 콘트롤 라인의 데이터 전송에는 영향을 끼치지 않게 된다.
이때 비교기(CP2)에서 1차 전원 공급부(30)와 2차 전원 공급부(40)의 출력전원을 비교하여 1차 전원 공급부(30)의 전원이 공급되고 2차 전원 공급부(40)의 전원이 공급되지 않을 때 스위칭소자(92)를 오프시킴으로써 제어블록(61-65)에 의한 버스 콘트롤 라인의 데이터 전송에는 영향을 끼치지 않도록 하며, 픽쳐 온(Picture on)시 비교기(CP2)에 의한 스위칭 소자(92)를 온시킴으로써 마이크로 프로세서(10)에 의한 제어블록(61-65)의 콘트롤이 가능하게 된다.
그리고 파우어 오프시 1차 전원 공급부(30)의 전원(Vcc0)이 비교기(CP1)에서 다이오드(D1)(D2)에 의하여 전압차가 발생하게 되면 비교기(CP1)의 출력이 하이레벨이 되어 스위칭 소자(91)를 온시키게 되고, 스위칭 소자(91)인 트랜지스터(Q1)가 온되면 마이크로 프로세서(10)와 메모리(20)의 클럭라인이 로우상태로 되어 메모리(20)의 데이터가 변환되는 것을 보호하게 된다.
여기서 상기된 경우 이외에는 비교기(CP1)에서 로우레벨을 출력시켜 스위칭 소자(91)를 오프시킴으로써 마이크로 프로세서(10)에 의한 데이터의 전송에는 영향을 끼치지 않는다.
한편 공장등에서와 같이 내부 마이크로 프로세서(10)에 의해 제어블록(61-65)을 콘트롤 하지 않고 외부 퍼스널 컴퓨터(100)를 이용하여 기기내의 제어블록(61-65)을 콘트롤할 때에는 마이크로 프로세서(10), 메모리(20), 제어블록(61-65)의 버스 콘트롤이 가능하므로 마이크로 프로세서(10)에 의한 콘트롤이나 동일한 방법으로 동작하게 된다.
한편 2차 전원 공급부(40)의 전원(Vccn)이 오프되는 경우 오디오 처리블록인 제어블록(65)에서는 전원(Vccn)의 떨어짐과 함께 콘덴서(C3)를 통하여 오디오 앰프(80)에 팝노이즈 성분(AC성분)을 출력시키게 되므로써 전원(Vccn)오프시 스피커(SP)로는 팝 노이즈 음이 증폭되어 나타나게 된다.
그러나 본 고안에서는 전원(Vccn)이 오프되는 경우 비교기(CP2)의 출력이 하이레벨이 되어 스위칭 소자(93)인 트랜지스터(Q5)를 온 시킴으로써 오디오 앰프(80)의 구동을 오피시켜 전원(Vccn) 오프시 출력되는 팝노이즈 성분을 뮤트시키게 된다.
따라서 전원(Vccn) 오프시 팝노이즈의 발생을 방지하게 된다.
이상에서 살펴 본 바와같이 본 고안은 버스 콘트롤 전자기기에서 전원라인의 전압이 변하는 과도현상에 의해 메모리의 데이타가 변환되는 것을 방지해 주는 한편 파우어 및 픽쳐 오프시 발생되는 팝노이즈를 제거해 줄 수 있는 효과가 있는 것이다.
Claims (1)
- 마이크로 프로세서(10)에서 제어블록(61-65)을 버스 라인을 통하여 제어하고 메모리(20)에 데이터를 저장하여 1차 전원 공급부(30) 및 2차 전원 공급부(40)에서 전원을 공급받는 버스 콘트롤 전자기기에 있어서, 1차 전원 공급부(30)의 전원(Vcc0)오프를 검출하는 비교기(CP1)와, 상기 비교기(CP1)의 출력으로 스위칭 동작되고 클럭라인에 연결된 스위칭 소자(91)와, 상기 1차 전원 공급부(30)의 전원(Vcc0)과 2차 전원 공급부(40)의 전원(Vccn)을 비교하여 전원(Vccn)오프를 검출하는 비교기(CP2)와, 상기 비교기(CP2)의 출력에 의하여 스위칭 동작되고 데이터 및 클럭라인에 연결된 스위칭 소자(92)와, 상기 비교기(CP2)의 출력에 의하여 스위칭 동작되고 오디오 앰프(80)에 연결된 스위칭 소자(93)를 연결 구성시킨 것을 특징으로 하는 데이터 변환 방지회로.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019930012912U KR0131195Y1 (ko) | 1993-07-12 | 1993-07-12 | 데이타 변환 방지회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019930012912U KR0131195Y1 (ko) | 1993-07-12 | 1993-07-12 | 데이타 변환 방지회로 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR950004580U KR950004580U (ko) | 1995-02-18 |
| KR0131195Y1 true KR0131195Y1 (ko) | 1998-12-15 |
Family
ID=19359021
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR2019930012912U KR0131195Y1 (ko) | 1993-07-12 | 1993-07-12 | 데이타 변환 방지회로 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0131195Y1 (ko) |
-
1993
- 1993-07-12 KR KR2019930012912U patent/KR0131195Y1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR950004580U (ko) | 1995-02-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5224010A (en) | Power supply supervisor with independent power-up delays and a system incorporating the same | |
| JPH0954620A (ja) | 電源監視回路 | |
| US20060062030A1 (en) | Bus controlled power switch | |
| US5291387A (en) | Switching voltage regulator with protective device against thermal breakdown | |
| US6910140B2 (en) | Power supply management device and method for a computer equipment having powered I/O ports in standby mode | |
| US6281723B1 (en) | Device and method for power-on/power-off checking of an integrated circuit | |
| US6850108B2 (en) | Input buffer | |
| KR0131195Y1 (ko) | 데이타 변환 방지회로 | |
| US20060176111A1 (en) | Electronic device comprising audio mute control circuit | |
| US6542010B2 (en) | Detector circuit for detecting voltage spikes | |
| US9871443B2 (en) | Power control circuit for setting triggering reference point of over current protection scheme | |
| JPH088707A (ja) | 入力保護回路，電源制御回路及び液晶表示装置 | |
| KR19990025979A (ko) | 스위칭을 이용한 리셋장치 | |
| JPH06104664A (ja) | オーディオ用パワーアンプｉｃ | |
| MXPA02011874A (es) | Arreglo vigilante. | |
| JP3019847B1 (ja) | 電源回路 | |
| JP2005312157A (ja) | 直流安定化電源装置 | |
| JPS63288309A (ja) | 電子機器の電源スイッチング制御回路 | |
| KR100462015B1 (ko) | 전원 과도 특성 절감 회로 | |
| JP2987048B2 (ja) | メモリ制御装置及びそれを用いた装置 | |
| KR0179759B1 (ko) | 램 데이타 보호장치가 내장된 단말기 | |
| KR200158367Y1 (ko) | 반도체장치의 허용범위 초과전압 검출회로 | |
| KR100344803B1 (ko) | 티브이 시스템에서 주변 집적회로부의 리세트 방법 | |
| US5912793A (en) | Device and method for protecting a CPU from being damaged by overrating voltage or overrating current | |
| KR970001899Y1 (ko) | 소비전력 절감회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| REGI | Registration of establishment | ||
| FPAY | Annual fee payment |
Payment date: 20050830 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |