MXPA02011874A - Arreglo vigilante. - Google Patents

Abstract

Un arreglo vigilante ventajosamente proporciona a los sistemas, como un aparato de procesamiento de senal de television, con un medio economico, confiable mediante el cual se puede mantener una operacion consistente y estable. De conformidad con por lo menos una modalidad, un circuito vigilante del equipo recibe impulsos regulares desde un marcador de tiempo del programa en un circuito integrado (IC) para regenerarlo. En caso de que el circuito vigilante no se regenere, proporciona una senal logica predeterminada a una terminal de interrupcion no enmascarable (NMI) del IC para generar un reinicio similar al generado por al vigilante IC interno.

Description

ARREGLO VIGILANTE CAMPO DE LA INVENCIÓN La presente invención se relaciona en general con el uso de circuitos vigilantes en sistemas eléctricos, y más en particular a un arreglo vigilante que proporciona a los sistemas, como productos electrónicos consumibles, con un medio económico y confiable por el cual se mantiene una operación estable y consistente.

ANTECEDENTES DE LA INVENCIÓN Las aplicaciones controladas por circuitos integrados com microprocesadores con frecuencia incluyen circuitos "vigilantes". E general, los circuitos vigilantes funcionan para monitorear y/ corregir el estado operativo de un dispositivo eléctrico. E aplicaciones que involucran los circuitos integrados que incluye programas, los vigilantes se pueden utilizar para monitorear e estado de ejecución del programa. En aplicaciones complejas, e donde es difícil probar cada posible variación del programa, lo marcadores de tiempo de los vigilantes proporcionan un medi eficiente para corregir las condiciones, en donde el programa falla e ejecutarse adecuadamente. Por ejemplo, los sistemas como u aparato de procesamiento de señal de televisión tienen un circuit integrado (IC) como un microprocesador para procesar datos com una guía de programa electrónica (EPG) u otro tipo de datos qu requieren un marcador de tiempo vigilante debido a la complejidad del programa. En particular, tales sistemas requieren un vigilante para permitir la recuperación de errores en la ejecución del programa que puede resultar de transientes, ruido u otras anomalías del sistema. Un ejemplo de tal anomalía es una descarga electrostática (ESD) o un transiente de Arco-Cinético en un receptor de señal de televisión que incluye un dispositivo de despliegue de cinescopio. Sin embargo, la invención también se puede aplicar a diferentes sistemas, ya sea con o sin dispositivos de despliegue, y las frases Aeceptor de señal de televisión", "sistema de televisión", "sistema de procesamiento de señal de televisión" o "aparato de señal de televisión" como se utiliza aquí tiene la intención de abarcar varios tipos de aparatos y sistemas incluyendo, pero no limitados a, equipo se televisión o monitores que incluyen dispositivos de despliegue, y sistemas o aparatos como una caja sobrepuesta, grabadora de cintas de video, DVD, cajas de juegos de video, o una grabadora de video personal (PVR) que no incluyen dispositivos de despliegue. En tales dispositivos, un bit de dirección. puede interrumpirse momentáneamente por una anomalía, lo cual forzaría al programa a saltarse una dirección no especificada y provocar que el sistema se bloquee. Existen varios problemas con los circuitos vigilantes convencionales. Por ejemplo, se ha observado que los vigilantes IC internos pueden activarse en forma aleatoria debido a una condición de marcha con ciertos valores de un marcador de tiempo en cuenta regresiva, lo que los hace inconvenientes para los diseños de reducción de costos. Además, los vigilantes fuera de gabinete pueden no ser factibles para ciertos diseños debido al espacio limitado del circuito. Además, los circuitos vigilantes deben tener un tiempo constante suficiente para manejar varios escenarios del diseño. De conformidad con esto, existe la necesidad de un arreglo de circuito vigilante dirigido a estos y otros problemas.

BREVE DESCRIPCIÓN DE LA INVENCIÓN La presente invención proporciona un arreglo vigilante para un circuito integrado, como un mícroprocesador incorporado en un sistema eléctrico como un aparato de procesamiento de señal de televisión que ¡ncluye un primer y segundo vigilantes. El primer vigilante está incluido en forma interna al circuito integrado para monitorear un estado operativo del circuito integrado. El primer vigilante está incorporado por lo menos en parte por un programa. De conformidad con por lo menos una modalidad, el segundo vigilante incluye equipo externo al circuito integrado. Un aspecto de la invención es que el segundo vigilante proporciona redundancia. El segundo vigilante permite al circuito integrado ser reiniciado en respuesta a las señales eléctricas provistas por el circuito integrado. En particular, el segundo vigilante permite al circuito integrado ser reiniciado al aplicar una señal lógica predeterminada en una terminal predeterminada (es decir una terminal de interrupción no-enmascarable) del circuito integrado cuando el circuito integrado falla en proporcionar señales eléctricas al segundo vigilante durante un período de tiempo predeterminado. El segundo vigilante es útil para proteger el circuito integrado contra los errores o anomalías operativos provocados por los transientes de señal como las descargas electrostáticas y/o los transientes Arco-cinéticos. De conformidad con otra modalidad, un arreglo vigilante incluye un circuito integrado como un microprocesador que tiene un primer y segundo vigilantes para monitorear el estado operativo del circuito integrado. El segundo vigilante reinicia el primer vigilante cuando se detecta una condición predeterminada del primer vigilante. En esta modalidad, el primer y segundo vigilantes se implementan por lo menos en parte por un programa.

BREVE DESCRIPCIÓN DE LOS DIBUJOS Estas características y ventajas y otras de esta invención y la manera de alcanzarlas serán evidentes y la invención se entenderá mejor con referencia a la siguiente descripción de las modalidades de la invención tomadas junto con los di,bujos acompañantes, en donde: la Figura 1 es un diagrama esquemático de un sistema que emplea una primera modalidad de un arreglo vigilante construido de conformidad con los principios de la presente invención; la Figura 2 es un diagrama esquemático de un sistema que emplea una segunda modalidad de un arreglo vigilante construido de conformidad con los principios de la presente invención; la Figura 3 es un diagrama esquemático de un sistema que emplea una tercera modalidad de un arreglo vigilante construido de conformidad con los principios de la presente invención; y la Figura 4 es un diagrama de flujo de la operación de una cuarta modalidad de un arreglo vigilante construido de conformidad con los principios de la presente invención. A través de los dibujos, los caracteres de referencia se utilizan para representar los tipos de componentes iguales o similares. Las ejemplificaciones establecidas aquí ilustran las modalidades preferidas de la invención, y tales ejemplificaciones no deben considerarse como limitantes del alcance de la presente invención en ningún sentido.

DESCRIPCIÓN DETALLADA DE LA INVENCIÓN 'Con referencia ahora a los dibujos, y más en particular a la Figura 1, se muestra un diagrama esquemático de un sistema que emplea una primera modalidad de un arreglo de circuito vigilante construido de conformidad con los principios de la presente invención. En la Figura 1, un sistema 10, como un aparato de procesamiento de señal de televisión, incluye un circuito integrado (IC) 20 como un microprocesador. El IC 20 incluye una terminal de re?nicio, una terminal de entrada/salida (l/O), y una terminal de interrupción no enmascarable (NMI). EL ICJ20 también incluye por lo menos un vigilante interno que monitorea y/o corrige el estado operativo del IC 20. El vigilante interno típicamente funciona como el vigilante principal para el IC 20, y permite que el IC 20 sea reiniciado en situaciones en donde, por ejemplo, las rutinas del programa dentro del IC 20 fallan en ejecutarse apropiadamente. De conformidad con una modalidad, el vigilante interno del IC 20 incluye dos contadores (no mostrados en las Figuras). Un contador se ajusta por el programa dentro del IC 20 para controlar la cantidad de tiempo antes de que el vigilante expire y reinicie el IC 20. De conformidad con la modalidad, el primer contador tiene una resolución de 100 microsegundos. También existe un segundo contador (es decir, un predivisor), el cual es activado por un reloj de 4 MHZ del sistema 10 y cuenta en forma regresiva de 400 a 1. Cada vez que este segundo contador alcanza 1, el primer contador disminuye y el segundo contador empieza otra vez. Ya que no hay forma para que el programa tenga acceso directo al segundo contador, cuando el primer contador se reinicia por el programa cuando el segundo contador tiene un valor de 2, por ejemplo, el primer contador brevemente se comportará como si el vigilante f I hubiera expirado y hubiera reiniciado otra vez el IC 20. Como se describirá dentro de la presente, todas las modalidades de la presente invención incluyen un vigilante interno principal, como se mencionó antes. Debido a las condiciones, como la , mencionada en que se involucran dos contadores, se ha observado que un único vigilante interno principal puede no ser suficiente para la operación confiable y consistente del sistema. De conformidad con esto, es deseable un vigilante secundario para operar en forma cooperativa con el vigilante principal para mejorar su funcionalidad. La presente invención contempla cuatro diferentes modalidades para tal vigilante secundario. Las tres primeras modalidades se incorporan en un equipo externo al IC 20 y son referidas en las Figuras 1 a la 3, respectivamente. La cuarta modalidad es una implementación interna del programa del IC 20, y es referida en la Figura 4. Con referencia otra vez a la Figura 1, la circuitería externa del IC 20 representa una primera modalidad de un circuito vigilante de equipo, secundario, utilizado junto con el vigilante interno antes mencionado, para monitorear el estado operativo del IC 20. De esta forma, el vigilante interno del IC 20 y el vigilante de equipo externo proporcionan un arreglo vigilante que asegura la integridad operativa del IC 20 (y finalmente el sistema 10). El circuito vigilante externo de la Figura 1 ¡ncluye cinco resistores, R1, R2, R3, R7 y R8, tres capacitores C1, C3 y C7, dos diodos D4 y D5, dos transistores Q2 y Q4, y una fuente V3 de voltaje. Los valores preferidos para estos componentes de circuito se ilustran en la Figura 1. Durante la operación de la Figura 1, una onda cuadrada de 40 milisegundos es emitida desde la terminal l/O del IC 20. Un circuito de programa interno se puede utilizar para generar la marca de tiempo y las muestras de diferentes rutinas del programa se pueden muestrear en una base regular para determinar si el IC 20 opera en forma adecuada. La onda cuadrada desde la terminal l/O carga el capacitor C1 en transiciones de alto a bajo y la energía se transfiere al capacitor C3 en transiciones de bajo a alto. Durante la operación normal, el lado del capacitor C3 conectado con la base dei transistor Q2 se carga a aproximadamente 5.3 voltios. En esta condición, el transistor Q2 se apaga y el resistor R2 mantiene la terminal NMI del IC 20 en un estado lógico bajo. Ya que la terminal NMI es sensible al borde, la NMI no está activa En caso de que una de las rutinas del programa no reactive adecuadamente el circuito vigilante, los impulsos fuera de la terminal l/O del IC 20 se detienen. Ya que esta salida está acoplada a la corriente alterna (AC), el circuito vigilante no se preocupa por la polaridad en que finalice la salida cuando ocurra'ía interrupción vigilante. Sin una carga eléctrica que alimente al capacitor C3, el resistor R1 eventualmente descarga el capacitor C3. Cuando el voltaje en la base del transistor Q2 cae a 2.7 voltios (es decir, 0.6 voltios por debajo del emisor a 3.3 voltios), el transistor Q2 se enciende y la transición de bajo a alto proporcionan una señal alta lógica a la terminal NMI. Esta entrada en la terminal NMI fuerza al programa dentro del IC 20 a reiniciar el vector que entonces se re-inicialíza (es decir, reinicia) el IC 20. Para asegurar que el voltaje en el capacitor sea un valor conocido después de un período de interrupción de potencia, se proporciona el transistor Q4. El transistor Q4 se enciende por la terminal de reinicio del IC 20. Un estado lógico bajo está presente en la terminal de reinicio durante cada período de interrupción de potencia AC. Este estado lógico bajo enciende el transistor Q4 y lo satura, lo cual fuerza a cero voltios a través del capacitor C3. Esto asegura que la condición nicial del circuito es constante. La terminal de reinicio se puede utilizar directamente para jalar la base del transistor Q2 a un estado lógico bajo, pero afecta los tiempos de ascenso y descenso de la función de reinicio del IC 20, lo cual puede no ser aceptable en ciertos escenarios. El circuito de la Figura 1 también ajusta a por lo menos dos constantes de tiempo únicas. Suponiendo que al IC 20 le toma 1 segundo antes de iniciar la terminal l/O (y la constante de tiempo del capacitor C3 de carga de cero voltios a 0.6 voltios es aproximadamente 0.4 segundos), un reinicio vigilante se genera aproximadamente 0.4 segundos después del sistema 10 (por ejemplo, un aparato de procesamiento de señal de televisión) es provisto con la energía eléctrica. Sin el transistor Q4 que ajusta inicialmente el voltaje en el capacitor C3 a cero, puede tomar hasta 3 veces más antes de que ocurra una inicialización actualizada. Ya que esto retrasará la capacidad del usuario para encender el sistema, 10, se prefiere un retraso menor que 500 milisegundos. Una vez que la terminal l/O del IC 20 se inicia, cualquier caída de aproximadamente más de 1.4 segundos (que es de aproximadamente 3 veces las constantes del capacitor C3 y el resistor R1) generará un tiempo vigilante actual. Con el fin de evitar problemas de fuga, el capacitor C3 de preferencia se selecciona como un capacitor de chip de capas múltiples, mejor que uno electrolítico. El capacitor C7 es provisto para evitar que los transientes ESD y Arco-cinéticos generen arbitrariamente interrupciones vigilantes.

Con referencia a la Figura 2, se ilustra un diagrama esquemático de un sistema que emplea una segunda modalidad del arreglo de circuito vigilante construido de conformidad con los principios de la presente invención. El circuito de la Figura 2 es una variación del circuito de la Figura 1 y opera para reiniciar el IC 20 en la misma forma general. De manera adicional, el circuito de ia Figura 2 emplea muchos componentes del mismo circuito como el circuito de la Figura 1, aunque sus valores pueden ser diferentes. Los valores preferidos para los componentes del circuito en esta modalidad se ilustran en la Figura 2. Al igual que en la Figura 1, el IC 20 de la Figura 2 también incluye el vigilante interno antes descrito, el cual monitorea el estado operativo del IC 20. De conformidad con esto, el circuito del equipo de la Figura 2 opera en forma cooperativa con el vigilante interno y está diseñado para proporcionar una constante de mayor tiempo que el circuito de la Figura 1. Las simulaciones de la computadora indican que la fuga de diodo D5 en la Figura 1 se podrían importantes y como resultado, el valor máximo del resistor Rl está de preferencia limitado a 200 K ohms. El circuito de la Figura 2 se dirige a este problema de fuga al reemplazar el diodo D5 de la Figura 1, con la unión base-emisor del transistor Q5. Con el área de base de un transistor de menor señal, la cual es mucho menor que la de un diodo típico, la corriente de saturación (que es esencialmente la corriente de fuga) es mucho menor. Al sustituir el transistor Q5 por el diodo D5, el circuito de la Figura 2 puede más que duplicar la constante de tiempo del circuito i.

II de la Figura 1. Con referencia la Figura 3, se ilustra un diagrama esquemático de un sistema que emplea una tercera modalidad de un arreglo de circuito vigilante construido de conformidad con los principios de la presente invención. Al igual que la Figura 2, el circuito de la Figura 3 es otra variación del circuito de la Figura 1, y emplea muchos de mismos componentes del circuito, aunque sus valores pueden ser diferentes. Los valores preferidos para los componentes de circuito en esta modalidad se ilustran en la Figura 3. Se debe observar que el IC 20 de la Figura 3 también incluye el vigilante interno antes mencionado, el cual monitorea el estado operativo del IC 20. Sin embargo, el circuito de la Figura 3, es diferente del circuito de la Figura 1 ya que ¡ncluye algunos componentes adicionales, a saber tres resistores R4, R10 y R11, un transistor Q5 y un diodo D 17. Además, el circuito de la Figura 3 no emplea diodos D4 y D5 de la Figura 1. El circuito de la Figura 3 se diseño para incrementar más la constante de tiempo. Esto se logra al aumentar el voltaje que el capacitor C3 se carga antes de que el transistor Q2 se encienda. Al añadir el diodo D17 en la Figura 3, el voltaje de activación en el transistor Q2 aumenta a aproximadamente 1.4 voltios (suponiendo un transistor y un diodo estándares). Al añadir el resistor R4, una corriente predecible se fuerza a través del diodo D17 lo que hace su caída de voltaje muy consistente. Con referencia ahora a la Figura 4, se ilustra un diagrama de flujo que ¡lustra la operación de una cuarta modalidad del arreglo vigilante construido de conformidad con los principios de la presente invención. Esta cuarta modalidad es una implementación de programa adecuado para utilizarse en un IC, como un IC 20 de las Figuras 1 a la 3. De esta manera, el vigilante del programa ilustrado en la Figura 4 funcionará como un vigilante interno secundario para el vigilante interno primario del IC 20, descrito antes aquí. Un aspecto de la cuarta modalidad involucra la lectura de un primer contador del vigilante primario para observar en el momento en que se disminuye. Una vez disminuido, esto indica que el contador secundario del vigilante primario recién cambió y empezó a contar en forma regresiva otra vez desde 400. Una vez que el primer contador disminuye, el vigilante del programa secundario tiene una cantidad limitada de tiempo (justo bajo 100 microsegundos en la modalidad ejemplíficat?va) para regenerar al primer contador antes de que el segundo contador alcance un valor de cuenta de 2, otra vez. Para asegurar que no exista ¡ncertidumbre en la temporización, todas las interrupciones del IC 20 se desactivan, mientras que el primer contador se sondea. Las interrupciones no se activan otra vez hasta que el primer contador se regenere. La Figura 4 ilustra esta operación del vigilante secundario ¡mplementado por programa, y se aquí en adelante será descrita. En el paso 41, el vigilante secundario provoca todas las interrupciones del IC 20 para ser desactivadas. Después, en el paso 42, el primer contador del vigilante primario se lee por primera vez. El primer contador se vuelve a leer otra vez en el paso 43.

Entonces, en el paso 44, se determina si el valor de cuenta del primer contador ha cambiado o no, entre la primera y segunda lecturas en los pasos 42 y 43. Cuando el valor de cuenta no ha cambiado, el flujo del proceso se regresa al paso 43 y el primer contador se vuelve a leer. Cuando el valor de cuenta del primer contador ha cambiado, el flujo del proceso avanza al paso 45 en donde se regenera el primer contador (es decir, se inicia en cero). Por último, en el paso 46, las interrupciones del IC 20 se reactivan. Como se describe aquí, la presente invención proporciona con ventaja diferentes variaciones para un arreglo vigilante que asegure una operación estable, consistente de un sistema eléctrico. Aunque se describe con relación a un aparato de procesamiento de señal de televisión, la presente invención se puede aplicar a cualquier dispositivo de audio, video u otro dispositivo electrónico consumible, como una grabadora de cartucho de video (VCR), aparato de satélite digital, reproductor de disco de video digital (DVD), reproductor de disco compacto, computadora o sistema similar. Mientras que esta invención ha sido descrita con un diseño preferido, la presente invención también se puede modificar dentro del espíritu y alcance de esta exposición. Esta solicitud tiene la intención de cubrir cualquier variación, uso y/o adaptaciones de la invención al usar sus principios generales. También,, esta solicitud tiene la intención de cubrir tales modificaciones de la presente invención que se encuentren dentro de la práctica conocida o acostumbrada en la técnica a la cual pertenece la invención, y que caigan dentro de los límites de las reivindicaciones anexas £

Claims (1)

1. REIVINDICACIONES 1. Un arreglo de circuito vigilante, caracterizado porque comprende un circuito integrado que incluye un primer vigilante para monitorear un estado operativo del circuito integrado; y un segundo arreglo externo al circuito integrado, en donde el segundo vigilante permite al circuito integrado ser reiniciado dependiendo de recibir señales eléctricas provistas por el circuito integrado. 2. El arreglo de circuito vigilante de conformidad con la 'reivindicación 1, caracterizado porque el primer vigilante se implementa por lo menos en parte por un programa, y el segundo vigilante se implementa por el equipo físico. 3, El arreglo de circuito vigilante de conformidad con la reivindicación 1, caracterizado porque el circuito integrado comprende un microprocesador. 4. El arreglo de circuito vigilante de conformidad con la reivindicación 1, caracterizado porque el primer y segundo vigilantes están incorporados en un dispositivo electrónico consumible. 5. El arreglo de circuito vigilante de conformidad con la reivindicación 4, caracterizado porque el dispositivo electrónico consumible comprende un aparato de procesamiento de señal de televisión. 6. El arreglo de circuito vigilante de conformidad con la reivindicación 1, caracterizado porque el segundo vigilante protege af circuito integrado contra descargas electrostáticas. 7. El arreglo de circuito vigilante de conformidad con la reivindicación 1, caracterizado porque el segundo vigilante protege al circuito integrado contra transientes Arco-cinéticos. 8. El arreglo de circuito vigilante de conformidad con la reivindicación 1, caracterizado porque el segundo vigilante activa el circuito integrado para ser reiniciado en respuesta a la falla del circuito integrado para proporcionar señales eléctricas al segundo vigilante durante un período de tiempo determinado. 9. El arreglo de circuito vigilante de conformidad con la reivindicación 1, caracterizado porque el segundo vigilante activa el circuito integrado para ser reiniciado al aplicar una señal lógica predeterminada en una terminal del circuito integrado. 10. El arreglo de circuito vigilante de conformidad con la reivindicación 9, caracterizado porque la terminal del circuito integrado es una terminal de interrupción no enmascarable. 11. Un arreglo vigilante caracterizado porque comprende: un circuito integrado que incluye primer y segundo vigilante para monitorear un estado operativo del circuito integrado, en dond el segundo vigilante reinicia el primer vigilante en respuesta a un condición predeterminada del primer vigilante. 12. El arreglo de circuito vigilante de conformidad con l reivindicación 11, caracterizado porque el primer y segund vigilantes se implementan por lo menos en parte por un programa. • í 1 13. El arreglo de circuito vigilante de conformidad con la reivindicación 11, caracterizado porque el circuito integrado comprende un microprocesador. 14. El arreglo de circuito vigilante de conformidad con la reivindicación 11, caracterizado porque el primer y segundo vigilantes están incorporados en un dispositivo electrónico consumible. 15. El arreglo de circuito vigilante de conformidad con la reivindicación 14, caracterizado porque el dispositivo electrónico consumible comprende un aparato de procesamiento de señal de televisión. 16. Un método para proporcionar una función vigilante para un circuito integrado, caracterizado porque comprende los pasos de" proporcionar un primer vigilante interno del circuito integrado para monitorear un estado operativo del circuito integrado; y proporcionar un segundo vigilante externo al circuito integrado para activar el circuito integrado para ser reiniciado en respuesta a las señales eléctricas provistas por el circuito integrado. 17. El método de conformidad con la reivindicación 16, caracterizado porque el primer vigilante se implementa por lo menos en parte por un programa, y el segundo vigilante se implementa por el equipo físico. 18. El método de conformidad con la reivindicación 16, caracterizado porque el circuito integrado comprende un microprocesador. 19. El método de conformidad con la reivindicación 16, caracterizado porque el primer y segundo vigilantes están incorporados en un dispositivo electrónico consumible. 20, El método de conformidad con la reivindicación 19, caracterizado porque el dispositivo electrónico consumible comprende un aparato de procesamiento de señal de televisión. 21 El método de conformidad con la reivindicación 16, caracterízado porque el segundo vigilante protege al circuito integrado contra descargas electrostáticas. 22. El método de conformidad con la reivindicación 16, caracterizado porque el segundo vigilante protege al circuito .i. integrado contra transientes Arco-cinéticos. 23. El método de conformidad con la reivindicación 16, caracterizado porque el segundo vigilante activa al circuito integrado a ser reiniciado en respuesta al circuito integrado que falla en proporcionar señales eléctricas al segundo vigilante durante un período de tiempo determinado. 24. El método de conformidad con la reivindicación 16, caracterizado porque el segundo vigilante activa el circuito integrado a ser reiniciado al aplicar una señal lógica predeterminada a una I terminal del circuito integrado. 25. El método de conformidad con la reivindicación 24, caracterizado porque la terminal del circuito integrado es una terminal de interrupción no enmascarable tt * 19 RESUMEN Un arreglo vigilante ventajosamente proporciona a los sistemas, como un aparato de procesamiento de señal de televisión, con un medio económico, confiable medíante el cual se puede r mantener una operación consistente y estable. De conformidad con por lo menos una modalidad^ un circuito vigilante del equipo recibe impulsos regulares desde un marcador de tiempo del programa en un circuito integrado (IC) para regenerarlo. En caso de que el circuito vigilante no se regenere, proporciona una señal lógica predeterminada a una terminal de interrupción no enmascarable (NMI) del IC para generar un reinicio similar al generado por el vigilante IC interno.