KR20030003354A - 루테늄 하부전극을 갖는 강유전체 캐패시터 및 그 형성방법 - Google Patents

루테늄 하부전극을 갖는 강유전체 캐패시터 및 그 형성방법 Download PDF

Info

Publication number
KR20030003354A
KR20030003354A KR1020010038677A KR20010038677A KR20030003354A KR 20030003354 A KR20030003354 A KR 20030003354A KR 1020010038677 A KR1020010038677 A KR 1020010038677A KR 20010038677 A KR20010038677 A KR 20010038677A KR 20030003354 A KR20030003354 A KR 20030003354A
Authority
KR
South Korea
Prior art keywords
ruthenium
film
layer
ferroelectric
forming
Prior art date
Application number
KR1020010038677A
Other languages
English (en)
Other versions
KR100388466B1 (ko
Inventor
김남경
염승진
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2001-0038677A priority Critical patent/KR100388466B1/ko
Publication of KR20030003354A publication Critical patent/KR20030003354A/ko
Application granted granted Critical
Publication of KR100388466B1 publication Critical patent/KR100388466B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer

Abstract

본 발명은 반도체 제조 기술에 관한 것으로, 특히 강유전체 박막을 유전체로 사용하는 강유전체 캐패시터 형성 공정에 관한 것이며, 더 자세히는 루테늄(Ru) 하부전극을 갖는 강유전체 캐패시터 구조 및 형성 공정에 관한 것이다. 본 발명은 루테늄 하부전극 적용시 강유전체 박막의 어닐링에 의해 루테늄 하부전극 표면에 루테늄산화물이 형성되는 것을 방지할 수 있는 반도체 소자의 강유전체 캐패시터 및 그 형성방법을 제공하는데 그 목적이 있다. 본 발명에서는 강유전체 박막과 루테늄 하부전극의 계면에 리튬산화막(Li2O)을 삽입한다. 리튬산화막은 기존에 산소 확산 방지막으로 사용되어 온 알루미나(Al2O3) 보다도 산소 결합력이 뛰어나기 때문에 고온의 산화 분위기에서도 루테늄산화물의 생성을 방지할 수 있으며, 초박막(20∼300Å)으로 형성해도 충분한 산소 확산 방지 특성을 가지기 때문에 강유전체 캐패시터의 특성을 크게 열화시킬 우려가 없다.

Description

루테늄 하부전극을 갖는 강유전체 캐패시터 및 그 형성방법{Ferroelectric capacitor having ruthenium bottom electrode and forming method thereof}
본 발명은 반도체 제조 기술에 관한 것으로, 특히 강유전체 박막을 유전체로 사용하는 강유전체 캐패시터 형성 공정에 관한 것이며, 더 자세히는 루테늄(Ru) 하부전극을 갖는 강유전체 캐패시터 구조 및 형성 공정에 관한 것이다.
강유전체 물질은 높은 유전상수(dielectric constant), 분극현상의 비휘발성(nonvolatile)으로 인해 반도체 메모리에 응용되어 DRAM(dynamic random access memory)의 고직접화(1Gb 이상) 및 새로운 형태의 비휘발성 반도체 메모리(FeRAM)의 구현에 필요한 물질로 등장하였다.
한편, 대표적인 강유전체 물질로는 Pb(ZrxTix-1)O3(PZT), (Sr,Bi)Ta2O9(SBT), SrBi2(Ta, Nb)2O9(SBTN), (BixLay)Ti3O12(BLT) 등이 있으며, 우수한 강유전체의 특성을 구현하기 위해서는 상/하부전극 물질 등의 주변 물질 및 공정의 제어가 필수적이다.
통상적으로, 강유전체 캐패시터의 상/하부전극 물질로서 Pt, Ir, IrO2, Ru, RuO2, W, WN, TiN 등을 사용하고 있다. 이 중에서도 Ru막은 기상유기화학증착법으로 증착이 가능하여 실린더형 캐패시터나 오목형 캐패시터를 구현하기에 적합한 장점이 있어 고집적 비휘발성 메모리 소자에의 적용이 유망한 전극재료로, 그에 대한 많은 연구가 진행되고 있다.
그런데, 루테늄 하부전극 상에 강유전체 박막을 증착할 때, 높은 분극 특성을 갖도록 하기 위해서는 반드시 고온의 산화 분위기의 어닐 공정을 수반해야 한다. 이때, 강유전체 박막에 어닐이 수행되면서 강유전체 박막에 접하는 루테늄 하부전극이 산화되어 Ru0x와 같은 산화막이 형성된다. Ru0x는 RuO2(x=2)와 같이 전극 재료로 사용되는 경우도 있으나, RuO4(x=4)의 경우에는 막질이 매우 떨어지는 경향이 있다. 즉, 강유전체 박막과 루테늄 하부전극 사이에 생성된 산화막은 막질이 다공성(porous)이며 일함수(work function)가 낮아 캐패시터의 누설전류를 증가시키고 강유전체 박막의 분극 특성을 열화시키는 문제점이 있다.
본 발명은 상기와 같은 종래기술의 문제점을 해결하기 위하여 제안된 것으로, 루테늄 하부전극 적용시 강유전체 박막의 어닐링에 의해 루테늄 하부전극 표면에 루테늄산화물이 형성되는 것을 방지할 수 있는 반도체 소자의 강유전체 캐패시터 및 그 형성방법을 제공하는데 그 목적이 있다.
도 1 내지 도 5는 본 발명의 일 실시예에 따른 강유전체 캐패시터 형성 공정도.
* 도면의 주요 부분에 대한 부호의 설명
18 : 폴리실리콘 플러그
19 : 실리사이드막
20 : 장벽금속층
21 : 하부전극용 루테늄막
22 : LiO2박막
23 : BLT 박막
24 : 상부전극용 루테늄막
상기의 기술적 과제를 해결하기 위한 본 발명의 일 측면에 따르면, 반도체 소자의 강유전체 캐패시터에 있어서, 소정의 하부층 상에 제공되는 루테늄 하부전극; 상기 루테늄 하부전극 상에 제공되는 리튬산화막; 상기 리튬산화막 상에 제공되는 강유전체 박막; 및 상기 강유전체 박막 상에 제공되는 상부전극을 구비하는 반도체 소자의 강유전체 캐패시터가 제공된다.
또한, 본 발명의 다른 측면에 따르면, 반도체 소자의 강유전체 캐패시터 형성방법에 있어서, 기판 상에 하부전극용 루테늄막을 형성하는 제1 단계; 상기 하부전극용 루테늄막 상에 리튬산화막을 형성하는 제2 단계; 상기 리튬산화막 상에 강유전체 박막을 형성하는 제3 단계; 및 상기 강유전체 박막 상에 상부전극용 전도막을 형성하는 제4 단계를 포함하는 반도체 소자의 강유전체 캐패시터 형성방법이 제공된다.
바람직하게, 상기 제2 단계에서, 상기 리튬산화막은 20∼300Å 두께로 형성한다.
바람직하게, 상기 강유전체 박막은 50∼2000Å 두께의 비스무스-란탄-티타늄 산화막(BLT)이다.
바람직하게, 상기 리튬산화막은 1mTorr∼10Torr의 증착 압력, 200∼600℃의 증착 온도를 사용하여 화학기상증착법으로 증착한다.
바람직하게, 상기 리튬산화막은 200∼400℃의 증착 온도를 사용하여 원자층증착법으로 증착한다.
본 발명에서는 강유전체 박막과 루테늄 하부전극의 계면에 리튬산화막(Li2O)을 삽입한다. 리튬산화막은 기존에 산소 확산 방지막으로 사용되어 온 알루미나(Al2O3) 보다도 산소 결합력이 뛰어나기 때문에 고온의 산화 분위기에서도 루테늄산화물의 생성을 방지할 수 있으며, 초박막(20∼300Å)으로 형성해도 충분한 산소 확산 방지 특성을 가지기 때문에 강유전체 캐패시터의 특성을 크게 열화시킬우려가 없다.
이하, 본 발명이 속한 기술분야에서 통상의 지식을 가진 자가 본 발명을 보다 용이하게 실시할 수 있도록 하기 위하여 본 발명의 바람직한 실시예를 소개하기로 한다.
첨부된 도면 도 1 내지 도 5는 본 발명의 일 실시예에 따른 강유전체 캐패시터 형성 공정을 도시한 것으로, 이하 이를 참조하여 설명한다.
본 실시예에 따른 강유전체 캐패시터 형성 공정은, 우선 도 1에 도시된 바와 같이 실리콘 기판(10) 상에 소자분리막(11), 워드라인(13), 비트라인(16) 등을 형성하고, 그 과정에서 형성된 층간절연막(15, 17)를 선택 식각하여 하부전극 콘택홀을 형성한 다음, 콘택홀 내에 폴리실리콘 플러그(18), 실리사이드막(19) 및 장벽금속층(20)을 형성하고, 전체 구조 상부에 하부전극용 루테늄막(21)을 형성한다. 여기서, 실리사이드막(19)은 저항성 접촉(ohmic contact)을 위한 것으로 Ti 실리사이드를 사용하는 것이 바람직하며, 장벽금속층(20)으로는 TiN막을 사용하는 것이 바람직하다. 또한, 하부전극용 루테늄막(21)은 씨드층으로 100∼800Å 두께의 TiN막을 씨드층으로 사용하여 증착하는 것이 바람직하며, 이를 위해 장벽금속층(20)을 콘택 내에만 잔류시키지 않고 층간절연막(17) 상부에도 잔류시킬 수 있다. 미설명 도면 부호 '12'는 게이트 산화막, '14'는 측벽 스페이서 산화막을 각각 나타낸 것이다.
다음으로, 도 2에 도시된 바와 같이 하부전극용 루테늄막(21) 상부에20∼300Å 두께의 LiO2초박막(22)을 형성한다. 이때, LiO2초박막(22)은 CVD법 또는 ALD법을 사용하며 증착할 수 있으며, CVD법으로 증착하는 경우 증착 압력은 1mTorr∼10Torr, 증착 온도는 200∼600℃가 적절하고, ALD법으로 증착하는 경우 증착 온도는 200∼400℃가 적절하다.
이어서, 도 3에 도시된 바와 같이 LiO2초박막(22) 상에 50∼2000Å 두께의 BLT 박막(23)을 증착한다. BLT 박막(23)의 증착은 스핀-온(spin-on)법, MOD(metal-orgnic decomposition)법, LSMCD(liquid source mist chemical deposition)법 등과 같이 상온에서 액상 소스를 도포하고, 솔벤트 제거를 위한 베이크 공정을 실시한 후, 300∼450℃의 온도에서 10∼500W의 플라즈마 파워를 사용하여 산소 플라즈마 처리를 수행하여 박막의 산화를 이루고, O2, N2O, N2, Ar, Ne, Kr, Xe, He 등을 단독 또는 혼합 사용한 분위기에서 500∼900℃ 온도로 급속열처리(RTA)를 수행하여 핵 생성 및 성장을 유도하고, O2, N2O, N2, Ar, Ne, Kr, Xe, He 등을 단독 또는 혼합 사용한 분위기에서 500∼900℃ 온도로 전기로(furnace)열처리를 실시하여 결정립을 성장시키는 과정을 거친다. 한편, BLT 막막(23)은 Bi가 3.25∼3.35 원자농도, La가 0.80∼0.90 원자농도를 가지도록 조성비를 조절한다.
다음으로, 도 4에 도시된 바와 같이 전체 구조 상부에 상부전극용 루테늄막(24)을 형성한다.
계속하여, 도 5에 도시된 바와 같이 상부전극용 루테늄막(24), BLT 박막(23), LiO2초박막(22), 하부전극용 루테늄막(21)을 차례로 식각하여 캐패시터구조를 형성한다.
상기와 같은 공정을 실시하는 경우, 루테늄 하부전극과 BLT막의 계면에 산소 결합력이 우수한 LiO2초박막이 존재하기 때문에 막질이 떨어지는 루테늄산화물의 생성을 방지할 수 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
예컨대, 전술한 실시예에서는 PP 구조의 캐패시터를 형성하는 경우를 일례로 들어 설명하였으나, 본 발명은 NPP 구조의 캐패시터를 형성하는 경우에도 적용할 수 있다.
또한, 전술한 실시예에서는 상부전극용 전도막으로 Ru를 사용하는 경우를 일례로 들어 설명하였으나, 본 발명은 상부전극용 전도막으로 Pt, Ir, IrO2, RuO2, W, WN, TiN 등을 사용하는 경우에도 적용된다.
또한, 전술한 실시예에서는 강유전체 박막으로 BLT를 사용하는 경우를 일례로 들어 설명하였으나, 본 발명은 강유전체 박막 형성시 고온의 산화 분위기에서의 어닐 공정을 수반하는 PZT, SBT, SBTN 등을 사용하는 경우에도 적용된다.
전술한 본 발명은 고온의 산화 분위기에서도 루테늄 하부전극과 강유전체 박막의 계면에서 루테늄산화물이 생성하는 것을 방지하고, 분극 특성의 열화를 방지하는 효과가 있으며, 이로 인하여 소자의 신뢰도 및 수율의 향상을 기대할 수 있다.

Claims (6)

  1. 반도체 소자의 강유전체 캐패시터에 있어서,
    소정의 하부층 상에 제공되는 루테늄 하부전극;
    상기 루테늄 하부전극 상에 제공되는 리튬산화막;
    상기 리튬산화막 상에 제공되는 강유전체 박막; 및
    상기 강유전체 박막 상에 제공되는 상부전극
    을 구비하는 반도체 소자의 강유전체 캐패시터.
  2. 반도체 소자의 강유전체 캐패시터 형성방법에 있어서,
    기판 상에 하부전극용 루테늄막을 형성하는 제1 단계;
    상기 하부전극용 루테늄막 상에 리튬산화막을 형성하는 제2 단계;
    상기 리튬산화막 상에 강유전체 박막을 형성하는 제3 단계; 및
    상기 강유전체 박막 상에 상부전극용 전도막을 형성하는 제4 단계
    를 포함하는 반도체 소자의 강유전체 캐패시터 형성방법.
  3. 제2항에 있어서,
    상기 제2 단계에서,
    상기 리튬산화막은 20∼300Å 두께로 형성하는 것을 특징으로 하는 반도체 소자의 강유전체 캐패시터 형성방법.
  4. 제3항에 있어서,
    상기 강유전체 박막은 50∼2000Å 두께의 비스무스-란탄-티타늄 산화막(BLT)인 것을 특징으로 하는 반도체 소자의 강유전체 캐패시터 형성방법.
  5. 제2항 또는 제3항에 있어서,
    상기 리튬산화막은 1mTorr∼10Torr의 증착 압력, 200∼600℃의 증착 온도를 사용하여 화학기상증착법으로 증착하는 것을 특징으로 하는 반도체 소자의 강유전체 캐패시터 형성방법.
  6. 제2항 또는 제3항에 있어서,
    상기 리튬산화막은 200∼400℃의 증착 온도를 사용하여 원자층증착법으로 증착하는 것을 특징으로 하는 반도체 소자의 강유전체 캐패시터 형성방법.
KR10-2001-0038677A 2001-06-30 2001-06-30 루테늄 하부전극을 갖는 강유전체 캐패시터 및 그 형성방법 KR100388466B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0038677A KR100388466B1 (ko) 2001-06-30 2001-06-30 루테늄 하부전극을 갖는 강유전체 캐패시터 및 그 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0038677A KR100388466B1 (ko) 2001-06-30 2001-06-30 루테늄 하부전극을 갖는 강유전체 캐패시터 및 그 형성방법

Publications (2)

Publication Number Publication Date
KR20030003354A true KR20030003354A (ko) 2003-01-10
KR100388466B1 KR100388466B1 (ko) 2003-06-25

Family

ID=27712606

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0038677A KR100388466B1 (ko) 2001-06-30 2001-06-30 루테늄 하부전극을 갖는 강유전체 캐패시터 및 그 형성방법

Country Status (1)

Country Link
KR (1) KR100388466B1 (ko)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10135418A (ja) * 1997-10-07 1998-05-22 Nec Corp 強誘電体容量およびメモリセル構造
KR20000014388A (ko) * 1998-08-20 2000-03-15 윤종용 강유전체 메모리 커패시터 및 그 제조방법
KR100519514B1 (ko) * 1999-07-02 2005-10-07 주식회사 하이닉스반도체 ＴａＯＮ박막을 갖는 커패시터 제조방법
KR20010046108A (ko) * 1999-11-10 2001-06-05 윤종용 반도체 메모리 소자의 커패시터
KR100371143B1 (ko) * 1999-12-29 2003-02-07 주식회사 하이닉스반도체 반도체장치의 고용량 커패시터 형성방법

Also Published As

Publication number Publication date
KR100388466B1 (ko) 2003-06-25

Similar Documents

Publication Publication Date Title
JPH1154718A (ja) 低温処理により安定化される金属酸化膜からなる緩衝膜を具備した集積回路装置及びその製造方法
US20020127867A1 (en) Semiconductor devices having a hydrogen diffusion barrier layer and methods of fabricating the same
JP2008078390A (ja) 半導体装置およびその製造方法
JP2003218325A (ja) 強誘電体膜形成方法及び半導体装置製造方法
KR100388465B1 (ko) 루테늄 하부전극을 갖는 강유전체 캐패시터 및 그 형성방법
KR100388466B1 (ko) 루테늄 하부전극을 갖는 강유전체 캐패시터 및 그 형성방법
KR100399075B1 (ko) 반도체 소자의 강유전체 캐패시터 형성방법
KR100390845B1 (ko) 반도체 소자의 강유전체 캐패시터 및 그 형성방법
KR100390837B1 (ko) 캐패시터 제조 방법
KR100448233B1 (ko) 텅스텐 플러그를 구비한 강유전체 캐패시터 제조방법
KR100384869B1 (ko) 캐패시터의 제조 방법
KR100390844B1 (ko) 반도체 소자의 강유전체 캐패시터 및 그 형성방법
KR100384846B1 (ko) 캐패시터의 제조 방법
KR20010064099A (ko) 새로운 알루미나막 형성방법 및 그를 이용한 반도체 소자제조방법
KR100448242B1 (ko) 반도체 소자의 캐패시터 상부전극 제조방법
KR20020043905A (ko) 캐패시터의 제조 방법
KR100362184B1 (ko) 반도체 소자의 강유전체 캐패시터 형성방법
KR100388467B1 (ko) 반도체 소자의 비스무스-란탄-티타늄 산화막 형성방법
KR101016950B1 (ko) 반도체 소자의 강유전체 캐패시터 형성방법
KR100362185B1 (ko) 반도체 소자의 강유전체 캐패시터 형성방법
KR100472724B1 (ko) 분극특성을 향상시킨 강유전체 캐패시터 제조방법
KR100362182B1 (ko) 강유전체 메모리 소자의 제조 방법
KR20050062862A (ko) 반도체 소자의 강유전체 캐패시터 및 그 제조방법
KR20040059436A (ko) 강유전체 메모리 소자의 제조 방법
KR20020053967A (ko) 캐패시터 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110526

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee