KR20030002787A - 반도체 소자의 금속 플러그 형성방법 - Google Patents
반도체 소자의 금속 플러그 형성방법 Download PDFInfo
- Publication number
- KR20030002787A KR20030002787A KR1020010038496A KR20010038496A KR20030002787A KR 20030002787 A KR20030002787 A KR 20030002787A KR 1020010038496 A KR1020010038496 A KR 1020010038496A KR 20010038496 A KR20010038496 A KR 20010038496A KR 20030002787 A KR20030002787 A KR 20030002787A
- Authority
- KR
- South Korea
- Prior art keywords
- alloy layer
- forming
- metal
- semiconductor device
- plug
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 40
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 37
- 239000002184 metal Substances 0.000 title claims abstract description 37
- 239000004065 semiconductor Substances 0.000 title claims abstract description 25
- 239000010410 layer Substances 0.000 claims abstract description 34
- 229910045601 alloy Inorganic materials 0.000 claims abstract description 33
- 239000000956 alloy Substances 0.000 claims abstract description 33
- 239000011229 interlayer Substances 0.000 claims abstract description 13
- 238000005240 physical vapour deposition Methods 0.000 claims abstract description 10
- 239000000758 substrate Substances 0.000 claims abstract description 9
- 239000000463 material Substances 0.000 claims abstract description 7
- 229910052782 aluminium Inorganic materials 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims description 5
- 229910052719 titanium Inorganic materials 0.000 claims description 4
- 238000005275 alloying Methods 0.000 claims description 3
- 239000000203 mixture Substances 0.000 claims description 3
- 229910017944 Ag—Cu Inorganic materials 0.000 claims description 2
- 229910017982 Ag—Si Inorganic materials 0.000 claims description 2
- 229910018170 Al—Au Inorganic materials 0.000 claims description 2
- 229910018182 Al—Cu Inorganic materials 0.000 claims description 2
- 229910015367 Au—Sb Inorganic materials 0.000 claims description 2
- 229910015365 Au—Si Inorganic materials 0.000 claims description 2
- 229910019083 Mg-Ni Inorganic materials 0.000 claims description 2
- 229910019074 Mg-Sn Inorganic materials 0.000 claims description 2
- 229910019403 Mg—Ni Inorganic materials 0.000 claims description 2
- 229910019382 Mg—Sn Inorganic materials 0.000 claims description 2
- 229910052785 arsenic Inorganic materials 0.000 claims description 2
- 229910052802 copper Inorganic materials 0.000 claims description 2
- 238000005498 polishing Methods 0.000 claims description 2
- 238000005201 scrubbing Methods 0.000 claims description 2
- 239000000126 substance Substances 0.000 claims description 2
- 238000009736 wetting Methods 0.000 claims description 2
- 238000010438 heat treatment Methods 0.000 claims 1
- 229910052709 silver Inorganic materials 0.000 claims 1
- 230000008018 melting Effects 0.000 abstract description 8
- 238000002844 melting Methods 0.000 abstract description 8
- 239000011800 void material Substances 0.000 abstract description 2
- 239000011521 glass Substances 0.000 abstract 1
- 239000007769 metal material Substances 0.000 description 7
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 4
- 229910052721 tungsten Inorganic materials 0.000 description 4
- 239000010937 tungsten Substances 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 150000002739 metals Chemical class 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- -1 W (10) Chemical class 0.000 description 1
- 229910002056 binary alloy Inorganic materials 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000010943 off-gassing Methods 0.000 description 1
- 239000002243 precursor Substances 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 229910002058 ternary alloy Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
- H01L21/76882—Reflowing or applying of pressure to better fill the contact hole
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 반도체 소자의 금속 플러그 형성방법에 관한 것으로, 특히, 콘택홀이 형성된 반도체 기판 상에 플라즈마기상증착 방법을 이용하여 형성된 합금층(alloy)를 열처리하여 용융금속을 형성하면 콘택홀 내로 흘러 콘택홀이 매립되어 금속플러그를 형성함으로서, 딥(deep) 콘택에서도 보이드가 없는 플러그 형성이 가능하며, 플러그로 사용되는 금속재료의 용융점 및 비저항 조절을 가능하여 그에 따른 반도체 소자의 고집적화를 가능하게 하는 기술로 매우 유용하고 효과적인 장점을 지닌 발명에 관한 것이다.
Description
본 발명은 콘택홀이 형성된 반도체 기판 상에 PVD방법을 이용하여 형성된 합금층을 열처리하여 용융금속을 형성하면 콘택홀 내로 흘러 콘택홀이 매립되어 금속플러그를 형성함으로서, 딥 콘택에서도 보이드가 없는 플러그 형성이 가능하며, 플러그로 사용되는 금속재료의 용융점 및 비저항 조절을 가능하게 할 수 있는 것을 특징으로 하는 반도체 소자의 금속 플러그 형성방법에 관한 것이다.
일반적으로, 반도체소자를 제조하는 방법에서 상,하부간에 전기적으로 전도선의 역할을 하는 금속배선이 다층으로 형성되는 경우에 그 사이를 절연시키기 위한 층간절연막이 많이 사용되고 있으며, 그 층간절연막을 콘택부위를 갖는 감광막을 적층하여 그 부위를 식각하여 층간절연막에 금속배선이 형성될 부분에 콘택홀을 형성하고 그 내부에 금속층을 몰입하여 식각으로 금속배선을 형성하게 된다.
이러한 금속배선은 비트라인(Bit Line) 및 워드라인(Word Line)등으로 사용되어 게이트전극 및 커패시터등을 상,하부 및 수평으로 전기적으로 연결하여 반도체소자를 구성하게 되는 것이다.
도 1은 종래의 일반적인 반도체 소자의 금속 플러그 구성을 보여주는 단면도로서, 콘택의 깊이가 20000Å 정도였으며, 에스펙트 비(aspect ratio)가 15이상으로 콘택 매립이 어려운 관계로 매립 특성이 우수한 화학기상증착법만이 매립 가능하였으며, 고온 안정성 확보를 위하여 고용융점 금속재료를 필요로 하였다.
이때, 상기 금속재료로는 텅스텐 및 알루미늄이 상용되고 있다.
그러나, 상기 텅스텐은 화학기상증착법에 의해 전구체(precursor)인 WF6가스를 사용하게 됨으로 TiN 또는 Ti와 같은 베리어 금속 공정이 선행되어야 하므로 공정 스텝이 증가되는 것은 물론 콘택 지역 매립측면에서는 더욱 열악한 에스펙트 비를 형성하게 되는 문제점이 있었다.
또한, 상기 알루미늄은 핫(hot) 알루미늄 공정과 같은 화학기상증착법이 도입되고 있으나, 콘택 매립 시 약 450℃ 정도의 공정온도를 사용함에 따른 ILD(Inter Layer Dielectic)물질로 주로 사용되는 SOG 물질의 아웃트개싱(outgassing)되는 문제가 있었으며, 콘택 세정 공정에서 유기SOG 물질의 경우에는 콘택 보잉(bowing)이 발생하여 콘택 홀 매립 시 보이드(void)가 형성되는 문제점이 있었다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로, 본 발명의 목적은 콘택홀이 형성된 반도체 기판 상에 PVD방법을 이용하여 형성된 합금층을 열처리하여 용융금속을 형성한 후 콘택홀 내로 흘려 콘택홀을 매립시킴으로써 금속플러그를 형성함으로서, 딥 콘택에서도 보이드가 없는 플러그 형성이 가능하며, 플러그로 사용되는 금속재료의 용융점 및 비저항 조절을 가능하게 하는 것이 목적이다.
도 1은 종래의 일반적인 반도체 소자의 금속 플러그 구성을 보여주는 단면도이다.
도 2는 본 발명에 따른 반도체 소자의 금속 플러그 형성방법을 설명하기 위한 공정반응 2원계인 합금층의 상태를 나타낸 그래프이다.
도 3a 내지 도 3c는 본 발명에 따른 반도체 소자의 금속 플러그 형성방법을 순차적으로 나타낸 단면도이다.
-- 도면의 주요부분에 대한 부호의 설명 --
100 : 반도체 기판 110 : 층간절연막
115 : 비 가용성막 120 : 콘택홀
130 : 알로이(alloy)
상기 목적을 달성하기 위하여, 본 발명은 소정의 하부구조를 가지고 있는 반도체 기판 상에 층간절연막과 비 습윤성막을 순차적으로 증착하고 콘택홀을 형성한 후 합금층을 증착하는 단계와, 상기 합금층을 열처리하여 콘택홀을 매립한 후, 상기 결과물 상부의 합금층을 제거하는 단계를 포함하여 이루어진 것을 특징으로 하는 반도체 소자의 금속 플러그 형성방법을 제공한다.
본 발명은 상기 합금층 증착 시 물리적기상증착법(PVD)을 사용함으로서, 공정의 안정화를 확보할 수 있으며, 합금층의 조성을 변화시켜 플러그 저항을 낮추거나 최적화가 가능하다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예에 대해 상세히 설명하고자 한다.
도 3a 내지 도 3c는 본 발명에 따른 반도체 소자의 금속 플러그 형성방법을 순차적으로 나타낸 단면도이다.
도 3a에 도시된 바와 같이, 소정의 하부구조를 가지고 있는 반도체 기판(100) 상에 층간절연막(110)과 계면에너지가 낮은 비 가용성(non-wettable)막(115)을 순차적으로 증착하고 감광막(미도시함)을 도포하여 콘택식각 공정을 통해 콘택홀(120)을 형성한 후 합금층(alloy)(130)를 물리적기상증착법으로 증착한다.
이때, 상기 층간절연막(110)으로 유기 SOG 및 무기 SOG 물질을 사용하며, 계면에너지가 낮은 비 가용성막(115)은 후속 잔류금속제거 공정을 용이하게 한다.
또한, 상기 합금층(130)는 공정반응 온도가 400∼700℃인 용융금속으로 다수개의 금속을 합금한 것으로 물리적기상증착법을 통하여 증착한다.
상기 플러그 금속으로는 기존에 상용되는 텅스텐 플러그에 비하여 저항을 낮추는 것이 유리하므로 비저항이 적은 용융점 금속재료를 사용하는 것이 유리하다.
예를 들어, A와 B로 구성된 용융점 합금층의 비저항( { rho }_{AB } )을 산술적으로 계산하여 보면;
이때, { X}_{ A} + { X}_{ B} =100 이다.
W(10), Al(3), Ni(7.2), Ti(42.7), Au(2.4), Si(1000), Al(2.8), Cu(1.7) 및 Ag(1.6) 등과 같은 금속 중 적어도 2개 이상의 금속을 선택하여 합금한 것으로 합금의 용융점 및 합금층의 비저항을 상기 수학식1을 이용하여 계산할 수 있다.
도 2는 본 발명에 따른 반도체 소자의 금속 플러그 형성방법을 설명하기 위한 공정반응 2원계인 합금층의 상태를 나타낸 그래프이다.
도 2에 도시된 바와 같이, 상기 70%Ag-30%Cu의 비저항을 수학식1을 이용하여 계산해보면,
(1.6×0.7) + (1.7×0.3) = 1.63 으로 텅스텐(10)보다 낮은 비저항을 나타낸다.
이때, 상기 금속재료의 비저항 데이터의 단위는 mu OMEGA /㎝ 이다.
즉, Ag-Al, Ag-As, Ag-Cu, Ag-Si, Ag-Ti, Al-Au, Al-Cu, Au-Sb, Au-Si, Au-Ti, Mg-Ni 및 Mg-Sn 등과 같은 비저항이 적은 금속을 사용하는 것이 바람직하며, 상기와 같이 비저항이 작고, 400∼700℃의 온도범위에서 공정반응이 이루어지면 2원계 또는 3원계의 합금도 사용 가능하다.
그리고, 도 3b에 도시된 바와 같이, 상기 합금층(130)를 열처리함으로서, 합금층(130)가 콘택(120) 로 흘러 들어 콘택(120)홀이 매립된 후 상온에서 코팅을 실시하여 합금층(130)를 응고 시킨다.
이어서, 도 3c에 도시된 바와 같이, 상기 결과물 상부의 합금층(130)를 스크러빙(scrubbing), 에치 백(etch back) 및 화학기계적연마와 같은 방법을 사용하여 제거한다.
따라서, 상기한 바와 같이, 본 발명에 따른 반도체 소자의 금속 플러그 형성방법을 이용하게 되면, 콘택홀이 형성된 반도체 기판 상에 PVD방법을 이용하여 형성된 합금층을 열처리하여 용융금속을 형성하면 콘택홀 내로 흘러 콘택홀이 매립되어 금속플러그를 형성함으로서, 딥 콘택에서도 보이드가 없는 플러그 형성이 가능하며, 플러그로 사용되는 금속재료의 용융점 및 비저항 조절을 가능하게 할 수 있을 뿐만 아니라 베리어 메탈 공정을 생략할 수 있도록 하는 매우 유용하고 효과적인 발명이다.
Claims (9)
- 소정의 하부구조를 가지고 있는 반도체 기판 상에 층간절연막을 증착하고, 콘택홀을 형성한 후 합금층을 증착하는 단계와;상기 합금층을 열처리하여 콘택홀을 매립한 후, 상기 결과물 상부의 합금층을 제거하는 단계를 포함하여 이루어진 것을 특징으로 하는 반도체 소자의 금속 플러그 형성방법.
- 제 1항에 있어서, 상기 층간절연막으로 유기 SOG 또는 무기 SOG 물질을 사용하는 것을 특징으로 하는 반도체 소자의 금속 플러그 형성방법.
- 제 1항에 있어서, 상기 합금층은 2원계 또는 3원계의 금속을 합금한 것으로 400∼700℃의 온도범위에서 공정반응이 이루어지는 것을 특징으로 하는 반도체 소자의 금속 플러그 형성방법.
- 제 1항 또는 3항에 있어서, 상기 합금층이 2원계인 경우, Ag-Al, Ag-As, Ag-Cu, Ag-Si, Ag-Ti, Al-Au, Al-Cu, Au-Sb, Au-Si, Au-Ti, Mg-Ni 및 Mg-Sn 중 적어도어느 하나의 것을 사용하는 것을 특징으로 하는 반도체 소자의 금속 플러그 형성방법.
- 제 1항 또는 3항에 있어서, 상기 합금층을 구성하고 있는 2원계 또는 3원계의 금속조성을 변화시켜 플러그의 저항과 열처리 온도를 조절하는 것을 특징으로 하는 반도체 소자의 금속 플러그 형성방법.
- 제 1항에 있어서, 상기 합금층은 물리적기상증착법으로 증착하는 하는 것을 특징으로 하는 반도체 소자의 금속 플러그 형성방법.
- 제 1항에 있어서, 상기 합금층 제거 시, 스크러빙과 에치백 및 화학기계적연마 방법 중 적어도 어느 하나의 방법을 선택하여 제거하는 것을 특징으로 하는 반도체 소자의 금속 플러그 형성방법.
- 제 1항에 있어서, 상기 합금층은 Ag와 Cu가 70 : 30 의 비로 혼합하여 증착하는 것을 특징으로 하는 반도체 소자의 금속 플러그 형성방법.
- 제 1항에 있어서, 상기 층간절연막 상부에 비 습윤성막을 더 증착한 후, 콘택홀을 형성하는 것을 특징으로 하는 반도체 소자의 금속 플러그 형성방법.
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010038496A KR20030002787A (ko) | 2001-06-29 | 2001-06-29 | 반도체 소자의 금속 플러그 형성방법 |
| US10/185,413 US20030013299A1 (en) | 2001-06-29 | 2002-06-28 | Method for forming a metal plug of a semiconductor device |
| TW091114399A TWI281725B (en) | 2001-06-29 | 2002-06-28 | Method for fabricating metal plug of semiconductor device |
| JP2002192053A JP2003078007A (ja) | 2001-06-29 | 2002-07-01 | 半導体素子の金属プラグ形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010038496A KR20030002787A (ko) | 2001-06-29 | 2001-06-29 | 반도체 소자의 금속 플러그 형성방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20030002787A true KR20030002787A (ko) | 2003-01-09 |
Family
ID=19711582
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020010038496A KR20030002787A (ko) | 2001-06-29 | 2001-06-29 | 반도체 소자의 금속 플러그 형성방법 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20030013299A1 (ko) |
| JP (1) | JP2003078007A (ko) |
| KR (1) | KR20030002787A (ko) |
| TW (1) | TWI281725B (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100784106B1 (ko) * | 2006-09-08 | 2007-12-10 | 주식회사 하이닉스반도체 | 반도체 소자의 금속 배선 형성 방법 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100660794B1 (ko) * | 2005-12-05 | 2006-12-22 | 주식회사 탑 엔지니어링 | Ｖｃｍ을 이용한 휠의 마모 측정장치 및 측정방법 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR970052355A (ko) * | 1995-12-26 | 1997-07-29 | 김광호 | 반도체 장치의 금속 접촉구 리플로우(reflow) 방법 |
| KR970063490A (ko) * | 1996-02-16 | 1997-09-12 | 김광호 | 반도체 장치의 금속배선 형성방법 |
| KR19980044376A (ko) * | 1996-12-06 | 1998-09-05 | 김광호 | 반도체 소자의 금속 배선 형성방법 |
| KR100231766B1 (ko) * | 1991-07-17 | 1999-11-15 | 쓰지 하루오 | 반도체집적회로의 배선용 금속층의 제조방법 |
-
2001
- 2001-06-29 KR KR1020010038496A patent/KR20030002787A/ko not_active Application Discontinuation
-
2002
- 2002-06-28 US US10/185,413 patent/US20030013299A1/en not_active Abandoned
- 2002-06-28 TW TW091114399A patent/TWI281725B/zh not_active IP Right Cessation
- 2002-07-01 JP JP2002192053A patent/JP2003078007A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100231766B1 (ko) * | 1991-07-17 | 1999-11-15 | 쓰지 하루오 | 반도체집적회로의 배선용 금속층의 제조방법 |
| KR970052355A (ko) * | 1995-12-26 | 1997-07-29 | 김광호 | 반도체 장치의 금속 접촉구 리플로우(reflow) 방법 |
| KR970063490A (ko) * | 1996-02-16 | 1997-09-12 | 김광호 | 반도체 장치의 금속배선 형성방법 |
| KR19980044376A (ko) * | 1996-12-06 | 1998-09-05 | 김광호 | 반도체 소자의 금속 배선 형성방법 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100784106B1 (ko) * | 2006-09-08 | 2007-12-10 | 주식회사 하이닉스반도체 | 반도체 소자의 금속 배선 형성 방법 |
| US7601632B2 (en) | 2006-09-08 | 2009-10-13 | Hynix Semiconductor Inc. | Method of forming a metal line of a semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| US20030013299A1 (en) | 2003-01-16 |
| TWI281725B (en) | 2007-05-21 |
| JP2003078007A (ja) | 2003-03-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100424867C (zh) | 集成电路的内连线结构 | |
| US5990011A (en) | Titanium aluminum alloy wetting layer for improved aluminum filling of damescene trenches | |
| US7037836B2 (en) | Method of manufacturing a semiconductor device without oxidized copper layer | |
| KR19980064089A (ko) | 다공성 유전체 금속화 방법 | |
| JP2004200684A (ja) | 選択的キャッピングおよび無電解めっきに利用可能な銅リセス・プロセス | |
| JPH0680737B2 (ja) | 半導体装置の製造方法 | |
| KR0147682B1 (ko) | 반도체 소자의 금속배선 제조방법 | |
| US6001683A (en) | Formation method of interconnection in semiconductor device | |
| CN101188210A (zh) | 半导体结构的形成方法 | |
| KR20030002787A (ko) | 반도체 소자의 금속 플러그 형성방법 | |
| KR100283110B1 (ko) | 반도체소자의 금속배선 형성방법 | |
| KR100924556B1 (ko) | 반도체 소자의 금속배선 및 그 형성방법 | |
| US5948705A (en) | Method of forming interconnection line | |
| KR100246100B1 (ko) | 반도체 장치의 다층 배선 및 그 형성 방법 | |
| US5930670A (en) | Method of forming a tungsten plug of a semiconductor device | |
| KR100307827B1 (ko) | 반도체소자의 금속배선 콘택 형성방법 | |
| KR100640162B1 (ko) | 가스 분압차를 이용한 반도체 소자의 금속배선 형성방법 | |
| CN102938393A (zh) | 铜金属覆盖层的制备方法 | |
| KR20100036008A (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR100808794B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100317495B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR100580793B1 (ko) | 반도체 소자의 콘택 홀 매립방법 | |
| KR100237018B1 (ko) | 반도체 소자의 다층 금속 배선 형성 방법 | |
| KR100620174B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR19990004918A (ko) | 반도체 장치의 다층 금속 배선 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |