KR20030002370A - 반도체 소자의 마스크 형성 방법 - Google Patents

반도체 소자의 마스크 형성 방법 Download PDF

Info

Publication number
KR20030002370A
KR20030002370A KR1020010037938A KR20010037938A KR20030002370A KR 20030002370 A KR20030002370 A KR 20030002370A KR 1020010037938 A KR1020010037938 A KR 1020010037938A KR 20010037938 A KR20010037938 A KR 20010037938A KR 20030002370 A KR20030002370 A KR 20030002370A
Authority
KR
South Korea
Prior art keywords
interlayer insulating
insulating film
depositing
mask
film
Prior art date
Application number
KR1020010037938A
Other languages
English (en)
Inventor
박용준
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020010037938A priority Critical patent/KR20030002370A/ko
Publication of KR20030002370A publication Critical patent/KR20030002370A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 소자의 제조 공정 중 마스크 형성 방법에 대한 것으로, 특히 층간 절연막의 상부에 감광막을 도포하기 전에, 상기 층간 절연막의 하부에 발생한 결함을 제거할 수 있는 전처리 공정을 수행함으로서, 상기와 같은 결함으로 인하여 감광막 코팅에 불량이 발생하는 것을 방지할 수 있는 반도체 소자의 마스크 형성 방법에 관한 것이다.

Description

반도체 소자의 마스크 형성 방법{THE METHOD FOR FORMING THE METAL MASK OF SEMICONDUTOR DEVICE}
본 발명은 반도체 소자의 제조 공정 중 마스크 형성 방법에 대한 것으로, 특히 층간 절연막의 상부에 감광막을 도포하기 전에, 상기 층간 절연막의 하부에 발생한 결함 부위의 이물질을 제거할 수 있는 처리 공정을 수행함으로서, 상기와 같은 결함으로 인하여 감광막 코팅에 불량이 발생하는 것을 방지할 수 있는 반도체 소자의 마스크 형성 방법에 관한 것이다.
반도체 소자의 제조 공정에 있어서, 캐퍼시터(capacitor) 전극을 형성하기 위한 전하 저장 전극(storage node) 형성 공정 및 그 상부에 플레이트 물질을 증착하는 공정을 진행하고 나서, 다시 그 상부에 층간 절연막을 증착하게 된다. 이후, 상기 증착된 층간 절연막에 대해 평탄화 공정(CMP)을 진행하게 되는데, 상기 공정 이전에 층간 절연막의 하부에 발생한 파티클(PARTICLE)성 결함에 의하여, 상기 결함이 발생한 부분에 있어서는 다른 부분에 비해 큰 단차가 발생하게 되고, 이에 따라 평탄화 공정이 진행되더라도, 여전히 완만한 단차를 보이게 된다.
더구나, 상기 평탄화 공정이 진행되면서, 결함이 생긴 부분의 큰 단차로 인하여 층간 절연막 하부의 결함 부위가 미세하게나마 개방되게 되고, 이후 스크러빙(scrubbing), 세정(cleaning) 공정 등이 진행되면서, 상기와 같이 개방된 결함 부위에 이물질 또는 기체가 유입되고, 이러한 이물질 등이 마스크 공정의 전후에 다시 배출되면서 계면의 성질을 변화시켜 감광막의 정상적인 도포를 어렵게 한다. 이 때문에 상기와 같은 결함 부위에 도포된 감광막은 거의 벗겨져 있거나, 상당히 얇아지게 되며, 이와 같은 현상은 후속 식각 공정 진행시까지 영향을 미치게 되어, 심한 경우에는 캡까지 식각이 되어 드러나는 현상을 관찰할 수 있었다.
이하, 첨부한 도면을 참고로 상기와 같은 종래 마스크 형성 방법 및 이의 문제점을 구체적으로 설명하기로 한다.
도 1은 플레이트 물질(12)의 상부에 층간 절연막(14)을 증착하고, 상기 층간 절연막에 대하여, 화학적 기계적 연마 공정(CMP) 공정을 진행한 상태를 나타낸 도면이다.
상기 도면에서 볼 수 있는 바와 같이, 이전 단계에서 층간 절연막의 하부에 발생한 파티클성 결함(16)에 의하여, 상기 결함이 생긴 부위에서는 다른 부분에 비해 큰 단차가 발생하게 되고 이에 따라 연마 공정을 진행한 후에도 완만한 단차가 생기게 되며, 상기 연마 공정에 의하여 상기 결함 부위가 미세하나마 개방되게 된다. 이에 따라, 상기 개방 부위에 대해 스크러빙, 세정 등 후속 공정을 진행하면, 이물질, 기체 등이 삽입될 수 있다.
이후 도 2에서 보는 바와 같이, 마스크 공정을 진행하게 되면, 상기 결함 부위에 삽입된 기체 등이 다시 배출되어 계면의 성질을 변화시킴으로서, 감광막(18)의 도포를 어렵게 할 수 있으며, 이에 따라 상기 결함 부위에 있어서는 감광막이 불완전하게 도포(20)되어 후속 식각 공정 진행시 심한 경우에는 캡까지 식각이 되어 드러나는 현상을 관찰할 수 있다. 도 3은 상기와 같은 결함으로 인하여, 결함 부위에 감광막이 불완전하게 도포됨으로서, 감광막에 불량이 발생한 모습을 보여주는 도면이다.
상기와 같은 종래 기술의 문제점으로 인하여, 층간 절연막의 하부에 생긴 상기 결함 또는 결함 부위의 이물질을 제거할 수 있는, 반도체 소자의 마스크 형성방법이 절실히 요구되어 왔다.
이에 본 발명의 목적은 연마 공정을 진행한 후, 마스크 공정을 진행하기 전에 플라즈마를 이용한 처리 공정 또는 세정 및 건조 공정 등의 처리 공정을 진행함으로서, 상기 층간 절연막 하부에 발생한 결함 부위의 이물질 등을 제거할 수 있어서, 감광막이 모든 부위에 있어서 정상적으로 도포될 수 있도록 하고, 이에 따라 감광막 코팅의 불량을 방지할 수 있는 마스크 형성 방법을 제공함에 있다.
도 1 내지 도 3은 종래 기술에 의한 마스크 형성 방법 및 그 문제점을 보여주는 도면으로,
도 1은 종래 마스크 형성 방법에 있어서, 층간 절연막에 대해 연마 공정을 진행한 후에 상기 층간 절연막의 하부에 결함이 생기 모습을 보여주는 도면이고,
도 2는 종래 마스크 형성 방법에 있어서, 층간 절연막의 상부에 감광막을 증착한 경우, 계면 성질의 변화로 인하여 상기 결함 부위에 감광막이 불완전하게 도포되었음을 보여주는 도면이며,
도 3은 종래 기술에 의한 마스크 형성 방법에 있어서, 결함 부위에 감광막이 불완전하게 도포됨으로서, 감광막에 불량이 나타난 형태를 보여주는 도면이다.
도 4는 본 발명에 의한 마스크 형성 방법에 있어서, 층간 절연막을 플라즈마로 처리함으로서, 감광막이 정상적으로 도포된 모습을 보여주는 도면이다.
이와 같은 목적을 달성하기 위하여, 본 발명은 캐퍼시터 전극이 형성된 반도체 기판의 상부에 플레이트 물질을 증착하고, 상기 플레이트 물질의 상부에 층간 절연막을 증착한 후, 상기 층간 절연막에 대해 화학적 기계적 연마 공정(CMP)을 실시하는 단계;
상기 층간 절연막을 플라즈마로 처리하는 단계; 및
상기와 같이 처리된 층간 절연막의 상부에 감광막을 증착하는 단계를 포함하여 구성됨을 특징으로 하는 반도체 소자의 마스크 형성 방법을 제공한다.
즉, 상기 본 발명의 마스크 형성 방법에 있어서는, 플레이트 물질의 상부에 형성된 층간 절연막에 대해 화학적, 기계적 연마 공정을 진행한 후에, 플라즈마를 이용하여 층간 절연막을 처리함으로서, 결함 부위에 삽입된 이물질을 제거할 수 있게 되는 바, 이후 감광막이 모든 부분에 있어서 정상적으로 도포될 수 있다. 이러한 본 발명의 작용을 살펴보면, 정상적인 층간 절연막 하부에 결함이 생겨 수분, 기체 등의 이물질이 삽입되면, 하기 화학식 1에서 보는 바와 같이 상기 이물질을 구성하는 성분이 층간 절연막과 잘못된 결합을 형성하여, 결국 계면의 성질을 변화시키게 되는데, 본 발명에 있어서는 층간 절연막을 플라즈마로 처리하여, 상기 잘못된 결합을 파괴함으로서, 상기 이물질을 층간 절연막으로부터 분리시키고, 따라서 하기 화학식 2에서 보는 바와 같이, 정상적인 계면을 형성하도록 할 수 있게 되는 것이다.
[화학식 1]
[화학식 2]
상기 본 발명의 첫 번째 구성에 의한 마스크 형성 방법에 있어서, 상기 플라즈마는 산소(O2), 아르곤(Ar), 핼륨(He)으로 이루어진 그룹에서 선택된 하나의 물질의 플라즈마를 사용함이 바람직하며, 이중에서도 특히 산소 플라즈마를 사용함이 바람직하다.
그리고, 상기 본 발명의 첫 번째 구성에 의한 마스크 형성 방법에 있어서, 상기 플라즈마로 층간 절연막을 처리한 후에 계속하여 상기 층간 절연막에 대해 세정 및 건조 공정을 진행함으로서, 상기 결함 부위에 삽입된 이물질을 더욱 확실하게 제거할 수 있다.
또한, 본 발명은 캐퍼시터 전극이 형성된 반도체 기판의 상부에 플레이트 물질을 증착하고, 상기 플레이트 물질의 상부에 층간 절연막을 증착한 후, 상기 층간 절연막에 대해 화학적 기계적 연마 공정(CMP)을 실시하는 단계;
상기 층간 절연막에 대해 세정 및 건조를 진행하는 단계; 및
상기와 같이 처리된 층간 절연막의 상부에 감광막을 증착하는 단계를 포함하여 구성됨을 특징으로 하는 반도체 소자의 마스크 형성 방법을 제공한다.
상기 본 발명의 두 번째 구성에 의한 마스크 형성 방법에 있어서도, 첫 번째 구성과 같은 원리로 결함 부위의 이물질을 제거하게 되는 바, 층간 절연막에 대해 세정 및 건조 공정을 진행함으로서, 결함 부위에 생긴 이물질과 층간 절연막 사이의 잘못된 결합을 파괴하여, 수분과 같은 이물질을 제거할 수 있다.
상기 본 발명의 두번째 구성에 의한 마스크 형성 방법에 있어서, 상기 세정 공정은 일반적인 반도체 소자의 세정 공정을 모두 적용할 수 있으나, RO 세정(황산:과산화 수소=50:1 + 300:1 BOE)공정을 사용하여 행함이 바람직하며, 상기 건조 공정은 IPA 건조 공정을 적용하여, 수행함이 바람직하다.
본 발명은 또한 캐퍼시터 전극이 형성된 반도체 기판의 상부에 플레이트 물질을 증착하고, 상기 플레이트 물질의 상부에 층간 절연막을 증착한 후, 상기 층간 절연막에 대해 화학적 기계적 연마 공정(CMP)을 실시하는 단계;
상기 층간 절연막의 상부에 층간 절연막을 다시 도포하는 단계; 및
상기 도포된 층간 절연막의 상부에 감광막을 증착하는 단계를 포함하여 구성됨을 특징으로 하는 반도체 소자의 마스크 형성 방법을 제공한다.
상기 본 발명의 세번째 구성에 의한 마스크 형성 방법에 있어서는, 결함이 생긴 층간 절연막의 상부에 다시 층간 절연막을 도포함으로서, 상기 결함 부위의 이물질에 의해 생길 수 있는 문제점을 해결할 수 있는 바, 설령 이물질로 인하여 계면의 성질에 변화가 생겼다고 하더라도, 그 위에 다시 층간 절연막을 도포하고, 감광막을 증착함으로서, 상기 계면 성질의 변화로 인하여 발생할 수 있는 문제점을 방지하게 되는 것이다.
상기 본 발명의 세번째 구성에 있어서, 상기 다시 도포되는 층간 절연막은 그 하부의 층간 절연막과 같은 종류 이거나, 다른 종류일 수 있으며, 보통 층간 절연막으로 사용되는 물질을 모두 사용할 수 있으나, 특히 BPSG, SOG, TEOS로 이루어진 그룹에서 선택된 하나의 산화막을 사용함이 바람직하다.
상기한 바와 같이, 본 발명에 의한 마스크 형성 방법에 있어서는, 감광막을 도포하기 전에 층간 절연막을 플라즈마로 처리하거나, 세정 및 건조를 하는 등의처리 공정을 진행하여, 상기 층간 절연막의 결함 부위에 삽입된 이물질을 제거함으로서, 상기 이물질로 인한 계면 성질의 변화를 막을 수 있고, 이에 따라 감광막이 모든 부분에 대해 정상적으로 도포되도록 할 수 있다.
이에 따라, 감광막의 불량이 발생하는 것을 방지할 수 있어서, 마스크 공정을 원활히 진행할 수 있으며, 나아가 반도체 소자의 불량을 막을 수 있다.

Claims (10)

  1. 캐퍼시터 전극이 형성된 반도체 기판의 상부에 플레이트 물질을 증착하고, 상기 플레이트 물질의 상부에 층간 절연막을 증착한 후, 상기 층간 절연막에 대해 화학적 기계적 연마 공정(CMP)을 실시하는 단계;
    상기 층간 절연막을 플라즈마로 처리하는 단계; 및
    상기와 같이 처리된 층간 절연막의 상부에 감광막을 증착하는 단계를 포함하여 구성됨을 특징으로 하는 반도체 소자의 마스크 형성 방법
  2. 제 1 항에 있어서, 상기 플라즈마로는 산소(O2), 아르곤(Ar), 핼륨(He)으로 이루어진 그룹에서 선택된 하나의 물질의 플라즈마를 사용함을 특징으로 하는 반도체 소자의 마스크 형성 방법.
  3. 제 1 항 또는 제 2 항에 있어서, 층간 절연막을 플라즈마로 처리한 후에, 상기 층간 절연막에 대해 세정 및 건조 공정을 진행하는 단계를 부가적으로 포함하여 구성됨을 특징으로 하는 반도페 소자의 마스크 형성 방법.
  4. 캐퍼시터 전극이 형성된 반도체 기판의 상부에 플레이트 물질을 증착하고, 상기 플레이트 물질의 상부에 층간 절연막을 증착한 후, 상기 층간 절연막에 대해 화학적 기계적 연마 공정(CMP)을 실시하는 단계;
    상기 층간 절연막에 대해 세정 및 건조를 진행하는 단계; 및
    상기와 같이 처리된 층간 절연막의 상부에 감광막을 증착하는 단계를 포함하여 구성됨을 특징으로 하는 반도체 소자의 마스크 형성 방법.
  5. 제 3 항 또는 제 4 항에 있어서, 상기 세정 공정은 RO 세정(황산:과산화 수소=50:1 + 300:1 BOE)공정을 적용함을 특징으로 하는 반도체 소자의 마스크 형성 방법.
  6. 제 3 항 또는 제 4 항에 있어서, 상기 건조 공정은 IPA 건조 공정을 적용하여 수행함을 특징으로 하는 반도체 소자의 마스크 형성 방법.
  7. 캐퍼시터 전극이 형성된 반도체 기판의 상부에 플레이트 물질을 증착하고, 상기 플레이트 물질의 상부에 층간 절연막을 증착한 후, 상기 층간 절연막에 대해 화학적 기계적 연마 공정(CMP)을 실시하는 단계;
    상기 층간 절연막의 상부에 층간 절연막을 다시 도포하는 단계; 및
    상기 도포된 층간 절연막의 상부에 감광막을 증착하는 단계를 포함하여 구성됨을 특징으로 하는 반도체 소자의 마스크 형성 방법.
  8. 제 7 항에 있어서, 상기 다시 도포되는 층간 절연막은 그 하부의 층간 절연막과 같은 종류의 막이 됨을 특징으로 하는 반도체 소자의 마스크 형성 방법.
  9. 제 7 항에 있어서, 상기 다시 도포되는 층간 절연막은 그 하부의 층간 절연막과 다른 종류의 막이 됨을 특징으로 하는 반도체 소자의 마스크 형성 방법.
  10. 제 7 항에 있어서, 상기 다시 도포되는 층간 절연막으로는 BPSG, SOG, TEOS로 이루어진 그룹에서 선택된 하나의 산화막을 사용함을 특징으로 하는 반도체 소자의 마스크 형성 방법.
KR1020010037938A 2001-06-29 2001-06-29 반도체 소자의 마스크 형성 방법 KR20030002370A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010037938A KR20030002370A (ko) 2001-06-29 2001-06-29 반도체 소자의 마스크 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010037938A KR20030002370A (ko) 2001-06-29 2001-06-29 반도체 소자의 마스크 형성 방법

Publications (1)

Publication Number Publication Date
KR20030002370A true KR20030002370A (ko) 2003-01-09

Family

ID=27712111

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010037938A KR20030002370A (ko) 2001-06-29 2001-06-29 반도체 소자의 마스크 형성 방법

Country Status (1)

Country Link
KR (1) KR20030002370A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100817415B1 (ko) * 2006-12-05 2008-03-27 동부일렉트로닉스 주식회사 반도체 소자 및 그 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100817415B1 (ko) * 2006-12-05 2008-03-27 동부일렉트로닉스 주식회사 반도체 소자 및 그 제조 방법

Similar Documents

Publication Publication Date Title
KR100347648B1 (ko) 포토레지스트및에칭잔류물제거방법
US7462565B2 (en) Method of manufacturing semiconductor device
US6399504B1 (en) Methods and etchants for etching oxides of silicon with low selectivity
KR20020073393A (ko) 루테늄 또는 루테늄산화물을 갖는 반도체 장치의 제조 방법
US6554004B1 (en) Method for removing etch residue resulting from a process for forming a via
KR20030004962A (ko) 반도체장치의 제조방법 및 제조장치
KR20030002370A (ko) 반도체 소자의 마스크 형성 방법
US5538921A (en) Integrated circuit fabrication
TWI343078B (en) Wet cleaning process and method for fabricating semiconductor device using the same
JP4559565B2 (ja) 金属配線の形成方法
US6423646B1 (en) Method for removing etch-induced polymer film and damaged silicon layer from a silicon surface
US7514357B2 (en) Method of manufacturing a semiconductor device
US6534415B2 (en) Method of removing polymer residues after tungsten etch back
KR20050071115A (ko) 반도체 제조 공정에서 에칭 얼룩 제거방법
JP2003035962A (ja) 基板処理方法およびそのシステム
JP3701193B2 (ja) 半導体装置の製造方法
CN108376671B (zh) 一种具有多孔介质层的半导体结构的制备方法
CN108281381B (zh) 一种半导体互连结构的制备方法
US20050112903A1 (en) Process for removing tungsten particles after tungsten etch-back
KR20010093006A (ko) 웨이퍼 에지 처리 방법
JP2002043421A (ja) 半導体装置の製造方法
JPH06196462A (ja) 半導体装置におけるコンタクトホールの形成方法
KR100355873B1 (ko) 반도체 소자의 제조 방법
KR20080039096A (ko) 반도체소자의 세정 방법
KR100468694B1 (ko) 반도체장치의콘택형성방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination