KR20030002055A - 반도체 소자의 트렌치형 소자분리막 형성방법 - Google Patents
반도체 소자의 트렌치형 소자분리막 형성방법 Download PDFInfo
- Publication number
- KR20030002055A KR20030002055A KR1020010038791A KR20010038791A KR20030002055A KR 20030002055 A KR20030002055 A KR 20030002055A KR 1020010038791 A KR1020010038791 A KR 1020010038791A KR 20010038791 A KR20010038791 A KR 20010038791A KR 20030002055 A KR20030002055 A KR 20030002055A
- Authority
- KR
- South Korea
- Prior art keywords
- trench
- film
- layer
- etching
- polishing
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 34
- 238000002955 isolation Methods 0.000 title claims abstract description 15
- 239000004065 semiconductor Substances 0.000 title abstract description 5
- 238000005498 polishing Methods 0.000 claims abstract description 18
- 150000004767 nitrides Chemical class 0.000 claims abstract description 17
- 238000005530 etching Methods 0.000 claims abstract description 15
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 13
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 13
- 239000010703 silicon Substances 0.000 claims abstract description 13
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 239000000126 substance Substances 0.000 claims abstract description 5
- 238000001312 dry etching Methods 0.000 claims description 5
- 238000001039 wet etching Methods 0.000 claims description 4
- 238000007517 polishing process Methods 0.000 claims description 2
- 230000015572 biosynthetic process Effects 0.000 abstract description 3
- 230000015556 catabolic process Effects 0.000 abstract 1
- 238000006731 degradation reaction Methods 0.000 abstract 1
- 230000006866 deterioration Effects 0.000 description 4
- 230000003064 anti-oxidating effect Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000010405 reoxidation reaction Methods 0.000 description 2
- 241000293849 Cordylanthus Species 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Element Separation (AREA)
Abstract
본 발명은 반도체 기술에 관한 것으로, 특히 소자간의 전기적 분리를 위한 소자분리막 형성 공정에 관한 것이며, 더 자세히는 트렌치형 소자분리막 형성방법에 관한 것이다. 본 발명은 활성 영역과 필드 영역의 경계 부분에서 모트가 발생하는 것을 방지할 수 있는 트렌치형 소자분리막 형성방법을 제공하는데 그 목적이 있다. 본 발명에서는 STI 공정 중 트렌치 매립 산화막의 CMP 공정 후 진행되는 연마방지막(예컨대, 질화막) 제거 공정시 연마방지막을 그 일부가 잔류되도록 습식 식각하고, 잔류하는 연마방지막을 비등방성 식각으로 제거함으로써 활성 영역의 가장자리 부분에서 모트가 형성되는 것을 방지한다.
Description
본 발명은 반도체 기술에 관한 것으로, 특히 소자간의 전기적 분리를 위한 소자분리막 형성 공정에 관한 것이며, 더 자세히는 트렌치형 소자분리막 형성방법에 관한 것이다.
트렌치 소자분리(shallow trench isolation, STI) 공정은 반도체 소자의 디자인 룰(design rule)의 감소에 따른 필드 산화막의 열화와 같은 공정의 불안정 요인과, 버즈비크(bird's beak)에 따른 활성 영역의 감소와 같은 문제점을 근본적으로 해결할 수 있는 소자분리 공정으로 부각되고 있으며, 1G DRAM 또는 4G DRAM급 이상의 초고집적 반도체 소자 제조 공정에의 적용이 유망한 기술이다.
종래의 STI 공정은 실리콘 기판 상에 패드 산화막 및 질화막을 형성하고, 이를 선택 식각하여 트렌치 마스크를 형성한 다음, 패터닝된 질화막을 식각 마스크로 사용하여 실리콘 기판을 건식 식각함으로써 트렌치를 형성하고, 계속하여 일련의 트렌치 측벽 희생산화 공정(건식 식각에 의한 실리콘 표면의 식각 결함의 제거 목적) 및 트렌치 측벽 재산화 공정을 실시한 후, 트렌치 매립용 산화막을 증착하여 트렌치를 매립하고, 화학·기계적 연마(chemical mechanical polishing, CMP) 공정을 실시한 다음, 질화막 및 패드 산화막을 제거하여 소자분리막을 형성하게 된다.
그런데, 이러한 종래의 트렌치 소자분리 공정에서는, 질화막 제거 공정 이후에 행해지는 습식 식각 과정에서 필드 산화막이 등방성 식각되어 활성 영역과 필드 영역의 계면 부분 즉, 필드 산화막 상부 모서리에서 필드 산화막이 활성 영역보다 낮아지는 모트(moat)가 발생하게 된다.
첨부된 도면 도 1은 종래기술에 따라 형성된 필드 산화막 단면을 도시한 것으로, 활성 영역과 필드 영역의 계면 부분에서 모트(A)가 발생한 상태를 나타내고 있다.
도 1을 참조하면, 모트(A)가 형성된 활성 영역 가장자리 부분의 실리콘 기판(10)의 프로파일이 매우 날카롭게 형성되는데, 이처럼 날카로운 프로파일을 가지는 부분에는 전계가 집중되고, 특히 활성 영역 가장자리 부분의 게이트 산화막(도시되지 않음)이 상대적으로 얇게 형성되기 때문에 강한 전계에 의한 게이트 산화막의 열화 및 소자의 전기적 특성 열화를 유발하는 문제점이 있었다.
뿐만 아니라, 모트(A)가 형성된 활성 영역 가장자리 부분에는 후속 게이트 식각 공정시 레지듀(B)가 잔류하는 문제점이 있다. 한편, 이러한 문제점을 고려하여 과도 식각 시간을 늘리는 경우, 게이트 산화막의 손상을 유발하는 문제점이 지적되고 있다.
본 발명은 상기와 같은 종래기술의 문제점을 해결하기 위하여 제안된 것으로, 활성 영역과 필드 영역의 경계 부분에서 모트가 발생하는 것을 방지할 수 있는 트렌치형 소자분리막 형성방법을 제공하는데 그 목적이 있다.
도 1은 종래기술에 따라 형성된 필드 산화막의 단면도.
도 2a 및 도 2b는 본 발명의 일 실시예에 따른 STI 공정도.
* 도면의 주요 부분에 대한 부호의 설명
20 : 실리콘 기판
22 : 트렌치 매립 산화막
24 : 패드 산화막
26 : 질화막
상기의 기술적 과제를 달성하기 위한 본 발명의 일 측면에 따르면, 실리콘 기판 상에 패드 산화막 및 연마방지막을 포함하는 트렌치 마스크 패턴을 형성하는 제1 단계; 상기 트렌치 마스크 패턴을 사용하여 노출된 상기 실리콘 기판을 트렌치 식각하는 제2 단계; 상기 제2 단계를 마친 전체 구조 상부에 트렌치 매립 절연막을형성하는 제3 단계; 화학적·기계적 연마 공정을 실시하여 상기 연마방지막이 노출되도록 상기 트렌치 매립 절연막을 평탄화하는 제4 단계; 상기 연마방지막을 습식 식각하되, 그 일부가 잔류되도록 하는 제5 단계; 및 비등방성 식각을 실시하여 잔류하는 상기 연마방지막을 제거하는 제6 단계를 포함하여 이루어진 트렌치형 소자분리막 형성방법이 제공된다.
본 발명에서는 STI 공정 중 트렌치 매립 산화막의 CMP 공정 후 진행되는 연마방지막(예컨대, 질화막) 제거 공정시 연마방지막을 그 일부가 잔류되도록 습식 식각하고, 잔류하는 연마방지막을 비등방성 식각으로 제거함으로써 활성 영역의 가장자리 부분에서 모트가 형성되는 것을 방지한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 보다 용이하게 실시할 수 있도록 하기 위하여 본 발명의 바람직한 실시예를 소개하기로 한다.
첨부된 도면 도 2a 및 도 2b는 본 발명의 일 실시예에 따른 STI 공정을 도시한 것으로, 이하 이를 참조하여 설명한다.
우선, 도 2a에 도시된 바와 같이 실리콘 기판(20) 상에 패드 산화막(24)과 질화막(26)을 차례로 형성하고, 소자분리 마스크(도시되지 않음)를 사용한 사진 및 식각 공정을 실시하여 질화막(26) 및 패드 산화막(24)을 차례로 선택 식각하여 산화 방지막 패턴을 형성한 후, 패드 산화막(24) 및 질화막(26)으로 이루어진 산화 방지막 패턴을 식각장벽으로 하여 실리콘 기판(20)을 건식 식각함으로써 트렌치를형성한다.
계속하여, 트렌치 측벽 희생산화 공정 및 희생산화막 제거 공정, 그리고 트렌치 측벽 재산화 공정을 실시한 다음, 전체 구조 상부에 트렌치 매립 산화막(22)을 증착한 다음, 화학적·기계적 연마(CMP) 공정을 실시하여 트렌치 매립 산화막(22)을 평탄화함으로써 질화막(26)이 노출되도록 한다.
이어서, 도 2b에 도시된 바와 같이 질화막(26)을 습식 식각한다. 이때, 질화막(26)이 전부 제거되지 않고 그 일부가 잔류하도록 습식 식각 시간을 조절한다.
이후, 잔류하는 질화막(26)을 비등방성 건식 식각을 통해 제거하고, 통상의 후속 공정을 실시한다.
상기와 같은 공정을 진행하는 경우, 패드 산화막(24)이 노출되는 순간에 비등방성 식각이 수행되고 있으므로, 등방성 식각에 따른 모트의 형성을 방지할 수 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
예컨대, 전술한 실시예에서는 연마방지막으로 질화막을 사용하는 경우를 일례로 들어 설명하였으나, 본 발명은 연마방지막으로 질화산화막 등의 다른 물질층으로 사용하는 경우에도 적용된다.
전술한 본 발명은 활성 영역의 가장자리에서 모트가 형성되는 것을 방지하는 효과가 있으며, 이로 인하여 게이트 산화막의 열화를 방지하고 후속 게이트 식각 공정시 레지듀가 잔류하는 것을 방지할 수 있는 효과가 있다.
Claims (3)
- 실리콘 기판 상에 패드 산화막 및 연마방지막을 포함하는 트렌치 마스크 패턴을 형성하는 제1 단계;상기 트렌치 마스크 패턴을 사용하여 노출된 상기 실리콘 기판을 트렌치 식각하는 제2 단계;상기 제2 단계를 마친 전체 구조 상부에 트렌치 매립 절연막을 형성하는 제3 단계;화학적·기계적 연마 공정을 실시하여 상기 연마방지막이 노출되도록 상기 트렌치 매립 절연막을 평탄화하는 제4 단계;상기 연마방지막을 습식 식각하되, 그 일부가 잔류되도록 하는 제5 단계; 및비등방성 식각을 실시하여 잔류하는 상기 연마방지막을 제거하는 제6 단계를 포함하여 이루어진 트렌치형 소자분리막 형성방법.
- 제1항에 있어서,상기 연마방지막은 질화막 또는 산화질화막인 것을 특징으로 하는 트렌치형 소자분리막 형성방법.
- 제1항 또는 제2항에 있어서,상기 등방성 식각은 건식 식각으로 진행하는 것을 특징으로 하는 트렌치형 소자분리막 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010038791A KR20030002055A (ko) | 2001-06-30 | 2001-06-30 | 반도체 소자의 트렌치형 소자분리막 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010038791A KR20030002055A (ko) | 2001-06-30 | 2001-06-30 | 반도체 소자의 트렌치형 소자분리막 형성방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20030002055A true KR20030002055A (ko) | 2003-01-08 |
Family
ID=27712698
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020010038791A KR20030002055A (ko) | 2001-06-30 | 2001-06-30 | 반도체 소자의 트렌치형 소자분리막 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20030002055A (ko) |
-
2001
- 2001-06-30 KR KR1020010038791A patent/KR20030002055A/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100307651B1 (ko) | 반도체장치의제조방법 | |
| KR0183854B1 (ko) | 반도체 장치의 트렌치 소자 분리 방법 | |
| KR100674896B1 (ko) | 반도체 집적회로의 트렌치 소자 분리 방법 | |
| KR100566305B1 (ko) | 반도체 소자의 트렌치형 소자분리막 형성방법 | |
| KR20030002055A (ko) | 반도체 소자의 트렌치형 소자분리막 형성방법 | |
| KR100979233B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR100353832B1 (ko) | 반도체 소자의 소자 격리막 형성 방법 | |
| KR100418576B1 (ko) | 반도체 소자의 트렌치형 소자분리막 형성방법 | |
| KR100561524B1 (ko) | 소자 분리막 형성 방법 | |
| KR100422957B1 (ko) | 반도체소자의 소자 분리막 형성방법 | |
| KR100429555B1 (ko) | 반도체 소자의 트렌치형 소자분리막 형성방법 | |
| KR100338948B1 (ko) | 반도체 장치의 분리구조 형성방법 | |
| KR100846385B1 (ko) | 반도체 소자의 트렌치형 소자분리막 형성방법 | |
| KR100800104B1 (ko) | 반도체장치의 소자격리영역 및 그의 형성방법 | |
| KR100505604B1 (ko) | 트렌치 소자분리 방법 | |
| KR19990057873A (ko) | 엑피텍셜층을 이용한 반도체 소자의 소자분리막형성방법 | |
| KR100499409B1 (ko) | 반도체소자의 소자분리막 형성방법 | |
| KR100984854B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR20020088718A (ko) | 트렌치를 이용한 소자 분리 방법 | |
| KR19990081301A (ko) | 반도체 장치의 트렌치 소자 분리 형성 방법 | |
| KR100561974B1 (ko) | 반도체 소자의 제조방법 | |
| KR100451519B1 (ko) | 반도체소자의 소자분리막 형성방법 | |
| KR100525916B1 (ko) | 반도체 장치의 소자 분리막 형성방법 | |
| KR20030001087A (ko) | 반도체 소자의 트렌치형 소자분리막 형성방법 | |
| KR20000075301A (ko) | 반도체 소자의 트렌치형 소자 분리막 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |