KR20020097142A - 마이크로미케니컬 구조물의 제조방법 - Google Patents

마이크로미케니컬 구조물의 제조방법 Download PDF

Info

Publication number
KR20020097142A
KR20020097142A KR1020027008064A KR20027008064A KR20020097142A KR 20020097142 A KR20020097142 A KR 20020097142A KR 1020027008064 A KR1020027008064 A KR 1020027008064A KR 20027008064 A KR20027008064 A KR 20027008064A KR 20020097142 A KR20020097142 A KR 20020097142A
Authority
KR
South Korea
Prior art keywords
covering
sawing
base body
cavity
assembly
Prior art date
Application number
KR1020027008064A
Other languages
English (en)
Inventor
아이그너로베르트
미하엘리스스벤
브라우어미하엘
플뢰츠플로리안
Original Assignee
인피네온 테크놀로지스 아게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인피네온 테크놀로지스 아게 filed Critical 인피네온 테크놀로지스 아게
Publication of KR20020097142A publication Critical patent/KR20020097142A/ko

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/007—Interconnections between the MEMS and external electrical signals
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C3/00—Assembling of devices or systems from individually processed components
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00865—Multistep processes for the separation of wafers into individual elements
    • B81C1/00888—Multistep processes involving only mechanical separation, e.g. grooving followed by cleaving
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P1/00—Details of instruments
    • G01P1/02—Housings
    • G01P1/023—Housings for acceleration measuring devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P15/00—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration
    • G01P15/02—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses
    • G01P15/08—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values
    • G01P2015/0805—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values being provided with a particular type of spring-mass-system for defining the displacement of a seismic mass due to an external acceleration
    • G01P2015/0822—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values being provided with a particular type of spring-mass-system for defining the displacement of a seismic mass due to an external acceleration for defining out-of-plane movement of the mass
    • G01P2015/0825—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values being provided with a particular type of spring-mass-system for defining the displacement of a seismic mass due to an external acceleration for defining out-of-plane movement of the mass for one single degree of freedom of movement of the mass
    • G01P2015/0828—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values being provided with a particular type of spring-mass-system for defining the displacement of a seismic mass due to an external acceleration for defining out-of-plane movement of the mass for one single degree of freedom of movement of the mass the mass being of the paddle type being suspended at one of its longitudinal ends
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49204—Contact or terminal manufacturing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49204—Contact or terminal manufacturing
    • Y10T29/49208—Contact or terminal manufacturing by assembling plural parts
    • Y10T29/49222—Contact or terminal manufacturing by assembling plural parts forming array of contacts or terminals
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49789—Obtaining plural product pieces from unitary workpiece
    • Y10T29/49798—Dividing sequentially from leading end, e.g., by cutting or breaking
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49813—Shaping mating parts for reassembly in different positions
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T83/00—Cutting
    • Y10T83/02—Other than completely through work thickness
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T83/00—Cutting
    • Y10T83/04—Processes
    • Y10T83/0581—Cutting part way through from opposite sides of work

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Pressure Sensors (AREA)
  • Micromachines (AREA)
  • Manufacture Of Switches (AREA)

Abstract

기본 바디(1)상에 배치된 마이크로미케니컬 구조물(17)은 커버링(2)에 의해 환경적 영향으로부터 보호되어야 한다. 또한, 마이크로미케니컬 구조물의 접촉을 위한 전기 콘택(9)이 필요하다. 본 발명의 방법에 따라 전기 콘택(9)이 구조물의 부분 소잉(19) 또는 완전 소잉(20)에 의해 노출될 수 있다.

Description

마이크로미케니컬 구조물의 제조방법{Method for producing micromechanical structures}
마이크로미케니컬 구조물은 예컨대 에어백 트리거링용 가속 센서로 사용된다. 이 경우, 마이크로미케니컬 구조물은 가속 작용 시에 휘어지는 박막 또는 스프링 블록 등과 같은 자유 지지 부품으로 이루어진다. 상기 휘어짐을 기초로 가속값이 검출된다.
마이크로미케니컬 구조물은 예컨대 기본 바디의 표면에 배치되고 커버링에 의해 기계적 또는 화학적 파괴와 같은 환경 영향으로부터 보호된다.
마이크로미케니컬 구조물의 제조방법은 예컨대 Sven Michaelis and Hans-Joerg Timme, Acceleration Threshold Switches from an Additive Electroplating MEMS Process, Eurosensors ⅩⅢ, The 13thEuropean Conference on Solid State Transducers, September 12-15, 1999, The Hague, The Netherlands; M. Wycisk, T. Toennesen and J. Binder, S. Michaelis and H.J. Timme, Low Cost Post-CMOSIntegration of Electroplated Microstructures for Inertial Sensing, 및 M. Wycisk and J. Binder, S. Michaelis and H.J. Timme, New Sensor on-chip Technology for Micromechanical Acceleration Threshold Switches에 제시되어 있다.
마이크로미케니컬 구조물의 커버링 방법은 예컨대 Sven Michaelis, Hans-Joerg Timme, Michael Wycisk, Josef Binder, Additive Electroplating Technology as a Post-CMOS Process for the Production of MEMS-Acceleration Threshold Switches for Transportation Applications에 개시되어 있다. 여기서는 기본 바디 상에 배치된 마이크로미케니컬 구조물이 보호되는 하부면에 공동부를 가진 특별하게 제조된 커버링이 사용된다. 또한, 커버링에는 관통 홀이 배치되며, 기본 바디와 커버링의 결합 후 기본 바디의 접촉 패드가 상기 홀을 통해 안내된다.상기 홀이 없으면, 구조물들은 접촉될 수 없을 것이다.
그러나, 커버링 내의 상기 홀은 커버링이 깨지기 쉽고 균열되기 쉽게 한다. 이것은 재차 낮은 수율과 많은 비용을 야기한다. 게다가, 상기 홀의 제조는 6시간 이상의 에칭 프로세스를 필요로 하기 때문에, 많은 비용이 소요된다.
마이크로미케니컬 구조물을 커버링하고 콘택 패드를 노출하기 위한 다른 방법은 커버링의 큰 부분을 소잉하고 세척하는 소잉 방법을 사용하는 것이다. 그러나, 큰 부분을 세척하는 것은 구조물 손상에 대한 큰 위험을 야기하고 소잉 블레이드의 파괴를 야기한다.
본 발명은 기본 바디 상에 형성되어 커버링에 의해 파괴로부터 보호되는 마이크로미케니컬 구조물의 제조방법에 관한 것이다.
도 1은 본 발명에 따른 마이크로미케니컬 구조물의 실시예.
도 2는 나중 프로세스 시점에서 도 1에 따른 마이크로미케니컬 구조물의 실시예.
도 3은 결합체가 개별 칩으로 소잉된, 도 1에 따른 실시예.
도 4는 본 발명에 따른 또 다른 마이크로미케니컬 구조물.
도 5는 나중 프로세스 시점에서 도 4의 본 발명에 따른 마이크로미케니컬 구조물.
도 6은 결합체가 개별 칩으로 분리된, 도 5의 본 발명에 따른 마이크로미케니컬 구조물.
도 7a는 본 발명에 따른 마이크로미케니컬 구조물의 횡단면도.
도 7b는 칩의 한 측면에 전기 콘택을 가진 칩을 형성하기 위한, 도 7a의 본 발명에 따른 마이크로미케니컬 구조물의 평면도.
도 8a는 본 발명에 따른 마이크로미케니컬 구조물의 횡단면도.
도 8b는 결합체의 분리 시, 2개의 마주 놓인 측면에 전기 콘택을 가진 개별 칩이 형성되는, 도 8a에 도시된 마이크로미케니컬 구조물의 평면도.
도 9a는 또 다른 마이크로미케니컬 구조물의 횡단면도.
도 9b는 분리 후 칩이 2개의 인접한 측면에 전기 콘택을 갖도록 전기 콘택이 배치된, 도 9a에 도시된 마이크로미케니컬 구조물의 평면도.
도 10a는 또 다른 본 발명에 따른 마이크로미케니컬 구조물의 횡단면도.
도 10b는 분리 후 각각의 칩이 2개의 인접한 측면에 전기 콘택을 갖도록 전기 콘택이 배치된, 도 10a에 도시된 마이크로미케니컬 구조물의 평면도.
본 발명의 목적은 기본 바디와 커버링의 표면을 결합하고, 간단한 방식으로 기본 바디의 결합된 표면의 적어도 일부을 노출시키는 방법을 제공하는 것이다.
상기 목적은 본 발명에 따라 하기 단계를 포함하는 마이크로미케니컬 구조물의 제조방법에 의해 달성된다: 하나의 공동 경계면을 따라 기본 바디와 커버링을 결합시켜 하나의 결합체를 형성하는 단계, 여기서 상기 결합체에는 경계면을 따라 공동부가 형성되고 상기 공동부는 결합체 표면 영역에서 재료의 절삭에 의해 개방된다.
본 발명에 따른 방법의 장점은 마이크로미케니컬 구조물의 매우 간단한 커버링에 있다. 종래 기술에서 실리콘 결정의 (111)-오리엔테이션을 따라 에칭하는데 사용되는 실리콘 커버링이 사용될 수 있을 뿐만 아니라, 유리 커버링 또는 플라스틱 커버링과 같은 저렴한 재료도 사용될 수 있다.
커버링의 제조 시간도 현저히 단축되는데, 그 이유는 통상적으로 6시간이 걸리는 관통 홀의 에칭이 필요 없기 때문이다. 또한, 상기 홀의 에칭은 긴 에칭 시간에 의해 커버링을 이루는 실리콘 웨이퍼 내의 균열 또는 레지스트 마스크 내의 에러가 잠재된다는 단점을 갖는다. 이로 인해, 종래 기술에 따라 제조되는 커버링이 낮은 수율을 갖게 된다.
본 발명에 따른 방법의 또 다른 장점은 구조화되지 않은 커버링이 사용될 수 있고 마이크로미케니컬 구조물이 기본 바디 상의 리세스 내에 배치될 수 있다는 것이다. 상기 방법에 의해 커버링이 매우 저렴하게 형성될 수 있다.
본 발명에 따른 방법의 또 다른 장점은 커버링이 플라스틱으로 형성될 수 있다는 것이다.
또한, 본 발명에 따른 방법은 기본 바디와 커버링의 결합 시에 마이크로미케니컬 구조물이 수용되는 리세스만이 커버링에 형성되게 한다.
본 발명에 따른 방법의 바람직한 실시예에서는 결합체 표면 영역에 있는 재료가 적어도 부분적으로 원형 소오(saw)에 의해 소잉되는 공동부가 개방된다. 이로 인해, 최근에 웨이퍼를 개별 칩으로 소잉할 때 사용되는 방법이 본 발명에 따른 방법에 사용될 수 있다. 이것은 본 발명에 따른 방법에서 장치적 추가 비용이 필요 없다는 장점을 갖는다.
또한, 커버링을 소잉하기 위해 결합체의 기본 바디의 표면이 지지체에 배치되는 것이 바람직하다. 지지체로는 통상적으로 기본 바디가 적층되는 박막이 사용된다. 상기 방법 및 상기 배치에 의해 커버링만을 소잉하는 것이 가능한 한편, 기본 바디는 지지체 상에 고정된다.
또 다른 바람직한 방법에서는 기본 바디의 소잉을 위해 결합체의 커버링의 표면이 지지체에 배치되는 것이 바람직하다. 이 방법에서는 결합체가 커버링에 의해 박막 상에 적층될 수 있고, 후속하는 소잉 프로세스에서 한편으로는 기본 바디 만이 소잉되거나 기본 바디 및 커버링이 더 깊은 절삭 깊이로 소잉될 수 있다. 종래 기술에서는 웨이퍼를 박막 상에 적층하고 원형 소오로 분할하는 것이 통상적이다. 여기서는 웨이퍼 만이 소잉되고 박막은 손상되지 않는다. 상기 방법은 본 발명에 따른 방법에도 적용될 수 있다.
본 발명에 따른 방법의 또 다른 바람직한 실시예에서, 공동부에 형성된 전기콘택이 적어도 부분적으로 노출된다. 상기 조치에 의해, 후속하는 본딩 프로세스에서 전기 콘택이 리드 프레임에 전기 접속될 수 있다.
본 발명에 따른 방법의 또 다른 바람직한 실시예에서는 커버링에 리세스가 형성되고, 상기 리세스는 기본 바디와 커버링의 결합 후 공동부를 형성한다. 상기 방법에 의해, 마이크로미케니컬 구조물의 수용을 위한 공동부가 간단히 형성된다.
본 발명에 따른 방법의 또 다른 바람직한 실시예에서는 기본 바디 내에는 리세스가 형성되고, 상기 리세스가 기본 바디와 커버링의 결합 후 공동부를 형성한다. 이러한 장치에 의해 공동부에 형성되는 전기 콘택들이 본 발명에 따른 방법에 의해 노출될 수 있다. 이 경우, 커버링이 구조화될 필요가 없는 것이 특히 바람직하다. 이로 인해, 커버링의 제조 시 비용이 절감될 수 있다.
또한, 커버링이 공융 본딩(eutectic bonding), 실리콘 용융 본딩, 애노드 본딩, 접착 및/또는 납땜에 의해 기본 바디와 결합되는 것이 바람직하다. 이러한 기술은 예컨대 Mikromechanik, A. Heuberger, Springer-Verlag, 1991에 개시되어 있다.
본 발명에 따른 방법의 또 다른 바람직한 변형예에서는 커버링이 실리콘, 유리, 플라스틱, 폴리머 또는 폴리아미드로 이루어질 수 있다.
종래 기술에서는 커버링으로서 실리콘만이 사용되었다. 그러나, 커버링으로서 실리콘 웨이퍼의 사용은 비교적 높은 비용을 필요로 하므로, 유리 또는 플라스틱의 사용시 비용이 절감될 수 있다.
본 발명에 따른 방법의 또 다른 바람직한 실시예에서는 기본 바디가 박막 상에 적층되고 커버링이 소잉 절삭에 의해 분리된다. 상기 방법에 의해 원형 소오의 절삭 깊이는 공동부를 소잉하고 기본 바디를 그대로 두기 위해 커버링 만이 분리되도록 선택될 수 있다. 바람직하게 상기 소잉 절삭은 톱밥은 제외하고 느슨한 부품들이 커버링으로부터 떨어져 분리되지 않고 기본바디 상의 구조물 또는 소오 블레이드가 파괴되지 않도록 이루어진다.
본 발명에 따른 방법의 또 다른 바람직한 실시예에서, 결합체의 커버링이 박막 상에 적층되고, 결합체가 부가의 소잉 절삭에 의해 완전 소잉됨으로써 개별 칩이 형성된다. 상기 방법에 의해 커버링이 박막으로부터 소잉되어 분리된 다음, 결합체의 커버링이 박막 상에 적층될 수 있다. 상기 탑다운 배치에 의해(마이크로미케니컬 구조물 및 전기 콘택이 배치된 기본 바디 표면이 박막을 향해 배치된다) 결합체가 소잉될 수 있고 "느슨한 부품"들이 박막 상에 남아 있을 수 있다.
부가의 단계에서, 원형 소오의 소잉 깊이는 기본 바디 및 커버링으로 이루어진 전체 결합체가 소잉 절삭에 의해 분리됨으로써, 박막 상에 접착되어 있는 개별 칩이 소잉될 수 있다.
본 발명에 따른 방법의 또 다른 바람직한 실시예에서, 개별 칩은 진공 피펫에 의해 박막으로부터 분리되고, 전기 콘택 상부에 배치된 커버링 부분은 박막 상에 남는다. 상기 방법에 의해, 개별 칩이 박막으로부터 분리될 수 있고, 원래 전기 콘택 위에 배치되었던 커버링이 박막 상에 접착된 상태로 있게 된다.
본 발명에 따른 방법의 또 다른 바람직한 실시예에서, 결합체의 소잉 후 칩은 적어도 하나의 측면에 전기 콘택을 갖는다. 칩들은 통상적으로 직사각형 형상을 가지며, 상기 변형예에서는 칩이 한 측면에 전기 콘택을 갖는다.
본 발명에 따른 방법의 또 다른 바람직한 실시예에서, 결합체의 소잉 후 칩은 하나의 측면 및 적어도 하나의 인접한 측면에 전기 콘택을 갖는다. 이러한 배치에 의해, 전기 콘택의 수가 증가되고 칩의 2개의 인접한 측면으로 분할될 수 있다.
본 발명에 따른 방법의 또 다른 바람직한 실시예에서, 결합체의 소잉 후 칩은 적어도 하나의 측면 및 하나의 맞은편 측면에 전기 콘택을 갖는다. 전기 콘택의 이러한 배치에 의해, 콘택의 수가 증가될 수 있다. 이로 인해, 보다 많은 수의 콘택을 가진 작은 칩이 가능해진다. 마찬가지로, 예컨대 마이크로 콘트롤러의 집적과 같이 칩 상에 다기능성 집적이 가능해지므로, 제품의 다양성이 증가된다.
본 발명에 따른 방법의 또 다른 바람직한 실시예에서, 결합체의 소잉 후 칩은 적어도 3개의 인접한 측면에 전기 콘택을 갖는다. 이로 인해, 전기 콘택의 수가 더욱 증가될 수 있다.
본 발명의 또 다른 바람직한 실시예는 종속 청구항에 제시된다.
이하, 본 발명의 실시예를 첨부한 도면을 참고로 구체적으로 설명한다.
도 1에는 본 발명에 따른 마이크로미케니컬 구조물이 도시된다. 상기 구조물은 기본 바디(1)로 이루어지며, 공동 경계면(3)에서 커버링(2)과 결합된다. 상기 기본 바디(1)상에는 마이크로미케니컬 구조물(17) 및 전기 콘택(9)이 배치된다. 기본 바디(1)는 지지체(8)상에 조립되며, 상기 지지체(8)는 이 경우 박막(10)으로 이루어진다. 이 경우에는 기본 바디(1)와 커버링(2)으로 이루어진 결합체(4)가 박막(10)상에 적층된다. 결합체(4)내에는 공동부(5)가 배치되며, 상기 공동부 내에는 전기 콘택(9)이 배치된다. 또한, 공동부(18)는 결합체 내에서 공동 경계면(3)을 따라 배치되며, 상기 경계면에는 마이크로미케니컬 구조물(17)이 배치된다. 커버링은 원형 소오에 의해 파선(19)을 따라 소잉된다. 이 때, 전기 콘택(9) 및 기본 바디(1)는 대부분 손상되지 않는다.
그리고 나서, 결합체(4)는 지지체(8)로부터 분리되고, 도 2에 따라 커버링(2)이 박막(10)상에 적층되는 방식으로 커버링이 지지체(8)상에 장착된다.
도 2에는 커버링(2)의 부분 소잉(19)에 의해 형성된 개구(16)가 도시된다. 부가의 소잉 단계(20)에 의해 결합체가 분리된다. 상기 소잉은 공동부(5)가 적어도 부분적으로 소잉됨으로써, 도 3에 도시된 개별 칩(11)이 형성되도록 이루어진다.
제 1 소잉(19)은 커버링(2)으로부터 파편이 나와 소오 블레이드를 파괴하지 않도록 이루어진다. 완전 소잉(20)은 결합체 전체를 분리하지만, 지지체(8)가 지지 재료로서의 그 기능을 유지하며 분리되지 않을 정도의 절삭 깊이면 충분하도록 이루어진다.
도 4에는 본 발명의 제 2 실시예가 도시된다. 도 1과는 달리, 여기서는 커버링(2)이 대부분 구조화되지 않고 공동부(5)가 그 안에 있는 전기 콘택(9)과 함께그리고 부가의 공동부(18)가 그 안에 있는 마이크로미케니컬 구조물(17)과 함께 기본 바디(1)에 형성된다. 도 4에 도시된 본 발명의 변형예의 장점은 구조화되지 않은 커버링(2)의 사용 가능성에 있다. 여기서도 커버링(2)은 외부로 향한 표면(7)에서 소잉되므로, 재료(6)가 절삭된다.
그리고 나서, 결합체(4)가 지지체 재료(8)로부터 분리되고 도 5에 따라 커버링(2)이 이 경우 박막으로 이루어진 지지체 재료 상에 적층된다. 도 5에 따라, 결합체(4)가 파선(20)을 따라 완전 소잉되면, 개별 칩(11)이 형성된다.
도 6에는 개별 분리된 칩이 도시되는데, 상기 칩은 기본 바디(1), 공동 경계면(3)에서 결합된 커버링(2)으로 이루어진다. 또한, 기본 바디(1)와 커버링(2) 사이에 배치된 공동부(18)에는 마이크로미케니컬 구조물(17)이 놓인다.
도 7a 및 7b를 참고로 결합체(4)로부터 개별 칩(11)을 분리할 수 있는 소잉 방법이 설명된다. 상기 칩은 한 측면에 전기 콘택을 갖는다. 도 7b에는 결합체(4)의 평면도가 도시된다. 나중에 형성되는 개별 칩(11)은 하부에 빗금으로 표시된다. 결합체 내에는 공동부(5)가 배치된다. 상기 공동부는 커버링(2)의 커버링(2)의 부분 소잉(19)에 의해 개방된다. 완전 소잉(20)에 의해 결합체가 개별 칩(11)으로 분해된다. 개별 칩으로의 분해 후에, 전기 콘택(12)은 칩(11)의 한 측면에 배치되어 있다.
도 8a 및 8b를 참고로 개별 칩을 제조하기 위한 소잉 방법이 설명된다. 이 때, 전기 콘택은 한 측면(13) 및 맞은편 측면(15) 상에 배치된다.
도 8b에 따라 2열의 전기 콘택(9)이 공동부(5)내에 배치된다. 커버링(2)의부분 소잉(19)에 의해 공동부(5)가 개방된다. 그리고 나서, 결합체의 커버링이 박막(10)상에 적층되고 결합체는 완전 소잉(20)에 의해 개별 칩으로 분할된다.
도 9a 및 9b를 참고로 결합체를 소잉하기 위한 또 다른 실시예가 설명된다.
도 9b에 따라 전기 콘택(9)이 칩의 양 측면에 배치된다. 먼저, 공동부(5)가 부분 소잉(19)에 의해 개방된 다음, 커버링(2)이 박막(10)상에 적층되고, 기본 바디와 커버링으로 이루어진 결합체(4) 전체가 소잉된다. 상기 소잉에 의해 개별 분리된 칩(11)이 형성되고, 상기 칩은 2개의 인접한 측면에 배치된 전기 콘택들을 갖는다.
도 10a 및 10b를 참고로 3개의 인접한 측면에 전기 콘택을 갖는 개별 칩의 제조방법을 설명한다.
기본 바디(1)상에는 2열의 전기 콘택(9)이 배치된다. 그리고 나서, 커버링(2)이 기본 바디(1)와 결합됨으로써, 전기 콘택(9)이 공동부(5)에 배치된다. 커버링(2)의 부분 소잉에 의해 공동부(5)가 개방된다. 그리고 나서, 결합체의 커버링이 박막(10)상에 적층된다. 완전 소잉(20)에 의해 결합체(4)가 개별 칩(11)으로 소잉된다.
전술한 방법에서와 같이, 상이한 절삭 깊이로 결합체(4)를 2측면 소잉함으로써, 커버링 웨이퍼의 부분이 분리되어 세척될 필요 없이 전기 콘택이 노출될 수 있다. 이 경우, 전기 콘택은 공동부에 배치되며, 상기 공동부는 제 1 소잉 단계에서 커버링(2)이 소잉됨으로써 개방된다. 상기 제 1 소잉 프로세스에서 결합체(4)의 기본 바디(1)가 박막(10)상에 적층된다. 소잉 깊이는 커버링만이 분리되고 기본바디 상의 구조물은 유지되도록 선택된다. 소잉 라인은 공동부(5)의 특정 부품들은 접촉되지만, "느슨한 부품"들이 커버링(2)으로부터 떨어져 소잉되지 않도록 배열된다. 즉, 커버링의 부분 소잉된 부품이 처음에 고정되어 있던 지지대가 유지된다.
제 1 소잉 단계 후, 결합체가 박막으로부터 분리되고 커버링이 박막 상에 적층된다. 제 2 소잉 단계에서, 기본 바디와 커버링으로 이루어진 결합체가 완전히 분리된다. 제 2 소잉 단계 후, 박막 상에 접착된 개별 칩이 형성된다. 상기 칩은 표준 방법에 의해 소잉 박막으로부터 분리될 수 있다. 전기 콘택 위에 있었던 커버링 부분들은 소잉 박막 상에 접착된 채로 있다.

Claims (16)

  1. 하나의 공동 경계면(3)을 따라 기본 바디(1)와 커버링(2)을 결합시켜 결합체(4)를 형성하는 단계를 포함하고, 상기 결합체(4)에는 경계면(3)을 따라 공동부(5)가 형성되는, 마이크로미케니컬 구조물의 제조방법에 있어서,
    상기 공동부(5)는 결합체(4) 표면(7) 영역에서 재료(6)의 절삭에 의해 개방되는 것을 특징으로 하는 방법.
  2. 제 1항에 있어서,
    상기 재료(6)가 결합체(4) 표면(7) 영역에서 적어도 부분적으로 원형 소오에 의해 소잉되는 방식으로 공동부(5)가 개방되는 것을 특징으로 하는 방법.
  3. 제 1항 또는 제 2항에 있어서,
    상기 커버링(2)의 소잉을 위해 상기 결합체(4)의 기본 바디(1)의 표면이 지지체(8)상에 배치되는 것을 특징으로 하는 방법.
  4. 제 1항 내지 제 3항 중 어느 한 항에 있어서,
    상기 기본 바디(2)의 소잉을 위해 상기 결합체(4)의 커버링(2)의 표면이 지지체(8)상에 배치되는 것을 특징으로 하는 방법.
  5. 제 1항 내지 제 4항 중 어느 한 항에 있어서,
    상기 공동부(5)내에 형성된 전기 콘택(9)이 적어도 부분적으로 노출되는 것을 특징으로 하는 방법.
  6. 제 1항 내지 제 5항 중 어느 한 항에 있어서,
    상기 커버링(2)내에 리세스가 형성되고, 상기 리세스가 기본 바디(1)와 커버링(2)의 결합 후에 공동부(5)를 형성하는 것을 특징으로 하는 방법.
  7. 제 1항 내지 제 6항 중 어느 한 항에 있어서,
    상기 기본 바디(1)내에 리세스가 형성되고, 상기 리세스가 기본 바디(1)와 커버링(2)의 결합 후에 공동부(5)를 형성하는 것을 특징으로 하는 방법.
  8. 제 1항 내지 제 7항 중 어느 한 항에 있어서,
    상기 기본 바디(1)가 실리콘, 갈륨비소, 세라믹 또는 유리로 이루어지는 것을 특징으로 하는 방법.
  9. 제 1항 내지 제 8항 중 어느 한 항에 있어서,
    상기 커버링이 공융 본딩, 실리콘 용융 본딩, 애노드 본딩, 접착 및/또는 납땜에 의해 기본 바디(1)와 결합되는 것을 특징으로 하는 방법.
  10. 제 1항 내지 제 9항 중 어느 한 항에 있어서,
    상기 커버링(2)이 실리콘, 유리 또는 플라스틱으로 이루어지는 것을 특징으로 하는 방법.
  11. 제 1항 내지 제 10항 중 어느 한 항에 있어서,
    상기 기본 바디(1)가 박막(10)상에 적층되고 커버링(2)이 소잉 절삭에 의해 분리되는 것을 특징으로 하는 방법.
  12. 제 1항 내지 제 11항 중 어느 한 항에 있어서,
    상기 결합체(4)의 커버링(2)이 박막 상에 적층되고 부가의 소잉 절삭이 결합체(4)를 소잉함으로써, 개별 칩(11)이 소잉되는 것을 특징으로 하는 방법.
  13. 제 12항에 있어서,
    상기 개별 칩(11)이 진공 피펫에 의해 박막으로부터 분리되고, 전기 콘택(9)의 상부에 배치되었던 커버링(2) 부분이 박막 상에 남는 것을 특징으로 하는 방법.
  14. 제 1항 내지 제 13항 중 어느 한 항에 있어서,
    상기 결합체(4)의 소잉 후에, 칩(11)이 적어도 하나의 측면(13)에 전기 콘택(12)을 갖는 것을 특징으로 하는 방법.
  15. 제 1항 내지 제 14항 중 어느 한 항에 있어서,
    상기 결합체(4)의 소잉 후에, 칩(11)이 상기 측면(13) 및 적어도 하나의 인접한 측면(14)에 전기 콘택(12)을 갖는 것을 특징으로 하는 방법.
  16. 제 1항 내지 제 15항 중 어느 한 항에 있어서,
    상기 결합체(4)의 소잉 후에, 칩(11)이 상기 측면(13) 및 맞은편 측면(15)에 전기 콘택(12)을 갖는 것을 특징으로 하는 방법.
KR1020027008064A 1999-12-22 2000-12-13 마이크로미케니컬 구조물의 제조방법 KR20020097142A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE19962231A DE19962231A1 (de) 1999-12-22 1999-12-22 Verfahren zur Herstellung mikromechanischer Strukturen
DE19962231.0 1999-12-22
PCT/EP2000/012672 WO2001046664A2 (de) 1999-12-22 2000-12-13 Verfahren zur herstellung mikromechanischer strukturen

Publications (1)

Publication Number Publication Date
KR20020097142A true KR20020097142A (ko) 2002-12-31

Family

ID=7933951

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020027008064A KR20020097142A (ko) 1999-12-22 2000-12-13 마이크로미케니컬 구조물의 제조방법

Country Status (7)

Country Link
US (1) US6839962B2 (ko)
EP (1) EP1240529B1 (ko)
JP (1) JP3651888B2 (ko)
KR (1) KR20020097142A (ko)
AT (1) ATE272845T1 (ko)
DE (2) DE19962231A1 (ko)
WO (1) WO2001046664A2 (ko)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2830125B1 (fr) 2001-09-24 2006-11-17 Commissariat Energie Atomique Procede de realisation d'une prise de contact en face arriere d'un composant a substrats empiles et composant equipe d'une telle prise de contact
DE10153319B4 (de) * 2001-10-29 2011-02-17 austriamicrosystems AG, Schloss Premstätten Mikrosensor
KR100442830B1 (ko) * 2001-12-04 2004-08-02 삼성전자주식회사 저온의 산화방지 허메틱 실링 방법
DE10232190A1 (de) * 2002-07-16 2004-02-05 Austriamicrosystems Ag Verfahren zur Herstellung eines Bauelements mit tiefliegenden Anschlußflächen
US7754537B2 (en) * 2003-02-25 2010-07-13 Tessera, Inc. Manufacture of mountable capped chips
GB0306721D0 (en) * 2003-03-24 2003-04-30 Microemissive Displays Ltd Method of forming a semiconductor device
US20070102831A1 (en) * 2003-12-24 2007-05-10 Shuntaro Machida Device and method of manufacturing the same
US7026189B2 (en) * 2004-02-11 2006-04-11 Hewlett-Packard Development Company, L.P. Wafer packaging and singulation method
US7422962B2 (en) * 2004-10-27 2008-09-09 Hewlett-Packard Development Company, L.P. Method of singulating electronic devices
US7300812B2 (en) * 2004-10-29 2007-11-27 Hewlett-Packard Development Coompany, L.P. Micro electrical mechanical system
DE102004058880B4 (de) * 2004-12-06 2007-12-13 Austriamicrosystems Ag Integrierter Mikrosensor und Verfahren zur Herstellung
FR2879183B1 (fr) * 2004-12-15 2007-04-27 Atmel Grenoble Soc Par Actions Procede de fabrication collective de microstructures a elements superposes
DE102005002304B4 (de) * 2005-01-17 2011-08-18 Austriamicrosystems Ag Mikroelektromechanischer Sensor und Verfahren zu dessen Herstellung
TWI267927B (en) * 2005-01-19 2006-12-01 Touch Micro System Tech Method for wafer level package
US8143095B2 (en) 2005-03-22 2012-03-27 Tessera, Inc. Sequential fabrication of vertical conductive interconnects in capped chips
FI119728B (fi) 2005-11-23 2009-02-27 Vti Technologies Oy Menetelmä mikroelektromekaanisen komponentin valmistamiseksi ja mikroelektromekaaninen komponentti
US20070190747A1 (en) * 2006-01-23 2007-08-16 Tessera Technologies Hungary Kft. Wafer level packaging to lidded chips
US7936062B2 (en) * 2006-01-23 2011-05-03 Tessera Technologies Ireland Limited Wafer level chip packaging
KR100786848B1 (ko) * 2006-11-03 2007-12-20 삼성에스디아이 주식회사 유기 발광 표시 장치 및 그 제조방법
US7491581B2 (en) * 2006-12-22 2009-02-17 Honeywell International Inc. Dicing technique for flip-chip USP wafers
US8604605B2 (en) 2007-01-05 2013-12-10 Invensas Corp. Microelectronic assembly with multi-layer support structure
US7954215B2 (en) * 2007-03-19 2011-06-07 Epson Toyocom Corporation Method for manufacturing acceleration sensing unit
DE102016113347A1 (de) 2016-07-20 2018-01-25 Infineon Technologies Ag Verfahren zum produzieren eines halbleitermoduls

Family Cites Families (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2941560A (en) * 1954-09-14 1960-06-21 Gen Foods Corp Apparatus for cutting a frozen slab of edible flesh
US3466743A (en) * 1965-07-02 1969-09-16 Gen Electric Spiral coil comprising a tubular blank with parallel,rectilinear cuts therein
US3614968A (en) * 1969-09-08 1971-10-26 John R Hirz Apparatus for slicing lumber
US3656378A (en) * 1970-12-17 1972-04-18 Ariel R Davis Method of manufacture
US3731243A (en) * 1971-12-08 1973-05-01 A Davis Inductive winding
US3999290A (en) * 1976-03-15 1976-12-28 Wood Jess W Safety knife
DE2946726C2 (de) * 1979-11-20 1982-05-19 Ruwel-Werke Spezialfabrik für Leiterplatten GmbH, 4170 Geldern Leiterplatte mit starren und flexiblen Bereichen und Verfahren zu deren Herstellung
US4567545A (en) * 1983-05-18 1986-01-28 Mettler Rollin W Jun Integrated circuit module and method of making same
US4532839A (en) * 1983-12-21 1985-08-06 Tektronix, Inc. Method for simultaneously cutting a plurality of circuit boards
US4621552A (en) * 1985-01-04 1986-11-11 Cencorp Method and apparatus for separating printed-circuit boards from multi-board panels
US4846032A (en) * 1988-05-31 1989-07-11 American Telephone And Telegraph Company Device and method for separating printed circuit boards
JPH0214547A (ja) 1988-07-01 1990-01-18 Oki Electric Ind Co Ltd 電子部品のピックアップ装置
US4931134A (en) * 1989-08-15 1990-06-05 Parlex Corporation Method of using laser routing to form a rigid/flex circuit board
US5004639A (en) * 1990-01-23 1991-04-02 Sheldahl, Inc. Rigid flex printed circuit configuration
US5253415A (en) * 1990-03-20 1993-10-19 Die Tech, Inc. Method of making an integrated circuit substrate lead assembly
US5061988A (en) * 1990-07-30 1991-10-29 Mcdonnell Douglas Corporation Integrated circuit chip interconnect
US6007470A (en) * 1992-02-24 1999-12-28 Tenneco Packaging Inc. Method and apparatus for manufacturing articles employing folded honeycomb panels
US5435876A (en) * 1993-03-29 1995-07-25 Texas Instruments Incorporated Grid array masking tape process
US5831828A (en) * 1993-06-03 1998-11-03 International Business Machines Corporation Flexible circuit board and common heat spreader assembly
DE4340646A1 (de) * 1993-11-30 1995-06-01 Mec Gmbh Verfahren und Vorrichtung zur Erzeugung eines als Prototyp dienenden Werkstückes
JP3541491B2 (ja) * 1994-06-22 2004-07-14 セイコーエプソン株式会社 電子部品
US5499444A (en) * 1994-08-02 1996-03-19 Coesen, Inc. Method of manufacturing a rigid flex printed circuit board
US5622588A (en) * 1995-02-02 1997-04-22 Hestia Technologies, Inc. Methods of making multi-tier laminate substrates for electronic device packaging
JP3613838B2 (ja) * 1995-05-18 2005-01-26 株式会社デンソー 半導体装置の製造方法
JP3507251B2 (ja) * 1995-09-01 2004-03-15 キヤノン株式会社 光センサｉｃパッケージおよびその組立方法
JP3543471B2 (ja) * 1996-02-14 2004-07-14 株式会社デンソー 半導体装置の製造方法
US5783866A (en) * 1996-05-17 1998-07-21 National Semiconductor Corporation Low cost ball grid array device and method of manufacture thereof
US5834084A (en) * 1996-06-25 1998-11-10 Seagate Technology, Inc. Disc drive flex assembly having a low particulating circuit board
US5831218A (en) * 1996-06-28 1998-11-03 Motorola, Inc. Method and circuit board panel for circuit board manufacturing that prevents assembly-line delamination and sagging
US5773764A (en) * 1996-08-28 1998-06-30 Motorola, Inc. Printed circuit board panel
US5798557A (en) * 1996-08-29 1998-08-25 Harris Corporation Lid wafer bond packaging and micromachining
JP3324418B2 (ja) * 1996-11-21 2002-09-17 日産自動車株式会社 半導体装置の製造方法
US6407333B1 (en) * 1997-11-04 2002-06-18 Texas Instruments Incorporated Wafer level packaging
JPH10284935A (ja) * 1997-04-09 1998-10-23 Murata Mfg Co Ltd 電圧制御発振器およびその製造方法
US5923995A (en) * 1997-04-18 1999-07-13 National Semiconductor Corporation Methods and apparatuses for singulation of microelectromechanical systems
US5950070A (en) * 1997-05-15 1999-09-07 Kulicke & Soffa Investments Method of forming a chip scale package, and a tool used in forming the chip scale package
JPH1117290A (ja) * 1997-06-27 1999-01-22 Fuji Photo Film Co Ltd 多層基板及びその製造方法
US6047470A (en) * 1997-08-20 2000-04-11 Micron Technology, Inc. Singulation methods
US6000977A (en) * 1997-09-04 1999-12-14 Mcdonnell Douglas Corporation Electrical connection devices for composite structures having externally accessible ports
US6057175A (en) * 1997-12-04 2000-05-02 Medtronic, Inc. Method of making encapsulated package
DE19806818C1 (de) * 1998-02-18 1999-11-04 Siemens Matsushita Components Verfahren zur Herstellung eines elektronischen Bauelements, insbesondere eines mit akustischen Oberflächenwllen arbeitenden OFW-Bauelements
US6271102B1 (en) * 1998-02-27 2001-08-07 International Business Machines Corporation Method and system for dicing wafers, and semiconductor structures incorporating the products thereof
TW434850B (en) * 1998-12-31 2001-05-16 World Wiser Electronics Inc Packaging equipment and method for integrated circuit
EP1194937B1 (en) * 1999-07-08 2004-10-06 Avx Limited Solid state capacitors and methods of manufacturing them
JP3619395B2 (ja) * 1999-07-30 2005-02-09 京セラ株式会社 半導体素子内蔵配線基板およびその製造方法
US20020100165A1 (en) * 2000-02-14 2002-08-01 Amkor Technology, Inc. Method of forming an integrated circuit device package using a temporary substrate
JP3664001B2 (ja) * 1999-10-25 2005-06-22 株式会社村田製作所 モジュール基板の製造方法
US6694852B1 (en) * 2000-11-10 2004-02-24 Kellogg Company Method and apparatus for cutting a case containing product
US6624921B1 (en) * 2001-03-12 2003-09-23 Amkor Technology, Inc. Micromirror device package fabrication method
US6724083B2 (en) * 2001-07-16 2004-04-20 Ars Electronics Co., Ltd. Method of producing semiconductor packages by cutting via holes into half when separating substrate
US6475878B1 (en) * 2001-08-09 2002-11-05 Dusan Slepcevic Method for singulation of integrated circuit devices
US6687970B2 (en) * 2002-04-30 2004-02-10 Ronald L. Waechter Method and device for removing pallet runners
US6710246B1 (en) * 2002-08-02 2004-03-23 National Semiconductor Corporation Apparatus and method of manufacturing a stackable package for a semiconductor device

Also Published As

Publication number Publication date
WO2001046664A2 (de) 2001-06-28
ATE272845T1 (de) 2004-08-15
DE19962231A1 (de) 2001-07-12
EP1240529A2 (de) 2002-09-18
DE50007326D1 (de) 2004-09-09
WO2001046664A3 (de) 2001-12-27
JP2003517946A (ja) 2003-06-03
EP1240529B1 (de) 2004-08-04
US20020170175A1 (en) 2002-11-21
US6839962B2 (en) 2005-01-11
JP3651888B2 (ja) 2005-05-25

Similar Documents

Publication Publication Date Title
KR20020097142A (ko) 마이크로미케니컬 구조물의 제조방법
US7732899B1 (en) Etch singulated semiconductor package
JP2001319985A5 (ko)
US7005732B2 (en) Methods and systems for providing MEMS devices with a top cap and upper sense plate
KR102149332B1 (ko) 정전용량 미세가공 초음파 변환기 및 그 싱귤레이션 방법
US8017435B2 (en) Method for packaging electronic devices and integrated circuits
JP5107539B2 (ja) 半導体装置および半導体装置の製造方法
US6838309B1 (en) Flip-chip micromachine package using seal layer
JP4539155B2 (ja) センサシステムの製造方法
US20130105995A1 (en) Semiconductor device structures and their fabrication
US7829993B2 (en) Semiconductor apparatus
US7714346B2 (en) Surface mounting LED substrate and LED
US12060266B2 (en) Method with mechanical dicing process for producing MEMS components
US7554136B2 (en) Micro-switch device and method for manufacturing the same
JP2007173915A (ja) 圧電デバイスユニット及びその製造方法
JP2007000986A (ja) マイクロ構造体
JP2007165789A (ja) 半導体装置の製造方法
US7338839B2 (en) Method for producing an electrical component
KR20100061469A (ko) 복수의 칩의 제조 방법 및 이에 상응하게 제조된 칩
JP2006148758A (ja) 水晶振動子パッケージ
WO2012120694A1 (ja) ウエハレベルパッケージの製造方法、及びウエハレベルパッケージ
JP2006186357A (ja) センサ装置及びその製造方法
JP2006201158A (ja) センサ装置
JP2009088699A (ja) 圧電デバイスの製造方法、及び圧電デバイス
JP5046875B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application