KR20020095114A - 전자 디바이스 및 그 제조방법 - Google Patents

전자 디바이스 및 그 제조방법 Download PDF

Info

Publication number
KR20020095114A
KR20020095114A KR1020020032430A KR20020032430A KR20020095114A KR 20020095114 A KR20020095114 A KR 20020095114A KR 1020020032430 A KR1020020032430 A KR 1020020032430A KR 20020032430 A KR20020032430 A KR 20020032430A KR 20020095114 A KR20020095114 A KR 20020095114A
Authority
KR
South Korea
Prior art keywords
substrate
annular
cap
electronic device
film
Prior art date
Application number
KR1020020032430A
Other languages
English (en)
Inventor
고모부치히로요시
구보미노루
하시모토마사히코
오카지마미치오
야마모토신이치
Original Assignee
마츠시타 덴끼 산교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=19017213&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=KR20020095114(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by 마츠시타 덴끼 산교 가부시키가이샤 filed Critical 마츠시타 덴끼 산교 가부시키가이샤
Publication of KR20020095114A publication Critical patent/KR20020095114A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/0077—Other packages not provided for in groups B81B7/0035 - B81B7/0074
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14649—Infrared imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0203—Containers; Encapsulations, e.g. encapsulation of photodiodes
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J5/00—Radiation pyrometry, e.g. infrared or optical thermometry
    • G01J5/10—Radiation pyrometry, e.g. infrared or optical thermometry using electric radiation detectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16235—Connecting to a semiconductor or solid-state bodies, i.e. cap-to-chip

Abstract

본 발명은 기존의 전자 디바이스의 제조프로세스를 이용하여 진공유지용 캡체를 셀마다 설치한 전자 디바이스, 그 제조방법 등을 제공하기 위한 것으로, 캡용 웨이퍼(150) 상에 Al막(151)을 형성하고, Al막(151)을 패터닝하여 환상막(144)을 형성한다. 환상막(144)을 마스크로 하여 건식에칭을 행하여, 진공돔이 되는 오목부를 둘러싸는 통부(142)를 형성한다. 캡용 웨이퍼(150)의 기판부(141)에 노치부(152)를 형성한 후, 적외선영역센서가 형성된 본체 웨이퍼(100) 상에 캡용 웨이퍼(150)를 설치한다. 그리고, 캡용 웨이퍼(150)의 환상막(144)과 본체 웨이퍼(100)의 환상막(118)을 압착에 의해 접합하여 환상접합부(15)를 형성한다.

Description

전자 디바이스 및 그 제조방법{ELECTRONIC DEVICE AND METHOD OF FABRICATING THE SAME}
본 발명은 센서나 트랜지스터 등을 감압분위기 또는 비활성 가스분위기 내에 봉입하여 구성되는 전자 디바이스에 관한 것이다.
종래부터 적외선센서나 진공 트랜지스터 등, 진공분위기(또는 감압분위기) 중에서 높은 성능을 발휘하는 전자 디바이스는 일반적으로 허메틱실(hermetic seal)이나 세라믹 등의 용기 내에 봉입되어 이용되고 있다. 이러한 진공 패키지된 전자 디바이스에는 단독의 센서가 배치된, 소위 이산(discrete)형 디바이스와, 다수의 센서나 트랜지스터가 어레이형상으로 배치된 집적형 디바이스가 있다.
한편, 센서나 방출소자 등을 어레이형상으로 배치한 것을 세라믹 등의 특별한 용기를 이용하지 않고, 반도체 디바이스의 제조프로세스를 이용한 실장방법에 의해 진공분위기 중에 봉입하여, 소형화, 고집적화된 전자 디바이스를 얻는 것도 제안되고 있다. 예를 들어, 국제공개 WO95/17014호 공보에는 제 1 웨이퍼에 적외선 등의 검출기 또는 방사소자의 셀어레이를 형성한 후, 제 1 웨이퍼 상에 제 2 웨이퍼를 소정의 간격으로 배치하여, 양 웨이퍼간을 진공상태로 유지하면서 셀어레이의 주위를 땜납을 이용하여 접합함으로써, 셀어레이가 배치되어 있는 영역을 진공분위기 중에 봉입하는 방법이 개시되어 있다.
그러나, 상기 공보의 기술에서는 다음과 같은 결함이 있었다.
첫째로, 다수의 적외선검출기 등의 소자를 어레이형상으로 배치하면 셀어레이 주위의 접합부 전체를 완전히 평탄하게 하기가 곤란하기 때문에, 자연히 열압착에 필요한 압력이 과대하게 되어, 접합 중의 웨이퍼의 파손이나 잔류응력에 의한 진공상태의 악화, 디바이스 동작의 불량 등을 야기시킬 우려가 있다.
둘째로, 다수의 적외선검출기 등의 소자를 진공상태로 유지하기 위한 접합부의 일부에 접합불량이 생긴 경우에는 셀어레이 전체의 진공상태가 파괴되므로, 디바이스 전체가 불량이 되어 불량률이 높아진다.
셋째로, 땜납을 이용한 접합에서는 땜납 페이스트에 포함되어 있는 유기재료의 탈가스화에 의해 셀어레이가 배치되어 있는 내부공간에서의 진공도가 어느 정도 이상으로는 높아지지 않기 때문에, 예를 들어, 적외선센서 등의 감도의 향상을 바랄 수 없는 우려가 있었다.
본 발명의 제 1 목적은, 적외선 등의 검출기나 전자방출소자가 배치된 영역단위로 감압분위기 또는 비활성 가스분위기 중에 봉입하는 수단을 강구함으로써, 소형화, 집적화에 적합한 전자 디바이스, 그 제조방법 등을 제공하는 것에 있다.
본 발명의 제 2 목적은, 셀어레이가 배치되어 있는 내부공간에서의 진공도를 높이는 수단을 강구함으로써 적외선센서 등의 전자 디바이스의 기능을 향상시키는 것에 있다.
도 1의 (a)∼(d)는 본 발명의 전자 디바이스의 기본구조예를 개략적으로 나타내는 단면도.
도 2의 (a)∼(d)는 본 발명의 전자 디바이스의 진공유지를 위한 접합부의 구조예를 개략적으로 나타내는 단면도.
도 3의 (a), (b)는 각각 차례대로 본 발명의 전자 디바이스에 적합한 전기적 접속 구조의 예를 나타내는 평면도 및 단면도.
도 4의 (a), (b)는 본 발명의 제 1 실시예에 관한 적외선센서의 단면도 및 전기회로도.
도 5의 (a)∼(f)는 본 발명의 제 1 실시예에 관한 적외선센서의 제조공정을 나타내는 단면도.
도 6의 (a), (b)는 볼로미터(bolometer) 및 그 주변영역의 형성공정을 나타내는 평면도.
도 7의 (a)∼(f)는 제 1 실시예의 적외선센서에 이용되는 캡체의 형성방법을 나타내는 단면도.
도 8은 압착에 이용되는 장치의 구성을 개략적으로 나타내는 단면도.
도 9는 본 발명의 제 2 실시예에 관한 적외선영역센서의 구성을 설명하기 위한 전기회로도.
도 10은 제 2 실시예의 적외선영역센서의 제어방법을 나타내는 타이밍차트.
도 11의 (a)∼(f)는 제 2 실시예의 셀어레이를 갖는 적외선영역센서의 제조공정을 나타내는 사시도.
도 12는 본 발명의 제 3 실시예에 관한 진공돔구조를 갖는 미세진공 트랜지스터의 예를 나타내는 단면도.
도 13은 본 발명의 제 1 및 제 2 실시예에 관한 적외선센서의 전체구조를 나타내는 단면도.
도 14는 본 발명의 제 4 실시예에 관한 적외선센서의 전체구조를 나타내는 단면도.
도 15는 본 발명의 제 4 실시예의 변형예에 관한 적외선센서의 전체구조를 나타내는 단면도.
* 도면의 주요 부분에 대한 부호의 설명 *
10 : 본체기판 11 : 셀영역
12, 26, 144 : 환상막 20, 140 : 캡체
21, 141 : 기판부 22, 142 : 통부
23, 119, 143 : 공동부(空洞部) 24 : Ge층
25 : Si층 27 : 격자패턴
30, 130 : 스위칭 트랜지스터 31, 133 : 게이트전극
32 : 소스전극 33 : 드레인전극
35 : 불순물확산층 40 : 소자
41 : 층간절연막 42, 117 : 패시베이션막
51 : 배선 100 : 본체 웨이퍼
110 : Si 기판 111 : 저항체
112 : 실리콘질화막 113, 116 : 실리콘산화막
120 : 저항소자(볼로미터) 131 : 소스영역
132 : 드레인영역 150 : 캡용 웨이퍼
151 : Al막 152 : 노치부
본 발명의 전자 디바이스는 적어도 하나의 소자가 배치된 셀영역을 갖는 본체기판과, 상기 본체기판 상에 설치된 캡체와, 상기 복수의 셀영역 중 적어도 하나의 상기 셀영역의 상기 소자가 배치된 부위에 설치되어, 상기 본체기판과 상기 캡체에 둘러싸여 감압분위기 또는 비활성 가스분위기로 유지된 공동부(空洞部)와, 상기 본체기판과 상기 캡체와의 사이에 설치되어, 상기 공동부를 외부공간으로부터 차단하기 위한 환상접합부를 구비하고 있다.
이로 인하여, 감압분위기나 비활성 가스분위기 등, 외부공간으로부터 차단된 분위기를 필요로 하는 소자 예를 들면, 적외선센서, 전자방출소자 등을 개별적으로 공동부에 배치할 수 있으므로, 이산형 전자 디바이스나 다수의 소자를 배치한 집적형 전자 디바이스 모두에 적합한 구조가 얻어진다.
상기 본체기판 상에 형성되어, 상기 소자를 둘러싸는 제 1 환상막과, 상기 캡체 상에 형성된 제 2 환상막을 추가로 구비하며, 상기 환상접합부는 상기 제 1 및 제 2 환상막과의 사이에 형성되어 있음으로써, 제 1, 제 2 환상막을 구성하는재료를 선택하여 단단한 환상접합부를 설치할 수 있게 된다.
상기 제 1, 제 2 환상막의 재료는 In, Cu, Al, Au, Ag, Ti, W, Co, Ta, Al-Cu 합금, 산화막 중 적어도 어느 하나로부터 선택된 재료인 것이 바람직하다.
상기 제 1, 제 2 환상막의 재료는 서로 동일한 재료인 것이 바람직하다.
상기 본체기판은 반도체에 의해 구성되어 있고, 상기 본체기판 상의 상기 소자와 외부회로는 상기 본체기판 내에 상기 제 1 환상막을 횡단하여 형성된 불순물확산층을 통해 서로 전기적으로 접속되어 있음으로써, 상기 소자와 외부회로의 전기적 접속의 신뢰성을 향상시킬 수 있다.
상기 캡체에는 상기 공동부를 형성하는 오목부와, 그 오목부를 둘러싸는 통부가 설치되어 있고, 상기 본체기판에는 상기 통부에 걸어맞추어지는 걸어맞춤부가 설치되어 있음으로써, 본체기판과 캡체의 위치관계가 안정되고 접합의 신뢰성이 높은 전자 디바이스가 얻어진다.
상기 전자 디바이스는 적외선센서, 압력센서, 가속도센서 및 진공 트랜지스터 중 어느 하나로부터 선택된 소자인 것이 바람직하다.
상기 전자 디바이스가 적외선센서인 경우에는 상기 본체기판에 설치된 소자는 열전변환소자이다.
그 경우에는, 상기 캡체가 Si 기판과, 그 Si 기판 상에 설치된 1.1eV보다 작은 밴드갭을 갖는 반도체층을 가짐으로써, 가시광에 가까운 광에 의한 배경신호의 중첩을 피할 수 있기 때문에, 적외선검출을 위한 동적범위(dynamic range)를 크게 확보할 수 있게 되어, 그 결과, 동물이나 사람의 검출에 적합한 전자 디바이스가얻어진다.
그 경우, 상기 캡체의 최상층은 프레넬렌즈(fresnel lens)로 되는 회절패턴이 형성된 Si층으로 구성되어 있음으로써, 적외선센서의 열전변환소자에 적외선을 집광시킬 수 있어, 적외선의 검출효율을 향상시킬 수 있다.
상기 전자 디바이스는 열전변환소자와 상기 열전변환소자를 지지하기 위한 지지부재와 상기 지지부재의 하방에 형성된 제 2 공동부를 갖는 적외선검출용 센서인 것이 바람직하다.
그 경우에는, 상기 제 2 공동부 내는 상기 지지부재로부터 연장되는 기둥 또는 벽이 설치되어 있지 않음으로써, 적외선의 검지감도와 검지정밀도를 한층 더 향상시킬 수 있다.
또, 상기 제 2 공동부는 상기 공동부에 연통되어 있음으로써, 적외선의 검지감도와 검지정밀도를 향상시킬 수 있다.
상기 환상접합부는 상기 복수의 셀영역을 둘러싸도록 복수개 설치되어 있음으로써, 집적형 전자 디바이스가 얻어진다.
본 발명의 제 1 전자 디바이스의 제조방법은 적어도 하나의 소자가 배치된 복수의 셀영역을 갖는 본체기판과, 캡용 기판을 준비하여 상기 본체기판 및 상기 캡용 기판 중 적어도 어느 한쪽에 상기 복수의 셀영역 중 적어도 하나의 셀영역을 둘러싸는 복수의 오목부를 형성해 두는 단계 (a)와, 상기 본체기판과 상기 캡용 기판과의 사이에 압력을 가함으로써, 상기 본체기판과 상기 캡용 기판과의 사이에 상기 복수의 오목부 중 적어도 일부의 오목부가 외부공간으로부터 차단된 공동부로서남도록 환상접합부를 형성하는 단계 (b)를 포함하고 있다.
이 방법에 의해, Si 프로세스 등 기존의 전자 디바이스의 제조프로세스를 이용한 이산형, 집적형 어느 쪽의 전자 디바이스의 제조도 가능하게 된다. 더구나, 각 셀영역에 개별적으로 캡체를 탑재하여 공동을 형성하므로, 일부의 셀영역에 접합불량이 생기더라도 다른 셀영역은 실사용이 가능하게 되므로 이산형, 집적형 모두 제품수율을 향상시킬 수 있다.
상기 단계 (a)에서는 상기 본체기판, 캡용 기판에 각각 상기 오목부를 둘러싸는 복수의 제 1, 제 2 환상막을 형성해 두고, 상기 단계 (b)에서는 상기 제 1, 제 2 환상막끼리의 사이에 상기 환상접합부를 형성함으로써 제 1, 제 2 환상막 재료의 선택에 의해 보다 단단한 환상접합부를 형성할 수 있게 된다.
상기 단계 (b)는 수소결합 또는 금속결합을 이용한 접합 또는 상온접합에 의해 행해짐으로써, 공동부를 더욱 확실하게 외부공간으로부터 차단할 수 있다.
상기 단계 (a)는 제 1, 제 2 환상막의 재료로서, In, Cu, Al, Au, Ag, Ti, W, Co, Ta, Al-Cu 합금, 산화막 중 적어도 어느 하나로부터 선택되는 재료를 이용하여 행해지는 것이 바람직하다.
상기 제 1, 제 2 환상막의 재료로서, 서로 동일한 재료를 이용하는 것이 바람직하다.
상기 단계 (b)는 상기 본체기판 및 상기 캡용 기판을 450℃ 이상으로 가열하지 않고 행해짐으로써, Al 배선에 손상을 주지 않고 접합을 행할 수 있게 된다.
상기 단계 (a)에서는 상기 캡용 기판에 상기 캡용 기판을 복수의 영역으로구획하는 슬릿(slit)을 형성해 둠으로써, 압력을 인가하여 제 1, 제 2 환상막끼리 접합할 때 웨이퍼가 휘어진 경우에도 국부적으로 큰 응력이 인가하는 것에 의한 접합불량의 발생을 억제할 수 있다.
상기 단계 (a)에서는 상기 캡용 기판에 상기 각 제 2 환상막으로 둘러싸이는 오목부와, 그 오목부를 둘러싸는 복수의 통부를 형성함으로써, 캡용 기판에만 오목부를 형성하면 되므로, 본체기판 제조공정의 어려움을 피할 수 있다.
상기 단계 (a)에서는 상기 캡용 기판의 통부에 걸어맞추어지는 걸어맞춤부를 갖는 본체기판을 준비함으로써, 제 1, 제 2 환상막끼리의 위치맞춤 정밀도가 향상되어 접합의 신뢰성이 높은 전자 디바이스가 얻어지게 된다.
상기 단계 (b)는 감압분위기 중, 또는 비활성 가스분위기 중에서 행해지는 것이 바람직하다.
상기 단계 (b)가 10-4Pa보다 고압의 감압분위기 중에서 행해짐으로써, 고진공상태를 유지하기 위한 어려움을 피할 수 있으므로, 실용적이고 양산에 적합한 접합을 행할 수 있다.
상기 단계 (b) 후에, 상기 본체기판을 각 셀영역별로 분할하는 단계를 추가로 포함함으로써, 이산형 전자 디바이스가 얻어진다.
본 발명의 제 2 전자 디바이스의 제조방법은 적어도 하나의 소자가 배치된 복수의 셀영역을 갖는 본체기판과, 캡용 기판을 준비하여 상기 본체기판과 상기 캡용 기판의 적어도 한쪽에 상기 복수의 셀영역을 둘러싸는 오목부를 형성해 두는 단계 (a)와, 상기 본체기판과 상기 캡용 기판과의 사이에 압력을 가하여, 수소결합 또는 금속결합을 이용한 접합 또는 상온접합에 의해 환상접합부를 형성하는 단계 (b)를 포함하며, 상기 단계 (b)에서는 상기 복수의 셀영역에 상기 오목부의 적어도 일부가 외부공간과 차단된 공동부로서 남도록 상기 환상접합부를 형성한다.
이 방법에 의해, 땜납 접합을 이용한 경우에 비하여 공동부 내의 분위기를 원하는 분위기로 유지하는 기능이 향상된다. 예를 들면, 높은 진공분위기가 바람직한 적외선센서 등의 전자 디바이스에서는 공동부를 높은 진공분위기로 유지할 수 있다.
상기 단계 (a)에서는, 상기 본체기판에는 복수의 셀영역을 둘러싸는 제 1 환상막을 형성하고, 상기 캡용 기판에는 상기 제 1 환상막과 거의 같은 패턴을 갖는 제 2 환상막을 형성함으로써, 제 1, 제 2 환상부를 구성하는 재료를 선택하여 단단한 접합을 실현할 수 있다.
상기 단계 (a)는 제 1, 제 2 환상막의 재료로서, In, Cu, Al, Au, Ag, Ti, W, Co, Ta, Al-Cu 합금, 산화막 중 적어도 어느 하나로부터 선택되는 재료를 이용하여 행해지는 것이 바람직하다.
그 경우, 상기 제 1, 제 2 환상막의 재료로서, 서로 동일한 재료를 이용하는 것이 더욱 바람직하다.
상기 단계 (b)는 상기 본체기판 및 상기 캡용 기판을 450℃ 이상으로 가열하지 않고 행해지는 것이 바람직하다.
상기 단계 (a)는 상기 제 1, 제 2 환상막에 의해 하나의 전자 디바이스에 배치되는 모든 셀영역을 둘러싸도록 행해질 수 있다.
(실시예)
(전자 디바이스의 기본구조)
도 1의 (a)∼(d)는 본 발명의 전자 디바이스의 기본구조예를 개략적으로 나타내는 단면도이다. 또, 도 1의 (a)∼(d)에 나타내는 전자 디바이스의 셀영역(11)에 배치되는 소자의 구체적인 구조에 대해서는 후술한다.
셀영역(11)의 적어도 소자가 배치되어 있는 영역은 캡체에 의해 감압분위기로 유지되어 있다. 셀영역에 설치되는 소자로서는 적외선센서, 압력센서, 가속도센서, 유속센서, 진공 트랜지스터 등이 있다.
적외선센서에는 볼로미터, 초전형 센서, 서모파일(thermo-pile) 등의 열형과, PbS, InSb, HgCdTe 등을 이용한 양자형으로 크게 나뉘어진다. 볼로미터에는 폴리실리콘, Ti, TiON, VOx등의 저항변화를 이용한 것이 있다. 서모파일에는 PN 접합부에 생기는 제벡(seebeck)효과를 이용한 것, 또 PN 다이오드 등의 순방향전류의 과도특성을 이용한 것이 있다. 초전형 적외선센서에는 PZT, BST, ZnO, PbTiO3등의 재료의 유전율변화를 이용한 것이 있다. 양자형 적외선센서는 전자여기에 의해 흐르는 전류를 검출하는 것이다. 이들 적외선센서는 대체로 캡체 내에서 진공분위기 또는 비활성 가스분위기 중에 봉입하면 특성이 향상되는 특성이 있다.
압력센서, 가속도센서에는 공기의 점성저항을 감소시키면 감도가 향상되므로, 캡체 내에서 진공분위기 또는 비활성 가스분위기로 봉입하면 특성이 향상되는것이 알려져 있다.
또, 이러한 종류의 센서 중 하나의 셀영역에 배치되는 소자의 수는 단체(單體)라도 복수라도 된다. 또, 셀영역에는 필요에 따라 스위칭소자(트랜지스터)도 상기 진공도를 높이면 특성이 향상되는 소자와 함께 설치되어 있어도 된다.
-제 1 기본구조예-
도 1의 (a)에 나타내는 바와 같이, 제 1 기본구조예의 전자 디바이스는 Si 웨이퍼로 형성된 본체기판(10)과, 본체기판(10)의 원하는 영역을 감압분위기로 밀봉하기 위한 Si 웨이퍼로 형성된 캡체(20A)를 구비하고 있다. 본체기판(10)에는 적외선센서 등의 단체의 소자와, 소자에 신호를 공급하기 위한 회로 등이 배치된 셀영역(11)이 설치되어 있다. 한편, 캡체(20A)는 실리콘으로 이루어지는 기판부(21)와, 감압분위기로 유지되는 공동부(23)로 되는 오목부를 둘러싸는 통부(22)를 구비하고 있다. 즉, 후술하는 각종 접합방법을 이용하여 감압분위기 중에서 본체기판(10)의 셀영역의 일부와 캡체(20A)의 통부(22)를 서로 결합시켜 감압분위기로 유지되는 공동부(23)를 봉함하기 위한 환상접합부(15)를 형성한다. 이로 인하여, 셀영역(11) 내의 소자가 원하는 기능을 발휘할 수 있도록 구성되어 있다.
여기서, 오목부의 구조로서는 평탄한 기판의 일부를 어느 깊이까지 에칭에 의해 제거함으로써 형성된 공간과, 평탄한 기판 상에 폐루프형상의 벽인 통부가 존재함으로써 통부에 의해서 둘러싸이는 공간이 있다. 도 1의 (a)에는 통부(22)에 의해 둘러싸이는 공간인 오목부만이 개시되어 있으나, 본 발명에서 공동부를 형성하기 전에 본체기판 또는 캡용 기판 또는 그 양방에 형성되는 오목부의 구조는 도 1의 (a)에 나타내는 형태로 한정되는 것은 아니다. 이하의 각 기본구조예나 각 실시예에서도 마찬가지이다.
또, 오목부를 둘러싸는 통부의 형성방법으로서는 평탄한 기판의 폐루프형상의 영역을 남기고 다른 영역을 어느 깊이까지 제거함으로써, 오목부를 둘러싸는 통부를 형성하는 방법과, 평탄한 기판 상에 폐루프형상의 벽을 쌓아 올림으로써 오목부를 둘러싸는 통부를 형성하는 방법이 있는데, 어떤 방법을 이용해도 된다.
-제 2 기본구조예-
도 1의 (b)에 나타내는 바와 같이, 제 2 기본구조예의 전자 디바이스에서의 캡체(20B)는 기판부(21)와, 감압분위기로 유지되는 공동부(23)로 되는 오목부를 둘러싸는 통부(22)에 덧붙여서 두께 3㎛ 정도의 Ge로 이루어지는 Ge 필터부(24)를 구비하고 있다. 제 2 기본구조예에서의 본체기판(10)의 구조는 제 1 기본구조예에서의 본체기판(10)과 같다. 이 경우, 기판부(21)가 파장이 약 0.8㎛ 이상인 광(적외선)을 용이하게 투과하는 데 대하여, Ge 필터부(24)는 파장이 약 1.4㎛ 이상인 광(적외선)만을 투과하고, 파장이 약 1.4㎛ 이하인 가시광에 가까운 파장영역의 광을 차폐한다.
따라서, 제 2 기본구조예는 셀영역(11)에 적외선센서를 내장하는 디바이스에 적용함으로써, 가시광에 가까운 광이 입사하는 것에 의한 전자회로 중의 트랜지스터의 전류량 변화 등에 기인하는 검지오류를 방지할 수 있다. 특히, 적외선센서는 야간의 인체나 동물 등의 검출에 이용되는데, 차나 조명 등의 가시광에 가까운 광은 전자회로의 트랜지스터 활성영역의 캐리어를 여기하여, 배경신호의 중첩에 의한적외선성분의 검출마진의 감소를 초래할 우려가 있기 때문이다.
또한, 실리콘 웨이퍼 상에 Ge층을 에피택셜 성장시키려면 실리콘 웨이퍼 상에 Si1-xGex층을 Ge 성분비 x가 0에서 1까지 변화하도록 에피택셜 성장시킨 후, Ge층을 소정의 두께만큼 에피택셜 성장시키면 된다.
또, Ge층 상에 Si1-xGex층을 Ge 성분비 x가 1에서 0까지 변화하도록 에피택셜 성장시킨 후, Si층을 소정의 두께만큼 에피택셜 성장시켜도 된다. Ge층을 노출시킨 상태에서 그 후의 공정을 진행시키면 제조장치가 Ge로 오염될 우려가 있는 것, 표면층이 Si층에 의해 구성되어 있으면 다음의 프레넬렌즈를 형성하기 위한 가공에 전자 디바이스의 제조프로세스를 그대로 이용할 수 있는 것 등의 점에서, Ge층을 가장 바깥쪽 표면에 노출시켜 놓지 않는 것이 바람직하다.
또, 필터로서 기능하는 층이 Ge 이외의 원소를 포함하는 재료로 구성되어 있어도 된다. 특히, Si의 밴드갭 1.1eV보다 작은 밴드갭을 갖는 재료는 0.8㎛보다 장파장영역의 광(주로 근적외선)을 흡수하므로, 셀 내에 배치되는 트랜지스터 등의 불순물확산층의 캐리어를 여기시킴으로써 생기는 결함을 피할 수 있다.
-제 3 기본구조예-
도 1의 (c)에 나타내는 바와 같이, 제 3 기본구조예의 전자 디바이스에서의 캡체(20C)는 기판부(21)와, 감압분위기로 유지되는 공동부(23)로 되는 오목부를 둘러싸는 통부(22)에 덧붙여서, Ge 필터부(24)와, 볼록렌즈기능을 갖는 프레넬렌즈로 되는 격자패턴(27)이 그 표면에 새겨진 Si층(25)을 구비하고 있다. 제 3 기본구조예에서의 본체기판(10)의 구조는 제 1 기본구조예에서의 본체기판(10)과 같다. 제 3 기본구조예에서는 제 2 기본구조예와 같은 이유로, 적외선센서를 내장하는 디바이스에 적합하고, 특히 표면의 격자패턴의 볼록렌즈기능에 의해 광을 저항체가 존재하는 위치에 효과적으로 집중시킬 수 있으므로, 소형화, 고성능화에 적합한 전자 디바이스가 얻어진다.
대기에는 전자파의 파장역 3㎛∼5㎛와 8㎛∼10㎛에 「대기의 창」이라는 적외선 투과율이 높은 부분이 있어, 그 대역은 적외선이 통과하는데, 그 대기의 창 이외의 부분에서는 적외선이 요란 노이즈에 의해 검출하기 곤란한 영역이 된다. 그리고, 인체나 동물의 몸으로부터 방사되는 적외선의 파장영역은 3㎛∼10㎛이므로, Ge 필터층(24)을 설치함으로써, 가시광에 가까운 영역 0.8㎛∼1.4㎛ 범위의 광에 의한 검지오류를 피하면서, 적외선센서가 목적으로 하는 사람이나 동물의 검지를 정밀하게 행할 수 있다.
또, Ge 필터층 대신에, SiGe 필터층(조성 Si1-xGex)을 설치해도 된다. 그 경우, Ge의 성분비 x에 의해 차단할 수 있는 적외선의 주파수대역이 0.8㎛∼1.4㎛의 범위에서 변동한다. 그 때문에, SiGe 필터층을 설치함으로써, 목적에 따라 차단주파수역을 조정할 수 있다는 이점이 있다.
-제 4 기본구조예-
도 1의 (d)에 나타내는 바와 같이, 제 4 기본구조예의 전자 디바이스는 Si로 이루어지는 본체기판(10)과, 본체기판(10)의 원하는 영역을 감압분위기 중에 밀봉하기 위한 Si로 이루어지는 캡체(20D)를 구비하고 있다. 본체기판(10)에는 적외선센서 등의 하나의 소자와, 소자에 신호를 공급하기 위한 회로 등이 배치된 다수의 셀영역(11)이 설치되어 있다. 한편, 캡체(20D)는 기판부(21)와 감압분위기로 유지되는 공동부(23)로 되는 오목부를 둘러싸는 다수의 통부(22)를 구비하고 있다. 즉, 후술하는 각종 접합방법을 이용하여 감압분위기 중에서 본체기판(10)의 각 셀영역(11)의 일부와 캡체(20D)의 각 통부(22)를 서로 결합시켜 폐루프형상의 환상접합부(15)를 형성함으로써, 각 공동부(23)를 감압분위기로 유지하여 각 셀영역(11)의 소자가 원하는 기능을 발휘할 수 있도록 구성되어 있다.
또, 기판부(21)에는 기판부(21)를 각 셀영역별로 구획하기 위한 노치가 들어가 있어, 접합시 또는 접합 후에 노치부에서 각 셀영역별로 분할된다. 단, 노치부에서 분할되어 있지 않아도 된다. 그 경우에도, 각 캡체의 접합두께나 웨이퍼의 변형 등에 의해 셀마다 압력(압착력)에 미묘한 차가 생기려고 해도 노치부에서 탄성변형함으로써, 각 셀에서의 접합의 압력을 가능한 한 균일화할 수 있도록 구성되어 있다.
또, 도 1의 (d)에서는 캡체(20D)는 기판부(21)만을 갖고 있지만, Ge 캡부를 구비하고 있어도 되고, 또 표면에 프레넬렌즈 등의 렌즈기능을 구비하고 있어도 된다.
도 1의 (a)∼(d)에서는 본체기판과 캡체와의 접합을 Si 끼리의 접합에 의해서 실현한 상태를 나타낸다. 그러나, 일반적으로는 Si끼리의 접합보다 금속끼리의 접합을 이용하는 편이 제조프로세스가 용이하다. 그래서, 이하 접합부의 구조의 예에 대하여 설명한다.
(접합부의 구조예)
도 2의 (a)∼(d)는 본 발명의 전자 디바이스를 진공유지하기 위한 접합부의 구조예를 개략적으로 나타내는 단면도이다.
여기서, 본 발명에서 이용하는 수소결합을 이용한 접합, 금속결합을 이용한 접합 및 상온접합의 의미에 대하여 설명한다.
수소결합은 상압으로부터 10-4Pa 정도의 저진공상태까지의 범위에서 행해지고, 수소결합에는 가열하지 않는 경우와 가열하는 경우가 있다. 금속결합은 1000Pa 정도로 가압하여 행하는 경우도 있지만, 10-8보다 저압의 초진공상태까지의 범위에서 행 하는 경우도 있으며, 또 고온으로 가열하는 경우와 가열하지 않는 경우가 있다. 상온접합은 가열하지 않고 원자레벨에서 피접합부재끼리를 직접 접합시키는 방법으로, 10-4Pa 정도의 비교적 저진공상태로부터 10-8Pa보다 저압의 초진공상태까지의 범위에서 행해진다. 상온접합에 의해 금속끼리나 세라믹끼리나 실리콘끼리 등 금속 이외의 재료로 이루어지는 피접합부재끼리 접합시킬 수 있다. 또, 상온접합에는 원자레벨 직접접합(10-6∼10-9Pa의 범위에서 행해진다)이나 금속결합을 이용한 접합도 있다.
-제 1 접합부의 구조예-
도 2의 (a)에 나타내는 바와 같이, 제 1 접합부의 구조예에서는본체기판(10) 상에 접합용 재료인 금속(예컨대, 알루미늄(Al))으로 이루어지는 환상막(12)이 설치되어 있고, 캡체(20)의 통부(22)의 선단부에 접합용 재료인 금속(예컨대, Al) 등으로 이루어지는 환상막(26)이 설치되어 있다. 그리고, 감압분위기 중에서 각 환상막(12, 26)끼리를 수소결합 등으로 결합시켜 환상접합부(15)를 형성함으로써 셀영역(11) 상의 공동부(23)를 감압분위기로 봉함한다.
또, 제 1 접합부의 구조예 및 후술하는 제 2∼제 4 접합부의 구조예에서, 접합용 재료인 금속으로서는 Al 외에 In, Cu, Au, Ag, Ti, W, Co, Ta, Al-Cu 합금 등의 금속 또는 합금이 있고, 이들 금속들간, 금속과 합금간 또는 합금들간의 금속결합을 이용할 수 있다. 또한, 접합용 재료로서 금속 이외의 재료를 이용할 수도 있다. 예를 들면, 실리콘산화막들간이나 실리콘산화막과 Si간 또는 Si들간의 수소결합을 이용하는 것이 가능하다.
이들 금속결합 또는 수소결합을 이용한 접합 또는 상온접합을 행하는 경우, 저온이고 저진공분위기 하에서의 접합이 용이하다는 점에서 본 발명에 적합하다고 할 수 있다.
또, 제 1 접합부의 구조예 및 후술하는 제 2∼제 4 접합부의 구조예에서, Si들간의 수소결합을 이용하는 경우에는 각 환상막(12, 26)을 설치할 필요는 없다.
-제 2 접합부의 구조예-
도 2의 (b)에 나타내는 바와 같이, 제 2 접합부의 구조예에서는 본체기판(10) 상에 절연막으로 이루어지는 환상돌기부(14)가 설치되어 있고, 셀영역(11)의 환상돌기부(14) 내측의 영역 상에 환상막(12)이 설치되어 있다. 한편, 캡체(20)의 통부(22)의 선단부에 환상막(26)이 설치되어 있다. 그리고, 감압분위기 중에서 통부(22)를 환상돌기부(14)에 삽입한 상태로, 각 환상막(12, 26)끼리 결합시켜 환상접합부(15)를 형성함으로써, 셀영역(11) 상의 공동부(23)를 감압분위기로 봉함한다. 즉, 환상돌기부(14)는 통부(22)와 걸어맞추어지는 걸어맞춤부로서 기능한다. 단, 본체기판(10)에 통부(22)의 외측면과 걸어맞추어지는 내측면을 갖는 오목부가 걸어맞춤부로서 설치되어 있으나, 통부(22)의 내측면과 본체기판의 걸어맞춤부의 외측면을 걸어맞추어지게 하여도 된다.
이 접합부의 구조예에 의하면, 캡체(20)를 본체기판(10) 상에 확실히 고정할 수 있으므로, 이 접합부의 구조예는 복수의 셀영역(11)을 갖는 전자 디바이스에 특히 적합한 구조이다.
-제 3 접합부의 구조예-
도 2의 (c)에 나타내는 바와 같이, 제 3 접합부의 구조예에서는 본체기판(10) 상에 내측면이 테이퍼면인 절연체로 이루어지는 환상돌기부(14)가 설치되어 있고, 셀영역(11)의 환상돌기부(14) 내측의 영역 상에 환상막(12)이 설치되어 있다. 한편, 캡체(20)의 통부(22)의 외측면도 환상돌기부(14)의 내측면의 테이퍼면과 거의 같은 경사를 가진 테이퍼면으로 되어 있고, 통부(22)의 선단부에 환상막(26)이 설치되어 있다. 그리고, 감압분위기 중에서 환상돌기부(14)의 내측면과 통부(22)의 외측면을 끼워 맞춘 상태에서, 각 환상막(12, 26)끼리를 결합시켜 환상접합부(15)를 형성함으로써, 셀영역(11) 상의 공동부(23)를 감압분위기로 봉함한다. 이 경우에도, 환상돌기부(14)는 통부(22)와 걸어맞추어지는 걸아맞춤부로서 기능한다. 단, 본체기판(10)에 통부(22)의 외측면과 걸어맞추어지는 내측면을 갖는 오목부를 걸어맞춤부로서 설치해도 된다. 또, 통부(22)의 내측면과 본체기판의 걸어맞춤부의 외측면을 걸어맞추어지게 하여도 된다.
이 접합부의 구조예에 의하면, 캡체(20)를 본체기판(10) 상에 위치맞춤하기가 용이하고, 이 접합부의 구조예는 복수의 셀영역(11)을 갖는 전자 디바이스에 특히 적합한 구조이다.
-제 4 접합부의 구조예-
도 2의 (d)에 나타내는 바와 같이, 제 4 접합부의 구조예에서는, 본체기판(10) 상에 내측면이 계단면인 절연체로 이루어지는 환상돌기부(14)가 설치되어 있고, 셀영역(11)의 환상돌기부(14)보다 내측의 영역 상에 환상막(12)이 설치되어 있다. 한편, 캡체(20)의 통부(22)의 외측면은 환상돌기부(14)의 내측면의 계단면과 걸어맞추어지는 계단면으로 되어 있고, 통부(22)의 선단부에 환상막(26)이 설치되어 있다. 그리고, 감압분위기 중에서 환상돌기부(14)의 내측면과 통부(22)의 외측면을 끼워 맞춘 상태에서, 각 환상막(12, 26)끼리를 결합시켜 환상접합부(15)를 형성함으로써, 셀영역(11) 상의 공동부(23)를 감압분위기로 봉함한다.
이 경우에도, 환상돌기부(14)는 통부(22)와 걸어맞추어지는 걸어맞춤부로서 기능한다. 단, 통부(22)에 계단의 외측면을 설치하고, 본체기판(10)에 이것과 걸어맞추어지는 계단의 내측면을 갖는 오목부를 걸어맞춤부로서 설치해도 된다. 또, 통부(22)에 계단의 내측면을 설치하고, 본체기판에 계단의 외측면을 갖는 걸어맞춤부를 설치해도 된다.
이 접합부의 구조예에 의하면 캡체(20)를 본체기판(10) 상에 위치맞춤하는 것이 용이하고, 이 접합부의 구조예는 복수의 셀영역(11)을 갖는 전자 디바이스에 특히 적합한 구조이다.
(전기적 접속구조)
도 3의 (a), (b)는 각각 순서대로 본 발명의 전자 디바이스에 적합한 전기적 접속구조의 예를 나타내는 평면도 및 단면도이다. 단, 도 3의 (a)는 캡체를 제외한 상태에서의 전자 디바이스의 평면구조를 나타낸다.
도 3의 (a), (b)에 나타내는 바와 같이, 본체기판(10)과 캡체(20)는 환상막(12, 26)끼리의 접합에 의해 서로 기계적으로 접속되어, 양자 사이에는 진공상태로 유지된 공동부(23)가 형성되어 있다. 또한, 본체기판(10) 상에는 예를 들어, 점선으로 나타내는 볼로미터 등의 소자(40)와, 게이트전극(31), 소스영역(32) 및 드레인영역(33)을 갖는 N채널형 스위칭 트랜지스터(30)가 설치되어 있다. 이 스위칭 트랜지스터(30)에 의해, 소자(40)와 외부회로의 전기적 접속이 제어된다. 그리고, 캡체(20)에 의해 봉함되어 있는 영역에 배치되어 있는 소자(40)와 외부회로의 전기적 접속의 온ㆍ오프가 제어된다. 이 스위칭 트랜지스터(30)의 드레인영역(33) 및 게이트전극(31)은 캡체(20)에 의해 둘러싸이는 영역 내에 설치되어 있다. 소스영역(32)은 도 3의 (a)에 나타내는 바와 같이, 기판본체(10) 내에서 각 환상막(12, 26)을 횡단하도록 형성되어 있다. 또, 캡체(20)의 통부의 바로 하방에 위치하는 영역에 기판본체(10) 내에서 각 환상막(12, 26)을 횡단하도록 형성되고, 배선으로서 기능하는 불순물확산층(N+형 확산층)(32, 35, 36)이 설치되어있다.
또, 본체기판(10) 상에는 스위칭 트랜지스터(30) 및 본체기판(10) 상을 덮는 산화실리콘으로 이루어지는 층간절연막(41)과, 층간절연막(41) 상을 덮는 패시베이션막(42)이 형성되어 있다. 또, 스위칭 트랜지스터(30)의 게이트전극(31)과 불순물확산층(36)을 접속하는 콘택트(31a)와, 스위칭 트랜지스터(30)의 소스영역(32)과 외부회로(도시생략)를 서로 접속하는 제 1 배선(51a)과, 불순물확산층(36)과 외부회로(도시생략)를 서로 접속하는 제 2 배선(51b)과, 스위칭 트랜지스터(30)의 드레인영역(33)과 소자(40)를 접속하는 제 3 배선(51c)과, 소자(40)와 불순물확산층(35)을 서로 접속하는 제 4 배선(51d)과, 불순물확산층(35)과 외부회로(도시생략)를 서로 접속하는 제 5 배선(51e)이 설치되어 있다. 즉, 소자(40)와 스위칭 트랜지스터(30)는 제 3 배선(51c) 및 드레인영역(33)을 통해 접속되어 있다. 또, 소자(40)는 제 4 배선(51d), 불순물확산층(35) 및 제 5 배선(51e)을 통해 외부회로에 접속되어 있다.
이러한 전기적 접속구조를 취함으로써, 캡체(20)의 환상막(26)과 본체기판(10)의 환상막(12)과의 사이에 존재하는 환상접합부(15)의 바로 하방에 금속배선이 존재하지 않으므로, 환상막끼리를 접속할 때의 압력(압착력)에 의해 배선이 절단되어 단선되거나, 일부 절단에 의해 접속 신뢰성이 악화되는 것을 효과적으로 방지할 수 있다. 또, 공동부(23) 내에서는 패시베이션막(42)에 의해 층간절연막(41)을 덮는 것이 용이하게 되므로, 층간절연막(41)으로부터 발생하는 가스 등이 공동부(23) 내로 침입하는 것을 저지할 수 있어, 공동부(23)의 진공상태를 양호하게 유지할 수 있다.
또, 외부회로는 본체기판(10) 상에서 캡체(20)로 덮여 있지 않은 영역에 형성되어 있어도 되고, 적외선센서와는 별도의 부분에 설치되어 있어도 된다.
또, 도 3의 (a), (b)에 나타내는 전자 디바이스의 구조에서는 셀영역 중의 소자(40)와 스위칭 트랜지스터(30)(특히, 드레인영역(33))를 둘러싸도록 캡체(20)가 설치되어 있다. 이와 같이, 캡체(20)에 필터기능을 갖는 Ge층을 설치함으로써, 셀영역 중의 스위칭 트랜지스터(30)의 드레인영역에 여기되는 캐리어에 의해 결함이 발생되는 것을 피할 수 있다. 또, Ge층을 캡체(20)에 설치하지 않아도 광이 적어도 스위칭 트랜지스터(30)에 입사하는 것을 방해하는 위치에 Ge 등으로 이루어지는 필터를 설치해도 된다. 또, 캡체(20)에 Ge층 등의 필터부를 설치하지 않은 것이라면, 스위칭 트랜지스터(30)(특히 드레인영역)를 캡체(20)로 둘러쌀 필요는 없다.
(제 1 실시예)
이어서, 본 발명의 전자 디바이스를 이산형 적외선센서에 적용한 예인 제 1 실시예에 대하여 설명한다.
도 4의 (a), (b)는 본 발명의 제 1 실시예에 관한 적외선센서의 단면도 및 전기회로도이다.
도 4의 (a)에 나타내는 바와 같이, 본 실시예의 적외선센서는 두께가 약 300㎛인 Si 기판(110)과, Si 기판(110) 상에 설치된 저항소자(볼로미터)(120)와, Si 기판(110) 상에 형성되어, 저항소자(120)로의 전류를 온ㆍ오프하기 위한 스위칭 트랜지스터(130)와, 저항소자(120)가 탑재되어 있는 영역을 감압분위기로 유지하기위한 캡체(140)를 구비하고 있다. 이 적외선센서 전체의 크기는 수mm 정도이다. Si 기판(110) 상에는 구불구불한 형상으로 패터닝된 저항체(111)와, 저항체(111)를 지지하는 실리콘질화막(112) 및 실리콘산화막(113)과, 저항체(111) 상을 덮는 BPSG 막(116) 및 패시베이션막(실리콘질화막)(117)이 설치되어 있다. 실리콘산화막 (113), BPSG막(116) 및 실리콘질화막(112)은 저항체(111)와 함께 구불구불한 형상으로 패터닝되어 있고, 또, Si 기판(110) 상까지 연장되어 있다. 구불구불한 형상의 저항체(111), 실리콘산화막(113), BPSG막(116) 및 패시베이션막(117)의 하방 및 상방에는 각각 진공으로 유지된 공동부(119, 143)가 설치되고, 공동부(119, 143)는 실리콘산화막(113), BPSG막(116) 및 실리콘질화막(112)이 일체화된 부분의 간극 및 측방을 통해 서로 연결되어 있다. 그리고, 공동부(119) 상에 저항체(111), 실리콘산화막(113), BPSG막(116), 패시베이션막(117) 및 실리콘질화막(112)의 전체가 구불구불한 형상으로 가설된 상태로 되어 있다.
저항체(111)의 재질은 Ti, TiO, 폴리실리콘, Pt 등이 있고, 어느 것을 이용해도 상관없다.
또, 패시베이션막(117) 중 캡체(140)의 통부(142)의 하방에 위치하는 부분에는 연질금속재료(알루미늄 등)로 이루어지는 환상막(118)이 설치되고, 통부(142)의 선단부에도 연질금속재료(알루미늄 등)로 이루어지는 환상막(144)이 설치되어 있고, 양접합부(118, 142)들간에 형성된 환상접합부(15)에 의해 캡체(140)와 Si 기판(110)과의 사이에 존재하는 공동부(119, 143)가 감압분위기(진공상태)로 유지되어 있다. 즉, 공동부(119, 143)가 존재함으로써, 저항체(111)가 Si 기판(110)과열절연되어, 적외선으로부터 열로의 변환효율을 높게 유지하도록 구성되어 있다.
또한, 캡체(140)의 기판부(141)는 두께가 약 300㎛인 실리콘기판 상에 두께가 약 3㎛인 Ge층과, 표면에 프레넬렌즈가 형성된 두께가 약 1㎛인 Si층을 에피택셜 성장시킨 구조로 되어 있다. 캡체(140)의 통부(142)에 의해 깊이 수㎛ 이상의 공동부가 형성된다. 또, 창부가 되는 부분을 에칭 등에 의해 얇게 해도 된다.
또한, 스위칭 트랜지스터(130)는 소스영역(131), 드레인영역(132) 및 게이트전극(133)을 구비하고 있다. 그리고, 드레인영역(132)이 캡체(140)의 통부(142)의 하방에 형성되어 있고, 드레인영역(132)이 진공상태로 봉함된 저항체(111)와 외부의 부재와의 사이의 신호를 잇는 배선으로서 기능하도록 구성되어 있다.
또, 도 4의 (a)에는 도시되어 있지 않지만, Si 기판(110)의 하면에는 저항소자를 냉각하기 위한 펠티에(peltier)소자가 장착되어 있다. 이 펠티에소자는 쇼트키(schottky) 접촉부를 통과하는 캐리어의 이동에 수반되는 열의 흡수작용을 이용한 소자이고, 본 실시예에서는 주지된 구조를 갖는 각종 펠티에소자를 이용할 수 있다.
도 4의 (b)에 나타내는 바와 같이, 저항체(111)의 일단은 전원전압 Vdd를 공급하는 배선(135)에 접속되고, 저항체(111)의 타단은 스위칭 트랜지스터(130)의 드레인영역(132)에 접속되어 있다. 또, 스위칭 트랜지스터(130)의 게이트에는 배선(136)을 통해 온ㆍ오프 전환용 신호가 입력되고, 스위칭 트랜지스터(130)의 소스는 타단에 표준저항이 설치된 배선(138)을 통해 저항체(111)가 받은 적외선량을 검지하기 위한 검출부(도시생략)에 접속되며, 스위칭 트랜지스터(130)의 기판영역은 배선(137)을 통해 접지전압 Vss를 공급하는 접지에 접속되어 있다. 즉, 적외선량에 따라 저항체(111)의 온도가 변화되어 저항값이 변화되면 배선(138)의 전위가 변화되기 때문에 이 전위의 변화로부터 적외선량이 검출된다.
또, 이산형 적외선센서에서는 볼로미터 등으로부터의 출력을 증폭하는 연산증폭기(operational amplifier)를 기판 상에 설치하는 경우가 있다. 그 경우, 본 실시예의 볼로미터, 스위칭 트랜지스터에 덧붙여서 연산증폭기를 캡체에 의해 봉함되는 영역에 배치할 수 있다.
이어서, 본 실시예에서의 적외선센서의 제조공정의 일례에 대하여 설명한다. 도 5의 (a)∼(f)는 본 발명의 제 1 실시예(도 4의 (a), (b) 참조)에 관한 적외선센서의 제조공정을 나타내는 단면도이다. 또, 도 6의 (a)∼(e)는 볼로미터 및 그 주변영역의 형성공정을 나타내는 평면도이다. 그리고, 도 5의 (a)는 도 6의 (c)에 나타내는 Va-Va선에서의 단면도, 도 5의 (b)는 도 6의 (d)에 나타내는 Vb-Vb선에서의 단면도, 도 5의 (d)는 도 6의 (e)에 나타내는 Vd-Vd선에서의 단면도이다.
도 13은 본 실시예에 관한 적외선센서의 전체 구조를 나타내는 단면도이다. 도 13에 나타내는 바와 같이, 적외선센서는 볼로미터 등의 저항소자나 스위칭 트랜지스터를 갖는 셀영역을 어레이형상으로 배치하여 이루어지는 센서영역 Rsens와, 각 셀영역의 전류나 동작을 제어하기 위한 트랜지스터를 배치하여 이루어지는 주변회로영역 Rperi(제어회로)를 구비하고 있다(도 9 참조). 단, 본 실시예에서는 제조공정에서의 센서영역 Rsens에서의 구조 변화만을 설명한다. 제조공정 중에서의 주변회로영역 Rperi의 구조 변화에 대해서는 본 발명의 특징과는 관계없이 주지된 각종 CMOS 공정을 이용할 수 있다.
우선, 도 5의 (a)에 나타내는 공정에서, Si 기판(110) 상에 도 6의 (a)에 나타내는 바와 같은 다수의 구멍(112x)을 갖는 평판형상의 실리콘질화막(112)을 형성한다. 이어서, 이 실리콘질화막(112)을 마스크로 하여 Si 기판(110)의 건식에칭을 행하여, 구멍(112x)의 바로 하방에 밑면이 있는 구멍을 형성한 후, 습식에칭에 의해 구멍을 가로방향 및 세로방향으로 확대하여, 도 6의 (b)에 나타내는 바와 같은 깊이가 약 1㎛인 공동부(119x)를 형성한다. 이 때, 도 5의 (a)에서는 작은 공동부(119x)끼리의 사이에 반드시 벽부(110x)가 존재하도록 나타나 있지만, 접근한 구멍(112x)끼리의 하방에서는 공동부(119x)가 서로 결합하여 비교적 큰 공동부로 되어 있어도 된다.
그리고, 실리콘질화막(112) 상에 폴리실리콘막(113)을 형성하면 폴리실리콘막(113)은 완전히 구멍(112x)의 위를 덮는 것은 아니므로, 도 6의 (c)에 나타내는 바와 같이, 폴리실리콘막(113)에도 작은 구멍(113x)이 형성된다.
이어서, 도 5의 (b)에 나타내는 공정에서, 폴리실리콘막(113)을 열산화하면 실리콘산화막(113a)이 형성되고, 이 실리콘산화막(113a)에 의해 구멍(113x)이 막힐 수 있다. 또, 실리콘산화막(113a) 위에 Ti 등의 도체로 이루어지는 저항체막을 퇴적한 후, 이것을 패터닝하여 도 6의 (d)에 나타내는 것과 같은 구불구불한 형상의 패턴을 갖는 저항체(111)를 형성한다.
그 후, 기판 상에 폴리실리콘막을 퇴적한 후, 폴리실리콘막을 패터닝하여 게이트전극(133)을 형성한다. 그리고, Si 기판(110) 중 게이트전극(133)의 양측방에위치하는 영역에 불순물(예컨대, 비소, 인 등의 n형 불순물)을 주입하여, 소스영역(131) 및 드레인영역(132)을 형성한다.
이 때, 센서영역 이외의 주변 트랜지스터영역(도시생략)의 MIS 트랜지스터도 동시에 형성한다. 그 후, 도시하지 않지만, 기판 상에 센서영역 및 주변 트랜지스터영역의 이미 형성되어 있는 부재를 덮는 몇 층의 층간절연막과 배선층(즉 다층배선층)을 형성한다. 단, 본 실시예에서는, 이 공정에서는 배선층을 형성하지 않고 몇층의 층간절연막만이 센서영역에 퇴적된다.
이어서, 도 5의 (c)에 나타내는 공정에서, 센서영역의 층간절연막 상에 게이트전극(133) 및 저항체(111)를 포함하는 기판의 상면 전체를 덮는 실리콘산화막(116)을 퇴적한다.
이어서, 도 5의 (d) 및 도 6의 (e)에 나타내는 공정에서, 실리콘산화막(116) 중 저항체(111)의 간극부에 위치하는 부분을 제거한다. 이 때, 실리콘산화막(116)의 일부는 남아 있어, 저항체(111)를 덮고 있다. 그 후, 기판 상에 질화실리콘으로 이루어지는 패시베이션막(117)을 퇴적한다. 이 패시베이션막(117)은 저항체(111)나 스위칭 트랜지스터(130)에 수분, 습기 등이 침입하는 것을 방지하기 위한 것이다. 그 후, 패시베이션막(117), 실리콘산화막(113) 및 실리콘질화막(112) 중 저항체(111)의 간극부에 위치하는 부분을 제거한다. 이로 인하여 저항소자(볼로미터)(120)의 형성이 종료된다. 이 때, 공동부(119x)들간에 존재하는 벽부(110x)도 제거되고, 넓은 공동부(119)가 형성된다. 그리고, 이 에칭에 의해 형성된 구멍 Het에 의해 공동부(119)는 외부공간과 연통한다. 또, 저항체(111)는실리콘산화막(113), 실리콘산화막(116) 및 패시베이션막(117)에 의해 둘러싸인 상태가 된다.
또, 도시하지 않은 주변 트랜지스터영역에서도 이 패시베이션막(117)을 다층배선의 최상층을 덮도록 형성해 둘 수 있다. 이 패시베이션막은 LSI 제조공정에서는 매우 일반적으로 형성되는 것이다. 본 실시예에서는 센서영역의 패시베이션막(117)을 주변 트랜지스터영역을 덮는 패시베이션막과 공통의 질화막에 의해 공통의 공정으로 형성할 수 있다.
이어서, 도 5의 (e)에 나타내는 공정에서, 패시베이션막(117) 중 저항체(111) 주위의 영역 상에 저항체(111) 및 스위칭 트랜지스터(130)를 환상으로 둘러싸는 두께가 약 600nm인 금속(알루미늄(Al))으로 이루어지는 환상막(118)을 형성한다. 이 때, 환상막(118)의 일부는 스위칭 트랜지스터(130)의 소스영역(131)의 상방에 위치하고 있다.
또, 도 5의 (e)에는 도시되어 있지 않지만, 도 3의 (a), (b)에 나타내는 바와 같은 배선(51a∼51e)을 형성한다. 즉, 패시베이션막(117) 및 실리콘산화막(116)을 관통하여 불순물확산층(소스 ·드레인영역을 포함한다)이나 볼로미터의 저항체(111)에 도달하는 콘택트 홀을 형성한 후, 콘택트 홀을 메워 패시베이션막 상으로 연장되는 배선을 형성하는 것이다.
이어서, 도 5의 (f)에 나타내는 공정에서, 실리콘기판 상에 1.4㎛ 이상의 파장영역의 적외선을 통과시키는 창으로 되는 기판부(141)와, 오목부를 둘러싸는 통부(142)와, 통부(142)의 선단부 상에 설치된 Al로 이루어지는 환상막(144)을 갖는캡체(140)를 준비한다. 그리고, 캡체(140) 상의 환상막(144)과, Si 기판(110) 상의 환상막(118)을 위치맞춤하여, 양자를 서로 결합시켜 환상접합부(15)를 형성한다. 이 때, 셀영역 전체는 도 3의 (a), (b)에 나타내는 것과 거의 같은 평면형상 및 회로구조를 갖고 있다.
여기서, 각 환상막(118, 144)은 Al의 스퍼터링에 의해 형성된 Al막을 패터닝함으로써 형성된다. 그리고, 환상막(118, 144)에 FAB(First Atom Beam)처리, 즉, Ar 원자를 조사하는 처리를 실시하여 Al 표면에 댕글링본드를 노출시키고 나서, 양자를 압착에 의해 접합한다. 이 접합공정의 상세한 내용에 관해서는 후술한다.
또, 본 실시예에서는 특히 볼로미터라는 저항체를 이용한 적외선센서의 제조공정에 대하여 설명하였지만, 본 발명에 이용할 수 있는 볼로미터의 형성방법은 이 제조공정에 한정되는 것은 아니다. 또, 다른 타입의 적외선센서를 이용할 수도 있다. 그 경우에는 전혀 다른 제조공정을 행하게 되는데, 어느 것으로 하여도 본 발명의 특징은 볼로미터 자체의 구조가 아니므로, 본 발명을 다른 타입의 적외선센서나 압력센서, 가속도센서에 적용하는 경우의 제조공정의 설명은 생략한다.
이상, 도 5의 (a)∼(f)에 나타내는 제조공정에 의해, 다음과 같은 두 가지 효과가 얻어진다.
첫째로, 도 5의 (d) 및 도 6의 (e)에 나타내는 공정에서, 공동부(119x)끼리의 사이에 존재하는 벽부(110x)도 제거되고, 넓은 공동부(119)를 형성하고 있으므로, 공동부(119) 내에는 상방의 저항소자(120)와 하방의 기판영역을 접속하는 기둥이나 벽이 존재하지 않게 되므로, 저항소자(120)의 열방산을 가능한 한 적게 할 수있어, 적외선센서의 검출감도나 검출정밀도를 향상시킬 수 있다.
둘째로, 구멍 Het에 의해 저항소자(120)의 하방에 형성된 공동부(119)가 캡(141) 내의 공간과 연통하고 있으므로, 공동부(119)의 분위기는 캡(141) 내의 분위기와 같은 진공도를 갖고 있다. 즉, 공동부(119)가 고립되어 있는 경우에는 공동부(119)가 도 5의 (b)에 나타내는 산화공정에서의 분위기의 상태로 봉입되므로, 공동부(119)를 그다지 높은 진공도로 유지할 수 없다. 그것에 대하여, 본 실시예에서는 공동부(119)의 진공도가 캡체(140) 내의 진공도, 즉 캡체(140)의 환상접합부(15)를 형성할 때의 진공도(예컨대, 10-2Pa∼10-4Pa 정도의 진공도)가 된다. 따라서, 적외선센서의 열방사를 억제할 수 있어, 적외선센서의 검출감도나 검출정밀도를 향상시킬 수 있다.
단, 본 실시예와 같이 모든 벽부를 제거하지 않고, 부분적으로 벽부나 기둥을 남기도록 해도 된다. 그 경우에도, 환상접합부(15)를 금속결합이나 수소결합을 이용하여 형성하는 것에 의한 효과나, 각 셀영역에 개별적으로 캡체를 설치하는 것의 효과는 발휘할 수 있다.
또, 도 5에 나타내는 공동부(119)와 캡체(140) 내의 공간이 서로 연통하고 있지 않아도 된다. 그 경우에도, 환상접합부(15)를 금속결합이나 수소결합을 이용하여 형성하는 것에 의한 효과나, 각 셀영역에 개별적으로 캡체를 설치하는 것의 효과는 발휘할 수 있다.
-캡체의 형성방법-
도 7의 (a)∼(f)는 본 실시예의 전자 디바이스에 이용되는 캡체의 형성방법을 나타내는 단면도이다.
우선, 도 7의 (a)에 나타내는 공정에서, 실리콘 웨이퍼 상에 Ge층과 Si층을 차례로 에피택셜 성장시켜 이루어지는 캡용 웨이퍼(150)를 준비한다. 실리콘 웨이퍼 상에 두께가 약 3㎛인 Ge층을 에피택셜 성장시키려면 상술한 바와 같이, 실리콘 웨이퍼 상에 Si1-xGex층을 Ge 성분비 x가 0에서 1까지 변화하도록 에피택셜 성장시킨 후, Ge층을 소정의 두께만큼 에피택셜 성장시킨다. 또, 그 후 Ge층 상에 Si1-xGex층을 Ge 성분비 x가 1에서 0까지 변화하도록 에피택셜 성장시킨 후, 두께가 약 1㎛인 Si층을 에피택셜 성장시킨다. 그리고, Si층의 표면에 각 적외선센서에 적외선을 집광시키기 위한 볼록렌즈로 되는 프레넬렌즈를 형성한다.
그리고, 캡용 웨이퍼(150)의 프레넬렌즈가 형성된 면을 하방으로 한 상태에서 도 7의 (a)에 나타내는 바와 같이, 캡용 웨이퍼(150)의 Ge층 및 Si층은 대향하는 면 상에 증착법, 스퍼터링법 등으로 두께가 약 600nm인 Al막(151)을 형성한다.
이어서, 도 7의 (b)에 나타내는 공정에서 Al막(151) 상에 레지스터 패턴(도시생략)을 형성하고, 레지스터 패턴을 마스크로 하여 Al막(151)을 에칭하여 환상막(144)을 형성한다.
이어서, 도 7의 (c)에 나타내는 공정에서 환상막(144)을 마스크(하드마스크)로 하여, 또는 레지스터 패턴을 남긴 채로 건식에칭(RIE)을 행하여, 캡용 웨이퍼(150)에 각 적외선센서의 공동이 되는 오목부를 둘러싸는 통부(142)를 형성한다. 이 때, 캡용 웨이퍼(150)는 실리콘 웨이퍼의 잔여부, Ge층, Si층 및 프레넬렌즈 등을 갖는 기판부(141)와, 통부(142)로 구성되고, 통부(142)의 높이 즉, 오목부의 깊이는 수㎛ 이상이다.
또, 캡체의 작성방법으로서 벌크 Si 기판 대신에, 산화절연층(예컨대, 소위 BOX층)을 갖는 SOI 기판을 이용할 수도 있다. 그 경우, 절연층과 Si 기판의 에칭선택비가 높은 조건으로 Si 기판을 에칭할 수 있으므로, 절연층의 부분에서 오목부의 형성을 확실히 정지시키는 것이 가능하게 된다.
이어서, 도 7의 (d)에 나타내는 공정에서, 캡용 웨이퍼(150)의 기판부(141)를 위로 향한 상태에서 ICP-RIE를 이용한 건식에칭에 의해, 캡용 웨이퍼(150)의 기판부(141)에 기판부(141)를 분리하여 각 적외선센서의 캡체를 개별적으로 형성하기 위한 노치부(152)를 형성한다. 그리고, 도 5의 (f)나 도 3의 (a)에 나타내는 바와 같은 구조를 갖는 본체기판(100)을 준비하고, 본체기판(100) 상에 도 5의 (f)나 도 3의 (a)에 나타내는 형상을 갖는 Al로 이루어지는 환상막(118)을 형성한다.
이어서, 도 7의 (e)에 나타내는 공정에서, 예를 들면, 도 5의 (a)∼(e)에 나타내는 공정을 거쳐 적외선센서가 형성된 본체 웨이퍼(100) 상에 캡용 웨이퍼(150)를 설치하고, 환상막(118, 144)끼리 결합시킴으로써, 도 5의 (f)에 나타내는 바와 같은 환상접합부(15)를 형성하기 위한 압착에 의한 접합공정을 행한다.
이어서, 도 7의 (f)에 나타내는 공정에서, 캡용 웨이퍼(150)의 노치부(152)에서 캡용 웨이퍼를 각 적외선센서별로 나누는 동시에, 본체 웨이퍼(100)를 각 적외선센서별로 다이싱에 의해서 잘라냄으로써, Si 기판(110)과 캡체(140)로 이루어지는 이산형 적외선센서(도 5의 (f) 참조)가 얻어진다.
-압착에 의한 접합공정의 상세-
도 8은 압착에 이용되는 장치의 구성을 개략적으로 나타내는 단면도이다. 도 8에 나타내는 바와 같이, 챔버(160)에는 압착용의 압력을 인가하기 위한 지지부재(161)와, 챔버(160) 내를 진공으로 유지하기 위한 광대역 로터리 펌프(162)와, Ar을 조사하기 위한 조사장치(163, 164)가 장착되어 있다. 그리고, 본체 웨이퍼(100)를 상방에, 캡용 웨이퍼(150)를 하방에 배치한 상태에서, 조사장치(163, 164)로부터 각 환상막(118, 144)(도 7의 (d) 참조)에 각각 Ar 원자빔을 조사한다. 이 처리에 의해, 환상막(118, 144)을 구성하는 Al 표면의 오염물질이나 산화막이 제거된다. 그 후, 챔버(160) 내의 진공도를 1O-4Pa 레벨로 유지한 상태에서, 상온(예컨대, 30℃ 정도)에서 0.5MPa∼20MPa의 압력을 양 환상막(118, 144) 사이에 인가함으로써, 각 환상막(118, 144)을 서로 접합한다.
이 때, 압착하기 전에 환상막(118, 144)을 약 150℃로 가열함으로써 표면에 흡착되어 있는 Ar을 방출해도 된다.
또, Ar 원자를 조사하는 대신에, O원자나 다른 중성원자를 조사해도 Al 등의 금속의 표면에 댕글링본드를 노출시킬 수 있으므로, 본 실시예와 동일한 효과를 얻을 수 있다.
접합에 이용하는 금속으로서는, Al의 다른 금속(합금을 포함한다)을 이용할 수 있지만, 특히 융점이 낮은 In, Cu, Au, Ag, Al-Cu 합금 등은 상온 또는 상온에가까운 저온에서의 접합이 가능하다. 이들 금속은 동종끼리의 금속을 이용해도 되고, 서로 다른 종류의 금속끼리를 이용해도 된다.
예를 들어, 환상막으로서 In막을 증착에 의해 형성해 두고, 가압하면, In막의 표면이 손상되어 In막의 표면부에 있는 자연산화막이 손상되고, In 끼리의 금속결합이 행해진다. 이러한 압착을 이용할 수도 있다.
또, 접합방법에는 열압착 뿐만아니라 초음파접합을 이용하는 방법이나, 상온에서 조성변형을 주어 접합하는 방법 등이 있고, 어떤 것을 이용해도 된다. 또, Si들간, Si-산화막간, 산화막들간에서의 수소결합을 이용한 접합도 가능하다.
특히, 10-2Pa∼10-4Pa 정도의 진공도로 접합시킴으로써, 내부공간의 진공도를 높게 하여 적외선센서 등의 기능을 어느 정도 높게 유지하면서 고진공상태를 유지하기 위한 어려움을 피할 수 있으므로, 실용적이고 또한 양산에 적합한 접합을 행할 수 있다.
본 실시예에 의하면, 상기 종래의 디바이스와 같이, 많은 센서, 방사소자 등의 소자를 포함하는 셀어레이 전체를 진공상태로 유지하는 것은 아니고, 다수의 적외선센서가 형성된 웨이퍼를 이용하면서 각 적외선센서를 개별로 진공상태로 봉함할 수 있으므로, 이산형 소자에도 용이하게 적용할 수 있다.
특히, 본 실시예는 전자 디바이스의 제조프로세스 특히, CMOS용 프로세스를 그대로 이용할 수 있으므로, 실용적인 제조방법이다.
또, 종래 기술과 같이 봉함부를 땜납 접합에 의해 형성하는 것은 아니고, 봉함부를 알루미늄 등의 연질금속끼리의 접합을 이용하여 형성하므로, 적외선센서 등의 소자의 소형화에도 적용이 용이해진다.
또, 본 실시예의 제조공정에 의하면, 웨이퍼에 다수의 이산형 적외선센서를 형성하는 경우에도, 각 적외선센서에 개별적으로 캡체를 접합할 수 있다. 특히, 도 7의 (d)에 나타내는 바와 같이, 기판부(141)에 노치부(152)를 형성함으로써 각 셀마다 접합부에 가해지는 응력을 균일화할 수 있으므로 접합시에 국부적으로 큰 응력이 작용하지 않아, 접속부의 신뢰성을 향상시킬 수 있다.
(제 2 실시예)
도 9는 본 발명의 제 2 실시예에 관한 적외선영역센서의 구성을 설명하기 위한 전기회로도이다. 본 실시예의 적외선영역센서의 구체적인 구조는 도 13에 나타내는 바와 같다.
도 9에 나타내는 바와 같이, 본체기판에는 볼로미터(201)와 스위칭 트랜지스터(202)를 갖는 다수의 셀(A1∼E5)이 행렬형상으로 배치된 셀어레이가 설치되어 있다. 하나의 셀의 크기는 예를 들어, 40㎛∼50㎛ 정도이지만, 검지하는 적외선 파장의 거의 2배에 해당하는 20㎛ 이상이면 좋다. 각 셀의 스위칭 트랜지스터(202)의 게이트전극은 세로방향 주사회로(209)(V-SCAN)로부터 연장되는 선택선(SEL-1∼SEL-5)에 접속되어 있다. 각 셀의 볼로미터(201)의 일단은 전원공급라인(205)에 접속되고, 스위칭 트랜지스터(202)의 소스는 접지로부터 기준저항(Ra∼Re)을 통해 연장되는 데이터라인(204a∼204e)에 접속되어 있다. 또, 데이터라인(204a∼204e)은 각각 스위칭 트랜지스터(SWa∼SWe)를 거쳐 출력앰프(206)에 접속되어 있다. 각 스위칭트랜지스터(SWa∼SWe)의 게이트전극에는 가로방향 주사회로(208)(H-SCAN)로부터 연장되는 신호선(207a∼207e)이 접속되어 있다.
도 10은 본 실시예의 적외선영역센서의 제어방법을 나타내는 타이밍차트이다. 세로방향 주사회로(V-SCAN)의 제어에 의해 선택선(SEL-1)이 구동되면 각 셀(A1∼E1)의 스위칭 트랜지스터(202)가 온이 되고, 볼로미터(201)에 기준저항(Ra∼Re)을 거친 전압이 각각 공급된다. 한편, 가로방향 주사회로(H-SCAN)에 의해 스위칭 트랜지스터(SWa∼SWe)가 차례로 구동되고, 각 셀(A1∼E1)의 데이터 Da1∼De1이 출력앰프(206)로부터 출력된다. 이어서, 세로방향 주사회로(V-SCAN)의 제어에 의해 선택선(SEL-2)이 구동되면 가로방향 주사회로(H-SCAN)의 제어에 의해 스위칭 트랜지스터(SWa∼SWe)가 차례로 구동되고, 각 셀(A2∼E2)의 데이터 Da2∼De2가 출력앰프(206)로부터 출력된다. 마찬가지로, 세로방향 주사회로(V-SCAN), 가로방향 주사회로(H-SCAN)의 제어에 의해 각 셀(A3∼E3)의 데이터 Da3∼De3, 각 셀(A4∼E4)의 데이터 Da4∼De4, 각 셀(A5∼E5)의 데이터 Da5∼De5가 출력앰프(206)로부터 차례로 출력된다.
그리고, 각 볼로미터(201)가 배치되어 있는 셀에서의 적외선의 입력레벨이 집계되어 검출대상에 관한 2차원 정보가 얻어진다.
도 11의 (a)∼(f)는 본 실시예의 셀어레이를 갖는 적외선영역센서의 제조공정을 나타내는 사시도이다.
도 11의 (a)∼(e)에 나타내는 공정에서는 상기 제 1 실시예에서의 도 7의 (a)∼(e)에 나타내는 공정과 같은 처리를 한다.
그리고, 도 11의 (f)에 나타내는 공정에서는 캡용 웨이퍼(150)를 노치부(152)에서 나눔으로써, 셀어레이의 각 셀마다 캡체(140)를 탑재한 적외선영역센서가 얻어진다.
여기서, 도 11의 (f)에 나타내는 분할은 접합을 위한 압착력이 가해진 시점에서 자연스럽게 행해지도록 노치부(152)에서의 잔존부의 두께를 설정해도 되고, 압착에 의한 접합이 종료되고 나서 분할을 위한 압력을 노치부(152)에 별도로 가함으로써 행해도 된다.
또, 도 11의 (a)∼(f)에서는 도 7의 (a)∼(f)에 나타내는 적외선영역센서의 구조와 기본적으로 유사하므로, 같은 부호를 붙이고 있지만, 이산형 디바이스 중의 셀과 집적형 디바이스 중의 셀은 일반적으로는 크기가 대폭적으로 다르다.
치수가 직경(또는 한 변)이 수백㎛ 이하이고 높이가 수백 ㎛ 이하인 진공돔을 갖는 전자 디바이스는 종래의 기술에서는 아직 실현할 수 없었지만, 본 실시예에 의하면, 이러한 전자 디바이스의 형성이 가능하게 되었다. 이 경우, 캡체의 통부의 벽두께는 수십 ㎛ 이하이고, 천정부의 두께는 수백 ㎛ 이하이다. 특히, 치수가 직경(또는 한 변)이 수십㎛ 이하이고 깊이가 수 ㎛ 이하인 진공돔을 「μ진공돔」이라고 할 수 있다. 또, 이러한 진공돔을 형성하기 위한 기술은 서브미크론의 두께를 갖는 환상막끼리의 접합을 필요로 하므로, 「나노접합 μ진공돔」이라고 할 수 있다.
또, 셀어레이를 갖는 적외선영역센서의 경우, 본체웨이퍼(100)에는 볼로미터, 각 셀끼리 접속하는 배선, 전기회로 등이 설치되어 있지만, 도 11의 (a)∼(f)에서는 그들의 도시가 생략되어 있다. 또, 셀어레이를 갖는 적외선영역센서는 일반적으로는 하나의 웨이퍼 상에 복수개 형성되므로, 도 11의 (f)에 나타내는 공정 후에 본체웨이퍼(100)를 각 칩으로 분할하기 위한 다이싱 등이 행해진다.
본 실시예에 의하면, 이하의 효과를 발휘할 수 있다.
첫째로, 종래와 같이 셀어레이 전체를 포함하는 대면적의 영역을 하나의 캡체로 덮는 것에서는, 압착하기 위한 접합시에 접합부에 국소적으로 큰 압착력이 가해지는 경우가 있어, 접합부가 파괴되거나 기판에 균열이 생길 우려가 있다. 그것에 대하여, 본 실시예와 같이, 각 셀에 개별적으로 캡체를 접합하는 경우에는 도 11에 나타내는 바와 같이, 캡용 웨이퍼(150)에 노치부(152)를 설치함으로써, 압착에 의한 접합시에 각 접합부에 가해지는 응력을 균일화할 수 있다. 그 때, 접합의 압착력에 의해 노치부에서 자연스럽게 캡용 웨이퍼가 분할되도록 해도 된다. 즉, 국소적으로 과대한 응력이 생기는 것을 방지할 수 있으므로, 접합시, 그 후의 공정 또는 실사용시의 신뢰성을 향상시킬 수 있다.
둘째로, 종래의 적외선센서와 같이, 셀어레이 전체를 하나의 캡체로 봉입하는 경우에는, 접합부의 일부에 접합불량이 생긴 경우에는 셀어레이 전체가 불량이 되어, 구제하기가 거의 불가능하게 된다. 이에 대하여, 본 실시예에 의하면, 센서 등의 소자를 배치한 다수의 셀을 어레이형상으로 설치한 전자 디바이스에서, 각 셀마다 진공봉함용 캡체를 장착하는 구조로 하였으므로, 일부 셀의 접합부가 접합불량에 의해 정상적인 진공상태로 유지되지 않을 때에도, 그 셀에 인접하는 셀의 정보를 이용하는 등의 수단을 강구함으로써 불량을 구제할 수 있다.
셋째로, 종래와 같이, 셀어레이 전체를 포함하는 대면적의 영역을 하나의 캡체로 덮는 구조에서는 셀어레이의 면적이 특히 큰 경우나, 캡체의 창부의 두께가 두꺼운 경우에는, 외부의 대기와 캡 내의 감압분위기의 압력차에 의해 창부가 휘어져, 창부의 균열이나 창부와 셀과의 접촉이 생길 우려가 있다. 이에 대하여 본 실시예에서는 셀마다 소면적의 캡체가 설치되어 있으므로, 이러한 결함은 생기지 않는다. 그로 인하여, 창부의 두께를 얇게 하여 적외선 검지감도를 높이거나 디바이스를 소형화할 수 있다.
(제 3 실시예)
도 12는 본 발명의 제 3 실시예에 관한 진공돔구조를 갖는 미세진공 트랜지스터의 예를 나타내는 단면도이다. 본 실시예의 미세진공 트랜지스터는 사파이어기판(201)과, 사파이어기판(201) 상에 설치된 전자공급층으로서 기능하는 n-GaN층(202)과, n-GaN층(202) 상에 설치되어, 조성이 거의 연속적으로 변화하는 조성경사층으로 이루어지는 전자이동층으로서 기능하는 AlxGal-xN층(203)과, AlxGa1-xN층(203) 상에 설치되어, 표면층으로서 기능하는 AlN층(204)과, n-GaN층(202) 상에 설치된 하부전극(205)과, AlN층(204) 상에 설치되어, AlN층(204)과 쇼트키 접촉하는 표면전극(206)과, AlN층(204) 상에 형성되어, 개구부를 갖는 제 1 절연막(207)이 설치되어 있다. 그리고, 제 1 절연막(207)의 개구부의 저면에 노출되는 AlN층(204)의 표면으로부터 제 1 절연막(207)의 개구부 측면을 거쳐 제 1 절연막(207) 상면에 이르는 영역에 표면전극(206)의 박막부(206a)가 형성되어 있다. 표면전극(206)의 박막부(206a)는 두께가 5∼10nm 정도인 얇은 금속(Cu 등)으로 이루어지고 박막부(206a) 중 개구부 내에서 AlN층(204)이 쇼트키 접촉하는 부분이 전자방출부로 되어 있다. 그리고, 표면전극(206)의 후막부(206b)는 제 1 절연막(207) 상에 설치된 두께가 100nm 이상인 금속으로 이루어지고, 후막부(206b)는 박막부(206a)에 접속되어 배선의 접속용 패트부로서 기능한다.
그리고, 제 1 절연막(207) 상에 진공돔(210)을 둘러싸는 원통부를 갖는 캡체(208)가 설치되고, 캡체(208)의 천정부의 내면 상에는 전자수집용 상부전극(209a)이 설치되고, 캡체(208)의 천정부의 외면 상에는 외부전극(209b)이 설치되어 있어, 상부전극(209a)과 외부전극(209b)은 캡체(208)의 천정부를 관통하는 관통구멍을 통해 서로 접속되어 있다. 또, 표면전극(206)을 덮는 질화실리콘으로 이루어지는 패시베이션막(211)과 패시베이션막(211) 상에 형성된 Al로 이루어지는 환상막(212)과, 캡체(208)의 원통부의 선단부에 형성된 환상막(213)이 설치되어 있고, 각 환상막(212, 213)은 서로 압착에 의해 접합되어 환상접합부(15)가 형성되어 있다. 그리고, 진공돔(210)은 내경이 약 10㎛이고, 압력이 10-4Pa 정도인 감압상태로 되어 있다.
또, AlxGa1-xN층(203)은 하단부에서는 Ga에 대한 Al 함유비가 거의 0이고 (x=0), 반대로 상단부에서는 Al 함유비가 거의 1인 경사조성을 갖고 있다.
이 진공 트랜지스터는 표면전극(206)과 하부전극(205) 사이에 인가된 신호에 대응하여 방출되는 전자를 감압된 전자주행실(210)에서 가속하여, 상부전극(209a)에서 받는 것이며, 전자주행영역을 진공으로 하고 있기 때문에 절연성이 높고, 내부손실이 작고, 온도의존성도 작은 증폭소자 또는 스위칭소자로서 기능한다.
(제 4 실시예)
상기 각 실시예에서는 각 셀영역에 개별적으로 캡체를 설치하는 구조에 대하여 설명하였지만, 본 발명은 이러한 실시예에 한정되는 것은 아니다.
도 14는 본 발명의 제 4 실시예에 관한 적외선센서의 전체구조를 나타내는 단면도이다. 도 14에 나타내는 바와 같이, 본 실시예에서는 캡체가 하나의 셀단위로 각 셀영역을 덮는 것은 아니고, 센서영역 Rsens의 복수의 셀영역을 덮고 있다. 그리고, 환상접합부는 복수의 셀영역을 둘러싸고 있다. 캡체의 재질이나 환상접합부를 구성하는 재료 및 형성방법은 상기 제 1 실시예와 마찬가지이다.
도 15는 본 발명의 제 4 실시예의 변형예에 관한 적외선센서의 전체구조를 나타내는 단면도이다. 도 15에 나타내는 바와 같이, 본 실시예에서는 각 셀영역을 개별적으로 덮는 것은 아니고, 센서영역 Rsens의 모든 셀영역을 덮고 있다. 그리고, 환상접합부는 센서영역 Rsens 전체를 둘러싸고 있다. 캡체의 재질이나, 환상접합부를 구성하는 재료 및 형성방법은 상기 제 1 실시예와 마찬가지이다.
본 실시예 또는 그 변형예에 의하면, 환상접합부가 종래의 땜납을 이용한 것과는 달리 금속결합 또는 수소결합을 이용한 접합 또는 상온접합에 의해 형성되어 있으므로, 저항소자가 봉입되는 공간의 진공도를 높게 유지할 수 있어, 캡체 내에 봉입되는 각종 센서의 검출감도를 한층 더 향상시키거나 검출정밀도를 향상시킬 수 있다.
(그 밖의 실시예)
상기 각 실시예에서는 감압분위기 중에 유지되는 소자가 볼로미터나 진공 트랜지스터인 경우에 대하여 설명하였으나, 본 발명은 이러한 실시예에 한정되는 것은 아니다. 예를 들어, 볼로미터 이외의 PN 접합 다이오드 등의 열전변환소자나 파장이 40㎛∼50㎛인 테라파를 검출 또는 방출하는 소자 등, 감압분위기 또는 비활성 가스분위기를 필요로 하는 소자전반에 적용할 수 있다.
또, 상기 각 실시예에서는 공동부가 되는 오목부와 이것을 둘러싸는 폐루프형상의 통부를 캡체에만 설치하였으나, 본 발명은 이러한 실시예에 한정되는 것은 아니고, 캡체 및 본체기판의 양쪽에 공동부가 되는 오목부와 이것을 둘러싸는 폐루프형상의 통부가 있어도 된다. 또, 본체기판에만 공동부가 되는 오목부와 이것을 둘러싸는 폐루프형상의 통부가 있어도 되고, 그 경우에는 캡체가 평판형상이어도 된다.
또, 공동부를 둘러싸는 통부의 형상으로서는 원통형상이어도 되고, 사각통형상 등의 다각통형상 등이어도 된다. 단, 공동부를 감압분위기로 유지하기 위해서는 폐루프형상의 구조여야 한다.
또, 평탄한 본체기판에 오목부만 설치되어 있고 통부가 존재하지 않는 것을 이용하는 것도 가능하다. 그 경우에는 캡용 기판이 평판형상이어도 되고, 오목부를 갖는 것이어도 된다.
또, 평탄한 캡용 기판에 오목부만 설치되어 있고 통부가 존재하지 않는 것을 이용하는 것도 가능하다. 그 경우에는 본체기판이 평판형상이어도 되고, 오목부를갖는 것이어도 된다.
또, 상기 각 실시예에서는 캡체에 의해 봉함되는 공동부가 진공돔인 경우를 상정하고 있다. 그 경우, 공동부 내의 압력은 제조공정 중의 압착에 의한 환상막의 접합 용이성을 고려하면, 10-2Pa∼10-4Pa 정도가 바람직하지만, 10-4Pa 이하이고 10-7Pa에 달하는 진공분위기 하에서의 접합도 가능하다.
또, 본 발명은 플라즈마 발광소자에도 적용이 가능하다. 압력이 133Pa 이하인 감압분위기에서, 어떤 특정한 가스(예컨대, 헬륨가스, 아르곤가스, 네온가스, 크세논가스, 크립톤가스, 수소가스, 산소가스, 질소가스 등)가 포함된 특정 분위기에 있는 것에 대해서도 압착에 의한 접합을 이용한 봉함이 가능한 한 적용이 가능하다.
또, 상기 플라즈마 발광소자에서, 본 발명의 캡체는 반도체 이외의 재료로 구성되어 있어도 된다. 예컨대, 산화막, 질화막 등의 투명성 재료로 캡체를 구성함으로써, 가시광을 발광하는 발광소자를 감압분위기 등에 봉입한 디바이스를 얻을 수 있다. 그 구성을 취하는 경우, Si 기판 상에 투명성 절연막 등을 퇴적한 후, 투명성 절연막에 Si 기판까지는 도달하지 않는 오목부를 둘러싸는 통부(외측면은 Si 기판까지 도달하고 있어도 된다)를 형성해 두고, 상기 각 실시예에서 설명한 접합방법에 의해 본체기판 상의 셀마다 캡체를 밀봉하고, 다시 Si 기판만을 건식에칭 등으로 제거하는 순서에 따라, 각 셀 상에 투명성 캡체를 탑재할 수 있다.
본 발명에 의하면, 적어도 단체의 소자가 배치된 적어도 하나의 셀영역을 감압분위기 또는 비활성 가스분위기로 유지하기 위한 캡체를 설치하였으므로, 기존의 전자 디바이스의 제조프로세스를 이용하면서 이산형, 집적형 어떤 구조에도 적합한 신뢰성이 높은 전자 디바이스 및 그 제조방법을 제공할 수 있다.

Claims (32)

  1. 적어도 하나의 소자가 배치된 복수의 셀영역을 갖는 본체기판과,
    상기 본체기판 상에 설치된 캡체와,
    상기 복수의 셀영역 중 적어도 하나의 셀영역의 상기 소자가 배치된 부위에 설치되어, 상기 본체기판과 상기 캡체로 둘러싸여 감압분위기 또는 비활성 분위기로 유지된 공동부와,
    상기 본체기판과 상기 캡체와의 사이에 설치되어, 상기 공동부를 외부공간으로부터 차단하기 위한 환상접합부를 구비하는 것을 특징으로 하는 전자 디바이스.
  2. 제 1항에 있어서,
    상기 본체기판 상에 형성되어, 상기 소자를 둘러싸는 제 1 환상막과,
    상기 캡체 상에 형성된 제 2 환상막을 추가로 구비하며,
    상기 환상접합부는 상기 제 1 및 제 2 환상막과의 사이에 형성되어 있는 것을 특징으로 하는 전자 디바이스.
  3. 제 2항에 있어서,
    상기 제 1, 제 2 환상막의 재료는 Al, In, Cu, Au, Ag, Ti, W, Co, Ta, Al-Cu 합금, 산화막 중 적어도 어느 하나로부터 선택된 재료인 것을 특징으로 하는 전자 디바이스.
  4. 제 3항에 있어서,
    상기 제 1, 제 2 환상막의 재료는 서로 동일한 재료인 것을 특징으로 하는 전자 디바이스.
  5. 제 1항에 있어서,
    상기 본체기판은 반도체에 의해 구성되어 있고,
    상기 본체기판 상의 상기 소자와 외부회로는 상기 본체기판 내에 상기 환상접합부를 횡단하여 형성된 불순물확산층을 통해 서로 전기적으로 접속되어 있는 것을 특징으로 하는 전자 디바이스.
  6. 제 1항 내지 제 5항 중 어느 한 항에 있어서,
    상기 캡체에는 상기 공동부를 형성하는 오목부와, 그 오목부 둘러싸는 통부가 설치되어 있고,
    상기 본체기판에는 상기 통부에 걸어맞추어지는 걸어맞춤부가 설치되어 있는 것을 특징으로 하는 전자 디바이스.
  7. 제 1항 내지 제 5항 중 어느 한 항에 있어서,
    상기 전자 디바이스는 적외선센서, 압력센서, 가속도센서 및 진공 트랜지스터 중 어느 하나로부터 선택된 소자인 것을 특징으로 하는 전자 디바이스.
  8. 제 7항에 있어서,
    상기 전자 디바이스는 적외선센서이고,
    상기 본체기판에 설치된 소자는 열전변환소자인 것을 특징으로 하는 전자 디바이스.
  9. 제 8항에 있어서,
    상기 캡체는 Si 기판과, 그 Si 기판 상에 설치된 1.1eV보다 작은 밴드갭을 갖는 반도체층을 갖는 것을 특징으로 하는 전자 디바이스.
  10. 제 8항에 있어서,
    상기 캡체의 최상층은 프레넬렌즈로 되는 회절패턴이 형성된 Si층으로 구성되어 있는 것을 특징으로 하는 전자 디바이스.
  11. 제 7항에 있어서,
    상기 전자 디바이스는 열전변환소자와, 상기 열전변환소자를 지지하기 위한 지지부재와, 상기 지지부재의 하방에 형성된 제 2 공동부를 갖는 적외선 검출용 센서인 것을 특징으로 하는 전자 디바이스.
  12. 제 11항에 있어서,
    상기 제 2 공동부 내는 상기 지지부재로부터 연장되는 기둥 또는 벽이 설치되어 있지 않은 것을 특징으로 하는 전자 디바이스.
  13. 제 11항에 있어서,
    상기 제 2 공동부는 상기 공동부에 연통되어 있는 것을 특징으로 하는 전자 디바이스.
  14. 제 1항 내지 제 5항 중 어느 한 항에 있어서,
    상기 환상접합부는 상기 복수의 셀영역을 둘러싸도록 복수개 설치되어 있는 것을 특징으로 하는 전자 디바이스.
  15. 적어도 하나의 소자가 배치된 복수의 셀영역을 갖는 본체기판과, 캡용 기판을 준비하여, 상기 본체기판 및 상기 캡용 기판 중 적어도 어느 한쪽에 상기 복수의 셀영역 중 적어도 하나의 셀영역을 둘러싸는 복수의 오목부를 형성해 두는 단계 (a)와,
    상기 본체기판과 상기 캡용 기판과의 사이에 압력을 가함으로써, 상기 본체기판과 상기 캡용 기판과의 사이에 상기 복수의 오목부 중 적어도 일부의 오목부가 외부공간으로부터 차단된 공동부로서 남도록 환상접합부를 형성하는 단계 (b)를 포함하는 것을 특징으로 하는 전자 디바이스의 제조방법.
  16. 제 15항에 있어서,
    상기 단계 (a)에서는 상기 본체기판, 캡용 기판에 각각 상기 오목부를 둘러싸는 복수의 제 1, 제 2 환상막을 형성해 두고,
    상기 단계 (b)에서는 상기 제 1, 제 2 환상막끼리의 사이에 상기 환상접합부를 형성하는 것을 특징으로 하는 전자 디바이스의 제조방법.
  17. 제 15항에 있어서,
    상기 단계 (b)는 수소결합 또는 금속결합을 이용한 접합 또는 상온접합에 의해 행해지는 것을 특징으로 하는 전자 디바이스의 제조방법.
  18. 제 16항에 있어서,
    상기 단계 (a)는 제 1, 제 2 환상막의 재료로서 In, Cu, Al, Au, Ag, Ti, W, Co, Ta, Al-Cu 합금, 산화막 중 적어도 어느 하나로부터 선택되는 재료를 이용하여 행해지는 것을 특징으로 하는 전자 디바이스의 제조방법.
  19. 제 18항에 있어서,
    상기 제 1, 제 2 환상막의 재료로서 서로 동일한 재료를 이용하는 것을 특징으로 하는 전자 디바이스의 제조방법.
  20. 제 15항 내지 제 19항 중 어느 한 항에 있어서,
    상기 단계 (b)는 상기 본체기판 및 상기 캡기판을 450℃ 이상으로 가열하지 않고 행해지는 것을 특징으로 하는 전자 디바이스의 제조방법.
  21. 제 15항 내지 제 19항 중 어느 한 항에 있어서,
    상기 단계 (a)에서는 상기 캡용 기판에 상기 캡용 기판을 복수의 영역으로 구획하는 슬릿을 형성해 두는 것을 특징으로 하는 전자 디바이스의 제조방법.
  22. 제 16항에 있어서,
    상기 단계 (a)에서는 상기 캡용 기판에 상기 각 제 2 환상막으로 둘러싸이는 오목부와, 그 오목부를 둘러싸는 복수의 통부를 형성하는 것을 특징으로 하는 전자 디바이스의 제조방법.
  23. 제 22항에 있어서,
    상기 단계 (a)에서는 상기 본체기판에 상기 캡용 기판의 통부에 걸어맞추어지는 걸어맞춤부를 형성하는 것을 특징으로 하는 전자 디바이스의 제조방법.
  24. 제 15항 내지 제 19항 중 어느 한 항에 있어서,
    상기 단계 (b)는 감압분위기 중 또는 비활성 가스분위기 중에서 행해지는 것을 특징으로 하는 전자 디바이스의 제조방법.
  25. 제 24항에 있어서,
    상기 단계 (b)는 1O-4Pa보다 고압의 감압분위기 중에서 행해지는 것을 특징으로 하는 전자 디바이스의 제조방법.
  26. 제 15항 내지 제 19항 중 어느 한 항에 있어서,
    상기 단계 (b) 후에, 상기 본체기판을 각 셀별로 분할하는 단계를 포함하는 것을 특징으로 하는 전자 디바이스의 제조방법.
  27. 적어도 하나의 소자가 배치된 복수의 셀영역을 갖는 본체기판과, 캡용 기판을 준비하여, 상기 본체기판과 상기 캡용 기판의 적어도 한쪽에 상기 복수의 셀영역을 둘러싸는 오목부를 형성해 두는 단계 (a)와,
    상기 본체기판과 상기 캡용 기판과의 사이에 압력을 가하여, 수소결합 또는 금속결합을 이용한 접합 또는 상온접합에 의해 환상접합부를 형성하는 단계 (b)를 포함하고,
    상기 단계 (b)에서는 상기 복수의 셀영역에 상기 오목부의 적어도 일부가 외부공간과 차단된 공동부로서 남도록 상기 환상접합부를 형성하는 것을 특징으로 하는 전자 디바이스의 제조방법.
  28. 제 27항에 있어서,
    상기 단계 (a)에서는 상기 본체기판에는 복수의 셀영역을 둘러싸는 제 1 환상막을 형성하고, 상기 캡용 기판에는 상기 제 1 환상막과 거의 같은 패턴을 갖는 제 2 환상막을 형성하는 것을 특징으로 하는 전자 디바이스의 제조방법.
  29. 제 28항에 있어서,
    상기 단계 (a)는 제 1, 제 2 환상막의 재료로서 In, Cu, Al, Au, Ag, Ti, W, Co, Ta, Al-Cu 합금, 산화막 중 적어도 어느 하나로부터 선택되는 재료를 이용하여 행해지는 것을 특징으로 하는 전자 디바이스의 제조방법.
  30. 제 29항에 있어서,
    상기 제 1, 제 2 환상막의 재료로서 서로 동일한 재료를 이용하는 것을 특징으로 하는 전자 디바이스의 제조방법.
  31. 제 27항 내지 제 30항 중 어느 한 항에 있어서,
    상기 단계 (b)는 상기 본체기판 및 상기 캡기판을 450℃ 이상으로 가열하지 않고 행해지는 것을 특징으로 하는 전자 디바이스의 제조방법.
  32. 제 27항 내지 제 30항 중 어느 한 항에 있어서,
    상기 단계 (a)는 상기 제 1, 제 2 환상막에 의해 하나의 전자 디바이스에 배치되는 모든 셀영역을 둘러싸도록 행해지는 것을 특징으로 하는 전자 디바이스의제조방법.
KR1020020032430A 2001-06-11 2002-06-11 전자 디바이스 및 그 제조방법 KR20020095114A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2001-00176184 2001-06-11
JP2001176184 2001-06-11

Publications (1)

Publication Number Publication Date
KR20020095114A true KR20020095114A (ko) 2002-12-20

Family

ID=19017213

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020032430A KR20020095114A (ko) 2001-06-11 2002-06-11 전자 디바이스 및 그 제조방법

Country Status (4)

Country Link
US (2) US6890834B2 (ko)
EP (1) EP1267399A2 (ko)
KR (1) KR20020095114A (ko)
CN (1) CN1391280A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101068042B1 (ko) * 2008-10-10 2011-09-28 (주)유우일렉트로닉스 초소형 인체 감지용 적외선 센서 및 그의 제조방법
KR101153722B1 (ko) * 2011-03-15 2012-06-14 한국과학기술원 다이오드 스위칭을 이용한 ｓａ－ｆｐａ 센서의 시스템 인 패키징 방법

Families Citing this family (69)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2392555A (en) 2002-09-02 2004-03-03 Qinetiq Ltd Hermetic packaging
JP4342174B2 (ja) * 2002-12-27 2009-10-14 新光電気工業株式会社 電子デバイス及びその製造方法
JP3898666B2 (ja) * 2003-04-28 2007-03-28 松下電器産業株式会社 固体撮像装置およびその製造方法
JP4106003B2 (ja) * 2003-09-03 2008-06-25 松下電器産業株式会社 固体撮像装置の製造方法
DE10341433A1 (de) * 2003-09-09 2005-03-31 Braun Gmbh Beheizbarer Infrarot-Sensor und Infrarot-Thermometer mit einem derartigen Infrarot-Sensor
EP1515364B1 (en) 2003-09-15 2016-04-13 Nuvotronics, LLC Device package and methods for the fabrication and testing thereof
JP4282447B2 (ja) * 2003-11-26 2009-06-24 株式会社東芝 リソグラフィ評価方法、リソグラフィプロセスおよびプログラム
KR100575363B1 (ko) * 2004-04-13 2006-05-03 재단법인서울대학교산학협력재단 미소기계소자의 진공 실장방법 및 이 방법에 의해 진공실장된 미소기계소자
JP5201780B2 (ja) * 2004-06-14 2013-06-05 ルネサスエレクトロニクス株式会社 光検出器および光検出装置
WO2006020744A2 (en) * 2004-08-12 2006-02-23 Tessera, Inc. Structure and method of forming capped chips
TWI333249B (en) * 2004-08-24 2010-11-11 Himax Tech Inc Sensor package
GB0424934D0 (en) 2004-11-12 2004-12-15 Qinetiq Ltd Infrared detector
KR100688776B1 (ko) * 2004-12-27 2007-03-02 동부일렉트로닉스 주식회사 반도체 소자의 시즈닝 방법
US8487260B2 (en) * 2005-01-26 2013-07-16 Analog Devices, Inc. Sensor
US7326932B2 (en) * 2005-01-26 2008-02-05 Analog Devices, Inc. Sensor and cap arrangement
US7718967B2 (en) * 2005-01-26 2010-05-18 Analog Devices, Inc. Die temperature sensors
US7435964B2 (en) * 2005-01-26 2008-10-14 Analog Devices, Inc. Thermal sensor with increased sensitivity
US7807972B2 (en) * 2005-01-26 2010-10-05 Analog Devices, Inc. Radiation sensor with cap and optical elements
US7692148B2 (en) * 2005-01-26 2010-04-06 Analog Devices, Inc. Thermal sensor with thermal barrier
US7442933B2 (en) 2005-02-03 2008-10-28 Lin Alice L Bolometer having an amorphous titanium oxide layer with high resistance stability
JP4889974B2 (ja) * 2005-08-01 2012-03-07 新光電気工業株式会社 電子部品実装構造体及びその製造方法
AU2006315079B2 (en) * 2005-11-18 2011-03-24 Ewise Systems Pty Ltd A method and apparatus for facilitating a secure transaction
WO2007061059A1 (ja) * 2005-11-25 2007-05-31 Matsushita Electric Works, Ltd. センサ装置およびその製造方法
US8067769B2 (en) * 2005-11-25 2011-11-29 Panasonic Electric Works Co., Ltd. Wafer level package structure, and sensor device obtained from the same package structure
US8080869B2 (en) * 2005-11-25 2011-12-20 Panasonic Electric Works Co., Ltd. Wafer level package structure and production method therefor
WO2007061056A1 (ja) * 2005-11-25 2007-05-31 Matsushita Electric Works, Ltd. センサ装置及びその製造方法
US20070232107A1 (en) * 2006-04-03 2007-10-04 Denso Corporation Cap attachment structure, semiconductor sensor device and method
JP5114017B2 (ja) * 2006-05-11 2013-01-09 オリンパス株式会社 半導体装置、該半導体装置の製造方法
US8148811B2 (en) * 2006-08-25 2012-04-03 Semiconductor Components Industries, Llc Semiconductor device and manufacturing method thereof
US8653612B2 (en) * 2006-08-25 2014-02-18 Sanyo Semiconductor Co., Ltd. Semiconductor device
US9034729B2 (en) * 2006-08-25 2015-05-19 Semiconductor Components Industries, Llc Semiconductor device and method of manufacturing the same
US20080061425A1 (en) * 2006-09-13 2008-03-13 United Microdisplay Optronics Corp. Chip package structure and fabricating method thereof
US7303997B1 (en) * 2006-10-10 2007-12-04 Her Majesty The Queen In Right Of Canada As Represented By The Minister Of National Defence Of Her Majesty's Canadian Government Regionally thinned microstructures for microbolometers
US20090001491A1 (en) * 2006-10-30 2009-01-01 Biomimetics Technologies Inc Method for producing a microchip that is able to detect infrared light with a semiconductor at room temperature
JP4792143B2 (ja) * 2007-02-22 2011-10-12 株式会社デンソー 半導体装置およびその製造方法
DE102007024903B4 (de) * 2007-05-29 2009-05-07 Pyreos Ltd. Vorrichtung mit Sandwichstruktur zur Detektion von Wärmestrahlung, Verfahren zum Herstellen und Verwendung der Vorrichtung
US7622717B2 (en) * 2007-08-22 2009-11-24 Drs Sensors & Targeting Systems, Inc. Pixel structure having an umbrella type absorber with one or more recesses or channels sized to increase radiation absorption
DE102007057037A1 (de) * 2007-11-27 2009-05-28 Robert Bosch Gmbh Sensorelement für spektroskopische oder optische Messungen und Verfahren zu dessen Herstellung
US8523427B2 (en) 2008-02-27 2013-09-03 Analog Devices, Inc. Sensor device with improved sensitivity to temperature variation in a semiconductor substrate
TWI398934B (zh) * 2008-04-15 2013-06-11 Analog Devices Inc 晶圓級ｃｓｐ感測器
US8063370B2 (en) * 2009-01-16 2011-11-22 Hanvision Co., Ltd. Semiconductor device and method of manufacturing the same
TWI388038B (zh) * 2009-07-23 2013-03-01 Ind Tech Res Inst 感測元件結構與製造方法
DE102009043413B3 (de) * 2009-09-29 2011-06-01 Siemens Aktiengesellschaft Thermo-elektrischer Energiewandler mit dreidimensionaler Mikro-Struktur, Verfahren zum Herstellen des Energiewandlers und Verwendung des Energiewandlers
JP5793679B2 (ja) * 2009-12-18 2015-10-14 パナソニックＩｐマネジメント株式会社 赤外線センサモジュール
EP2363888A1 (en) * 2010-03-02 2011-09-07 SensoNor Technologies AS Focal plane array and method for manufacturing the same
EP2363887A1 (en) * 2010-03-02 2011-09-07 SensoNor Technologies AS Focal plane array and method for manufacturing the same
US8039312B1 (en) * 2010-07-30 2011-10-18 Freescale Semiconductor, Inc. Method for forming a capped micro-electro-mechanical system (MEMS) device
US8841201B2 (en) * 2013-02-20 2014-09-23 Taiwan Semiconductor Manufacturing Co., Ltd. Systems and methods for post-bonding wafer edge seal
US9677950B2 (en) * 2013-03-14 2017-06-13 Robert Bosch Gmbh Portable device with temperature sensing
TWI473982B (zh) * 2013-03-22 2015-02-21 Nat Univ Kaohsiung Infrared sensing chip
EP2802009B1 (en) 2013-05-08 2021-03-24 ams AG Integrated imaging device for infrared radiation and method of production
US9546922B2 (en) * 2013-08-09 2017-01-17 Continental Automotive Systems, Inc. Absolute pressure sensor with improved cap bonding boundary
CN104773704B (zh) * 2014-01-14 2016-09-21 中芯国际集成电路制造(上海)有限公司 一种晶圆接合的检测结构、制备方法以及检测方法
EP2908341B1 (en) * 2014-02-18 2018-07-11 ams AG Semiconductor device with surface integrated focusing element
JP6331535B2 (ja) 2014-03-18 2018-05-30 セイコーエプソン株式会社 電子デバイス、電子機器および移動体
JP6451062B2 (ja) 2014-03-18 2019-01-16 セイコーエプソン株式会社 電子デバイス、電子モジュール、電子機器および移動体
WO2015153938A1 (en) * 2014-04-04 2015-10-08 Robert Bosch Gmbh Membrane-based sensor and method for robust manufacture of a membrane-based sensor
US9227839B2 (en) * 2014-05-06 2016-01-05 Raytheon Company Wafer level packaged infrared (IR) focal plane array (FPA) with evanescent wave coupling
EP3660902A1 (en) 2014-11-19 2020-06-03 Ams Ag Semiconductor device comprising an aperture array
US10439118B2 (en) * 2014-12-04 2019-10-08 Maxim Integrated Products, Inc. MEMS-based wafer level packaging for thermo-electric IR detectors
DE102015202968A1 (de) * 2015-02-19 2016-08-25 Mahle International Gmbh Wärmeleitende und elektrisch isolierende Verbindung für ein thermoelektrisches Modul
TWI561799B (en) * 2015-08-24 2016-12-11 Chiang Chung I Packaging method, cover structure of temperature sensing element and method for fabricating the same
EP3193368B1 (en) 2016-01-13 2020-03-18 ams AG An optoelectronic device with a refractive element and a method of producing such an optoelectronic device
CN108141976B (zh) * 2016-03-22 2020-05-05 富士电机株式会社 外壳、半导体装置和外壳的制造方法
JP6853084B2 (ja) * 2017-03-23 2021-03-31 セイコーインスツル株式会社 パッケージおよび赤外線センサ
US10319654B1 (en) 2017-12-01 2019-06-11 Cubic Corporation Integrated chip scale packages
US11243118B2 (en) 2018-03-07 2022-02-08 Tdk Corporation Electromagnetic wave sensor
JP7018796B2 (ja) * 2018-03-27 2022-02-14 株式会社Lixil 人体検知センサの検知範囲規定部材および便器
JP7350646B2 (ja) * 2019-12-17 2023-09-26 ＣＩＧ Ｐｈｏｔｏｎｉｃｓ Ｊａｐａｎ株式会社 光モジュール

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US96743A (en) * 1869-11-09 Charles truesdalb
US88537A (en) * 1869-04-06 Improved tonic bitters
US814821A (en) * 1905-08-21 1906-03-13 Superior Bank Company Coin-receptacle.
US4188438A (en) * 1975-06-02 1980-02-12 National Semiconductor Corporation Antioxidant coating of copper parts for thermal compression gang bonding of semiconductive devices
GB2106314A (en) * 1981-09-18 1983-04-07 Philips Electronic Associated Infra-red radiation imaging devices
US5161059A (en) * 1987-09-21 1992-11-03 Massachusetts Institute Of Technology High-efficiency, multilevel, diffractive optical elements
US5177595A (en) * 1990-10-29 1993-01-05 Hewlett-Packard Company Microchip with electrical element in sealed cavity
DE69313337T2 (de) * 1992-04-17 1998-01-02 Terumo Corp Infrarotsensor und Verfahren für dessen Herstellung
US5448014A (en) * 1993-01-27 1995-09-05 Trw Inc. Mass simultaneous sealing and electrical connection of electronic devices
KR0141447B1 (ko) * 1993-09-22 1998-07-01 모리시타 요이찌 초전형 적외선센서
JPH09506712A (ja) 1993-12-13 1997-06-30 ハネウエル・インコーポレーテッド 赤外線デバイス用集積シリコン真空マイクロパッケージ
US5837562A (en) * 1995-07-07 1998-11-17 The Charles Stark Draper Laboratory, Inc. Process for bonding a shell to a substrate for packaging a semiconductor
US5798557A (en) * 1996-08-29 1998-08-25 Harris Corporation Lid wafer bond packaging and micromachining
US5913147A (en) * 1997-01-21 1999-06-15 Advanced Micro Devices, Inc. Method for fabricating copper-aluminum metallization
JP3702612B2 (ja) 1997-10-07 2005-10-05 株式会社デンソー 半導体装置の製造方法
EP0951068A1 (en) * 1998-04-17 1999-10-20 Interuniversitair Micro-Elektronica Centrum Vzw Method of fabrication of a microstructure having an inside cavity
WO1999063316A1 (en) * 1998-06-05 1999-12-09 Georgia Tech Research Corporation Robust substrate-based micromachining of sensors and actuators
JP4161432B2 (ja) 1998-10-28 2008-10-08 株式会社デンソー 半導体圧力センサおよびその製造方法
JP2000186931A (ja) * 1998-12-21 2000-07-04 Murata Mfg Co Ltd 小型電子部品及びその製造方法並びに該小型電子部品に用いるビアホールの成形方法
US7022546B2 (en) * 2000-12-05 2006-04-04 Analog Devices, Inc. Method and device for protecting micro electromechanical systems structures during dicing of a wafer
US6582985B2 (en) * 2000-12-27 2003-06-24 Honeywell International Inc. SOI/glass process for forming thin silicon micromachined structures
AUPR244801A0 (en) * 2001-01-10 2001-02-01 Silverbrook Research Pty Ltd A method and apparatus (WSM01)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101068042B1 (ko) * 2008-10-10 2011-09-28 (주)유우일렉트로닉스 초소형 인체 감지용 적외선 센서 및 그의 제조방법
KR101153722B1 (ko) * 2011-03-15 2012-06-14 한국과학기술원 다이오드 스위칭을 이용한 ｓａ－ｆｐａ 센서의 시스템 인 패키징 방법

Also Published As

Publication number Publication date
US6890834B2 (en) 2005-05-10
US20040173751A1 (en) 2004-09-09
EP1267399A2 (en) 2002-12-18
CN1391280A (zh) 2003-01-15
US6965107B2 (en) 2005-11-15
US20030183921A1 (en) 2003-10-02

Similar Documents

Publication Publication Date Title
KR20020095114A (ko) 전자 디바이스 및 그 제조방법
JP3519720B2 (ja) 電子デバイス
US10262913B2 (en) Wafer level package solder barrier used as vacuum getter
KR101931010B1 (ko) 응력 감소층을 갖는 기밀 밀봉된 패키지
US5895233A (en) Integrated silicon vacuum micropackage for infrared devices
US7396478B2 (en) Multiple internal seal ring micro-electro-mechanical system vacuum packaging method
US20090243016A1 (en) Semiconductor device
JP2001326367A (ja) センサおよびその製造方法
US9708181B2 (en) Hermetically sealed package having stress reducing layer
JP2003017672A (ja) 電子デバイス，その製造方法，カメラ及び車両
EP1912259A1 (en) A quantum dot thermistor structure and use thereof
EP1912260B1 (en) A quantum dot thermistor structure and use thereof
CN102884628A (zh) 焦平面阵列及其制造方法
WO2006043105A1 (en) Electro-optical device
JP2005030871A (ja) 赤外線センサの製造方法
US20220283034A1 (en) Method for Producing a Thermal Infrared Sensor Array in a Vacuum-Filled Wafer-Level Housing

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid