KR20020093856A - 디지털 화상 정보를 위한 선택된 데이터 압축 - Google Patents

Abstract

본 발명은 디지털 디스플레이 스크린 또는 저장부에 정보를 제공하기위해 디지털 영상 데이터를 선택적으로 압축하는 방법 및 장치를 제공한다. 본 발명ㅇ느 상기 값과 의도된 강도간의 비선형적 표시를 포함하는 디지털 입력을 이용하며, 이를 높은 순위의 수로 선형화한다. 만일 이 높은 순위의 수가 적어도 제 1 임계치보다 낮으면 이는 낮은 순위의 데이터 시스템에 전송 또는 저장되며, 이는 상기 높은 순위의 비트 또는 태널들이 모드 제로로 되어야 함을 의미한다. 만일 상기 높은 순위의 값이 상기 임계치 보다 크면, 이 값의 최상위 비트가 낮은 순위의 데이터 시스템에 전송 또는 저장되어 최하위의 비트만이 손실된다. 따라서, 낮은 순위의 데이터 시스템으로부터의 수신되는 입력이 디코딩될 수 있으며, 이 데이터는 디지털 디스플레이를 구동하도록 전송되거나 달리 이용된다. 선형화 프로세스가 낮은 순위의 수에서 실질적인 에러를 야기하고 높은 순위의 수에서는 최소의 에러를 야기하므로, 본 발명은 높은 순위의 수내로 일부 추가의 에러를 야기하는 것에 대하여 아를 옵셋시킴으로써 낮은 순위의 수들의 정확성을 증대시킬 수 있다. 추가적인 실시예들은 다중 압축 스테이지를 활용한다.

Description

디지털 화상 정보를 위한 선택된 데이터 압축{SELECTED DATA COMPRESSION FOR DIGITAL PICTORIAL INFORMATION}

원래의 비디오 및 텔레비젼 기술은 아날로그 신호들을 이용하여 기록, 전송 및 디스플레이들을 구동하였다.

텔레비젼들 또는 유사한 형태의 디스플레이 장치에 대한 전세계적인 시장은 여전히 음극선관들(CRTs)이 장악하고 있다. 따라서, 과거에 비디오, 필름 또는 다른 아날로그 기록 메커니즘들에 의해 캡춰되는 최초 데이터들이 우세한 디지털 디스플레이들은, 디지털 전송 및 재생을 위하여 직접적인 디지털 녹음을 용이하게 하는 디지털 메커니즘들에 의해 완전히 대체되었다.

CRT의 동작에 있어 스크린 상의 특정한 픽셀의 휘도 또는 강도(intensity)가 음극선관에 의해 스크린의 픽셀 지점으로 가속되는 전자들의 양에 의해 결정된다.그러나, 음극선관에 공급되는 전력 또는 전압은 가속되는 전자들의 수에 있어서 비선형 응답을 야기시킨다.

이러한 선형성의 부족은 널리 공지되어 있으며 감마 효과(gamma effect)로서 불려진다.

서로다른 전송 또는 재생 표준들은 이러한 선형성의 부족을 계산하기 위해 서로 다른 감마 함수(gamma function)들을 설정한다. 감마 함수는 NTSC 또는 PAL과 같은 산업 표준들에 따라 달라질 뿐 아니라, 모니터들 및 유사한 디스플레이 기술들의 소유 브랜드들에 따라 달라진다.

현재의 기록 기술들은 아날로그 카메라들을 포함하는 바, 이들은 비선형 기반으로 작동하며, 그리고 이들은 신호가 재생되는 디스플레이의 특정한 감마 함수로 보상될 필요가 있을 지라도, 이러한 보상 과정 동안 확인되는 해상도(definition)의 손실이 거의 없다.

정보를 디지털 형태로 기록하는 경우, 많은 강도들이 개별적인 이진 숫자들로 기록된다. 예를 들어, 8비트 기술을 이용하여 정보를 기록한다면, 8비트 이진 숫자에서 이용할 수 있는 256개의 가능한 이진 숫자들에 따라 서로 다른 강도 레벨들의 등급이 매겨진다. 이는 실질적으로 강도의 선형적 표현이다. 따라서, 이러한 디지털 정보가 종래의 비선형 기술을 이용하여 디스플레이되기 위해서는, 정보의 각 비트로부터의 강도와 개별적인 단계들(steps) 간의 비선형적인 상관성을 제공할 수 있도록 이러한 정보에 감마 함수를 부가할 필요가 있다.

재생을 위해 제시되는 데이터를 기록하는 방법에 상관없이, 데이터는 감마함수를 갖는 아날로그 또는 디지털 형태가 될 것이다. 이는, 기록 과정이 디지털 장비 상에서 직접 수행되고, 그리고 이러한 함수가 존재하지 않는 디지털 디스플레이 상에서 바로 이용되기 때문에 어떠한 감마 함수도 부가되지 않을 경우에만 그렇다. 방송에 의한 전송은 또한 잡음을 줄이는 데 있어서 선형성의 부족으로부터 이득을 얻는다.

이 결과는 대부분의 디지털 디스플레이들이 이러한 비선형 데이터에 의해 작동할 필요가 있다는 것이다.

디지털 디스플레이를 위한 화상 정보를 나타내도록 아날로그 신호가 수신될 때, 첫 번째 단계들중 하나는 아날로그 신호를 디지털 정보로 변환하는 것이다. 그런 다음 신호는, 아날로그로부터 변환되었든지, 아니면 처음부터 디지털 신호였든지 간에, 실질적으로 선형으로 동작하는 디지털 디스플레이가 의도된 영상를 정확하게 표현하는 방식으로, 감마 함수를 제거하고 데이터를 제공하기 위하여 선형화될 필요가 있다. 처리된 신호가 디지털 디스플레이에 바로 공급되는 경우에는, 눈에 보이는 명백한 왜곡들이 낮은 강도의 칼라들에서 발생할 수 있다. 낮은 강도의 칼라들에 있어서, 일단 감마 함수가 제거되면, 이진 정보 내의 단일 단계는 강도 내에서 뚜렷한 시각적인 변화를 이끌 수 있다. 이는 마크 밴딩(mark banding)으로 일컬어지는 효과를 이끄는 바, 이 마크 밴딩 효과에 있어서 검은색에 가까운 낮은 강도의 칼라 영역들은 뚜렷한 칼라 밴드들을 나타낼 수 있으며, 디지털 정보 내의 단일 이진 단계는 최초의 비선형 신호로부터 큰 비율의 칼라 변화를 나타낼 필요가 있다. 높은 강도의 칼라들에서 그 반대는 참(true)이며, 결과적으로 제거된 감마함수를 갖는 어떠한 높은 신호 강도의 칼라가 디지털 디스플레이 상에 쉽게 표현될 수 있게 된다. 안티-감마(anti-gamma) 디지털 표현과 비선형 신호 간의 큰 비율의 에러들은 낮은 강도의 칼라들에서 발생하며, 더 큰 강도의 칼라들에서는 최소한의 에러들이 발생한다.

이를 극복하기 위하여, 종래에는 여러가지 방법들이 수행되었다.

한 방법은 디지털 디스플레이의 표현에서 어떠한 에러 확산(error diffusion)을 이용하는 것이다. 실제로, 밴드 경계가 정상적으로 분명한 영역에 있어서, 낮은 강도의 밴드 내의 일부 픽셀들에는 높은 강도의 밴드의 값이 제공되고, 높은 강도의 밴드 내의 일부 픽셀들에는 낮은 강도의 밴드의 값이 제공되어, 강도들에 있어서 어떠한 개별의 단계 보다는 등급이 있는 외양을 제공한다.

이러한 결과가 일부 디지털 디스플레이들에 대하여 작용할 수 있음에도 불구하고, 다른 디지털 디스플레이들은 상당히 더 크고 더 명확한 픽셀들을 이용할 수 있다. 이는 특히, 각 개별적인 픽셀이 실질적으로 더 큰 단위이고 그 자체적으로 시각적으로 명백해질 수 있는 큰 실내 또는 실외 LED 디스플레이 스크린들의 경우가 될 수 있다. 또한, 디스플레이에서의 픽셀들의 전체 수는, 각각의 개별적인 픽셀을 전체 영상에 대하여 더 중요하게 만드는 일부 디스플레이들에서 적을 수 있다. 이러한 디스플레이들에서 에러 확산을 이용하게 되면, 단순히 밴딩을 극복한다기 보다는 해상도의 손실을 야기시킨다.

대부분의 LED 디스플레이들, 실제로는 다른 디지털 디스플레이들에 의해 수행되는 대안적인 작동 과정은, 증가된 비트들의 수를 이용함으로써 감마 함수를 제거한 다음 디지털 정보의 정확도를 증가시키는 것이다.

전형적으로, 비선형 신호의 직접적인 표현으로서 8비트 디지털 신호가 이용된다면, 비선형 데이터를 선형화하기 위하여 안티-감마 함수가 적용될 필요가 있다. 이 함수를 적용하게 되면 어느 정도의 정확도를 떨어뜨리는데, 이는 더 적은 이진 수들이 해상도를 떨어뜨리기 때문이다. 예를 들어, 8비트 신호가 256개의 가능한 등급들의 작은값을 나타내는 숫자 16의 표현을 제공한다면, 안티-감마 함수의 적용은 참 값이 아마도 0.65가 되어야함을 나타낼 수 있다. 이러한 수는 이후의 8비트 이진 수에 의해 표현될 수 없다. 이에 따라, 출력은 간단하게 "1"이 될 수 있다. 안티-감마의 계산 특성으로 인하여, 숫자 25는 대개 1.45와 동등하지만, 재계산되고 선형화된 8비트 데이터에서는 여전히 "1"로서 표현될 필요가 있다. 이는 이러한 더 낮은 강도의 값들에 대해서만 일어난다. 일반적으로, 데이터는 절단되거나 라운딩되어 상당한 숫자들을 잃게 된다.

더 높은 정확도는, 이러한 낮은 강도의 칼라들에 대한 더 높은 정도의 정확도를 가능하게 하기 위하여 안티-감마 함수가 10비트 이진 숫자로서 적용된 후, 8비트 데이터를 출력함으로써 이용될 수 있다.

물론, 어떠한 시스템들은 이러한 장치가 시스템 전체에 걸쳐서 더 우수한 처리 성능이 요구되기 때문에 당연히 더 고가임에도 불구하고, 처음부터 더 높은 비트들을 이용한다. 8비트 기술의 이용은 표준 비디오와 같은 디지털 화상 정보의 좀 더 경제적인 형태들의 표준이 되었다.

안티-감마 함수가 적용된 후 칼라들에 있어서의 해상도의 손실은, 어떠한256개의 개별적인 레벨들로 구성된 최초의 8비트 정보가 출력 상에서 축소됨을 의미한다. 실질적으로 NTSC 신호들에 대한 표준인 2.2의 안티-감마 함수에 있어서, 8비트 출력을 이용하여 단지 약 184개의 개별적인 출력 칼라들이 가능하다. 그러나, 8비트 입력이 안티-감마 함수를 수신하고 10비트 출력으로서 제공된다면, 약 233개이 칼라들이 가능하다. 더 높은 비트 출력들을 이용하게 되면, 16비트 출력을 갖는 훨씬 더 많은 칼라들을 이용할 수 있게 됨으로써, 실질적으로 최초의 아날로그 신호와 거의 일치하는 것으로서 고려되는 256개의 개별적인 칼라들을 제공한다.

일단 안티-감마 함수가 적용된 후에 데이터 비트들을 증가시키는 데에 있어서의 어려움은, 하부의 모든 장비가 유사하게 10비트 데이터를 전송 또는 처리할 수 있어야 한다는 것이다.

또한, 큰 스크린의 LED 디스플레이들의 경우를 보다 명확하게 살펴보면, 이러한 디스플레이들은 대개 일련의 상호연결가능한 디스플레이 패널들로서 제공됨으로서 전체 스크린의 용이한 선적, 조립 및 표준 제어를 가능하게 한다. 스크린의 각각의 개별적인 상호연결가능한 부분 상의 제어 보드에 10비트 데이터 경로들을 제공하는 것은 상당히 고비용이 들 것이다. 따라서, 종래 기술의 해결책은 스크린의 각각의 상호연결가능한 부분 상에 제공되는 각각의 제어 보드들에 데이터가 도달한 후에만, 안티-감마 함수를 제공하고 10비트 데이터를 증가시키는 것이다. 이는, 각 제어 보드가 이러한 기능을 수행하기 위한 적절한 장치를 포함해야 하기 대문에 제어 보드들의 비용을 증가시킴에도 불구하고, 스크린의 각 부분으로의 값비싼 데이터 경로들의 필요성을 감소시킨다. 일반적으로, 이는 8비트 입력과 10비트출력을 갖는 보드 상에 제공되는 이피롬(EPROM)을 통하여 용이해진다. 전원 연결부의 비용, 및 각각의 개별적인 보드 상의 이러한 이피롬들의 프로그래밍은 디스플레이 스크린의 전체 비용을 상당히 증가시킨다.

본 발명의 목적은 이러한 종래 기술의 문제들을 극복하거나 또는 적어도 대중에게 유용한 선택을 할 수 있게 하는 디지털 화상 정보를 위한 선택된 데이터 압축을 제공하는 것이다.

본 발명은 디지털 화상 정보를 위한 선택된 데이터 압축에 관한 것으로서, 특히 디지털 디스플레이 스크린들로의 디지털 정보의 공급에 관한 것이다. 상기 디지털 디스플레이 스크린은 대형 스크린의 LED 디스플레이들, LCD 디스플레이들, LCD 프로젝터들, 플라즈마 텔레비젼 및 유사한 형태의 장치를 포함하는 다양한 형태의 디지털 디스플레이 스크린을 포함한다.

도 1은 8 및 10비트 출력들에 대한 비선형화된 입력값들에 대하여 선형화된 값들의 개략도이다.

도 2는 본 발명에 따른 전형적인 8비트의 선형화된 출력 및 압축되고 선형화된 출력에 대한 잠재적인 에러들 대 비선형화된 입력 데이터값들의 개략도이다.

도 3은 본 발명의 일 실시예에 따른 장치의 일부분의 개략도이다.

도 4는 압축된 값들을 디코드하는 장치의 일부분의 로직의 개략도이다.

도 5a, 5b 및 5c는 도 4의 디코딩을 실시하기 위한, 세 개의 개별적인 엔코드된 데이터 스트림들에 대한 논리 회로를 도시한다.

도 6은 다른 실시예의 압축된 값들을 디코드하기 위한 장치의 일부분의 로직의 개략도이다.

따라서, 본 발명의 제 1 양상에서, 디지털 디스플레이 시스템 상에 디스플레이하기 위한 영상 데이터를 전송 또는 저장하는 방법이 제공되는 바, 이 방법은

수신되는 데이터 값을 선형화하기 위하여 안티-감마 함수를 적용하고 상기 선형화된 값을 높은 순위(higher order)의 수로서 제공하는 단계와;

상기 선형화된 높은순위의 수를 수신하고, 그리고 적어도 낮은 순위(lower order)의 데이터 시스템 상으로 전송되거나 저장될 수 있는 제 1 임계값 보다 작으면, 상기 디지털 디스플레이 시스템에 의해 이용될 수 있도록 상기 선형화된 높은순위의 수를 상기 데이터 시스템 상으로 전송하거나 저장하는 단계와; 그리고

상기 낮은 순위의 데이터 시스템이 저장 또는 전송 및 이후의 비압축에 대하여 맞도록, 그리고 상기 디지털 디스플레이 시스템에 의해 이용될 수 있도록 상기 적어도 제 1 임계값 보다 큰 상기 높은 순위의 수들을 압축하는 단계를 포함한다.

바람직하게는, 상기 적어도 제 1 임계값은 n-1개의 채널들을 갖는 데이터 시스템에 전송 또는 저장가능한 값 보다 작거나 같은 값으로 설정되며, 상기 n은 낮은 순위의 데이터 시스템의 최대 순위와 같다.

바람직하게는, 상기 제 1 임계값 보다 큰 상기 높은 순위의 값들은 n-1개의 채널들을 갖는 데이터 시스템에 전송 또는 저장가능한 값들로 압축되며, 상기 n은 낮은 순위의 데이터 시스템의 최대 순위와 같다.

바람직하게는, 상기 제 1 임계값은 2^x의 값이 되는, 이진 시퀀스로 단일 액티브 비트로 표현되는 값에 대응하는 값으로 설정되며, 상기 x는 전체수이다.

바람직하게는, x는 n-1과 같다.

바람직하게는, 상기 비압축된 그리고 상기 압축된 값들은 n-1개의 채널들에서 전송 또는 저장되며, 나머지 채널은 값의 압축 상태를 나타내는데 이용된다.

대안적으로, m개의 채널들 또는 비트들이 비트들을 나타내는 것으로서 이용되며, 다수의 압축 상태들이 이용된다.

본 발명의 제 2 양상에서, 디지털 디스플레이 시스템에 의해 이용되는 영상 데이터를 전송 또는 저장하기 위한 장치가 제공되는 바, 이 장치는

안티-감마 함수를 적용하고 데이터 값을 선형화된 높은 순위의 수로 선형화하는 변환 수단과;

상기 선형화된 높은 순위의 수들 중에서 적어도 제 1 임계값 미만의 수를 선택하는 선택 수단과;

상기 적어도 제 1 임계값 보다 큰 상기 선형화된 높은 순위의 수들을 압축하는 압축 수단과; 그리고

상기 선택된 그리고 상기 압축된 값들을 전송 및 저장하기 위하여 낮은 순위의 통신 또는 저장 시스템에 연결될 수 있는 출력 수단을 포함한다.

바람직하게는, 상기 변환, 선택 및 압축은 프로그램가능한 메모리 장치에 의해 수행된다.

바람직하게는, 상기 프로그램가능한 메모리 장치는 이피롬을 포함한다.

대안적으로, 상기 변환, 선택 및 압축은 논리 회로에 의해 적어도 부분적으로 수행될 수 있다.

바람직하게는, 상기 선택은 n-1개의 채널들에서 전송 또는 저장가능한 최대값 보다 작거나 또는 같은 적어도 제 1 임계값에 따라 선택하며, 상기 n은 상기 낮은 순위의 통신 또는 저장 시스템의 순위와 같다.

바람직하게는, 상기 적어도 하나의 나머지 채널은 상기 값의 압축 상태를 나타내는 데에 이용된다.

본 발명의 제 3 양상에서, 디지털 디스플레이에 의해 이용될 수 있도록 낮은순위의 데이터 시스템으로부터 높은 순위의 데이터 시스템으로 전송 또는 저장된 선형화된 데이터를 비압축하는 장치가 제공되는 바, 여기서 상기 선형화된 데이터는 적어도 제 1 임계값 보다 적은 비압축된 값들과, 상기 제 1 임계값 보다 큰 압축된 값들과, 그리고 값의 압축 상태를 나타내는 표시 비트 또는 비트들을 포함하며, 상기 장치는

상기 표시 비트 또는 비트들에 의해 작동되어, 수신되는 선형화된 데이터 값들에 대하여 적어도 두 개의 개별적인 논리 동작들 간을 선택하는 스위칭 수단과;

상기 스위칭 수단이 비압축된 값이 수신되었음을 나타내는 경우, 상기 수신되는 값의 직접 출력(direct output)과; 그리고

상기 표시 비트 또는 비트들이 압축된 값을 나타내는 경우, 상기 높은 순위의 데이터 시스템의 높은 순위의 비트들에 대한 상기 낮은 순위의 수신되는 값들의 디코딩 비트들을 포함한다.

본 발명의 제 4 양상에서, 디지털 디스플레이에 의해 이용될 수 있도록 낮은순위의 데이터 시스템으로부터 높은 순위의 데이터 시스템으로 전송 또는 저장된 선형화된 데이터를 비압축시키는 방법이 제공되는 바, 여기서 상기 선형화된 데이터는 적어도 제 1 임계값 보다 적은 비압축된 값들과, 상기 제 1 임계값 보다 큰 압축된 값들과, 그리고 값의 압축 상태를 나타내는 표시 비트 또는 비트들을 포함하며, 상기 방법은

적어도 두 개의 양자 택일 입력들 간에 출력을 스위칭시키기 위하여 상기 표시 부분을 이용하는 단계와;

상기 표시 부분이 비압축된 값을 나타내는 경우, 상기 수신되는 값을 직접 출력하는 단계와; 그리고

상기 표시 비트 또는 비트들이 압축된 값을 나타내는 경우, 상기 높은 순위의 출력 데이터 비트들에 대하여 상기 수신되는 데이터 비트들을 디코딩하는 단계를 포함한다.

이제, 도면을 참조하여 본 발명의 바람직한 실시예들을 설명한다.

비록 설명의 많은 부분에서 통신 또는 긴박한 이용에 대한 디지털 디스플레이로의 전송에 관하여 언급되지만은, 본 발명은 디스플레이 또는 시스템에서 이용하기 이전에 저장을 위한 데이터에 적용될 수 있다는 것을 알 수 있을 것이다. 이것은 화상 편집 소프트웨어를 갖춘 이용 또는 직접 디스플레이를 제외한 다른 이용들 이전의 저장을 포함할 수 있다.

비선형 비디오 신호들을 다룰 때의 어려움은 통상적인 음극선관 기술들에서 고유한 감마 함수의 제거에서 발생할 수 있다.

통상적인 비선형 비디오 디스플레이는 입력 전압에 응답하는 비선형 휘도를 제공한다. 이것은 직접 선형 표시로부터 오프셋함으로써 공식이 되는 감마 함수라고 불린다.

일반적으로, 디지털 디스플레이는 입력 전압에 응답하는 선형성을 제공하고, 따라서, 디지털 디스플레이로의 최종 공급 이전에 수신된 비선형 데이터를 선형화하는 것은 필요하다.

화상 데이터의 디지털 표시는 종종 8 비트 형태로 나타난다. 이것은 데이터를 제공하고 처리하는 비교적 경제적인 형태이다. 강도 또는 휘도에서는 더 많은 불연속 단계들이 이용가능하기 때문에 비록 데이터 비트의 증가가 정보의 정확성을 증가시키지만, 더 높은 순위 처리 및 전송은 하드웨어 비용을 상당히 증가시킨다.

아날로그 신호를 디지털화함에 있어서, 아날로그 신호가 256 개의 불연속 단계의 강도를 나타내는 8 비트 신호로 변환되는 것은 일반적이다. 이 256 단계는 산업에서 일반적으로 허용되도록 순수한 아날로그 신호에 대한 충분한 시각 상관 관계를 제공하도록 고려된다. 대안적으로, 디지털 데이터는 보통 이미 비선형 데이터가 되도록 감마 함수를 포함한다.

그러나, 상기 데이터가 디지털 디스플레이 또는 시스템으로 이용하기 위해 고려될 때, 안티-감마 함수를 적용함으로써 선형화의 추가 단계가 요구된다.

도 1 을 참조하면, 일단 안티-감마 함수가 비선형 입력 데이터에 대비하여 적용되었을 때, 도면은 선형 출력을 도시한다.

도 1 은 또한 8비트의 초기 비선형 데이터의 수신시 8비트 데이터로 표현된 선형 출력과 관련하는 제 1 도표 2 를 도시한다.

그것은 선형성의 결여와 상당한 정확성이 그것들의 낮은 강도 수들에 효과가없게 될 수 있는 감마 함수의 제거시 낮은 강도 수들의 절대적인 값에 있어서의 감소로부터 알 수 있다.

도표의 맨 끝에 표현된 비선형 데이터는 256개의 불연속 8비트 입력값들 중 61로 값을 도시한다. 안티-감마 함수의 응용시, 출력이 8비트 형태일 때, 0에서 15까지의 값은 모두 0 을 나타낼 것이라는 것을 알 수 있다. 출력을 8비트 형태로 공급할 때, 솔루션을 나타내기 위해 모든 수들을 제외한 어떤 것을 표현하는 것은 불가능하다. 잔여부분은 잘리거나 라운딩된다. 유사하게, 입력 데이터에서 16과 25 사이의 모든 값들은 출력 1에 의해 표현될 것이다.

상기 도표가 진행됨에 따라, 정확성의 증가가 달성된다는 것을 알 수 있다. 상기 도표의 곡선은 가장 높은 수신되는 비선형 데이터 수들이 단일 증가 단계에 있어서, 선형화 출력에서 단일 증가 단계 이상에 대응하는 것이다. 더 낮은 순위 수들에서의 상당한 디지트의 손실과 더 높은 순위 수들에서의 상당한 디지트의 과잉이 있다.

본 명세서 전체에서, 용어 "순위(order)"는 값을 나타내는데 필요한 데이터 비트수 등을 나타내는데 이용된다. 2진 시스템에서, 값(1023)은 10개의 데이터 비트를 필요로 하는 반면에, 255는 8비트에 의해 표현될 수 있다. 이 설명에서 상기 값들의 순위는 각각 10과 8이 된다.

또한 만약 10비트 출력 3이 이용된다면, 도 1 에 도시된 것은 대응하는 선형 출력 도표이다. 이러한 10비트 출력은 일부 상당한 디지트들을 유지하고, 이 더 낮은 강도 값들에서 더 큰 정확성을 제공하도록 8비트 출력에서 이용가능한 상기 단일 증가 단계의 중간에 4개의 증가 단계를 갖는다. 또한, 더 높은 강도 값들이 도달하였을 때, 어떤 더 많은 과잉은 어떤 상당한 영향에 이용되지 않는 10비트 수들의 더 낮은 순위 비트들과 함께 이런 10비트 수들에서 발생한다.

도 2 를 참조하면, 도표(4)는 다양한 비선형 입력값들에 대한 퍼센트 에러에 대해 제공된다. 8비트 출력으로의 변환에 대응하는 도표(4)는 더 높은 강도 수들에서 최소 에러로 빨리 줄이는 낮은 강도 값들에서 큰 에러 정도를 제공하는 것을 알 수 있다.

또한 이것에 대해 맵핑되는 것은 본 발명의 바람직한 형태로부터 이용가능한 퍼센트 에러에 관한 도표(5)이다.

본 발명은 더 낮은 강도 값들에 대해 10비트 출력을 이용함으로써 8비트 출력에서 고유한 큰 에러들의 일부를 보충하는 것을 추구한다. 그러나, 본 발명은 8비트 통신, 저장 및/또는 이러한 변환의 처리 경로 다운스트림을 유지하는 것을 추구한다.

10비트 수에서 더 높은 순위 비트들은 낮은 강도 수들에서 이용되지 않기 때문에, 8비트 데이터 채널에서 10비트 솔루션을 전송하거나 저장하는데에 어려움이 없다. 그러나, 더 높은 순위 수들은 더이상 완전한 10비트 형태로 전송될 수 없고, 따라서, 바람직한 실시예는 8비트 데이터 시스템과 같은 더 낮은 순위 데이터 시스템에서 전송 또는 저장 가능하도록 그것들의 더 높은 순위 수들을 압축하는 것을 추구한다.

이러한 압축의 결과는 더 높은 순위 수들에서 일부 상당한 디지트들의 손실이다. 그러나, 입력 데이터와 10비트 출력이 함께 동작하도록 훨씬 더 큰 수의 상당한 디지트들을 가지기 때문에, 그것들의 더 큰 수들에서 상당한 손실은 오직 실제적인 출력에서 작은 퍼센트 에러들만을 야기할 수 있다.

도 2 에서 도표(5)에 의해 도시된 바와 같이, 더 낮은 순위 수들은 대체로 완전한 10비트 출력의 그것들에 대응한다. 그러나, 일단 출력이 화살표(6)에 의해 일반적으로 표시된 영역에 도달하면, 에러들의 증가는 표준 8비트 출력과 비교하여 발생한다. 더 높은 순위 수들에서 에러에 있어서 일부 최소 증가 대신에 에러가 있는 더 낮은 강도 값들에서 상당히 더 큰 정확성을 얻는 사이에 교환이 있다.

장치의 일반적인 설명은 도 3 에 약술된다. 이 장치는 원래의 입력이 8비트 디지털 신호로 변환되고, 후속 처리가 또한 8비트 기술을 이용하고자 하는 본 발명의 바람직한 형태에 관한 것이다. 그러나, 본 발명의 방법론이 다른 비트 결합들에 적용될 수 있다는 것을 쉽게 알 수 있을 것이다.

도 3 에 도시된 바와 같이, 초기 비선형 비디오 신호는 8비트 디지털 신호(10)로서 벌써 제공되어왔다. 이것은 EPROM(11)과 같은 안티-감마 함수를 적용하기 위해서 로직 회로에 대한 프로그램가능한 메모리 장치에 제공될 수 있다. 바람직한 형태에서, 이 EPROM(11)은 또한 이어서 설명된 비교 방법을 적용한다.

또한, EPROM(11)으로부터의 출력은 표준 8비트 통신 경로(14)를 따라서 디지털 디스플레이에 대한 제어 보드(19)로 전송될 수 있는 8비트 데이터 신호(12)이다. 이 도표에서, 상기 디지털 디스플레이는 일반적으로 상기 제어 보드(19)에 의해 구동되는 단일 LED(18)에 의해 표시된다. 물론, 다수의 이러한 LED들은 사실상단일 제어 보드에 의해 구동되고, 사실 동일한 생각이 LCD들, LCD 프로젝터들, 플라즈마 텔레비젼 OLED들, 디지털 거울 장치들 및 다른 것들과 같은 LED 스크린들 이외의 디지털 디스플레이들에 적용한다.

또한, 만약 데이터가 이후의 이용을 위해 8비트 시스템에 저장될 것이라면, 동일한 것이 적용한다.

상기 제어 보드(19)는 이후에 도시된 바와 같은 압축된 데이터를 포함하는 8비트 신호(12)를 수신한다. 이것은 8비트 입력과 10비트 출력을 가질 수 있는 디코더(15)로 제공될 수 있다. 상기 10비트 출력은 디지털 디스플레이를 구동하도록 압축되지 않은 선형 데이터 값들을 포함하고, 구동 회로(16)로 제공될 수 있다. 전형적으로, 상기 구동 회로(16)는 수신되는 신호를 상기 LED(18)를 구동하기 위해 통신 경로(17)를 통해 보내진 펄스폭 변조된 신호로 변환하도록 장치를 포함할 것이다.

종래 기술 솔루션에서, 디코더(15) 이외에 장치들은 같은 것을 유지할 수 있다. 그러나, 데이터 경로(14)가 8비트 데이터 경로로서 유지되어야 한다면, 도 1 에 도시된 바와 같은 낮은 강도 값들에서의 상당한 손실은 출력 디스플레이에서 많은 결합을 야기한다.

대안은 EPROM(11)으로부터 10비트 출력을 제공하는 것이었다. 그러나, 그것은 10비트 능력으로의 데이터 경로(14)의 증가를 요구하거나, 제어 보드(19)에서와 같은 더 추가된 다운스트림을 둘 필요가 있는 상기 EPROM(11)을 요구한다. 일단 다수의 제어 보드들이 큰 디스플레이를 구동하도록 고려된다면, 이것은 각각의 제어보드들에 이러한 EPROM(11)에 대한 요구를 증대시킨다.

이러한 어려움을 극복하기 위해, 본 발명은 디지털 데이터를 다루기 위해서 상기 EPROM(11)을 이용하고, 일부 데이터 압축을 제공한다.

본질적으로, 수신되는 8비트 데이터 신호(10)는 감마 함수를 제거하도록 처리될 수 있고, 일시적으로 10비트 값으로서 제공될 수 있다. 더 낮은 강도 값들에서, 10비트 값에서 더 높은 순위 비트들은 어떤 경우에도 0이라는 것을 알 수 있을 것이다. 따라서, 8비트 출력과 8비트 데이터 경로(14)를 통해 직접 더 낮은 강도 수에 대응하는 10비트 값을 제공하는데에 어려움이 없어진다.

이것은 전송될 더 높은 순위 비트들을 요구하는 더 높은 강도 값들을 갖는 경우가 아니다. 본 발명은 그 임계치 이상의 상위 데이터 값들이 10비트 수의 최더 낮은 순위 비트들을 유지하지 못하여 압축되고, 또한 8비트 데이터 경로를 통해 전송되도록 임계치를 설정한다. 오직 최더 낮은 순위 비트들을 유지하지 못함으로써만, 정확성의 손실이 최소화된다.

모든 이것들은 신호들을 낮은 강도 값들에서 정확성을 유지하고 더 높은 강도 값들로 8비트 데이터와 비교된 더 작은 퍼센트 에러들을 소개한 적절한 10비트 데이터로 재변환하도록 디코더(15)에 의해 디코딩될 수 있다.

더 높은 순위 수들을 8비트 데이터 채널(14)에서 전송하기에 적합한 수로 압축하는 것에 추가하여, 상기 데이터 채널(14)는 또한 이러한 바람직한 형태에서 식별기를 포함하며, 상기 식별기는 데이터 스트림이 더 높은 순위 0비트가 빠진 압축되지 않은 수인지 아니면 다음에 디코딩을 필요로 하는 압축된 수인지 여부를 나타낸다. 그것을 기초로, 이러한 바람직한 실시예에서, EPROM(11)로부터 출력된 8비트 데이터 채널 중 하나는 표시기로서 이용되고, 그래서 오직 남아있는 7개의 데이터 비트만이 그것들이 압축되었는지 또는 압축되지 않았는지 여부를 데이터 값들 그자체의 실제 전송에 이용된다.

본 발명의 방법은 특정 임계치 이하의 압축되지 않은 데이터와 수에서 가장 낮은 비트의 상당한 손실에서의 임계치 이상의 압축된 데이터를 제공하는 것을 추구한다. 이러한 바람직한 형태는 통상적인 8비트 데이터 경로를 통해 이것을 제공하고, 상기 경로에서 이용가능한 데이터 비트를 7개로 줄이기 위해 표시기 비트를 포함하도록 10비트 선형화된 출력을 다룬다. 만약 그것이 더 낮은 순위 수들의 정확성을 최소화하는 경향이 있다면, 가능한 한 많은 것들은 압축되지 않은 상태에서 제공되어야 한다. 실제 데이터를 전송하기 위해 이용가능한 7개의 비트를 가지고, 127이 7 이진 디지트에 의해 표시할 수 있는 최대수이기 때문에, 가장 알맞은 임계치는 128이 될 수 있다는 것을 쉽게 알 수 있을 것이다. 비록 이 값이 특정하게 이 실시예에 적합할지라도, 입력 및 원하는 출력 비트들의 다른 결합들은 서로 다른 임계치를 제공할 수 있다. 일반적으로, 상기 임계치는 2^n-1과 같거나 작게 설정하고자 하는데, 여기서 n 은 다운스트림 데이터 경로(14) 또는 다운스트림 데이터 저장 시스템에 속한다. 가장 바람직한 구성은 만약 단일 임계치가 이용된다면, 상기 임계치가 2^n-1과 같을 때이다.

상기 방법은 대안적인 단계들에서 이용될 수 있고, 특히 훨씬 더 높은 순서비트 결합들에 대해 이용될 수 있다. 예를 들어, 압축이 발생하지 않은 제 1 임계치 이하를 설정하고, 2개의 임계치의 중간값이 압축의 제 1 단계를 받도록 제 2 임계치를 설정하는 것은 가능하며, 상기 제 2 임계치 위의 값들은 더 높은 압축을 받는다.

이러한 시스템을 이용할 때, 12비트 데이터는 예시로서 8비트 시스템에 제공될 수 있다. 다중 압축 단계가 보여지도록 적어도 하나의 여분의 지시자 비트를 공급하기 위해서, 데이터는 6개의 데이터 채널 또는 비트로 압축할 필요가 있다. 남은 2비트는 4개의 서로 다른 압축 단계의 최대를 나타낼 수 있다. 데이터는 2^n-m비트로 압축되며, 여기서 m 은 지시 비트의 개수와 같다. 이 8/12비트 실시예에서, 입계치는 통상적으로 64, 256, 1024 및 4096 으로서 제공될 수 있다. 64 이하로 떨어지는 초기 12비트 수에서 모든 값들은 압축되지 않은 상태로 있게 된다. 64와 256 사이의 값들은 또한 0과 64 사이의 범위를 정하도록 4로 나뉠 수 있다. 256과 1024 사이의 값들은 16으로 나뉠 수 있고, 1024와 4096 사이의 값들은 64로 나뉠 수 있다.

모든 값들은 이제 0과 64 사이에 있으며, 저장될 수 있거나, 6개의 데이터 비트 또는 채널에 전송될 수 있다. 남아있는 2비트는 압축되지 않았음 또는 제 1, 제 2, 또는 제 3 압축 단계를 나타낼 수 있다.

이러한 실시예는 가장 낮은 데이터 값들의 정확성을 더 향상시킨다. 또한, 어떤 추가적인 에러들이 삽입되고, 각각의 새로운 임계치를 넘어서 가장 분명해진다. 그러나, 낮은 강도 정확성에서의 상당한 증가는 보충이상일 수 있다.

이러한 8비트 대 12비트 실시예에서, 상기 임계치는 제 1 임계치에 대해 64로 선택되었다는 것을 알 수 있다. 일단 2개의 채널이 지시자들에 대해 이용가능한 채널들을 6개로 줄이도록 이제 이용된다면, 이것은 다시 8채널 데이터 경로에서 전송가능한 최대치에 대응한다. 비록 이것은 이러한 실시예에 대해 최대 수일지라도, 상기 임계치는 원한다면 더 낮아질 수 있다. 그러나, 잠재적인 에러들을 최소화하기 위해 압축되지 않은 형태로 제공되는 값들의 수를 최대화하는 것은 바람직하며, 따라서, 상기 입계치는 보통 이러한 최대 이용가능한 값에 있게 될 것이다.

256과 1024의 후속 임계치는 다시 정해지지 않은 임계치이다. 그것은 그것의 임계치를 결정하기에 바람직한 압축 단계에 달려있다. 지시자로 이용된 2개의 비트를 가지고, 4개의 서로 다른 압축되지 않은 또는 압축된 단계의 최대가 나타내어질 수 있다. 선택된 특정한 임계치는 바람직한 감압을 위해 EPROM 또는 더 복잡한 시스템보다는 오히려 간단한 로직 회로를 가지고 이것을 구현하도록 비교적 쉬운 로직을 제공한다. 유사하게, 데이터가 압축을 제공하도록 분할되는 값은 비트 한계에 대응하는 비교적 쉬운 값에서 유지시킨다. 인코딩하는 동안, 인코딩 단계는 더 복잡한 선형 함수로서 동시에 수행되기 때문에, 이러한 바람직한 실시예에서 약간의 차이가 생기고, 그래서 EPROM은 어떤 경우라도 필요하다. 선형 단계 다음에 압축 수행될 때, 그것은 비교적 간단한 로직 회로에 의해 수행될 수 있고, 또한, 비트 한계에 대응하는 값의 이용은 로직을 더 쉽게 만든다. 물론, 간단한 로직 회로를 갖는 경우에 감압하고자 하기 때문에, 비트가 정해지지 않은 값의 이용은 처리에서도움이 된다.

이러한 처리의 바람직한 형태가 도 6 에 도표로 도시된다. 압축된 12비트 값은 8비트로 전송된다는 것을 알 수 있으며, 여기서 비트 I₀내지 I₅는 6개의 데이터 값들로서 제공되고, I₆및 I₇은 지시자 비트로서 이용된다. 데이터 또는 지시자 값들을 나르기 위해서 특정 비트의 할당은 전체적으로 정해지지 않는다.

이 실시예에 더 쉽게 요약된 바와 같이 압축 단계들과 다양한 한계들을 유지할 때, 활성 I₆비트는 제 1 압축 단계를, 활성 I₇비트와 비활성화된 I₆비트는 제 2 압축 단계를, 그리고 가장 높은 압축 단계를 나타내기 위해서 높은 값으로서 두 지시자들을 나타낸다.

4개의 단계들이 이용가능할 때, 선택된 값들은 제멋대로 비트 한계와 각각의 압축 단계들에 대해 2, 4 및 6 개의 비트들에 의해 데이터의 천이로 적용하는 압축 단계들로 선택된다.

I₆이 1과 같을 때, 12비트 출력에서 두번째 가장 낮은 비트는 0으로 설정되고, 데이터는 4개의 상위 비트가 0과 같을 때 후속하는 6비트에 매핑된다는 것을 도 6 으로부터 알 수 있다. 이것은 이용된 제 1 압축 단계를 역으로 하기 위해서 실제적으로 4에 의한 곱이다. 다음의 감압 단계는 12비트 출력에서 더 높은 비트로의 데이터 천이를 요구하며, 가장 높은 값들에 대한 마지막 감압 단계는 가장 낮은 6개의 출력들 모두 0과 같을 때 가장 높은 6개의 출력에서 6개의 데이터 비트들에 둔다.

이러한 특정 실시예는 각각의 압축 단계 사이의 등급을 균등하게 분할한다. 이것은 더 낮은 수에 적용된 압축을 최소화하고, 더 높은 수에 적용된 압축을 최대화하고자 하기 때문에 반드시 이 경우일 필요는 없다. 임계치와 압축값들의 천이는 대안적인 실시예들을 제공할 수 있다.

논의된 12비트 값의 그러한 예는 64와 128 사이의 값을 2로 나누도록 128의 제 2임계값이 되고, 128과 256 사이의 12비트 값을 4로 나누고 256 이상의 모든 값을 64로 나누어 모든 나머지 값을 6개의 데이터 비트로 압축하도록 256의 임계값이 되는 이전 실시예와 같이 64의 제 1임계값이 된다.

임계값과 압축도의 스태거링(staggering)에서의 그러한 변화는 가장 높은 압축비가 처음 적용될 때 256 이하의 그 값들의 정확도를 매우 큰 에러를 내고 최소화한다. 그리고 나서 256 바로 위의 선형화된 12비트 값에 대응하는 초기 비선형 데이터는 이전 실시예와 비교하여 에러증가로부터 대부분을 겪는다. 그럼에도 불구하고, 안티-감마 함수의 성질이 가장 낮은 값에서 최대 에러를 발생시키므로, 이것은 바람직한 대체가 될 수 있다.

설명한 것처럼 128의 단일 임계값을 사용하여, 본 발명의 바람직한 형태는 8비트의 입력 데이터(10)를 선형화된 10비트의 수로 변환할 수 있다. 그 수가 128의 임계값보다 작으면, 이 수는 8개의 채널 중 7개를 통해 직접 출력될 수 있다.

128 이상의 값에 대하여, 10자리 수가 단지 7자리 이진수로 표현될 수 있는 값으로 감소될 필요가 있다. 가장 쉬운 실시 방법은 절대값이 127이하로 감소할 수 있도록 10자리 이진수를 나누는 것이다.

이론적으로 디코딩 직후 역으로 되는 임의의 적절한 수로 나눌 수 있지만, 가장 쉬운 실시는 8로 나누는 것이다. 8이 3자리 이진수로 표현되고 이 수로 나누면 10자리 이진수가 7자리 이진수로 즉시 감소된다는 것을 알 수 있다. 낮은 수로 나누면 충분한 압축을 제공하지 못할 수 있고 높은 수로 나누면 필요이상으로 정확성을 잃을 수 있다. 물론, 전송을 위해 10자리 수가 7자리 이진수로 감소되는데 8이 사용된다. 다른 시스템에 대한 다른 비트결합은 다른 이상적인 값을 가질 수 있다. 논리회로에 의한 실시를 위해, 비트 경계 즉 2^x값(x는 정수)에 대응하는 정수를 사용하는 것이 또한 더 쉽다.

EPROM(11)에 의해 수행되는 인코딩 시퀀스의 마지막 단계는 디코더(15)가 입력 데이터를 출력으로 직접 통과하는데 적당한 압축되지 않은 수 또는 조작이 필요한 압축된 수로서 인식할 수 있도록 표시자 비트를 설정하는 것이다. 다시, 용이한 동작을 편리하게 하기 위해, 바람직한 형태는 표시자 비트로서 최고높은순위의 데이터 비트를 사용한다. 이것에 의해 7개의 최고 낮은 순위의 비트 위의 최대 사용 비트를 갖는 압축되지 않은 수가 직접 전송되며 상위 비트는 자유 표시자(free indicator)로서 사용된다. 다른 비트로 데이터의 매핑이 가능하다.

EPROM(11)의 8비트 출력의 최고 높은순위의 비트를 설정하기 위해, EPROM은 단지 최고 높은순위의 비트를 액티브로 설정하는 128 값을 더하고 이것을 잔존 7비트에 운반된 압축 7자리 이진수에 더할 필요가 있다.

전체적으로, 8비트 데이터를 10비트 데이터로 선형화한 후 EPROM(11)에 의해수행된 인코딩 시퀀스는 다음과 같이 진행한다.

- If X(10-bit)<128 then Output(8-bit)=X(10-bit),

- Else Output(8-bit)=X(10-bit)/8+128.

디코딩장치(150)는 단순히 역으로 작동한다. 이것은 다음과 같이 표시된다.

- If Input(8-bit)<128 then Output(10-bit)=Input(8-bit),

- Else Output(10-bit)=(Input(8-bit)-128)*8

인코딩 및 디코딩 시퀀스에서, 128의 가산 및 감산은 단지 압축된 값을 표시하기 위해 최고높은순위의 비트를 액티브로 설정하는데 사용된다. 값의 압축 및 확장은 각각 8로 나누고 곱함으로써 수행된다.

128의 가산은 논리 "OR"에 의해 수행될 수 있어서 이것을 적절할 때 현재 출력 수에 더한다.

전술한 바와 같이, 바람직한 형태는 EPROM(11)을 사용하여 안티-감마 함수를 적용하고 인코딩 시퀀스를 수행한다. 안티-감마 함수는 데이터를 선형화하는 복소수 함수이고 그러한 EPROM에 의해 쉽게 수행될 수 있다. EPROM을 사용할 때, 인코딩 시퀀스가 비교적 간단한 논리회로에 의해 수행될 수 있다고 해도 동일한 장치에서 인코딩 시퀀스를 포함하는 것이 편리하다.

반대로, 디코딩은 각 제어판(19)에서 수행되고 디코더(15)에 필요한 하드웨어의 복잡성을 최소화하는 것이 바람직하다.

바람직한 디코더(15)의 방법이 도 4에 도시되어 있다. 이 도를 참조하면, 초기 매핑 시퀀스(20)는 8비트 신호(12)를 적절한 10비트 수(21)로 매핑하는 것을 보여준다. 이 경우 비트 7 즉 최고높은순위의 비트는 0으로 설정된다. 그러한 예에서, 나머지 7개의 데이터 비트인 비트 0에서 6은 직접 10비트 수(21)의 대응하는 가장 낮은 7개의 비트에 매핑된다. 10비트 수(21)의 상위 3비트는 0으로 설정된다.

입력 데이터(12)에서의 비트 7이 1이면 대체가능한 출력(22)이 도시되어 있다. 이 예에서, 디코딩 시퀀스는 입력되는 수를 8로 곱할 필요가 있다. 이 8은 7개의 수신 데이터 비트를 유효하게 10비트 출력(22)의 상위 7비트로 이동시킨다. 낮은순위의수 비트(B0, B1, B2)는 0으로 설정되고 다른 것들은 입력 데이터의 B0이 10비트 출력의 B3로 매핑되도록 연속적으로 매핑되는 것을 알 수 있다.

표시자 비트의 제거인 128의 초기 감산은 입력 데이터의 비트 7을 단순히 특정 출력값으로 매핑시키지 않음으로써 수행될 수 있다. 대신에, 이 비트는 단지 논리회로에서 스위칭 비트로서 사용된다.

지금까지 설명한 바람직한 실시예에서도 가능한 일부 변경이 남아 있다.

8로 나누어 10비트 수를 7개의 유효한 데이터 비트로 압축하는데 있어서, 128 이하의 데이터는 직접 전송되고 대응하는 압축값이 필요하지 않다는 것에 유의한다. 따라서, 압축값이 단지 128에서 1023까지 10비트 수에 제공된다. 8로 나눈 후, 8비트 데이터는 16에서 127 범위에 있다. 이 압축값에 관한 8비트 데이터(12)의 범위가 144에서 257이 되도록 값 128이 더해져 최상위 비트(top bit)가 하이로 설정된다. 이것은 단지 128개의 비압축값에 더하여 전송될 수 있는 128개의 가능한 값의 112개의 이산값이다.

나머지 16개의 미사용 값이 원한다면 데이터 전송에서 다른 함수에 사용될수 있다. 또한, 특정 데이터 값을 표시할 수 없는 이 부가적인 16개의 값은 데이터 스펙트럼의 다른 부분에서 유효하게 될 수 있다.

지금까지 설명한 실시예에서, EPROM(11)에서 출력된 8비트 데이터 값은 비압축값(0-127) 및 압축값(144-255)을 포함한다. 따라서, 값 128-143이 부가적인 함수에 유효하다.

바람직하다면, 압축값(144-255)은 값(128-239)으로서 전송되고 다른 함수를 위해 유효한 최고 값을 남기도록 값 16의 단순한 감산을 통해 이동될 수 있다. 이것은 대체가능한 함수에 그 상위 수의 더 쉬운 선택을 제공한다.

또한, 압축(이 예에서, 수 8로 나눔으로써 수행된다) 전에 시프트(이동)를 일으키는 것이 논리적으로 가능하다는 것을 알 수 있다. 원한다면, 압축하려는 10비트 수는 8로 나누고 후속적으로 128을 더하기 전에 그들로부터 128이 감산되도록 할 수 있다. 초기 128이 나누기 연산 전에 감산되므로, 이것이 후속적인 16 감산과 동일한 이동을 만든다는 것을 알 수 있을 것이다. 이산값의 이 이동은 디코딩 직후 역으로 될 수 있고 부가적인 기능이 미사용 8비트 데이터값을 위해 의도되면 단지 제공되며 증가된 함수에 사용될 수 있는 특정 데이터값에 우선권이 있다.

이전 실시예에서 설명한 데이터값의 이동은 단지 부가적인 값의 사용보다 8비트 데이터경로를 통한 데이터의 연속을 위해 제공될 수 있다. 그 경로를 거쳐 0에서 239까지 데이터를 전송하는 것이 바람직하다.

도 5a, 5b, 5c를 참조하면, 일반적으로 전술한 바와 같이 디코더를 실시하는 논리회로가 도시되어 있다.

이 특정 실시예에서, 3개의 동일한 디코더(24, 25, 26)가 도시되어 있다. 디지털 디스플레이에 대한 데이터를 조작할 때, 컬러의 강도의 혼합이 픽셀의 최종 결합 컬러를 결정하도록 데이터는 일반적으로 각 컬러에 관련된 각 데이터스트림으로 쪼개진다. 이런 이유로, 분리된 디코딩 논리회로(24, 25, 26)는 각각 적색, 녹색 및 청색 데이터경로를 위해 제공된다. 다른 컬러가 사용될 수 있다.

논리회로에 대해 적색용 회로(24)를 참고하여 더 설명한다.

이 회로에서 도시된 바와 같이, 다중 스위치(27)는 양자택일의 입력 사이에서 선택하는데 제공된다. 그 입력은 8비트 수의 형태이며 최상위비트는 남아 있는 7개의 수가 비압축 상태인지 압축상태인지를 표시하는데 사용된다.

입력 데이터에서의 최상위비트는 스위치(27)의 각각에 연결된 통신경로(28)를 활성화한다.

입력 데이터의 최상위비트가 0이면, "A" 입력이 스위치(27)의 각각으로부터 선택된다. 입력(29)을 고려하면, 이것은 데이터 경로로부터 최고낮은순위의 비트이고 통신경로(28)가 액티브가 아니라고 하면, 이것은 7개의 데이터 비트가 직접 출력 10비트 수의 최저 7개의 데이터비트로 직접 제공되어야 한다는 것을 표시한다. 따라서, 출력(30)은 직접 입력(29)에 대응한다. 이것은 또한 나머지 스위치(27) 또는 가장 낮은 7개의 비트 모두에 적용된다.

수신된 수로서, 통신경로(28)가 액티브가 아니면, 그것은 128보다 작은 값을 갖는 10비트 수로 알려지고, 10비트의 상위 3비트에 대한 출력(31, 32, 33)은 또한 0값을 위해 그라운드로 설정되는 낮은 입력 "A"로서 선택된다.

바람직한 실시예에서 입력 데이터스트림에서 최고높은순위의 비트인 표시자 비트가 액티브가 되면 대체적인 환경이 발생한다. 이 경우, 통신경로(28)는 하이값으로 설정되고 "B" 입력이 각 스위칭 메커니즘(27)에 의해 선택된다.

유효하게 수를 8로 곱함으로써 그러한 데이터값을 비압축한다. 이것은 단지 입력을 이동시키고 입력보다 높은 출력 3비트와 매칭시키는 것을 포함한다. 가장 낮은 3개 입력은 모두 0으로 설정되어야 한다.

출력(30)을 참조하면, 입력 "B"는 그라운드 또는 0으로 설정되고 이것은 처음 3개의 데이터 비트에 대해 반복된다.

출력(34)을 참조하면, "B" 입력(35)은 입력 데이터스트림에서의 최고낮은순위의 데이터 비트로 설정된다. 각 후속 비트는 유사하게 매핑되어 입력 데이터값을 3차 더 높게 하여 10비트 출력을 제공한다. 그것의 가장 단순한 형태에서, 이것은 단지 이 실시예에서 필요한 디코딩이다.

이 특정 실시예는 10비트 수의 상위 3비트에 대해 더 복잡한 구조를 포함한다. 이 더 복잡한 구조는 압축 및 전송 전에 선형화된 10비트 수에서 값 128을 감산한 것에 기인한다. 이것은 이전에 논의한 실시예에 관련된다. 거기서 압축데이터는 비압축 데이터에서부터 연속적이 되도록 이동된다. 다음 그 초기 감산을 디코딩하기 위해, 128을 더하여 최종 디코딩된 10비트 수를 얻는 것이 필요하다.

이것을 달성하기 위해, "1"이 10비트 수의 8비트에 더해져 정확한 출력(31)을 산출할 필요가 있다. 이것은 회로(36)에 의해 수행될 수 있고, 1의 가산은 또한 2진수에서(후속의 회로(37, 38)에서) 캐리오버(carryover)를 발생시킬 수 있다.

동일한 회로(36, 37, 38)를 제공하기 위해, 회로(36)는 합산을 위해 단지 두개가 필요하더라도 3개의 입력을 포함한다. 캐리오버 입력에 관련된 입력 "CI"인 이 입력들의 하나는 제 1회로(36)에서 0으로 설정된다. 부가적인 입력은 "1"로 설정될 수 있는 부가적인 입력(40) 및 적절한 입력 데이터비트(39)로부터 수신된다. 입력 "CI"가 0으로 설정되므로, 입력(39, 40)의 합산이 수행되고 2개의 출력비트(41, 42)에 의해 표시된다. 적절하면 출력(42)은 캐리오버 값을 홀딩하고 이것을 후속 회로(37)의 입력 "CI"에 입력한다.

"1"만이 출력(31)에 제공될 필요가 있으므로, 다음의 회로(37, 38)에서 대응하는 "A" 입력은 0으로 설정된다. 따라서, 회로는 유효하게 간단히 캐리오버 값을 입력 데이터 값에 더하고 요구되는 것처럼 그 비트에 필요한 캐리오버를 더한 값을 출력한다. 회로(38)로부터의 최종 캐리오버 값은 10비트 수에서의 출력을 위한 가능한 솔루션이 아니므로 간단히 종료된다.

따라서, 본 발명은 저강도를 위한 10비트 수의 정확성을 얻음에도 불구하고 8비트 전송 또는 저장과 같은 낮은순위의 전송 또는 저장으로 디지털 디스플레이를 위한 선형화된 데이터가 유지될 수 있는 방법 및 장치를 제공하는 것을 알 수 있다. 이것은 고강도의 유효한 이산값의 작은 저하와 교환된다.

본 발명은 또한 다중 패널 또는 다중 제어판 디스플레이가 사용되더라도 다중 디코딩 시 비용을 절감시키는 단순한 디코딩을 가능하게 하는 비교적 간단한 논리동작을 제공한다.

본 발명이 특정 실시예에 한정되는 것은 아니지만 본 발명의 바람직한 실시예를 설명하였다. 설명을 통해 언급한 특수한 정수는 공지된 균등물을 포함하고 있다. 여기서 설명을 통해 언급한 적절하고 특정한 값은 순전히 특정 실시예를 설명하기 위한 것이다.

Claims (19)

1. 디지털 디스플레이 시스템 상에 디스플레이하기 위한 영상 데이터를 전송 또는 저장하는 방법으로서,

   수신되는 데이터 값을 선형화하기 위하여 안티-감마 함수를 적용하고 상기 선형화된 값을 높은 순위(higher order)의 수로서 제공하는 단계와;

   상기 선형화된 높은순위의 수를 수신하고, 그리고 적어도 낮은 순위(lower order)의 데이터 시스템 상으로 전송되거나 저장될 수 있는 제 1 임계값 보다 작으면, 상기 디지털 디스플레이 시스템에 의해 이용될 수 있도록 상기 선형화된 높은순위의 수를 상기 데이터 시스템 상으로 전송하거나 저장하는 단계와; 그리고

   상기 낮은 순위의 데이터 시스템이 저장 또는 전송 및 이후의 비압축에 대하여 맞도록, 그리고 상기 디지털 디스플레이 시스템에 의해 이용될 수 있도록 상기 적어도 제 1 임계값 보다 큰 상기 높은 순위의 수들을 압축하는 단계를 포함하는 것을 특징으로 하는 방법.
2. 제 1항에 있어서,

   상기 적어도 제 1 임계값은 n-1개의 채널들을 갖는 데이터 시스템에 전송 또는 저장가능한 값 보다 작거나 같은 값으로 설정되며, 상기 n은 낮은 순위의 데이터 시스템의 최대 순위와 같은 것을 특징으로 하는 방법.
3. 제 1항에 있어서,

   상기 제 1 임계값 보다 큰 상기 높은 순위의 값들은 n-1개의 채널들을 갖는 데이터 시스템에 전송 또는 저장가능한 값들로 압축되며, 상기 n은 낮은 순위의 데이터 시스템의 최대 순위와 같은 것을 특징으로 하는 방법.
4. 제 1항에 있어서,

   상기 임계값은 2^x의 값이 되는, 이진 시퀀스로 단일 액티브 비트로 표현되는 값에 대응하는 값으로 설정되며, 상기 x는 전체 수인 것을 특징으로 하는 방법.
5. 제 4항에 있어서

   상기 x는 n-1과 같은 것을 특징으로 하는 방법.
6. 제 1항에 있어서,

   상기 비압축된 그리고 상기 압축된 값들은 n-1개의 채널들에서 전송 또는 저장되며, 나머지 채널은 값의 압축 상태를 나타내는데 이용되는 것을 특징으로 하는 방법.
7. 제 1항에 있어서,

   상기 적어도 제 1 임계값은 n-m개의 채널 또는 비트들을 갖는 데이터 시스템에 전송 또는 저장가능한 값 보다 작거나 같은 값으로 설정되며, 상기 n은 낮은 순위의 데이터 시스템의 최대 순위와 같으며, 상기 m은 압축 스테이지들의 수를 나타내도록 최대 수의 채널 또는 비트들과 같은 것을 특징으로 하는 방법.
8. 제 7항에 있어서,

   상기 적어도 제 1 임계값은 n-m개의 채널 또는 비트들을 갖는 데이터 시스템에 전송 또는 저장가능한 값들의 수와 같고 후속 임계값들은 상기 제 1 임계값을 2^x로 곱한 값과 같으며, 상기 x는 전체 수인 것을 특징으로 하는 방법.
9. 디지털 디스플레이 시스템에 의해 이용되는 영상 데이터를 전송 또는 저장하기 위한 장치로서,

   안티-감마 함수를 적용하고 데이터 값을 선형화된 높은 순위의 수로 선형화하는 변환 수단과;

   상기 선형화된 높은 순위의 수들 중에서 적어도 제 1 임계값 미만의 수를 선택하는 선택 수단과;

   상기 적어도 제 1 임계값 보다 큰 상기 선형화된 높은 순위의 수들을 압축하는 압축 수단과; 그리고

   상기 선택된 그리고 상기 압축된 값들을 전송 및 저장하기 위하여 낮은 순위의 통신 또는 저장 시스템에 연결될 수 있는 출력 수단을 포함하는 것을 특징으로하는 장치.
10. 제 9항에 있어서,

    상기 변환, 선택 및 압축은 프로그램가능한 메모리 장치에 의해 수행되는 것을 특징으로 하는 장치.
11. 제 10항에 있어서,

    상기 프로그램가능한 메모리 장치는 EPROM을 포함하는 것을 특징으로 하는 장치.
12. 제 9항에 있어서,

    대안적으로, 상기 변환, 선택 및 압축은 논리 회로에 의해 적어도 부분적으로 수행될 수 있는 것을 특징으로 하는 장치.
13. 제 9항에 있어서,

    상기 선택은 n-1개의 채널들에서 전송 또는 저장가능한 최대값 보다 작거나 또는 같은 적어도 제 1 임계값에 따라 선택하며, 상기 n은 상기 낮은 순위의 통신 또는 저장 시스템의 순위와 같은 것을 특징으로 하는 장치.
14. 제 13항에 있어서,

    상기 적어도 하나의 나머지 채널은 상기 값의 압축 상태를 나타내는 데에 이용되는 것을 특징으로 하는 장치.
15. 제 9항에 있어서,

    상기 선택은 n-m개의 채널들에서 전송 또는 저장가능한 최대값 보다 작거나 또는 같은 적어도 제 1 임계값에 따라 선택하며, 상기 n은 상기 낮은 순위의 시스템과 같고, 상기 m은 압축 또는 비압축 상태의 수를 나타내는데 필요한 최대 채널 또는 비트와 같은 것을 특징으로 하는 장치.
16. 제 15항에 있어서,

    상기 적어도 제 1 임계값은 상기 최대 수의 값이 n-m개의 채널 또는 비트들로 전송 또는 저장가능하도록 설정되고, 후속 임계값들은 후속 임계값들은 상기 제 1 임계값을 2^x로 곱한 값과 같으며, 상기 x는 전체 수인 것을 특징으로 하는 장치.
17. 디지털 디스플레이에 의해 이용될 수 있도록 낮은순위의 데이터 시스템으로부터 높은 순위의 데이터 시스템으로 전송 또는 저장된 선형화된 데이터를 비압축하는 장치 - 여기서 상기 선형화된 데이터는 적어도 제 1 임계값 보다 적은 비압축된 값들과, 상기 제 1 임계값 보다 큰 압축된 값들과, 그리고 값의 압축 상태를 나타내는 표시 비트 또는 비트들을 포함하며 - 로서,

    상기 표시 비트 또는 비트들에 의해 작동되어, 수신되는 선형화된 데이터 값들에 대하여 적어도 두 개의 개별적인 논리 동작들 간을 선택하는 스위칭 수단과;

    상기 스위칭 수단이 비압축된 값이 수신되었음을 나타내는 경우, 상기 수신되는 값의 직접 출력(direct output)과; 그리고

    상기 표시 비트 또는 비트들이 압축된 값을 나타내는 경우, 상기 높은 순위의 데이터 시스템의 높은 순위의 비트들에 대한 상기 낮은 순위의 수신되는 값들의 디코딩 비트들을 포함하는 것을 특징으로 하는 장치.
18. 제 17항에 있어서,

    상기 비압축값들의 직접 출력은 상기 수신되는 값의 낮은 순위의 비트를 상기 높은 순위의 값의 대응하는 낮은 순위의 비트들에 논리적으로 연결하고 그리고 상기 높은 순위의 값의 나머지 비트들을 제로로 설정하는 것을 특징으로 하는 장치.
19. 디지털 디스플레이에 의해 이용될 수 있도록 낮은순위의 데이터 시스템으로부터 높은 순위의 데이터 시스템으로 전송 또는 저장된 선형화된 데이터를 비압축시키는 방법 - 여기서 상기 선형화된 데이터는 적어도 제 1 임계값 보다 적은 비압축된 값들과, 상기 제 1 임계값 보다 큰 압축된 값들과, 그리고 값의 압축 상태를 나타내는 표시 비트 또는 비트들을 포함하며 - 으로서,

    적어도 두 개의 양자 택일 입력들 간에 출력을 스위칭시키기 위하여 상기 표시 부분을 이용하는 단계와;

    상기 표시 부분이 비압축된 값을 나타내는 경우, 상기 수신되는 값을 직접 출력하는 단계와; 그리고

    상기 표시 비트 또는 비트들이 압축된 값을 나타내는 경우, 상기 높은 순위의 출력 데이터 비트들에 대하여 상기 수신되는 데이터 비트들을 디코딩하는 단계를 포함하는 것을 특징으로 하는 방법.