KR20020093517A - 마스크 패턴밀도에 따른 반도체 웨이퍼의 식각 속도변화를 최소화하는 방법 - Google Patents

마스크 패턴밀도에 따른 반도체 웨이퍼의 식각 속도변화를 최소화하는 방법 Download PDF

Info

Publication number
KR20020093517A
KR20020093517A KR1020010032310A KR20010032310A KR20020093517A KR 20020093517 A KR20020093517 A KR 20020093517A KR 1020010032310 A KR1020010032310 A KR 1020010032310A KR 20010032310 A KR20010032310 A KR 20010032310A KR 20020093517 A KR20020093517 A KR 20020093517A
Authority
KR
South Korea
Prior art keywords
mask pattern
pattern density
etching
semiconductor wafer
change
Prior art date
Application number
KR1020010032310A
Other languages
English (en)
Other versions
KR100393976B1 (ko
Inventor
백계현
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2001-0032310A priority Critical patent/KR100393976B1/ko
Priority to JP2001381103A priority patent/JP2002367959A/ja
Priority to US10/040,490 priority patent/US6686289B2/en
Publication of KR20020093517A publication Critical patent/KR20020093517A/ko
Application granted granted Critical
Publication of KR100393976B1 publication Critical patent/KR100393976B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P80/00—Climate change mitigation technologies for sector-wide applications
    • Y02P80/30—Reducing waste in manufacturing processes; Calculations of released waste quantities

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명은 식각 기체의 양과 밀접한 관계가 있는 변수를 변화시키어 마스크 패턴 밀도의 영향을 최소화하여 마스크 패턴밀도에 따른 반도체 웨이퍼의 식각 속도 변화를 최소화하는 방법에 관한 것으로서, 식각 공정으로 형성되는 패턴의 면적을 식각 대상층의 전체 면적으로 나눈 값을 마스크 패턴 밀도라고 하는 경우, 상기 마스크 패턴 밀도의 기준 값이 X이면, 상기 X 보다 작은 마스크 패턴 밀도를 갖는 Y를 갖는 식각 공정시에는 식각 기체의 양을 X의 경우에 비하여 X-Y 만큼 증가시켜 진행하고, 상기 X 보다 큰 마스크 패턴밀도 Z를 갖는 식각 공정시에는 식각 기체의 양을 X의 경우에 비하여 Z-X 만큼 감소시켜 진행하는 것을 특징으로 한다.

Description

마스크 패턴밀도에 따른 반도체 웨이퍼의 식각 속도 변화를 최소화하는 방법{method for minimizing change in etching rate of semiconductor wafer depending on mask pattern density}
본 발명은 반도체 소자의 식각 공정에 관한 것으로, 특히 플라즈마를 이용한 식각 공정에서 마스크 패턴 밀도(mask pattern density)에 따른 반도체 웨이퍼의 식각 속도 변화를 최소화하는데 방법에 관한 것이다.
일반적으로, 반도체 패키지를 생산하는 중간제품의 하나인 반도체 웨이퍼는증착 공정과 식각 공정 등 여러 공정을 수행하게 된다.
상기의 식각 공정은 상기 반도체 웨이퍼에 포토레지스트를 도포하여 패턴을 갖는 래티클을 이용하여 그 패턴을 갖도록 상기 반도체 웨이퍼에 상기 포토레지스트를 선택적으로 제거한 후, 상기 반도체 웨이퍼를 화학적인 식각을 하거나 플라즈마를 이용하여 식각하여 상기 패턴을 형성하는 것이다.
상기 플라즈마를 이용하는 반도체 웨이퍼용 플라즈마 식각장치는 도 1에 도시된 바와 같이, 소정의 용적을 갖는 밀폐된 챔버(1)가 형성되어 있고, 그 챔버(1)의 저부에는 식각하는 상기 반도체 웨이퍼(Al)가 장착 고정됨과 아울러 바이어스(BIAS)전원(6)이 인가되는 전극인 웨이퍼스테이지(2)가 설치되어 있으며, 또 상기 챔버(1)의 상부에는 가스가 공급되는 가스분사판(3)과 소오스(SOURCE)전원(7)이 인가되는 코일(TCP)(4)이 설치되어 있다.
도면상의 미설명 부호 5는 가스를 공급하는 공급라인이다.
상기와 같이 구성된 반도체 웨이퍼용 플라즈마 식각장치는 먼저, 식각할 상기 반도체 웨이퍼(Al)가 상기 챔버(1)내에 설치된 웨이퍼스테이지(2)에 장착 고정됨과 아울러 상기 가스분사판(3)을 통하여 가스가 공급되면, 상기 챔버(1)의 상부에 설치된 코일(4)에 고전압을 갖는 소오스전원(7)과 상기 웨이퍼스테이지(2)에 바이어스전원(6)이 인가됨과 아울러 상기 가스분사판(3)을 통하여 공급된 가스가 상기 챔버내에서 강력한 산화력을 갖는 플라즈마를 형성하게 되어 상기 반도체 웨이퍼(Al)를 식각한다.
즉, 반도체 웨이퍼(Al)를 플라즈마 식각 장비내에 삽입 ⇒ 식각 기체의 방전및 플라즈마 생성 ⇒ 이들의 반도체 웨이퍼(Al)로의 확산 및 흡착 ⇒ 반도체 웨이퍼(Al) 내부로의 확산 ⇒ 반도체 웨이퍼(Al)와의 반응 및 부산물의 탈착 ⇒ 탈착된 부산물의 제거로 이루어지고 있다.
최근에는 식각 기체의 전체 압력을 낮추고 플라즈마의 밀도를 높임으로서 식각 속도를 증진시키고, 공정의 제어를 용이하게 하는 방식이 널리 이용되고 있다.
한편, 플라즈마를 이용한 이와 같은 식각 공정에서는 마스크 패턴 밀도의 차이에 따라 식각 속도의 전체적인 변화가 발생한다.
표 1은 현재 개발 중인 0.25㎛ Tech급 제품별의 금속층(metal layer)에서의 마스크 패턴 밀도 계산 결과이고, 도 2는 동일한 식각 조건(현재 0.25㎛ Tech, Baseline Metal Etch Recipe ; 180mT / 500Ws / 50G / 60sccm BCl3/ 40sccm C12/ 40sccm N2)에서의 마스크 패턴 밀도에 따른 알루미늄(Al)과 포토레지스트(PR)의 식각 속도 변화를 나타낸 그래프이다.
Products Metal 1 Metal 2 Metal 3 Metal 4 Metal 5
A 30.4% 30.8% 31.3% 25.8% 25.7%
B 29.2% 30.4% 36.3% 20.6% 18.9%
C 40.6% 56.5%
D 40.3% 32.7% 49.6%
E 24.2% 23.9% 30.1% 28.3% 27.2%
표 1과 도 2의 결과에 따르면, 제품별 마스크 패턴 밀도 변화에 따라 식각 속도가 변화하기 때문에 각각의 제품별로 발생되는 식각 특성이 다르게 나타난다.
따라서 동일한 0.25㎛ Tech급 제품들을 개발하더라도 제품별로 동일한 공정을 계속 셋업(setup)해야 한다.
그러나 상기와 같은 종래의 반도체 웨이퍼의 플라즈마 식각 방법에 있어서 다음과 같은 문제점이 있었다.
즉, 제품별 마스크 패턴 밀도 변화에 따라 식각 속도가 변화하기 때문에 각각의 제품별로 발생되는 식각 특성이 다르게 나타나므로 동일한 0.25㎛ Tech급 제품들을 개발하더라도 제품별로 동일한 공정을 계속 셋업(setup)해야 한다.
본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 안출한 것으로 식각 기체의 양과 밀접한 관계가 있는 변수를 변화시키어 마스크 패턴 밀도의 영향을 최소화하여 마스크 패턴밀도에 따른 식각 속도 변화를 최소화하는 방법을 제공하는데 그 목적이 있다.
도 1은 일반적인 반도체 웨이퍼용 플라즈마 식각장치를 나타낸 구성도
도 2는 동일한 식각 조건에서의 마스크 패턴 밀도에 따른 알루미늄(Al)과 포토레지스트(PR)의 식각비 변화를 나타낸 그래프
도 3은 본 발명에서 마스크 패턴 밀도에 따른 알루미늄(Al)과 포토레지스트(PR)의 식각비 변화를 나타낸 그래프
도 4a 내지 도 4c는 마스크 패턴 밀도에 따라 동일한 식각 방법을 적용한 경우와, 본 발명의 조건을 적용했을 때의 식각 프로파일을 나타낸 도면
상기와 같은 목적을 달성하기 위한 본 발명에 의한 마스크 패턴밀도에 따른 반도체 웨이퍼의 식각 속도 변화를 최소화하는 방법은 식각 공정으로 형성되는 패턴의 면적을 식각 대상층의 전체 면적으로 나눈 값을 마스크 패턴 밀도라고 하는 경우, 상기 마스크 패턴 밀도의 기준 값이 X이면, 상기 X 보다 작은 마스크 패턴 밀도를 갖는 Y를 갖는 식각 공정시에는 식각 기체의 양을 X의 경우에 비하여 X-Y 만큼 증가시켜 진행하고, 상기 X 보다 큰 마스크 패턴밀도 Z를 갖는 식각 공정시에는 식각 기체의 양을 X의 경우에 비하여 Z-X 만큼 감소시켜 진행하는 것을 특징으로 한다.
이하, 첨부된 도면을 참고하여 본 발명에 의한 마스크 패턴밀도에 따른 반도체 웨이퍼의 식각 속도 변화를 최소화하는 방법을 상세히 설명하면 다음과 같다.
도 2에서와 같이 마스크 패턴 밀도에 따른 알루미늄(Al)과 포토레지스트(PR)의 식각비는 선형 관계식을 갖는다.
여기서 마스크 패턴 밀도란 존재하는 패턴의 면적을 전체 면적으로 나눈 값으로서, 마스크 패턴 밀도가 낮아짐에 따라 식각 될 면적이 증가하기 때문에 필요한 식각 기체의 양은 많아지게 된다.
반대로 마스크 패턴 밀도가 높으면 식각 될 면적이 감소하기 때문에 필요한 식각 기체의 양은 작아지게 된다.
일정량의 식각 기체가 공급될 때 필요한 식각 기체의 차이는, 곧 식각 속도와 밀접한 관계가 있는데, 도 2에서와 같은 선형 관계식은 필요한 식각 기체의 양도 선형적으로 변화됨을 알 수 있다.
따라서 식각 될 면적이 많아지면 그에 따라 필요한 식각 기체의 양을 공정에 영향을 미치지 않는 범위 내에서 증가시킴으로서 마스크 패턴 밀도에 따른 알루미늄(Al)과 포토레지스트(PR)의 식각비 변화를 최소화 할 수 있다.
본 발명은 도 2의 결과를 기준으로 마스크 패턴 밀도 변화에 따른 알루미늄(Al)과 포토레지스트(PR)의 식각비 변화를 최소화하고자 한다.
즉, 마스크 패턴 밀도를 30%로 기준으로 하여 마스크 패턴 밀도가 15%인 경우에 공급되는 식각 기체의 플로우량을 15% 증가시켜 공급하고, 마스크 패턴 밀도 65%의 경우에 공급되는 식각 기체의 플로우량을 35% 감소시켜 공급해 주면 마스크 패턴 밀도에 따른 알루미늄(AL)과 포토레지스트(PR)의 식각비(etch rate) 변화를줄일 수 있다.
한편, 본 발명에서 식각 기체의 양을 조절하기 위하여 사용한 변수는 챔버 압력(pressure)과 식각 기체의 플로우량(flow rate)이다.
여기서 압력은 챔버(chamber)내에서의 식각 기체 및 식각 부산물들의 전체 양을 조절하는 변수이고, 식각 기체의 플로우량은 식각 기체의 공급과 밀접한 관계가 있는 변수이다.
또한, 각 식각 기체들의 플로우량의 비율은 식각 공정에 밀접한 영향을 끼치기 때문에 각각의 비율을 고정한다.
현재, 0.25㎛ Tech, metal etch baseline recipe를 기준으로, 마스크 패턴 밀도 효과를 최소화하기 위한 식각 조건은 다음과 같으며, 이를 적용한 결과는 도 3과 같다.
즉, 도 3은 본 발명의 마스크 패턴 밀도(%)에 따른 알루미늄(Al)과 포토레지스트(PR)의 식각비(Å/mim) 관계를 나타낸 그래프이다.
도 3에서 점선은 일반적인 0.25㎛ Tech. Baseline Recipe를 적용한 경우이고, 실선은 본 발명에서 마스크 패턴 밀도 변화만큼 압력과 가스 플로우량을 가감한 경우를 나타내고 있다.
먼저, 마스크 패턴 밀도가 30%일 때 180mT / 500Ws / 50G / 60sccm BCl3/ 40sccm Cl2/ 40sccm N2조건을 기준으로 식각 공정을 진행 될 때, 상기 마스크 패턴 밀도가 15%로 낮아지게 되면 그 만큼 식각 될 면적이 증가하게 됨으로 압력과식각 기체가 증가하게 된다.
즉, 마스크 패턴 밀도가 15%인 경우에는 207mT / 500Ws / 50G / 69sccm BCl3/ 46sccm Cl2/ 46sccm N2조건으로 식각 공정이 이루어지고 있다.
한편, 마스크 패턴 밀도가 65%일 때는 117mT / 500Ws / 50G / 39sccm BCl3/ 26sccm Cl2/ 26sccm N2의 조건을 식각이 진행된다.
보다 상세히 설명하면 마스크 패턴 밀도가 30%인 경우에는 챔버 압력을 180mT로 하고, 마스크 패턴 밀도가 15%인 경우에는 챔버 압력을 15% 증가한 207mT로 하며, 마스크 패턴 밀도가 65%인 경우에는 챔버 압력을 35% 감소한 117mT로 하여 공정을 진행한다.
그리고 마스크 패턴 밀도가 30%인 경우에 사용되는 식각 기체의 양이 60sccm BCl3/ 40sccm Cl2/ 40sccm N2를 공급하고, 마스크 패턴 밀도가 15%인 경우에는 각 식각 기체가 15% 증가한 69sccm BCl3/ 46sccm Cl2/ 46sccm N2를 공급하며, 마스크 패턴 밀도가 65%인 경우에는 각 식각 기체가 35% 감소한 39sccm BCl3/ 26sccm Cl2/ 26sccm N2의 식각 기체를 공급한다.
한편, 이때 각 식각 기체의 비율은 변화하지 않는다.
도 3의 결과에 의하면 마스크 패턴 밀도는 변화하여도 알루미늄(Al)과 포토레지스트(PR)의 식각비는 거의 변화 없음을 알 수 있다.
도 4a 내지 도 4c는 마스크 패턴 밀도에 따라 동일한 식각 방법을 적용한 경우와, 본 발명의 조건을 적용했을 때의 식각 프로파일을 비교한 것으로, 본 발명의 방식을 따르는 경우 마스크 패턴 밀도의 영향 없는 식각 공정의 제어가 가능함을 알 수 있다.
즉, 도 4a는 마스크 패턴 밀도를 30%로 기준으로 하여 식각을 진행한 프로파일을 나타내고 있고, 도 4b는 종래의 마스크 패턴 밀도를 15%로 하여 식각을 진행할 경우 프로파일을 나타낸 것으로 프로파일 불량이 나타나고 있는 반면에 도 4c는 마스크 패턴 밀도를 15%로 하여 본 발명에서 압력과 식각 기체의 플로우량을 각각 15%로 증가하여 식각을 진행한 프로파일을 나타내고 있다.
표 2는 상기와 같은 본 발명에 의한 마스크 패턴 밀도 변화만큼 압력과 가스 플로우량을 가감하는 방식을 좀더 수치화 및 이론적으로 설명하기 위한 것이다.
마스크 패턴 밀도(식각 될 영역) 종래의 실제 압력/식각 기체의 플로우량 본 발명에서 인가되는 압력/식각 기체의 플로우량
15.2%(84.8%) 212mT/165sccm 219mT/171sccm
30.4%(69.6%) 259mT/201sccm 180mT/140sccm
65.2%(34.8%) 517mT/402sccm 90mT/70sccm
여기서 마스크 패턴 밀도 변수를 고려한 실제 압력 및 플로우량은 인가된 압력 및 플로우량을 식각될 영역으로 나눈 값으로 정의되고, 마스크 패턴밀도가 30%일 때 최적화된 압력(180mT) 및 플로우량(140sccm)을 기준으로 하고 있다.
마스크 패턴 밀도 변수를 고려한 실제 압력 및 플로우량은 종래의 경우, 마스크 패턴 밀도가 15%(바람직하게는 15.2%)인 경우에는 212mT/165sccm, 마스크 패턴 밀도가 65%(바람직하게는 65.2%)인 경우에는 517mT/402sccm으로, 마스크 패턴 밀도 30%(바람직하게는 30.4%)에 최적화된 실제 압력 및 플로우량과 차이가 생기며, 최적화된 결과를 얻기 위해서는 30.4%의 값과 같아지도록 증감되어야 한다.
따라서 본 발명에서는 마스크 패턴 밀도에 따라 인가되는 압력을 (180mT ×식각 될 영역) / 기준 값의 식각 될 영역(즉 0.696), 인가되는 식각 기체의 플로우량을 (140sccm ×식각 될 영역) / 기준 값의 식각될 영역(즉, 0.696)에 의해 산출하였다.
그 결과, 마스크 패턴 밀도가 15.2%일 때의 실제 압력은, 219mT(인가되는 압력) / 0.848인 258mT이고, 171sccm(인가되는 플로우량) / 0.848인 201sccm으로 마스크 패턴 밀도 30%에 최적화된 실제 압력(259mT), 실제 플로우량(201sccm)과 동일하게 인가된 결과를 얻을 수 있다.
이상에서 설명한 바와 같이 본 발명에 의한 마스크 패턴밀도에 따른 반도체 웨이퍼의 식각 속도 변화를 최소화하는 방법은 다음과 같은 효과가 있다.
첫째, 식각 공정에서 제품별 마스크 패턴밀도의 영향을 최소화할 수 있다.
둘째, 제품별로 공정을 셋업 해야 하는 금전적, 물질적, 인적 손실을 최소화할 수 있다.
셋째, 제품의 개발 일정을 최소한으로 줄일 수 있다.

Claims (9)

  1. 식각 공정으로 형성되는 패턴의 면적을 식각 대상층의 전체 면적으로 나눈 값을 마스크 패턴 밀도라고 하는 경우,
    상기 마스크 패턴 밀도의 기준 값이 X이면,
    상기 X 보다 작은 마스크 패턴 밀도를 갖는 Y를 갖는 식각 공정시에는 식각 기체의 양을 X의 경우에 비하여 X-Y 만큼 증가시켜 진행하고, 상기 X 보다 큰 마스크 패턴밀도 Z를 갖는 식각 공정시에는 식각 기체의 양을 X의 경우에 비하여 Z-X 만큼 감소시켜 진행하는 것을 특징으로 하는 마스크 패턴밀도에 따른 반도체 웨이퍼의 식각 속도 변화를 최소화하는 방법.
  2. 제 1 항에 있어서, 상기 식각 기체의 양을 압력과 식각 기체의 플로우량을 변화시켜 조절하는 것을 특징으로 하는 마스크 패턴밀도에 따른 반도체 웨이퍼의 식각 속도 변화를 최소화하는 방법.
  3. 제 2 항에 있어서, 상기 챔버 압력의 변화에 의해 식각 부산물의 전체 발생량이 조절되는 것을 특징으로 하는 마스크 패턴밀도에 따른 반도체 웨이퍼의 식각 속도 변화를 최소화하는 방법.
  4. 제 1 항에 있어서, 상기 식각 공정을 플라즈마를 이용하여 진행하는 것을 특징으로 하는 마스크 패턴밀도에 따른 반도체 웨이퍼의 식각 속도 변화를 최소화하는 방법.
  5. 제 1 항에 있어서, 상기 마스크 패턴밀도의 계산은 웨이퍼 단위로 이루어지고, 각각의 식각 공정 스텝마다 이루어지는 것을 특징으로 하는 마스크 패턴밀도에 따른 반도체 웨이퍼의 식각 속도 변화를 최소화하는 방법.
  6. 제 1 항에 있어서, 상기 식각 대상층이 알루미늄이고 마스크 패턴밀도의 기준값 X가 30%인 경우의 챔버 압력을 180mT로 하고, Y값이 15%인 경우에는 챔버 압력을 207mT로 하며, X값이 65%인 경우에는 챔버 압력을 117mT로 하여 공정을 진행하는 것을 특징으로 하는 마스크 패턴밀도에 따른 반도체 웨이퍼의 식각 속도 변화를 최소화하는 방법.
  7. 제 6 항에 있어서, 상기 X,Y,Z의 변화에 관계없이 식각 장비로 인가되는 파워는 500Ws/50G로 유지하는 것을 특징으로 하는 마스크 패턴밀도에 따른 반도체 웨이퍼의 식각 속도 변화를 최소화하는 방법.
  8. 제 6 항에 있어서, 상기 X,Y,Z의 변화에 관계없이 공급되는 식각 기체간의 비율은 일정한 것을 특징으로 하는 마스크 패턴 밀도에 따른 반도체 웨이퍼의 식각 속도 변화를 최소화하는 방법.
  9. 제 6 항에 있어서, 상기 마스크 패턴밀도의 기준값 X가 30%인 경우에는 식각 기체를 60sccm BCl3/ 40sccm Cl2/ 40sccm N2로 공급하고, Y값이 15%인 경우에는 69sccm BCl3/ 46sccm Cl2/ 46sccm N2로 공급하며, Z값이 65%인 경우에는 39sccm BCl3/ 26sccm Cl2/ 26sccm N2로 공급하는 것을 특징으로 하는 마스크 패턴밀도에 따른 반도체 웨이퍼의 식각 속도 변화를 최소화하는 방법.
KR10-2001-0032310A 2001-06-09 2001-06-09 마스크 패턴밀도에 따른 반도체 웨이퍼의 식각 속도변화를 최소화하는 방법 KR100393976B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR10-2001-0032310A KR100393976B1 (ko) 2001-06-09 2001-06-09 마스크 패턴밀도에 따른 반도체 웨이퍼의 식각 속도변화를 최소화하는 방법
JP2001381103A JP2002367959A (ja) 2001-06-09 2001-12-14 半導体ウェハのエッチング速度変化を最小にする方法
US10/040,490 US6686289B2 (en) 2001-06-09 2002-01-09 Method for minimizing variation in etch rate of semiconductor wafer caused by variation in mask pattern density

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0032310A KR100393976B1 (ko) 2001-06-09 2001-06-09 마스크 패턴밀도에 따른 반도체 웨이퍼의 식각 속도변화를 최소화하는 방법

Publications (2)

Publication Number Publication Date
KR20020093517A true KR20020093517A (ko) 2002-12-16
KR100393976B1 KR100393976B1 (ko) 2003-08-09

Family

ID=19710599

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0032310A KR100393976B1 (ko) 2001-06-09 2001-06-09 마스크 패턴밀도에 따른 반도체 웨이퍼의 식각 속도변화를 최소화하는 방법

Country Status (3)

Country Link
US (1) US6686289B2 (ko)
JP (1) JP2002367959A (ko)
KR (1) KR100393976B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10310524A1 (de) * 2003-03-11 2004-09-23 Micronas Gmbh Verfahren zum Ätzen einer Probe sowie Ätzanlage
KR100744121B1 (ko) * 2006-01-11 2007-08-01 삼성전자주식회사 반도체 기판의 처리 방법

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4784719A (en) * 1985-06-28 1988-11-15 American Telephone And Telegraph Company, At&T Bell Laboratories Dry etching procedure
US4786361A (en) * 1986-03-05 1988-11-22 Kabushiki Kaisha Toshiba Dry etching process
US5877032A (en) * 1995-10-12 1999-03-02 Lucent Technologies Inc. Process for device fabrication in which the plasma etch is controlled by monitoring optical emission
US5514247A (en) 1994-07-08 1996-05-07 Applied Materials, Inc. Process for plasma etching of vias
US5552996A (en) * 1995-02-16 1996-09-03 International Business Machines Corporation Method and system using the design pattern of IC chips in the processing thereof
US5667630A (en) * 1995-04-28 1997-09-16 Vanguard International Semiconductor Corporation Low charge-up reactive ion metal etch process
US6165907A (en) * 1996-05-20 2000-12-26 Kabushiki Kaisha Toshiba Plasma etching method and plasma etching apparatus
KR100269323B1 (ko) 1998-01-16 2000-10-16 윤종용 반도체장치의백금막식각방법
US6043001A (en) 1998-02-20 2000-03-28 Eastman Kodak Company Dual mask pattern transfer techniques for fabrication of lenslet arrays
JP2000031128A (ja) * 1998-05-06 2000-01-28 Mitsubishi Electric Corp エッチング処理装置及びエッチング処理方法、並びに半導体装置の製造方法及び半導体装置
KR20000030956A (ko) * 1998-10-22 2000-06-05 윤종용 반도체 장치의 게이트 전극 형성을 위한 폴리실리콘 식각 방법
KR20000060960A (ko) * 1999-03-22 2000-10-16 윤종용 고밀도 플라즈마 식각 설비를 사용한 반도체소자의 알루미늄막식각 방법
JP4437347B2 (ja) * 1999-10-14 2010-03-24 キヤノンアネルバ株式会社 前処理エッチング装置及び薄膜作成装置
US6391788B1 (en) * 2000-02-25 2002-05-21 Applied Materials, Inc. Two etchant etch method

Also Published As

Publication number Publication date
JP2002367959A (ja) 2002-12-20
US20030013308A1 (en) 2003-01-16
KR100393976B1 (ko) 2003-08-09
US6686289B2 (en) 2004-02-03

Similar Documents

Publication Publication Date Title
DE69909248T2 (de) Verfahren zur verminderung der erosion einer maske während eines plasmaätzens
US5595627A (en) Plasma etching method
KR101811910B1 (ko) 질화규소막에 피처를 에칭하는 방법
US6069092A (en) Dry etching method and semiconductor device fabrication method
US20220051904A1 (en) Etching method
KR20090023363A (ko) 플라즈마 프로세싱 시스템에 대한 마스크 언더컷 및 노치를최소화시키는 방법
KR100595090B1 (ko) 포토레지스트 마스크를 사용한 개선된 엣칭방법
US7030027B1 (en) Etching methods and apparatus for producing semiconductor devices
US5872062A (en) Method for etching titanium nitride layers
JP2001156045A5 (ko)
KR100393976B1 (ko) 마스크 패턴밀도에 따른 반도체 웨이퍼의 식각 속도변화를 최소화하는 방법
US11257678B2 (en) Plasma processing method
US5908791A (en) Method of forming a polycide gate of a semiconductor device
US6737358B2 (en) Plasma etching uniformity control
US11322364B2 (en) Method of patterning a metal film with improved sidewall roughness
KR20010110197A (ko) 반도체 장치의 제조 방법
US5670017A (en) Method of manufacturing semiconductor device
CN1103493C (zh) 降低在蚀刻氮化物时产生微负载的方法
KR102580124B1 (ko) 플라스마 처리 방법
KR100851455B1 (ko) 챔버 조건에 대한 공정 민감도를 감소시키는 방법
JP7446456B2 (ja) プラズマ処理方法
KR19990010451A (ko) 가스 혼합물 및 이를 이용한 전극층 식각 방법
US7560385B2 (en) Etching systems and processing gas specie modulation
JP2003059907A (ja) 反射防止膜のエッチング方法
US20040063315A1 (en) Method of dry etching a semiconductor device in the absence of a plasma

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee