KR20020082370A

KR20020082370A - 안티 퓨즈용 공급전압 콘트롤회로

Info

Publication number: KR20020082370A
Application number: KR1020010021779A
Authority: KR
Inventors: 김강용
Original assignee: 주식회사 하이닉스반도체
Priority date: 2001-04-23
Filing date: 2001-04-23
Publication date: 2002-10-31
Also published as: KR100399896B1

Abstract

본 발명은 스트레스에 의한 영향을 최소화하고, 안티퓨즈 공급전압을 안정적으로 공급할 수 있는 안티퓨즈용 공급전압 콘트롤회로에 관한 것이다. 본 발명의 안티퓨즈용 공급전압 콘트롤회로는 프로그램신호를 입력하여 출력신호 및 반전출력신호를 발생하기 위한 전달수단과; 상기 전달수단으로부터 인가되는 출력신호 및 반전출력신호를 비교하여 그 결과를 제1노드로 발생하는 비교수단과; 상기 제1노드를 통해 상기 비교수단으로부터 인가되는 신호를 입력하여 안티퓨즈 공급전압을 발생하는 전압발생수단과; 상기 전달수단의 출력신호 또는 반전출력신호에 따라서, 프로그램 모드시 전원전압이 제2노드를 통해 상기 전압발생수단으로 인가되는 것을 차단하기 위한 블록킹수단과; 상기 전원전압을 강하시켜 상기 제2노드를 통해 상기 전압발생수단으로 제공하기 위한 전압강하수단을 구비한다.

Description

안티 퓨즈용 공급전압 콘트롤회로{Power supply control circuit for anti-fuse}

본 발명은 반도체 장치의 안티퓨즈 프로그램회로에 관한 것으로서, 보다 구체적으로는 스트레스에 의한 영향을 최소화할 뿐만 아니라 전원전압을 안정적으로 공급할 수 있는 안티퓨즈용 공급전압 콘트롤회로에 관한 것이다.

안티퓨즈는 통상적으로 1쌍의 도전체로된 전극과 상기 전극사이에 삽입된 절연막을 구비한다. 안티퓨즈는 통상 퓨즈와 반대의 성질을 갖는 반도체 소자로서, 초기상태에서 즉, 프로그램되지 않은 상태에서 절연상태를 유지하다가, 프로그램상태에서 도전상태로 되는 전기적으로 프로그램가능한 소자이다.

현재, DRAM 과 같은 반도체 메모리소자에 사용되는 안티퓨즈는 메모리셀의 캐패시터의 상, 하부 전극 및 유전막으로 만들어진다.

도 1은 종래의 안티퓨즈 프로그램회로의 개략도를 도시한 것이다. 도 1을 참조하면, 종래의 안티퓨즈 프로그램회로는 제1신호(p1)와 제2신호(p2)가 각각 게이트에 인가되고, 전원전압(Vdd)과 접지사이에 연결된 PMOS 트랜지스터(11) 및 NMOS 트랜지스터(12)와, 상기 PMOS 트랜지스터(11)와 NMOS 트랜지스터(12)의 드레인이 연결된 노드(nanti)에 연결되어 일단으로 안티퓨즈를 프로그램하기 위한 전압인 안티퓨즈 공급전압(Vanti)이 인가되는 안티퓨즈(13)로 이루어진다.

상기한 바와같은 구성을 갖는 종래의 안티퓨즈 프로그램회로는 노말모드시에는 제1 및 제2신호(p1), (p2)로 각각 하이상태 및 로우상태의 신호가 인가되고, 안티퓨즈 공급전압(Vanti)으로 Vss 가 공급된다. 따라서, 안티퓨즈(13)의 절연막은 파괴되지 않고 정상상태를 유지한다.

한편, 프로그램시에는 제1 및 제2신호(p1), (p2)로 각각 로우상태의 신호가 인가되고, 이에 따라 PMOS 트랜지스터(11)가 턴온되어 노드(nanti)는 Vdd 레벨로 된다. 따라서, 안티퓨즈(13)의 안티퓨즈 공급전압(Vanti)은 -Vdd 레벨로 된다.

프로그램시에는 전원전압(Vdd)이 노말상태에서 보다 높은 레벨로 상승하게 되고, 안티퓨즈 공급전압(Vanti)는 -Vdd 레벨로 되어, 안티퓨즈(13)의 양단에 높은 전압차가 걸려 안티퓨즈(13)의 절연막은 깨어지게 된다.

이때, 상기 선택된 안티퓨즈(13)의 양단에는 높은 전압차가 걸리지만, 도면상에는 도시되지 않았으나 선택되지 않은 안티퓨즈에 연결된 PMOS 및 NMOS 트랜지스터에는 각각 하이상태의 제1 및 제2신호(p1), (p2)가 인가되어 노드(nanti)가 접지의 로우상태를 유지하므로, 선택되지 않은 안티퓨즈의 양단의 전압차를 최소화한다.

상기한 바와같은 안티퓨즈 프로그램회로는 노말모드시에는 안티퓨즈 공급전압(Vanti)가 Vss 로 되고, 프로그램모드시에는 거의 -Vdd 레벨로 되는데, 각각의 동작모드에서 필요한 안티퓨즈 공급전압이 잘 공급되어야 한다.

이를 위해서는 안티퓨즈 공급전압을 콘트롤하는 회로는 프로그램 모드시의 높은 Vdd 와 -Vdd 레벨에 의해 트랜지스터에 가해지는 영향을 최소화해야 한다.

그러나, 종래의 안티퓨즈 공급전압을 콘트롤하는 회로는 프로그램모드시의 높은 Vdd와 -Vdd 레벨에 의해 트랜지스터에 가해지는 스트레스가 클 뿐만 아니라 안티퓨즈 공급전압(Vanti)에 필요한 전류를 제대로 공급할 수 없는 문제점이 있었다.

본 발명은 상기한 바와같은 종래 기술의 문제점을 해결하기 위한 것으로서, 스트레스에 의한 영향을 최소화하고, 안티퓨즈 공급전압을 안정적으로 공급할 수 있는 안티퓨즈용 공급전압 콘트롤회로를 제공하는 데 그 목적이 있다.

도 1은 종래의 반도체 장치의 안티퓨즈 프로그램회로의 개략도,

도 2은 본 발명의 제1실시예에 따른 안티퓨즈용 전원공급회로의 구성도,

도 3는 본 발명의 제2실시예에 따른 안티퓨즈용 전원공급회로의 구성도,

도 4는 본 발명의 제3실시예에 따른 안티 퓨즈용 전원공급회로의 구성도,

도 5은 본 발명의 제4실시예에 따른 안티퓨즈용 전원공급회로의 구성도,

도 6은 본 발명의 제5실시예에 따른 안티퓨즈용 전원공급회로의 구성도,

도 7은 본 발명의 제6실시예에 따른 안티퓨즈용 전원공급회로의 구성도,

*도면의 주요부분에 대한 부호의 설명*

110, 210, 310, 410, 510, 610 : 전달수단

120, 220, 320, 420, 520, 620 : 비교수단

130, 230, 330, 430, 530, 630 : 블록킹수단

140, 240, 340, 440, 540, 640 : 전압강하수단

150, 250, 350, 450, 550, 650 : 전압발생수단

560, 660 : 추가전압강하수단

이와 같은 목적을 달성하기 위한 본 발명은 프로그램신호를 입력하여 출력신호 및 반전출력신호를 발생하기 위한 전달수단과; 상기 전달수단으로부터 인가되는 출력신호 및 반전출력신호를 비교하여 그결과를 제1노드로 발생하는 비교수단과; 상기 제1노드를 통해 상기 비교수단으로부터 인가되는 신호를 입력하여 안티퓨즈 공급전압을 발생하는 전압발생수단과; 상기 전달수단의 출력신호 또는 반전출력신호에 따라서, 프로그램 모드시 전원전압이 제2노드를 통해 상기 전압발생수단으로 인가되는 것을 차단하기 위한 블록킹수단과; 상기 전원전압을 강하시켜 상기 제2노드를 통해 상기 전압발생수단으로 제공하기 위한 전압강하수단을 구비하는 안티퓨즈 공급전압 콘트롤회로를 제공하는 것을 특징으로 한다.

상기 블록킹수단은 상기 전달수단으로부터 전달되는 반전출력신호에 의해 구동되는 PMOS 트랜지스터 또는 상기 전달수단으로부터 전달되는 출력신호에 의해 구동되는 NMOS 트랜지스터로 구성되는 것을 특징으로 한다.

상기 전압강하수단은 상기 전원전압과 상기 제2노드사이에 직렬연결된 하나이상의 PMOS 트랜지스터로 구성된 다이오드 또는 상기 전원전압과 상기 제2노드사이에 직렬연결된 하나이상의 NMOS 트랜지스터로 구성된 다이오드로 이루어지는 것을 특징으로 한다.

상기 블록킹수단은 상기 전달수단으로부터 전달되는 반전출력신호에 의해 구동되는 PMOS 트랜지스터로 구성되고 상기 전압강하수단은 상기 전원전압과 상기 제2노드사이에 직렬연결된 하나 이상의 PMOS 트랜지스터 또는 NMOS 트랜지스터로 구성된 다이오드로 이루어지거나, 또는 상기 전달수단으로부터 전달되는 출력신호에 의해 구동되는 NMOS 트랜지스터로 구성되고 상기 전압강하수단은 상기 전원전압과 상기 제2노드사이에 직렬연결된 하나 이상의 PMOS 트랜지스터 또는 NMOS 트랜지스터로 구성된 다이오드로 이루어지는 것을 특징으로 한다.

본 발명의 안티퓨즈 공급전압 콘트롤회로는 제2노드에 연결되어, 상기 블록킹수단을 통해 인가되는 전원전압 또는 전압강하수단으로부터 인가되는 전압을 보다 더 강하시켜 주기 위한 추가전압강하수단을 더 포함하며, 상기 추가전압 강하수단은 상기 제2노드와 상기 전압발생수단사이에 직렬연결되는 하나이상의 PMOS 트랜지스터로 된 다이오드 또는 상기 제2노드와 상기 전압발생수단사이에 직렬연결되는 하나이상의 NMOS 트랜지스터로 된 다이오드로 구성되는 것을 특징으로 한다.

이하, 본 발명을 보다 구체적으로 설명하기 위하여 본 발명에 따른 실시예를 첨부 도면을 참조하면서 보다 상세하게 설명하고자 한다.

도 2는 본 발명의 제1실시예에 따른 안티퓨즈용 공급전압 콘트롤회로의 구성도를 도시한 것이다.

도 2를 참조하면, 본 발명의 제1실시예에 따른 안티퓨즈용 공급전압 콘트롤회로는 프로그램신호인 입력신호(program_anti)를 반전시켜 출력신호(pgm_anti1) 및 반전출력신호(/pgm_anti1)를 발생하기 위한 전달수단(110)과, 상기 전달수단(110)으로부터 인가되는 출력신호(pgm_anti1) 및 반전출력신호(/pgm_anti1)를 비교하여 그 결과를 제1노드(nd11)로 발생하는 비교수단(120)과, 상기 제1노드(nd11)를 통해 상기 비교수단(120)로부터 인가되는 신호를 입력하여 안티퓨즈 공급전압(Vanti)을 발생하는 전압발생수단(150)을 구비한다.

또한, 본 발명의 제1실시예에 따른 안티퓨즈용 공급전압 콘트롤회로는 상기 전달수단(110)의 반전출력신호(/pgm_anti1)에 따라서, 프로그램 모드시 전원전압(Vdd)이 제2노드(nd12)를 통해 상기 전압발생수단(150)으로 인가되는 것을 차단하기 위한 블록킹수단(130)과, 상기 전원전압(Vdd)을 강하시켜 상기 제2노드(nd12)를 통해 상기 전압발생수단(150)으로 제공하기 위한 전압강하수단(140)을 구비한다.

상기 전달수단(110)은 제1 및 제2인버터(111), (112)로 구성되어, 상기 제1인버터(111)를 통해 입력신호(program_anti)를 반전시켜 출력신호(pgm_anti1)를 발생하고, 상기 제2인버터(112)를 통해 상기 제1인버터(111)로부터의출력신호(pgm_anti1)를 반전시켜 반전출력신호(/pgm_anti1)를 발생한다.

상기 비교수단(120)은 상기 전달수단(110)으로부터 인가되는 출력신호(pgm_anti1)와 반전출력신호(/pgm_anti1)가 각각 게이트에 인가되는 PMOS 트랜지스터(121), (124)와, 상기 PMOS트랜지스터(121), (124)에 직렬연결된 PMOS 트랜지스터(122, 123) 및 (125, 126)와, 상기 PMOS 트랜지스터(123), (126)와 전원단자(Vbb)사이에 연결되어 서로 크로스 커플된 NMOS 트랜지스터(127), (128)로 이루어진다.

상기 블록킹수단(130)은 상기 전달수단(110)의 반전출력신호(/pgm_anti1)에 의해 구동되어 프로그램모드시 전원전압(Vdd)이 상기 전압발생수단(150)으로 인가되는 것을 차단하기 위한 PMOS 트랜지스터(131)로 이루어진다.

상기 전압강하수단(140)은 상기 전원전압(Vdd)과 상기 전압발생수단(150)사이에 직렬연결된 PMOS 트랜지스터(141-143)으로 이루어진다. 상기 PMOS 트랜지스터(141-143)는 3개가 직렬연결되어 다이오드로서 작용하는데, 동작에 따라서 직렬연결되는 트랜지스터의 개수는 변경되어 질 수 있다.

상기 전압발생수단(150)은 상기 비교수단(120)의 출력노드(nd11)의 신호를 반전시켜 제3노드(nd13)로 제공하기 위한 PMOS 트랜지스터(151) 및 NMOS 트랜지스터(152)로 구성된 제1반전수단과, 상기 제3노드(nd12)의 신호에 의해 구동되어 상기 제2전원전압(Vbb)의 전압을 안티퓨즈 공급전압(Vanti)으로 제공하기 위한 NMOS 트랜지스터(155)로 구성된 제1공급수단과, 상기 제3노드(nd13)의 신호를 반전시켜 제4노드(nd14)로 제공하기 위한 PMOS 트랜지스터(153) 및 트랜지스터(154)로 구성된 제2반전수단과, 상기 제4노드(nd14)의 신호에 의해 구동되어 접지전압(Vss)을 안티퓨즈 공급전압(Vanti)으로 제공하기 위한 NMOS 트랜지스터(155)로 구성된 제2공급수단으로 이루어진다.

상기한 바와같은 구성을 갖는 본 발명의 제1실시예에 따른 안티퓨즈용 공급전압 콘트롤회로의 동작을 설명하면 다음과 같다.

노말모드시의 동작을 설명하면, 전원전압 Vdd 는 2.5V 이고, Vbb는 -1V라고 가정한다. 입력신호(program_anti)가 로우상태이므로, 상기 전달수단(110)의 출력신호(pgm_anti1)와 반전출력신호(/pgm_anti1)는 각각 하이상태 및 로우상태로 된다. 따라서, 상기 비교수단(120)의 PMOS 트랜지스터(121)는 오프되고 PMOS 트랜지스터(124)는 온되어 제1노드(nd11)는 하이레벨로 된다.

이때, 블록킹수단(130)의 PMOS 트랜지스터(131)는 반전출력신호(/pgm_anti1)에 의해 턴온되어 제2노드(nd12)는 하이상태의 Vdd-Vt가 된다.

상기 제1노드(nd11)의 신호에 의해 NMOS 트랜지스터(152)가 턴온되어 제3노드(nd13)는 Vbb 의 로우레벨로 되고, 이에 따라 PMOS 트랜지스터(153)가 턴온되어 제4노드(nd14)는 Vdd-Vt의 하이레벨로 된다. 따라서, NMOS 트랜지스터(156)가 턴온되어 안티퓨즈 공급전압(Vanti)으로 접지전압(Vss)을 제공한다.

따라서, 도 1에 도시된 바와같은 안티퓨즈로 접지전압(Vss)의 안티퓨즈 전압(Vanti)이 인가되므로, 안티퓨즈의 양단에 전압차가 작게 걸려 안티퓨즈의 절연막은 파괴되지 않는다.

한편, 프로그램 모드시의 동작을 설명하면, 전원전압 Vdd 는 5V 이고, Vbb는-4V라고 가정한다. 입력신호(program_anti)가 하이상태이므로, 상기 전달수단(110)의 출력신호(pgm_anti1)와 반전출력신호(/pgm_anti1)는 각각 로우상태 및 하이상태로 된다. 따라서, 상기 비교수단(120)의 PMOS 트랜지스터(124)는 오프되고 PMOS 트랜지스터(121)는 온되어 제1노드(nd11)는 Vbb의 로우레벨로 된다.

또한, 블록킹수단(130)의 PMOS 트랜지스터(131)는 반전출력신호(/pgm_anti1)에 의해 턴오프되어 제2노드(nd12)로 전원전압(Vdd)이 인가되는 것을 차단한다. 이때, 전압강하수단(140)은 다이오드로서 동작하는 직렬연결된 PMOS 트랜지스터(141-143)를 통해 전원전압(Vdd)을 전압강하하여 줌으로써, 제2노드(nd12)는 Vdd-3Vt의 하이레벨로 된다.

이때, 상기 제1노드(nd11)의 로우레벨 신호에 의해 PMOS 트랜지스터(151)가 턴온되어 제3노드(nd13)는 Vdd-3Vt 의 하이레벨로 되고, 이에 따라 NMOS 트랜지스터(154)가 턴온되어 제4노드(nd14)는 Vbb 가 되어 NMOS 트랜지스터(156)가 턴오프된다. 이때, NMOS 트랜지스터(155)가 턴온되어 퓨즈 공급전압(Vanti)으로 접지전압(Vdd)을 제공한다.

따라서, 도 1에 도시된 바와같은 안티퓨즈로 전원전압(Vdd)의 안티퓨즈 전압(Vanti)이 인가되므로, 안티퓨즈의 양단에 전압차가 커져서 안티퓨즈의 절연막은 파괴된다.

상기한 바와같은 본 발명의 제1실시예에 따르면, 제2노드(nd12)를 통해 트랜지스터(151), (153)로 5V의 전원전압(Vdd)이 인가되는 것을 블록킹수단(130)의 PMOS 트랜지스터(131)를 통해 차단함과 동시에 전압강하수단(140)을 통해 Vdd-3Vt만큼 전압강하된 전압을 인가함으로써, 상기 트랜지스터(151), (153)의 게이트 산화막이 파괴되는 것을 방지할 수 있다.

또한, 상기 블록킹수단(130)에 의해 노말모드시에는 Vdd-Vt만큼의 전압이 인가되므로, 노드(nd14)에 인가되는 전압이 상대적으로 증가하여 트랜지스터(156)의 구동능력을 향상시켜 줌으로써 노말모드시 Vss의 안티퓨즈 공급전압(Vanti)을 안정적으로 공급할 수 있었다.

도 3은 본 발명의 제2실시예에 따른 안티퓨즈 공급전압 콘트롤회로의 구성도를 도시한 것이다.

본 발명의 제2실시예에 따른 안티퓨즈 공급전압 콘트롤회로는 입력신호(program_anti)를 입력하여 출력신호(pgm_anti2) 및 반전출력신호(/pgm_anti2)를 발생하기 위한 전달수단(210)과, 상기 전달수단(210)으로부터 인가되는 출력신호(pgm_anti2) 및 반전출력신호(/pgm_anti2)를 비교하여 그 결과를 제1노드(nd21)로 발생하는 비교수단(220)과, 상기 제1노드(nd21)를 통해 상기 비교수단(220)로부터 인가되는 신호를 입력하여 안티퓨즈 공급전압(Vanti)을 발생하는 전압발생수단(250)을 구비한다.

또한, 본 발명의 제2실시예에 따른 안티퓨즈용 공급전압 콘트롤회로에 있어서, 상기 전달수단(210)의 출력신호(pgm_anti2)에 따라서, 프로그램 모드시 전원전압(Vdd)이 제2노드(nd22)를 통해 상기 전압발생수단(250)으로 인가되는 것을 차단하기 위한 블록킹수단(230)과, 상기 전원전압(Vdd)을 강하시켜 상기 제2노드(nd22)를 통해 상기 전압발생수단(250)으로 제공하기 위한 전압강하수단(240)을 구비한다.

본 발명의 제2실시예에 따른 안티퓨즈 공급전압 콘트롤회로는 상기 전달수단(210), 상기 비교수단(220), 전압강하수단(240) 및 전압발생수단(250)의 구성 및 동작은 제1실시예에 따른 안티퓨즈 공급전압 콘트롤회로와 동일하다.

다만. 제2실시예에서는 블록킹 수단(230)이 제1실시예에서 PMOS 트랜지스터로 구성되는 대신 NMOS 트랜지스터(231)로 구성되어 상기 전달수단(210)의 출력신호(pgm_anti2)에 의해 구동된다.

도 4는 본 발명의 제3실시예에 따른 안티퓨즈용 공급전압 콘트롤회로의 구성도를 도시한 것이다.

도 4를 참조하면, 본 발명의 제3실시예에 따른 안티퓨즈용 공급전압 콘트롤회로는 입력신호(program_anti)를 반전시켜 출력신호(pgm_anti3) 및 반전출력신호(/pgm_anti3)를 전달하기 위한 전달수단(310)과, 상기 전달수단(310)으로부터 인가되는 출력신호(pgm_anti3) 및 반전출력신호(/pgm_anti3)를 비교하여 그 결과를 제1노드(nd31)로 발생하는 비교수단(320)과, 상기 제1노드(nd31)를 통해 상기 비교수단(320)로부터 인가되는 신호를 입력하여 안티퓨즈 공급전압(Vanti)을 발생하는 전압발생수단(350)을 구비한다.

또한, 본 발명의 제3실시예에 따른 안티퓨즈용 공급전압 콘트롤회로는 상기 전달수단(310)의 반전출력신호(/pgm_anti3)에 따라서, 프로그램 모드시 전원전압(Vdd)이 제2노드(nd32)를 통해 상기 전압발생수단(350)으로 인가되는 것을 차단하기 위한 블록킹수단(330)과, 상기 전원전압(Vdd)을 강하시켜 상기제2노드(nd32)를 통해 상기 전압발생수단(350)으로 제공하기 위한 전압강하수단(340)을 구비한다.

본 발명의 제3실시예에 따른 안티퓨즈 공급전압 콘트롤회로에 있어서, 상기 전달수단(310), 상기 비교수단(320), 블록킹 수단(330) 및 전압발생수단(350)의 구성 및 동작은 제1실시예에 따른 안티퓨즈 공급전압 콘트롤회로와 동일하다.

다만. 제3실시예에서는 전압강하수단(340)이 제1실시예에서 PMOS 트랜지스터로 된 다이오드로 구성되는 대신 NMOS 트랜지스터(341-343)로 된 다이오드로 구성되어 전원전압(Vdd)을 전압강하시켜준다.

도 5는 본 발명의 제4실시예에 따른 안티퓨즈 공급전압 콘트롤회로의 구성도를 도시한 것이다.

본 발명의 제4실시예에 따른 안티퓨즈 공급전압 콘트롤회로는 입력신호(program_anti)를 반전시켜 출력신호(pgm_anti4) 및 반전출력신(/pgm_anti4)로서 전달하기 위한 전달수단(410)과, 상기 전달수단(410)으로부터 인가되는 출력신호(pgm_anti4) 및 반전출력신호(/pgm_anti4)를 비교하여 그 결과를 제1노드(nd41)로 발생하는 비교수단(420)과, 상기 제1노드(nd41)를 통해 상기 비교수단(420)로부터 인가되는 신호를 입력하여 안티퓨즈 공급전압(Vanti)을 발생하는 전압발생수단(450)을 구비한다.

또한, 본 발명의 제4실시예에 따른 안티퓨즈용 공급전압 콘트롤회로는 상기 전달수단(410)의 출력신호(pgm_anti4)에 따라서, 프로그램 모드시 전원전압(Vdd)이 제2노드(nd42)를 통해 상기 전압발생수단(450)으로 인가되는 것을 차단하기 위한블록킹수단(430)과, 상기 전원전압(Vdd)을 강하시켜 상기 제2노드(nd22)를 통해 상기 전압발생수단(450)으로 제공하기 위한 전압강하수단(440)을 구비한다.

본 발명의 제4실시예에 따른 안티퓨즈 공급전압 콘트롤회로에 있어서, 상기 전달수단(410), 상기 비교수단(420) 및 전압발생수단(250)의 구성 및 동작은 제1실시예에 따른 안티퓨즈 공급전압 콘트롤회로와 동일하다.

다만. 제4실시예에서는 블록킹 수단(430)이 제1실시예에서 PMOS 트랜지스터로 구성되는 대신 NMOS 트랜지스터(431)로 구성되어 상기 전달수단(410)의 출력신호(pgm_anti4)에 의해 구동된다.

또한, 상기 전압강하수단(440)이 제1실시예에서 PMOS트랜지스터로 된 다이오드로 구성되는 대신 NMOS 트랜지스터(441-443)로 된 다이오드로 구성되어 전원전압(Vdd)을 강하시켜준다.

도 6은 본 발명의 제5실시예에 따른 안티퓨즈 공급전압 콘트롤회로의 구성도를 도시한 것이다.

본 발명의 제5실시예에 따른 안티퓨즈 공급전압 콘트롤회로는 입력신호(program_anti)를 반전시켜 출력신호(pgm_anti5) 및 반전출력신호(/pgm_anti5)로서 전달하기 위한 전달수단(510)과, 상기 전달수단(510)으로부터 인가되는 출력신호(pgm_anti5) 및 반전출력신호(/pgm_anti5)를 비교하여 그 결과를 제1노드(nd51)로 발생하는 비교수단(520)과, 상기 제1노드(nd51)를 통해 상기 비교수단(520)로부터 인가되는 신호를 입력하여 안티퓨즈 공급전압(Vanti)을 발생하는 전압발생수단(550)을 구비한다.

또한, 본 발명의 제5실시예에 따른 안티퓨즈용 공급전압 콘트롤회로는 상기 전달수단(510)의 출력신호(pgm_anti5)에 따라서, 프로그램 모드시 전원전압(Vdd)이 제2노드(nd52)를 통해 상기 전압발생수단(550)으로 인가되는 것을 차단하기 위한 블록킹수단(530)과, 상기 전원전압(Vdd)을 강하시켜 상기 제2노드(nd52)를 통해 상기 전압발생수단(550)으로 제공하기 위한 전압강하수단(540)을 구비한다.

본 발명의 제5실시예에 따른 안티퓨즈 공급전압 콘트롤회로에 있어서, 상기 전달수단(510), 상기 비교수단(520), 블록킹수단(530), 전압강하수단(540) 및 전압발생수단(550)의 구성 및 동작은 제1실시예에 따른 안티퓨즈 공급전압 콘트롤회로와 동일하지만, 제2 내지 4실시예와 동일할 수도 있다.

다만. 제5실시예에서는 상기 제2노드(nd52)에 연결되어, 상기 블록킹수단(530)을 통해 인가되는 전원전압(Vdd) 또는 전압강하수단(540)으로부터 인가되는 전압(Vdd-3Vt)를 보다 더 강하시켜 주기 위한 PMOS 트랜지스터(561)로 된 다이오드로 구성되는 추가전압강하수단(560)을 더 포함한다.

본 발명의 제5실시예에 따른 안티퓨즈용 공급전압 콘트롤회로의 동작도 상기 제1 내지 제4실시예와 동일하다. 다만, 상기 추가전압강하수단(560)을 통해 블록킹수단(530)을 통해 인가되는 전원전압(Vdd) 또는 전압강하수단(540)으로부터 인가되는 전압(Vdd-3Vt)를 보다 더 강하시켜 상기 노드(nd52)를 통해 상기 전압발생수단(550)으로 제공함으로써 보다 안정적으로 전압을 공급할 수 있다.

도 7은 본 발명의 제6실시예에 따른 안티퓨즈 공급전압 콘트롤회로의 구성도를 도시한 것이다.

본 발명의 제6실시예에 따른 안티퓨즈 공급전압 콘트롤회로는 입력신호(program_anti)를 반전시켜 출력신호(/pgm_anti6) 및 반전출력신호(/pgm_anti6)로서 전달하기 위한 전달수단(610)과, 상기 전달수단(610)으로부터 인가되는 출력신호(pgm_anti6) 및 반전출력신호(/pgm_anti6)를 비교하여 그 결과를 제1노드(nd61)로 발생하는 비교수단(620)과, 상기 제1노드(nd61)를 통해 상기 비교수단(620)로부터 인가되는 신호를 입력하여 안티퓨즈 공급전압(Vanti)을 발생하는 전압발생수단(650)을 구비한다.

또한, 본 발명의 제6실시예에 따른 안티퓨즈용 공급전압 콘트롤회로는 상기 전달수단(610)의 출력신호(pgm_anti6)에 따라서, 프로그램 모드시 전원전압(Vdd)이 제2노드(nd62)를 통해 상기 전압발생수단(650)으로 인가되는 것을 차단하기 위한 블록킹수단(630)과, 상기 전원전압(Vdd)을 강하시켜 상기 제2노드(nd62)를 통해 상기 전압발생수단(650)으로 제공하기 위한 전압강하수단(640)을 구비한다.

본 발명의 제6실시예에 따른 안티퓨즈 공급전압 콘트롤회로에 있어서, 상기 전달수단(610), 상기 비교수단(620), 블록킹수단(630), 전압강하수단(640) 및 전압발생수단(650)의 구성 및 동작은 제1실시예에 따른 안티퓨즈 공급전압 콘트롤회로와 동일하지만, 제2 내지 4실시예와 동일할 수도 있다.

다만. 제6실시예에서는 상기 제2노드(nd62)에 연결되어, 상기 블록킹수단(630)을 통해 인가되는 전원전압(Vdd) 또는 전압강하수단(640)으로부터 인가되는 전압(Vdd-3Vt)를 보다 더 강하시켜 주기 위한 NMOS 트랜지스터(661)로 된 다이오드로 구성되는 추가전압강하수단(660)을 더 포함한다.

본 발명의 제6실시예에 따른 안티퓨즈용 공급전압 콘트롤회로의 동작도 상기 제1 내지 제4실시예와 동일하다. 다만, 상기 추가전압강하수단(660)을 통해 블록킹수단(630)을 통해 인가되는 전원전압(Vdd) 또는 전압강하수단(640)으로부터 인가되는 전압(Vdd-3Vt)를 보다 더 강하시켜 상기 노드(nd62)를 통해 상기 전압발생수단(650)으로 제공함으로써 보다 안정적으로 전압을 공급할 수 있다.

본 발명의 제5 및 제6실시예의 안티퓨즈 공급전압 콘트롤 회로에 있어서, 상기 추가전압강하수단(560), (660)이 각각 하나의 PMOS 트랜지스터(561)와 NMOS 트랜지스터(661)로 구성되었으나, 다수개 직렬연결구성할 수도 있다.

상기한 바와같은 본 발명의 안티퓨즈 공급전압 콘트롤회로에 따르면, 트랜지스터에 가해지는 스트레스를 감소시켜 트랜지스터의 안정성을 향상시킬 수 있을 뿐만 아니라 노말모드시 안정적으로 안티퓨즈 공급전압을 공급할 수 있는 이점이 있다.

상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims

프로그램신호를 입력하여 출력신호 및 반전출력신호를 발생하기 위한 전달수단과;

상기 전달수단으로부터 인가되는 출력신호 및 반전출력신호를 비교하여 그 결과를 제1노드로 발생하는 비교수단과;

상기 제1노드를 통해 상기 비교수단으로부터 인가되는 신호를 입력하여 안티퓨즈 공급전압을 발생하는 전압발생수단과;

상기 전달수단의 출력신호 또는 반전출력신호에 따라서, 프로그램 모드시 전원전압이 제2노드를 통해 상기 전압발생수단으로 인가되는 것을 차단하기 위한 블록킹수단과;

상기 전원전압을 강하시켜 상기 제2노드를 통해 상기 전압발생수단으로 제공하기 위한 전압강하수단을 구비하는 것을 특징으로 하는 안티퓨즈 공급전압 콘트롤회로.
제 1 항에 있어서, 상기 블록킹수단은 상기 전달수단으로부터 전달되는 반전출력신호에 의해 구동되는 PMOS 트랜지스터로 구성되는 것을 특징으로 하는 안티퓨즈 공급전압 콘트롤회로.
제 1 항에 있어서, 상기 블록킹 수단은 상기 전달수단으로부터 전달되는 출력신호에 의해 구동되는 NMOS 트랜지스터로 구성되는 것을 특징으로 하는 안티퓨즈 공급전압 콘트롤회로.
제 1 항에 있어서, 상기 전압강하수단은 상기 전원전압과 상기 제2노드사이에 직렬연결된 하나 이상의 PMOS 트랜지스터로 구성된 다이오드로 이루어지는 것을 특징으로 하는 안티퓨즈 공급전압 콘트롤회로.
제 1 항에 있어서, 상기 전압강하수단은 상기 전원전압과 상기 제2노드사이에 직렬연결된 하나 이상의 NMOS 트랜지스터로 구성된 다이오드로 이루어지는 것을 특징으로 하는 안티퓨즈 공급전압 콘트롤회로.
제 1 항에 있어서, 상기 블록킹수단은 상기 전달수단으로부터 전달되는 반전출력신호에 의해 구동되는 PMOS 트랜지스터로 구성되고, 상기 전압강하수단은 상기 전원전압과 상기 제2노드사이에 직렬연결된 하나 이상의 PMOS 트랜지스터 또는 NMOS 트랜지스터로 구성된 다이오드로 이루어지는 것을 특징으로 하는 안티퓨즈 공급전압 콘트롤회로.
제 1 항에 있어서, 상기 블록킹수단은 상기 전달수단으로부터 전달되는 출력신호에 의해 구동되는 NMOS 트랜지스터로 구성되고, 상기 전압강하수단은 상기 전원전압과 상기 제2노드사이에 직렬연결된 하나 이상의 PMOS 트랜지스터 또는 NMOS 트랜지스터로 구성된 다이오드로 이루어지는 것을 특징으로 하는 안티퓨즈 공급전압 콘트롤회로.
제1항에 있어서, 상기 제2노드에 연결되어, 상기 블록킹수단을 통해 인가되는 전원전압 또는 전압강하수단으로부터 인가되는 전압을 보다 더 강하시켜 주기 위한 추가전압강하수단을 더 포함하는 것을 특징으로 하는 안티퓨즈 공급전압 콘트롤회로.
제 8 항에 있어서, 상기 추가전압 강하수단은 상기 제2노드와 상기 전압발생수단사이에 직렬연결되는 하나이상의 PMOS 트랜지스터로 된 다이오드로 구성되는 것을 특징으로 하는 안티퓨즈 공급전압 콘트롤회로.
제 8 항에 있어서, 상기 추가전압 강하수단은 상기 제2노드와 상기 전압발생수단사이에 직렬연결되는 하나이상의 NMOS 트랜지스터로 된 다이오드로 구성되는 것을 특징으로 하는 안티퓨즈 공급전압 콘트롤회로.