KR102631894B1 - 안티퓨즈 셀의 누설 전류를 저감하는 안티퓨즈 어레이 - Google Patents
안티퓨즈 셀의 누설 전류를 저감하는 안티퓨즈 어레이 Download PDFInfo
- Publication number
- KR102631894B1 KR102631894B1 KR1020220033860A KR20220033860A KR102631894B1 KR 102631894 B1 KR102631894 B1 KR 102631894B1 KR 1020220033860 A KR1020220033860 A KR 1020220033860A KR 20220033860 A KR20220033860 A KR 20220033860A KR 102631894 B1 KR102631894 B1 KR 102631894B1
- Authority
- KR
- South Korea
- Prior art keywords
- control signal
- antifuse
- program
- mirroring
- terminal
- Prior art date
Links
- 230000006378 damage Effects 0.000 claims description 57
- 230000004044 response Effects 0.000 claims description 31
- 230000004913 activation Effects 0.000 claims description 28
- 230000009849 deactivation Effects 0.000 claims description 17
- 230000003139 buffering effect Effects 0.000 claims description 10
- 238000000034 method Methods 0.000 claims description 9
- 238000012546 transfer Methods 0.000 claims description 5
- 238000012358 sourcing Methods 0.000 claims description 4
- 230000003111 delayed effect Effects 0.000 claims description 3
- 230000000903 blocking effect Effects 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 11
- 230000015556 catabolic process Effects 0.000 description 5
- 230000002950 deficient Effects 0.000 description 5
- 239000012212 insulator Substances 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 230000006870 function Effects 0.000 description 2
- 230000014509 gene expression Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 102100032401 Charged multivesicular body protein 2a Human genes 0.000 description 1
- 102100024827 Dynamin-1-like protein Human genes 0.000 description 1
- 101000943253 Homo sapiens Charged multivesicular body protein 2a Proteins 0.000 description 1
- 101000909218 Homo sapiens Dynamin-1-like protein Proteins 0.000 description 1
- FWXAUDSWDBGCMN-DNQXCXABSA-N [(2r,3r)-3-diphenylphosphanylbutan-2-yl]-diphenylphosphane Chemical compound C=1C=CC=CC=1P([C@H](C)[C@@H](C)P(C=1C=CC=CC=1)C=1C=CC=CC=1)C1=CC=CC=C1 FWXAUDSWDBGCMN-DNQXCXABSA-N 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B20/00—Read-only memory [ROM] devices
- H10B20/20—Programmable ROM [PROM] devices comprising field-effect components
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
- G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
- G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
- G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
- G11C17/18—Auxiliary circuits, e.g. for writing into memory
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5252—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising anti-fuses, i.e. connections having their state changed from non-conductive to conductive
Abstract
안티퓨즈 셀의 누설 전류를 저감하는 안티퓨즈 어레이가 게시된다. 본 발명의 안티퓨즈 어레이에서는, 미러링 전류를 생성하는 미러링 발생 회로가 구비되며, 선택되는 안티퓨즈 셀의 누설 전류는 미러링 전류에 미러링된다. 그 결과, 본 발명의 안티퓨즈 어레이에 의하면, 미러링 전류를 작은 값으로 설계함으로써, 선택되는 안티퓨즈 셀에서 발생될 수 있는 누설 전류가 저감된다.
Description
본 발명은 안티퓨즈 어레이에 관한 것으로서, 특히, 안티퓨즈 셀의 누설 전류를 저감하는 안티퓨즈 어레이에 관한 것이다.
일반적으로, 반도체 메모리 장치는 패키지가 완료된 후에도 각종 테스트를 수행한다. 그리고, 불량으로 판독된 불량 메모리 셀이 리던던시 메모리 셀로 치환되는 방법을 통해, 반도체 메모리 장치는 정상적인 동작을 수행할 수 있다. 이때, 불량 메모리 셀의 리던던시 메모리 셀로의 치환은 불량 메모리 셀에 해당하는 어드레스에 대하여 리던던시 메모리 셀을 선택하도록 하는 퓨즈 프로그래밍에 의하여 가능하게 된다.
이와 같은 패키지가 완료된 상태에서의 불량 메모리 셀의 리페어를 위한 퓨즈 프로그래밍으로는 안티퓨즈 프로그래밍이 널리 사용되고 있다.
상기 안티퓨즈 프로그래밍은 안티퓨즈(anti-fuse)를 포함하는 안티퓨즈 셀을 구성하고, 안티퓨즈의 물리적 변화를 이용하여 프로그래밍하는 방법이다. 이때, 레이아웃 상의 효율을 위하여, 다수개의 안티퓨즈 셀들이 안티퓨즈 그룹을 형성하여 배치된다. 그리고, 안티퓨즈 어레이는 안티퓨즈 그룹을 포함하여 형성된다.
한편, 기존의 안티퓨즈 셀은, 도 1에 도시되는 바와 같이, 안티퓨즈(AF), 파괴 제어 트랜지스터(11), 스탠바이 트랜지스터(12), 버퍼링 트랜지스터(13) 및 선택 트랜지스터(14)를 포함하여 구성된다.
상기 안티퓨즈(AF)는 일단이 상당히 낮은 레벨의 보톰 전압(VLL)에 연결되고, 다른 일단이 파괴 구동 단자(NDBK)에 연결된다. 상기 파괴 제어 트랜지스터(11)는 일접합이 상당히 높은 레벨의 탑 전압(VHH)에 접속되고, 다른 일접합은 상기 파괴 구동 단자(NDBK)에 접속되며, 게이트 단자에는 파괴 제어 단자(NCBK)가 연결된다.
상기 스탠바이 트랜지스터(12)는 상기 탑 전압(VHH)과 상기 파괴 제어 단자(NCBK) 사이에 형성되며, 하나의 안티퓨즈 그룹에 포함되는 다수의 안티퓨즈 셀들을 제어하는 스탠바이 제어 신호(XCPUB)에 의하여 게이팅된다.
이때, 상기 스탠바이 제어 신호(XCPUB)는 스탠바이 모드에서는 접지 전압으로 제어되며, 상기 파괴 제어 단자(NCBK)를 상기 탑 전압(VHH)으로 제어한다. 이 경우, 상기 파괴 제어 트랜지스터(11)는 턴오프되며, 상기 안티퓨즈(AF)의 양단자는 서로 절연된 상태로 유지된다. 그리고, 프로그램 모드에서는, 상기 스탠바이 제어 신호(XCPUB)가 상기 탑 전압(VHH)보다 조금 낮은 레벨인 승압 전압으로 제어된다. 이에 따라, 상기 프로그램 모드에서의 상기 스탠바이 트랜지스터(12)를 통하여 흐르는 전류량은 다소 감소된다.
상기 버퍼링 트랜지스터(13)는 일측 접합이 상기 파괴 제어 단자(NCBK) 사이에 연결되며, 하나의 안티퓨즈 그룹에 포함되는 다수의 안티퓨즈 셀들을 제어하는 프로그램 제어 신호(XCPN)에 의하여 게이팅된다. 이때, 상기 프로그램 제어 신호(XCPN)는 프로그램 모드에서는 승압 전압으로 제어된다.
그리고, 상기 선택 트랜지스터(14)는 상기 버퍼링 트랜지스터(13)의 다른 일측 접합과 상기 파괴 제어 단자(NCBK) 사이에 형성되며, 제i 셀 선택 신호(XFSL<i>)의 활성화에 응답하여 턴온된다. 이때, 상기 제i 셀 선택 신호(XFSL<i>)는 안티퓨즈 그룹에 포함되는 다수의 안티퓨즈 셀들 중의 어느 하나를 선택하는 신호이다. 즉, 상기 프로그램 모드에서 자신에 대응하는 안티퓨즈 셀이 선택될 때, 상기 제i 셀 선택 신호(XFSL<i>)는 상기 승압 전압으로 활성화된다.
이 경우, 상기 파괴 제어 단자(NCBK)는 상기 보톰 전압(VLL)으로 제어되며, 파괴 제어 트랜지스터(11)는 턴온된다. 그리고, 상기 파괴 구동 단자(NDBK)는 상기 탑 전압(VHH)으로 제어되며, 상기 안티퓨즈(AF)의 양단자 사이에는 큰 전압차가 형성된다. 이에 따라, 상기 안티퓨즈(AF)의 양단자 사이에 형성된 절연체가 브레이크 다운(break down)됨으로써, 안티퓨즈 셀에 대한 프로그램이 수행된다.
그런데, 도 1의 기존의 안티퓨즈 셀에는 프로그램 모드에서 자신이 선택될 때, 상기 스탠바이 트랜지스터(12), 버퍼링 트랜지스터(13) 및 상기 선택 트랜지스터(14) 모두가 전류가 흐르는 상태로 된다.
즉, 기존의 안티퓨즈 셀을 포함하는 안티퓨즈 어레이에서는, 선택되는 안티퓨즈 셀에 누설 전류(Ic)가 발생되는 문제점을 지닌다.
본 발명의 목적은 기존 기술의 문제점을 해결하기 위한 것으로서, 선택되는 안티퓨즈 셀에서 발생될 수 있는 누설 전류를 저감하는 안티퓨즈 어레이를 제공하는 데 있다.
상기의 목적을 달성하기 위한 본 발명의 일면은 안티퓨즈 어레이에 관한 것이다. 본 발명의 일면에 따른 안티퓨즈 어레이는 제1 내지 제n(여기서, n은 2 이상의 자연수) 안티퓨즈 셀을 포함하는 안티퓨즈 그룹으로서, 제i(여기서, i는 1 내지 n임) 안티퓨즈 셀은 상기 안티퓨즈 그룹이 선택된 상태에서 제i 셀 선택신호의 활성화에 응답하여 프로그래밍되는 안티퓨즈를 포함하되, 상기 제i 셀 선택신호의 활성화에 응답하여 누설 전류가 발생하는 상기 안티퓨즈 그룹; 및 미러링 전류를 생성하는 미러링 발생 회로를 구비한다. 이때, 상기 제i 안티퓨즈 셀의 누설 전류는 상기 미러링 발생 회로의 상기 미러링 전류에 미러링된다. 상기 안티퓨즈 그룹의 상기 제1 내지 제n 안티퓨즈 셀은 프로그램 제어 신호 및 스탠바이 제어 신호를 공유하며, 상기 제i 안티퓨즈 셀의 누설 전류는 상기 스탠바이 제어 신호에 의하여 제어되며, 상기 스탠바이 제어 신호는 상기 프로그램 제어 신호에 응답하여 상기 미러링 발생 회로의 상기 미러링 전류에 상응하도록 제어된다. 상기 제i 안티퓨즈 셀은 제1 파워 전압과 파괴 구동 단자 사이에 형성되며, 파괴 제어 단자에 의하여 게이팅되는 제1 극성형의 파괴 제어 트랜지스터; 일단이 상기 파괴 구동 단자에 연결되고, 다른 일단은 제2 파워 전압에 연결되는 상기 안티퓨즈; 상기 제1 파워 전압과 상기 파괴 제어 단자 사이에 형성되는 상기 스탠바이 트랜지스터를 포함하는 스탠바이 제어부로서, 상기 스탠바이 제어 신호의 활성화에 따라 상기 파괴 제어 단자를 상기 제1 파워 전압쪽으로 드라이빙하도록 구동되는 상기 스탠바이 제어부; 및 제2 파워 전압과 상기 파괴 제어 단자 사이에 형성되는 프로그램 제어부로서, 상기 프로그램 제어 신호의 활성화 상태에서 상기 제i 셀 선택 신호의 활성화에 응답하여 상기 파괴 제어 단자를 상기 제2 파워 전압쪽으로 제어하며, 상기 제i 셀 선택 신호의 비활성화에 응답하여 상기 제2 파워 전압과 상기 파괴 제어 단자 사이의 전기적 연결을 차단하는 상기 프로그램 제어부를 구비한다. 그리고, 상기 스탠바이 제어부는 상기 제1 파워 전압과 상기 파괴 제어 단자 사이에 형성되며, 상기 스탠바이 제어 신호에 의하여 게이팅되는 제1 극성형의 스탠바이 트랜지스터로서, 상기 파괴 제어 단자는 상기 스탠바이 제어 신호의 활성화에 따라 상기 제1 파워 전압으로 제어되고, 상기 스탠바이 제어 신호의 비활성화에 따라 제1 조절 전압으로 제어되되, 상기 제1 조절 전압은 상기 스탠바이 트랜지스터의 문턱 전압에 상승하는 크기로 상기 제1 파워 전압에서 상기 제2 파워 전압쪽으로 이동되는 전압인 상기 스탠바이 트랜지스터를 구비한다.
상기와 같은 구성의 본 발명의 안티퓨즈 어레이에서는, 미러링 전류를 생성하는 미러링 발생 회로가 구비되며, 선택되는 안티퓨즈 셀의 누설 전류는 미러링 전류에 미러링된다. 그 결과, 본 발명의 안티퓨즈 어레이에 의하면, 미러링 전류를 작은 값으로 설계함으로써, 선택되는 안티퓨즈 셀에서 발생될 수 있는 누설 전류가 저감된다.
본 발명에서 사용되는 각 도면의 간단한 설명이 제공된다.
도 1은 기존의 안티퓨즈 셀을 나타내는 도면이다.
도 2는 본 발명의 일실시예에 따른 안티퓨즈 어레이를 나타내는 도면이다.
도 3은 본 발명의 안티퓨즈 어레이에 적용되는 신호들의 전압 레벨들을 설명하기 위한 도면이다.
도 4는 도 2의 안티퓨즈 셀을 설명하기 위한 도면이다.
도 5는 도 2의 미러링 발생 회로를 설명하기 위한 도면이다.
도 6은 본 발명의 안티퓨즈 어레이에서의 동작 모드에 따른 주요신호의 레벨 을 나타내는 도면이다.
도 1은 기존의 안티퓨즈 셀을 나타내는 도면이다.
도 2는 본 발명의 일실시예에 따른 안티퓨즈 어레이를 나타내는 도면이다.
도 3은 본 발명의 안티퓨즈 어레이에 적용되는 신호들의 전압 레벨들을 설명하기 위한 도면이다.
도 4는 도 2의 안티퓨즈 셀을 설명하기 위한 도면이다.
도 5는 도 2의 미러링 발생 회로를 설명하기 위한 도면이다.
도 6은 본 발명의 안티퓨즈 어레이에서의 동작 모드에 따른 주요신호의 레벨 을 나타내는 도면이다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다. 그러나 본 발명은 여기서 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되어지는 것이다.
그리고, 각 도면을 이해함에 있어서, 동일한 부재는 가능한 한 동일한 참조부호로 도시하고자 함에 유의해야 한다. 그리고, 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 공지 기능 및 구성에 대한 상세한 기술은 생략된다.
한편, 본 명세서에서는 동일한 구성 및 작용을 수행하는 구성요소들에 대해서는 동일한 참조부호와 함께 < >속에 참조부호가 추가된다. 이때, 이들 구성요소들은 참조부호로 통칭한다. 그리고, 이들을 개별적인 구별이 필요한 경우에는, 참조부호 뒤에 '< >'가 추가된다.
본 발명의 내용을 명세서 전반에 걸쳐 설명함에 있어서, 개개의 구성요소들 사이에서 '전기적으로 연결된다', '연결된다', '접속된다'의 용어의 의미는 직접적인 연결뿐만 아니라 속성을 일정 정도 이상 유지한 채로 중간 매개체를 통해 연결이 이루어지는 것도 모두 포함하는 것이다. 개개의 신호가 '전달된다', '도출된다'등의 용어 역시 직접적인 의미뿐만 아니라 신호의 속성을 어느 정도 이상 유지한 채로 중간 매개체를 통한 간접적인 의미까지도 모두 포함된다. 기타, 전압 또는 신호가 '가해진다, '인가된다', '입력된다' 등의 용어도, 명세서 전반에 걸쳐 모두 이와 같은 의미로 사용된다.
또한 각 구성요소에 대한 복수의 표현도 생략될 수도 있다. 예컨대 복수개의 신호선으로 이루어진 구성일지라도 '신호선들'과 같이 표현할 수도 있고, '신호선'과 같이 단수로 표현할 수도 있다. 이는 신호선이 동일한 속성을 가지는 여러 신호선들, 예컨대 데이터 신호들과 같이 다발로 이루어진 경우에 이를 굳이 단수와 복수로 구분할 필요가 없기 때문이기도 하다. 이런 점에서 이러한 기재는 타당하다. 따라서 이와 유사한 표현들 역시 명세서 전반에 걸쳐 모두 이와 같은 의미로 해석되어야 한다.
이하, 첨부한 도면들을 참조하여, 본 발명의 실시예를 보다 상세하게 설명하고자 한다.
도 2는 본 발명의 일실시예에 따른 안티퓨즈 어레이를 나타내는 도면이다. 먼저, 도 2의 안티퓨즈 어레이를 구체적으로 기술하기에 앞서, 도 2의 안티퓨즈 어레이의 구성요소들에 인가되거나, 구성요소들로부터 발생되는 신호들이 가질 수 있는 여러가지 전압의 레벨들을 살펴본다.
도 3은 본 발명의 안티퓨즈 어레이에 적용되는 신호들의 전압 레벨들을 설명하기 위한 도면이다.
도 3을 참조하면, 전원 전압(VDD)과 접지 전압(VSS)은 외부로부터 인가되는 전압으로서 일정한 레벨을 가진다.
승압 전압(VPP)은 승압 전압 발생기(미도시)로부터 펌핑되어 제공되는 전압으로서, 상기 전원 전압(VDD)보다 높은 레벨의 전압이다. 상기 승압 전압(VPP)은, 본 실시예에서, '제1 조절 전압'으로 불릴 수 있다. 기판 전압(VBB)은 기판 전압 발생기(미도시)로부터 펌핑되어 제공되는 전압으로서, 상기 접지 전압(VSS)보다 낮은 레벨의 전압이다. 기판 전압(VBB)은, 본 실시예에서, '제2 조절 전압'으로 불릴 수 있다.
그리고, 탑 전압(VHH)는 상기 승압 전압(VPP)보다 피모스 트랜지스터의 문턱 전압(VTp) 정도 높은 레벨의 전압으로서, 본 실시예에서는, '제1 파워 전압'으로 불릴 수 있다. 보톰 전압(VLL)은 상기 기판 전압(VBB)보다 앤모스 트랜지스터의 문턱 전압(VTn) 정도 낮은 레벨의 전압이다. 본 실시예에서는, '제2 파워 전압'으로 불릴 수 있다.
다시 도 2를 참조하면, 본 발명의 안티퓨즈 어레이는 안티퓨즈 그룹(AGRa, AGRb) 및 상기 안티퓨즈 그룹(AGRa, AGRb)에 대응하는 미러링 발생회로(CIRMa, CIRMb)를 포함한다.
도 2에서는, 본 발명의 안티퓨즈 어레이는 2개의 안티퓨즈 그룹(AGRa, ARGb)과 2개의 미러링 발생회로(CIRMa, CIRMb)를 포함하는 것으로 도시된다. 하지만, 이는 예시적으로 도시된 것에 불과하면, 안티퓨즈 그룹 및 미러링 발생회로의 수는 1개 또는 3개 이상으로 될 수 있다.
본 명세서에서는, 설명의 편의를 위하여, 안티퓨즈 그룹(ARGa) 및 미러링 발생회로(CIRMa)의 구성 및 작용이 중심적으로 기술된다. 그리고, 안티퓨즈 그룹(ARGb) 및 미러링 발생회로(CIRMb)의 구성 및 작용은 안티퓨즈 그룹(ARGa) 및 미러링 발생회로(CIRMa)의 구성 및 작용과 유사하므로, 당업자에게는 안티퓨즈 그룹(ARGa) 및 미러링 발생회로(CIRMa)에 대한 기술과 첨부된 도면으로부터 용이하게 이해될 수 있을 것이다.
상기 안티퓨즈 그룹(AGRa)은 자신의 스탠바이 제어 신호(XCPUBa) 및 자신의 프로그램 제어 신호(XCPNa)에 의하여 선택된다. 그리고, 상기 안티퓨즈 그룹(AGRa)은 자신의 제1 내지 제n(여기서, n은 2 이상의 자연수) 안티퓨즈 셀(AFCa<1:n>)을 포함한다.
이때, 안티퓨즈 그룹(AGRa)의 제1 내지 제n 안티퓨즈 셀(AFCa<1:n>)은 스탠바이 제어 신호(XCPUBa) 및 프로그램 제어 신호(XCPNa)를 공유한다.
상기 안티퓨즈 그룹(AGRa)의 제i(여기서, i는 1 내지 n임) 안티퓨즈 셀(AFCa<i>)은 제i 셀 선택 신호(XFSL<i>)의 활성화에 의하여 선택되며, 안티퓨즈(AF)를 포함한다.
그리고, 상기 제i 안티퓨즈 셀(AFCa<i>)의 안티퓨즈(AF)는 자신이 포함되는 안티퓨즈 그룹(AGRa)이 선택된 상태에서, 상기 제i 셀 선택 신호(XFSL<i>)의 활성화에 응답하여 프로그래밍된다. 이때, 상기 안티퓨즈 셀(AFCa<i>)에는 누설 전류(Ic)가 발생된다.
상기 미러링 발생 회로(CIRa)는 미러링 전류(Im)를 발생한다.
이때, 상기 안티퓨즈 셀(AFCa<i>)의 누설 전류(Ic)는 상기 안티퓨즈 그룹(AGRa)의 상기 스탠바이 제어 신호(XCPUBa)에 의하여 제어된다. 그리고, 상기 스탠바이 제어 신호(XCPUBa)는 상기 프로그램 제어 신호(XCPNa)에 응답하여 상기 미러링 발생 회로(CIRMa)의 상기 미러링 전류(Im)에 상응하도록 제어된다.
결과적으로, 상기 안티퓨즈 셀(AFCa<i>)의 누설 전류(Ic)는 상기 미러링 전류(Im)에 미러링된다. 즉, 본 발명의 안티퓨즈 어레이에서는, 상기 미러링 전류(Im)가 최소화됨에 따라, 상기 안티퓨즈 셀(AFCa<i>)의 누설 전류(Ic)도 저감될 수 있게 된다.
계속하여, 도 2의 안티퓨즈 셀(AFCa, AFCb) 및 미러링 발생회로(CIRMa, CIRMb)가 자세히 기술된다.
도 4는 도 2의 안티퓨즈 셀(AFCa, AFCb)을 설명하기 위한 도면으로서, 상기 안티퓨즈 그룹(AGRa)의 제i 안티퓨즈 셀(AFCa<i>)이 대표적으로 도시된다.
도 4를 참조하면, 상기 제i 안티퓨즈 셀(AFCa<i>)은 안티퓨즈(AF), 파괴 제어 트랜지스터(110), 스탠바이 제어부(120) 및 프로그램 제어부(130)를 구비한다.
상기 안티퓨즈(AF)는 일단이 파괴 구동 단자(NDBK)에 연결되고, 다른 일단은 보톰 전압(VLL)에 연결된다. 상기 안티퓨즈(AF)는 반도체 메모리 장치의 제작 초기에 안티퓨즈의 양단자 사이를 절연 상태로 셋팅하였다가, 패키징 후 프로그램(Program)에 의해 안티퓨즈의 양단자를 전기적으로 연결된 상태로 전환된다.
즉, 상기 파괴 구동 단자(NDBK)는 높은 레벨의 탑 전압(VHH)으로 제어될 때, 상기 안티퓨즈(AF)의 양단자 사이에는 큰 전압차가 형성된다. 이에 따라, 상기 안티퓨즈(AF)의 양단자 사이에 형성된 절연체(INS)가 브레이크 다운(break down)됨으로써, 상기 제i 안티퓨즈 셀(AFCa<i>)에 대한 프로그램이 수행된다.
상기 파괴 제어 트랜지스터(110)는 탑 전압(VHH)과 파괴 구동 단자(NDBK) 사이에 형성되며, 파괴 제어 단자(NCBK)에 의하여 게이팅되는 피모스형의 트랜지스터이다.
본 명세서에서, 피모스형은 '제1 극성형'으로 불릴 수 있으며, 앤모스형은 '제2 극성형'으로 불릴 수 있다.
상기 스탠바이 제어부(120)는 상기 탑 전압(VHH)과 상기 파괴 제어 단자(NCBK) 사이에 형성된다.
상기 스탠바이 제어부(120)는 상기 스탠바이 제어 신호(XCPIBa)의 활성화에 따라 상기 파괴 제어 단자(NCBK)를 상기 탑 전압(VHH)으로 드라이빙하도록 구동된다.
상기 스탠바이 제어부(120)는 구체적으로 스탠바이 트랜지스터(121)를 구비한다.
상기 스탠바이 트랜지스터(121)는 탑 전압(VHH)과 상기 파괴 제어 단자(NCBK) 사이에 형성되며, 상기 스탠바이 제어 신호(XCPUBa)에 의하여 게이팅되는 피모스형의 트랜지스터이다.
이때, 상기 파괴 제어 단자(NCBK)는 상기 스탠바이 제어 신호(XCPUBa)의 활성화에 따라 상기 탑 전압(VHH)으로 제어되고, 상기 스탠바이 제어 신호(XCPUBa)의 비활성화에 따라 승압 전압(VPP)으로 제어된다.
상기 프로그램 제어부(130)는 보톰 전압(VLL)과 상기 파괴 제어 단자(NCBK) 사이에 형성된다.
상기 프로그램 제어부(130)는 상기 제i 셀 선택 신호(XFSL<i>)의 활성화에 응답하여 상기 파괴 제어 단자(NCBK)를 상기 보톰 전압(VLL)쪽으로 제어한다. 그리고, 상기 프로그램 제어부(130)는 상기 제i 셀 선택 신호(XFSL<i>)의 비활성화에 응답하여 상기 보톰 전압(VLL)과 상기 파괴 제어 단자(NCBK) 사이의 전기적 연결을 차단한다.
상기 프로그램 제어부(130)는 구체적으로 버퍼링 트랜지스터(131)와 선택 트랜지스터(133)를 구비한다.
상기 버퍼링 트랜지스터(131)는 프로그램 예비 단자(NPRP)와 상기 파괴 제어 단자(NCBK) 사이에 형성되며, 프로그램 제어 신호(XCPNa)에 의하여 게이팅되는 앤모스형의 트랜지스터이다. 여기서, 상기 프로그램 제어 신호(XCPNa)는 상기 안티퓨즈 그룹(AGRa)을 선택하는 신호이다. 그리고, 상기 프로그램 제어 신호(XCPNa)는 상기 안티퓨즈 그룹(AGRa)의 상기 제1 내지 제n 안티퓨즈 셀(AFCa<1:n>)에 의하여 공유된다.
이때, 상기 버퍼링 트랜지스터(131)는 상기 프로그램 제어 신호(XCPNa)의 활성화에 따라 상기 프로그램 예비 단자(NPRP)와 상기 파괴 제어 단자(NCBK) 사이를 전기적으로 연결한다. 그리고, 상기 버퍼링 트랜지스터(131)는 상기 프로그램 제어 신호(XCPNa)의 비활성화에 따라 상기 프로그램 예비 단자(NPRP)와 상기 파괴 제어 단자(NCBK) 사이의 전기적 연결을 차단한다.
상기 선택 트랜지스터(133)는 상기 프로그램 예비 단자(NPRP)와 상기 보톰 전압(VLL) 사이에 형성되며, 상기 제i 셀 선택 신호(XFSL<i>)에 의하여 게이팅되는앤모스형의 트랜지스터이다.
이때, 상기 선택 트랜지스터(133)는 상기 제i 셀 선택 신호(XFSL<i>)의 활성화에 응답하여 상기 프로그램 예비 단자(NPRP)를 상기 보톰 전압(VLL)에 전기적으로 연결하도록 구동된다. 그리고, 상기 선택 트랜지스터(133)는 상기 제i 셀 선택 신호(XFSL<i>)의 비활성화에 응답하여 상기 프로그램 예비 단자(NPRP)와 상기 보톰 전압(VLL) 사이의 전기적 연결을 차단한다.
도 5는 도 2의 미러링 발생 회로(CIRMa, CIRMb)를 설명하기 위한 도면으로서, 상기 미러링 발생 회로(CIRMa)가 대표적으로 도시된다.
도 5를 참조하면, 상기 미러링 발생 회로(CIRMa)는 미러링 전류 발생부(210), 전송 스위치(220) 및 하강 제어 트랜지스터(230)를 구비하며, 미러링 제어부(240)를 더 구비한다.
상기 미러링 전류 발생부(210)는 전류 제어 단자(NIC)에 상기 미러링 전류(Im)를 발생한다.
상기 미러링 전류 발생부(210)는 구체적으로 미러링 트랜지스터(211) 및 소싱 유닛(213)을 구비한다.
상기 미러링 트랜지스터(211)는 일접합이 상기 탑 전압(VHH)에 연결되며, 다른 일접합과 게이트 단자가 상기 전류 제어 단자(NIC)에 연결되는 피모스형의 트랜지스터이다. 그리고, 상기 소싱 유닛(213)은 상기 전류 제어 단자(NIC)의 전류를 소싱한다.
상기와 같은 구성의 상기 미러링 전류 발생부(210)에 의하면, 상기 전류 제어 단자(XIC)는 상기 미러링 전류(Im)를 반영하는 전압 레벨을 가진다. 이때, 상기 소싱 유닛(213)의 설계에 따라, 상기 미러링 전류 발생부(210)에서 발생되는 상기 미러링 전류(Im)는 아주 전류값으로 제어될 수 있다.
상기 전송 스위치(220)는 상기 미러링 제어부(240)에서 제공되는 스위칭 제어 신호(XCSW)의 활성화에 따라 상기 스탠바이 제어 신호(XCPUBa)를 상기 전류 제어 단자(NIC)에 전기적으로 연결하도록 구동된다. 이때, 상기 스위칭 제어 신호(XCSW)는 상기 프로그램 제어 신호(XCPNa)의 활성화에 응답하여 활성화된다.
즉, 상기 전송 스위치(220)는 상기 프로그램 제어 신호(XCPNa)의 활성화에 따라 상기 스탠바이 제어 신호(XCPUBa)를 상기 전류 제어 단자(NIC)에 전기적으로 연결하도록 구동된다.
상기 하강 제어 트랜지스터(230)는 하강 제어 신호(XCFL)의 활성화에 응답하여 상기 스탠바이 제어 신호(XCPUBa)의 전압 레벨을 접지 전압(VSS)으로 하강시키도록 구동되는 앤모스형의 트랜지스터이다. 이때, 상기 하강 제어 신호(XCFL)는 상기 프로그램 제어 신호(XCPNa)의 비활성화에 응답하여 활성화된다
즉, 상기 하강 제어 트랜지스터(230)는 상기 프로그램 제어 신호(XCPNa)의 비활성화에 따라 상기 스탠바이 제어 신호(XCPUBa)의 전압 레벨을 접지 전압(VSS)으로 하강시키도록 구동된다.
상기 미러링 제어부(240)는 상기 프로그램 제어 신호(XCPNa)를 수신하여 상기 스위칭 제어 신호(XCSW) 및 상기 하강 제어 신호(XCFL)를 발생한다.
상기 미러링 제어부(240)는 지연유닛(241) 및 제어유닛(243)을 구비한다.
상기 지연유닛(241)은 상기 프로그램 제어 신호(XCPNa)를 수신하여 지연 신호(XDL)를 발생한다. 이때, 상기 지연 신호(XDL)는 상기 프로그램 제어 신호(XCPNa)에 대하여 위상이 지연되는 신호이다.
상기 제어유닛(243)은 상기 지연 신호(XDL)를 수신하여 상기 스위칭 제어 신호(XCSW) 및 상기 하강 제어 신호(XCFL)를 발생한다.
상기와 같은 미러링 제어부(240)에서, 상기 하강 제어 신호(XCFL) 및 상기 스위칭 제어 신호(XCSW)는 상기 프로그램 제어 신호(XCPNa)의 비활성화 및 활성화에 지연 응답하여 활성화된다.
정리하면, 상기 미러링 발생 회로(CIRMa)에 의하면, 상기 프로그램 제어 신호(XCPNa)의 비활성화시에 상기 전류 제어 단자(NIC)와 상기 스탠바이 제어 신호(XCPUBa)의 전기적 연결은 차단된다. 그리고, 상기 스탠바이 제어 신호(XCPUBa)의 전압 레벨은 접지 전압(VSS)으로 구동된다.
그리고, 상기 프로그램 제어 신호(XCPNa)의 활성화시에는, 상기 스탠바이 제어 신호(XCPUBa)는 상기 전류 제어 단자(NIC)에 전기적으로 연결된다.
계속하여, 본 발명의 안티퓨즈 어레이에서의 동작 모드에 따른 주요신호의 레벨 변화와 이에 따른 본 발명의 각 구성요소의 동작을 살펴본다.
도 6은 본 발명의 안티퓨즈 어레이에서의 동작 모드에 따른 주요신호의 레벨을 나타내는 도면이다. 도 6을 참조하면, 본 발명의 안티퓨즈 어레이의 구동 모드는 크게 스탠바이 모드(P_SB) 및 프로그램 모드(P_PR)로 구분될 수 있다.
상기 스탠바이 모드(P_SB)에서는, 본 발명의 안티퓨즈 어레이의 모든 안티퓨즈 그룹들(AGRa, AGRb)의 모든 안티퓨즈 셀(AFCa, AFCb)들에 대한 프로그램이 미수행된다.
그리고, 상기 프로그램 모드(P_PR)에서는, 본 발명의 안티퓨즈 어레이의 안티퓨즈 그룹들(AGRa, AGRb)의 안티퓨즈 셀(AFCa, AFCb)들 중의 어느 하나가 선택되어 프로그램이 수행된다. 도 5에서는, 안티퓨즈 그룹(AGRa)의 제i 안티퓨즈 셀(AFCa<1>)이 선택되어 프로그램이 수행되는 것으로 가정된다.
먼저, 도 6을 도 4 및 도 5와 함께 참조하여, 상기 스탠바이 모드(P_SB)에서의 주요 신호의 동작과 이에 따른 이에 따른 본 발명의 각 구성요소의 동작을 살펴본다.
상기 스탠바이 모드(P_SB)에서, 상기 프로그램 제어 신호(XCPNa)는 보톰 전압(VLL)의 비활성화 상태이다(t41). 이때, 상기 스위칭 제어 신호(XCSW)는 보톰 전압(VLL)으로 비활성화되며(t42), 상기 하강 제어 신호(XCFL)는 상기 탑 전압(VHH)의 활성화 상태이다(t43).
그리고, 상기 전류 제어 단자(NIC)와 상기 스탠바이 제어 신호(XCPUBa)의 전기적 연결은 차단되고, 상기 스탠바이 제어 신호(XCPUBa)는 접지 전압(VSS)으로 활성화된다(t44).
결과적으로, 상기 스탠바이 모드(P_SB)에서는 상기 파괴 제어 단자(NCBK)가 상기 탑 전압(VHH)쪽으로 제어되고(t45), 상기 파괴 제어 트랜지스터(110)는 턴오프된다. 이에 따라, 상기 안티퓨즈(AF)의 양단자는 서로 절연된 상태로 유지된다.
이어서, 상기 프로그램 모드(P_PR)에서의 주요 신호의 동작과 이에 따른 이에 따른 본 발명의 각 구성요소의 동작을 살펴본다.
상기 프로그램 모드(P_PR)에서, 상기 프로그램 제어 신호(XCPNa)는 상기 승압 전압(VPP)으로 활성화된다(t51).
이때, 상기 제i 셀 선택 신호(XFSL<i>)도 상기 승압 전압(VPPP)의 활성화 상태(t52)이므로, 상기 파괴 제어 단자(NCBK)는 상기 보톰 전압(VLL)에 전기적으로 연결된다. 이에 따라, 상기 파괴 제어 단자(NCBK)는 상기 보톰 전압(VLL)으로 제어된다(t53).
결과적으로, 상기 프로그램 모드(P_PR)에서는 상기 파괴 제어 단자(NCBK)가 상기 보톰 전압(VLL)쪽으로 제어되고, 상기 파괴 제어 트랜지스터(110)는 턴온되며, 상기 파괴 구동 단자(NDBK)에는 상기 탑 전압(VHH)이 인가된다(t54).
즉, 상기 안티퓨즈(AF)의 양단자 사이에는 큰 전압차가 형성되므로, 상기 안티퓨즈(AF)의 양단자 사이에 형성된 절연체(INS)가 브레이크 다운(break down)된다. 이에 따라, 선택된 상기 안티퓨즈 그룹(AGRa)의 상기 제i 안티퓨즈 셀(AFCa<i>)에 대한 프로그램이 수행된다.
계속하여, 상기 프로그램 모드(P_PR)에서 상기 제i 안티퓨즈 셀(AFCa<i>)의 누설 전류(Ic)가 저감됨에 대하여 기술된다.
상기 프로그램 모드(P_PR)에서, 상기 프로그램 제어 신호(XCPNa)는 상기 승압 전압(VPP)으로 활성화되므로, 상기 스위칭 제어 신호(XCSW)는 탑 전압(VHH)으로 비활성화되며(t55), 상기 하강 제어 신호(XCFL)는 상기 보톰 전압(VLL)으로 비활성화된다(t56).
이에 따라, 상기 하강 제어 트랜지스터(230)은 턴오프되며, 상기 스탠바이 제어 신호(XCPUBa)는 상기 전류 제어 단자(NIC)에 전기적 연결으로 연결된다.
그 결과, 상기 제i 안티퓨즈 셀(AFCa<i>)의 스탠바이 트랜지스터(121)에 흐르는 누설 전류(Ic)는 상기 미러링 전류 발생회로(CIRMa)의 미러링 트랜지스터(211)에 흐르는 미러링 전류(Im)를 미러링하게 된다.
즉, 상기 미러링 전류 발생부(210)에서 발생되는 상기 미러링 전류(Im)가 아주 작은 값으로 설계함으로써, 상기 제i 안티퓨즈 셀(AFCa<i>)의 스탠바이 트랜지스터(121)에 흐르는 누설 전류(Ic)도 현저히 저감될 수 있다.
다시 도 4를 참조하면, 상기 제i 안티퓨즈 셀(AFCa<i>)은, 디스에이블 트랜지스터(170)를 더 구비하는 것이 바람직하다.
상기 디스에이블 트랜지스터(170)는 상기 탑 전압(VHH)과 상기 파괴 제어 단자(NCBK) 사이에 형성되며, 디스에이블 신호(XDENB)에 게이팅되는 피모스형의 트랜지스터이다.
이때, 상기 디스에이블 신호(XDENB)는 본 발명의 안티퓨즈 어레이의 모든 안티퓨즈 그룹(ARGa, ARGb)의 모든 안티퓨즈 셀(AFCa, AFCb)에 의하여 공유되는 신호이다. 그러므로, 상기 디스에이블 신호(XDENB가 접지 전압(VSS)으로 활성화될 때, 본 발명의 안티퓨즈 어레이의 모든 안티퓨즈 그룹(ARGa, ARGb)의 모든 안티퓨즈 셀(AFCa, AFCb)의 상기 파괴 제어 단자(NCBK)가 상기 탑 전압(VHH)으로 제어된다. 즉, 본 발명의 안티퓨즈 어레이의 모든 안티퓨즈 그룹(ARGa, ARGb)의 모든 안티퓨즈 셀(AFCa, AFCb)이 디스에이블된다.
그리고, 프로그램 모드(P_PR)에서는, 상기 디스에이블 신호(XDENB)는 탑 전압(VHH)으로 제어됨으로써, 상기 탑 전압(VHH)과 상기 파괴 제어 단자(NCBK) 사이의 전기적 연결이 차단된다.
이러한 상기 디스에이블 트랜지스터(170)를 통하여, 본 발명의 안티퓨즈 어레이의 모든 안티퓨즈 그룹(ARGa, ARGb)의 모든 안티퓨즈 셀(AFCa, AFCb)들이 용이하게 디스에이블될 수 있다.
상기와 같은 본 발명의 안티퓨즈 어레이에서는 미러링 전류(Im)를 발생하는 미러링 전류 발생회로(CIRMa, CIRMb)가 구비된다. 그리고, 프로그램 모드(P-PR)에서, 상기 안티퓨즈 셀(AFCa, AFCb)에 흐르는 누설 전류(Ic)는 상기 미러링 전류(Im)를 미러링한다. 이때, 상기 미러링 전류 발생부(210)에서 발생되는 상기 미러링 전류(Im)가 아주 작은값으로 설계함으로써, 상기 안티퓨즈 셀(AFCa, AFCb)의 누설 전류(Ic)가 현저히 저감될 수 있다.
이상과 같이 실시예들이 비록 한정된 실시예와 도면에 의해 설명되었으나, 해당 기술분야에서 통상의 지식을 가진 자라면 상기의 기재로부터 다양한 수정 및 변형이 가능하다. 예를 들어, 설명된 기술들이 설명된 방법과 다른 순서로 수행되거나, 및/또는 설명된 시스템, 구조, 장치, 회로 등의 구성요소들이 설명된 방법과 다른 형태로 결합 또는 조합되거나, 다른 구성요소 또는 균등물에 의하여 대치되거나 치환되더라도 적절한 결과가 달성될 수 있다.
일예로, 본 명세서에서는, 제1 파워 전압이 탑 전압(VHH)이고 제2 파워 전압이 보톰 전압(VLL)이며, 제1 극성형이 피모스형이고, 제2 극성형이 앤모스형인 실시예가 도시되고 기술되었다.
그러나, 본 발명의 기술적 사상은 제1 파워 전압이 보톰 전압(VLL)이고 제2 파워 전압이 탑 전압(VHH)이며, 제1 극성형이 앤모스형이고, 제2 극성형이 피모스형인 변형예에 의해서도 구현될 수 있다. 이 경우, 제1 조절 전압(VPS1)은 기판 전압(VBB)이며, 제2 조절 전압(VPS2)은 승압 전압(VPP)에 해당될 수 있음은 당업자에게는 자명하다.
따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.
Claims (8)
- 안티퓨즈 어레이에 있어서,
제1 내지 제n(여기서, n은 2 이상의 자연수) 안티퓨즈 셀을 포함하는 안티퓨즈 그룹으로서, 제i(여기서, i는 1 내지 n임) 안티퓨즈 셀은 상기 안티퓨즈 그룹이 선택된 상태에서 제i 셀 선택신호의 활성화에 응답하여 프로그래밍되는 안티퓨즈를 포함하되, 상기 제i 셀 선택신호의 활성화에 응답하여 누설 전류가 발생하는 상기 안티퓨즈 그룹; 및
미러링 전류를 생성하는 미러링 발생 회로를 구비하며,
상기 제i 안티퓨즈 셀의 누설 전류는
상기 미러링 발생 회로의 상기 미러링 전류에 미러링되며,
상기 안티퓨즈 그룹의 상기 제1 내지 제n 안티퓨즈 셀은
프로그램 제어 신호 및 스탠바이 제어 신호를 공유하며,
상기 제i 안티퓨즈 셀의 누설 전류는
상기 스탠바이 제어 신호에 의하여 제어되며,
상기 스탠바이 제어 신호는
상기 프로그램 제어 신호에 응답하여 상기 미러링 발생 회로의 상기 미러링 전류에 상응하도록 제어되며,
상기 제i 안티퓨즈 셀은
제1 파워 전압과 파괴 구동 단자 사이에 형성되며, 파괴 제어 단자에 의하여 게이팅되는 제1 극성형의 파괴 제어 트랜지스터;
일단이 상기 파괴 구동 단자에 연결되고, 다른 일단은 제2 파워 전압에 연결되는 상기 안티퓨즈;
상기 제1 파워 전압과 상기 파괴 제어 단자 사이에 형성되는 상기 스탠바이 트랜지스터를 포함하는 스탠바이 제어부로서, 상기 스탠바이 제어 신호의 활성화에 따라 상기 파괴 제어 단자를 상기 제1 파워 전압쪽으로 드라이빙하도록 구동되는 상기 스탠바이 제어부; 및
제2 파워 전압과 상기 파괴 제어 단자 사이에 형성되는 프로그램 제어부로서, 상기 프로그램 제어 신호의 활성화 상태에서 상기 제i 셀 선택 신호의 활성화에 응답하여 상기 파괴 제어 단자를 상기 제2 파워 전압쪽으로 제어하며, 상기 제i 셀 선택 신호의 비활성화에 응답하여 상기 제2 파워 전압과 상기 파괴 제어 단자 사이의 전기적 연결을 차단하는 상기 프로그램 제어부를 구비하며,
상기 스탠바이 제어부는
상기 제1 파워 전압과 상기 파괴 제어 단자 사이에 형성되며, 상기 스탠바이 제어 신호에 의하여 게이팅되는 제1 극성형의 스탠바이 트랜지스터로서, 상기 파괴 제어 단자는 상기 스탠바이 제어 신호의 활성화에 따라 상기 제1 파워 전압으로 제어되고, 상기 스탠바이 제어 신호의 비활성화에 따라 제1 조절 전압으로 제어되되, 상기 제1 조절 전압은 상기 스탠바이 트랜지스터의 문턱 전압에 상승하는 크기로 상기 제1 파워 전압에서 상기 제2 파워 전압쪽으로 이동되는 전압인 상기 스탠바이 트랜지스터를 구비하는 것을 특징으로 하는 안티퓨즈 어레이.
- 삭제
- 삭제
- 제1항에 있어서, 상기 프로그램 제어부는
프로그램 예비 단자와 상기 파괴 제어 단자 사이에 형성되며, 프로그램 제어 신호에 의하여 게이팅되는 제2 극성형의 버퍼링 트랜지스터로서, 상기 프로그램 제어 신호의 활성화에 따라 프로그램 예비 단자와 상기 파괴 제어 단자를 전기적으로 연결하며, 상기 프로그램 제어 신호의 비활성화에 따라 상기 프로그램 예비 단자와 상기 파괴 제어 단자 사이의 전기적 연결을 차단하는 상기 버퍼링 트랜지스터; 및
상기 프로그램 예비 단자와 상기 제2 파워 전압 사이에 형성되며, 상기 상기 제i 셀 선택 신호에 게이팅되는 제2 극성형의 선택 트랜지스터로서, 상기 제i 셀 선택 신호의 활성화에 응답하여 상기 프로그램 예비 단자를 상기 제2 파워 전압에 전기적으로 연결하도록 구동하며, 상기 제i 셀 선택 신호의 비활성화에 응답하여 상기 프로그램 예비 단자와 상기 제2 파워 전압 사이의 전기적 연결을 차단하는 상기 선택 트랜지스터를 구비하는 것을 특징으로 하는 안티퓨즈 어레이.
- 제4항에 있어서, 상기 미러링 전류 발생회로는
전류 제어 단자에 상기 미러링 전류를 발생하는 미러링 전류 발생부로서, 상기 전류 제어 단자는 상기 미러링 전류를 반영하는 전압 레벨을 가지는 상기 미러링 전류 발생부;
상기 프로그램 제어 신호의 활성화에 따라 상기 스탠바이 제어 신호를 상기 전류 제어 단자에 전기적으로 연결하는 전송 스위치; 및
상기 프로그램 제어 신호의 비활성화에 따라 상기 스탠바이 제어 신호의 전압 레벨을 하강시키도록 구동되는 제2 극성형의 하강 제어 트랜지스터를 구비하는 것을 특징으로 하는 안티퓨즈 어레이.
- 제5항에 있어서, 상기 미러링 전류 발생부는
일접합이 상기 제1 파워 전압에 연결되며, 다른 일접합과 게이트 단자가 상기 전류 제어 단자에 연결되는 제1 극성형의 미러링 트랜지스터; 및
상기 전류 제어 단자의 전류를 소싱하는 소싱 유닛을 구비하는 것을 특징으로 하는 안티퓨즈 어레이.
- 제5항에 있어서, 상기 전송 스위치는
스위칭 제어 신호의 활성화에 응답하여 상기 스탠바이 제어 신호를 상기 전류 제어 신호에 전기적으로 연결하며,
상기 하강 제어 트랜지스터는
하강 제어 신호의 활성화에 응답하여 상기 스탠바이 제어 신호의 전압 레벨을 하강시키도록 구동되며,
상기 미러링 전류 발생회로는
상기 프로그램 제어 신호를 수신하여 상기 스위칭 제어 신호 및 상기 하강 제어 신호를 발생하는 미러링 제어부로서, 상기 스위칭 제어 신호는 상기 프로그램 제어 신호의 활성화에 응답하여 활성화되며, 상기 하강 제어 신호는 상기 프로그램 제어 신호의 비활성화에 응답하여 활성화되는 상기 미러링 제어부를 더 구비하는 것을 특징으로 하는 안티퓨즈 어레이.
- 제7항에 있어서, 상기 미러링 제어부는
상기 프로그램 제어 신호를 수신하여 지연 신호를 발생하는 지연유닛으로서, 상기 지연 신호는 상기 프로그램 제어 신호에 대하여 위상이 지연되는 상기 지연유닛; 및
상기 지연 신호를 수신하여 상기 스위칭 제어 신호 및 상기 하강 제어 신호를 발생하는 제어유닛으로서, 상기 스위칭 제어 신호는 상기 지연 신호의 활성화에 응답하여 활성화되며, 상기 하강 제어 신호는 상기 지연 신호의 비활성화에 응답하여 활성화되는 상기 제어유닛을 구비하는 것을 특징으로 하는 안티퓨즈 어레이.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020220033860A KR102631894B1 (ko) | 2022-03-18 | 2022-03-18 | 안티퓨즈 셀의 누설 전류를 저감하는 안티퓨즈 어레이 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020220033860A KR102631894B1 (ko) | 2022-03-18 | 2022-03-18 | 안티퓨즈 셀의 누설 전류를 저감하는 안티퓨즈 어레이 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20230136312A KR20230136312A (ko) | 2023-09-26 |
| KR102631894B1 true KR102631894B1 (ko) | 2024-01-31 |
Family
ID=88191048
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020220033860A KR102631894B1 (ko) | 2022-03-18 | 2022-03-18 | 안티퓨즈 셀의 누설 전류를 저감하는 안티퓨즈 어레이 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR102631894B1 (ko) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2018170472A (ja) * | 2017-03-30 | 2018-11-01 | キヤノン株式会社 | 半導体装置、液体吐出ヘッド用基板、液体吐出ヘッド、及び液体吐出装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101953241B1 (ko) * | 2012-05-02 | 2019-02-28 | 삼성전자 주식회사 | 안티퓨즈 셀 데이터를 모니터링할 수 있는 안티퓨즈 회로 및 이를 포함하는 반도체 장치 |
| KR102274259B1 (ko) * | 2014-11-26 | 2021-07-07 | 삼성전자주식회사 | 멀티 비트 프로그램을 위한 오티피 메모리 셀 및 오티피 메모리 장치 |
-
2022
- 2022-03-18 KR KR1020220033860A patent/KR102631894B1/ko active IP Right Grant
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2018170472A (ja) * | 2017-03-30 | 2018-11-01 | キヤノン株式会社 | 半導体装置、液体吐出ヘッド用基板、液体吐出ヘッド、及び液体吐出装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20230136312A (ko) | 2023-09-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100336953B1 (ko) | 용장 회로를 갖는 반도체 메모리 장치 | |
| KR100470615B1 (ko) | 효율적으로 내부 전압을 발생할 수 있는 반도체 장치 | |
| KR20050037352A (ko) | 반도체집적회로 | |
| US20130279279A1 (en) | Semiconductor device | |
| US8692604B2 (en) | Impedance calibration circuit | |
| US8248882B2 (en) | Power-up signal generator for use in semiconductor device | |
| KR102631894B1 (ko) | 안티퓨즈 셀의 누설 전류를 저감하는 안티퓨즈 어레이 | |
| KR100368307B1 (ko) | 안티퓨즈 프로그램 회로 | |
| US7116127B2 (en) | Circuit with fuse and semiconductor device having the same circuit | |
| US8598943B2 (en) | Semiconductor integrated circuit with stable rupture voltage fuse | |
| US10103732B1 (en) | Low power voltage level shifter circuit | |
| KR100757411B1 (ko) | 옵션 퓨즈 회로를 이용한 반도체 메모리 장치의 전압재설정 회로 및 그 방법 | |
| US6519181B2 (en) | Flash memory device | |
| US20060103438A1 (en) | Initialization signal generation apparatus for use in a semiconductor device | |
| KR102519973B1 (ko) | 안티퓨즈 셀의 누설 전류를 방지하는 안티퓨즈 어레이 | |
| US7902902B2 (en) | Anti-fuse repair control circuit for preventing stress on circuit parts | |
| US8610491B2 (en) | Anti-fuse control circuit | |
| US9190119B2 (en) | Semiconductor devices having multi-channel regions and semiconductor systems including the same | |
| US20090052102A1 (en) | Semiconductor device | |
| KR101057198B1 (ko) | 리페어회로 | |
| US8649237B2 (en) | Power-up signal generation circuit | |
| US7696796B2 (en) | Initialization signal generating circuit | |
| KR100399896B1 (ko) | 안티 퓨즈용 공급전압 콘트롤회로 | |
| US8717087B2 (en) | Anti-fuse circuit | |
| US11694756B2 (en) | Power circuit, electronic fuse circuit, and method for providing power to electronic fuse circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right |