KR20020077376A - 상호 접속 장치 및 방법 - Google Patents

상호 접속 장치 및 방법 Download PDF

Info

Publication number
KR20020077376A
KR20020077376A KR1020027008541A KR20027008541A KR20020077376A KR 20020077376 A KR20020077376 A KR 20020077376A KR 1020027008541 A KR1020027008541 A KR 1020027008541A KR 20027008541 A KR20027008541 A KR 20027008541A KR 20020077376 A KR20020077376 A KR 20020077376A
Authority
KR
South Korea
Prior art keywords
pad
substrate
package
wire
conductor
Prior art date
Application number
KR1020027008541A
Other languages
English (en)
Inventor
후앙구앙후아
챈들러파커
Original Assignee
에이치 이 아이, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에이치 이 아이, 인코포레이티드 filed Critical 에이치 이 아이, 인코포레이티드
Publication of KR20020077376A publication Critical patent/KR20020077376A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45014—Ribbon connectors, e.g. rectangular cross-section
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1423—Monolithic Microwave Integrated Circuit [MMIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H01L2924/30111—Impedance matching

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Waveguide Connection Structure (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

회로 소자들 간의 임피던스 부정합(impedance mismatch)을 최소로하는 RF 초소형회로 패키지 및 상호 접속 장치가 개시된다. 다중 신호 바이어(multiple signal via) 및 매우 근접한 그라운드 바이어들 뿐만 아니라 동조 와이어 본드들(tuned wire bonds)가 설명된다.

Description

상호 접속 장치 및 방법{INTERCONNECTION DEVICE AND METHOD}
초소형회로 전자 제품들은 대체로 개개의 구성 요소들이 "패키지"로 조립되어 제작된다. 실제로 개개의 구성 요소들은 "선택"되어 기판 위에 "배치"된다. 기판들은 가요성 폴리머 필름들(flexible polymer films) 또는 단단한 세라믹 조각(rigid ceramic pieces)들일 수 있다. 기판들은 바이어들(vias)을 통해서 "Z" 방향으로 만들어진 층들 간의 상호 접속을 갖는 다중 층의 회로 트레이스들(traces)을 가질 수 있다. 어떤 구성 요소들은 납땜 또는 접착제 등에 의해 기판 상의 패드들에 직접 전기적으로 접착될 수 있다. 다른 구성 요소들은 기판의 표면의 면에 위치하지 않는 접속 패드들(connection pads)을 구비하고 있다. 패드들의 "높이"를 조절하기 위하여, 와이어 본딩과 같은 기술은 다른 면들에 위치하는 패드들 간의 신호들의 라우팅을 위해 사용된다.
예컨대, 실무적으로 세라믹 기판에 집적 회로들을 접착제로 붙이거나 또는 납땜하여 집적 회로(IC) 위의 패드들과 기판 위의 패드 간의 "와이어 본드들"을 사용하여 회로 상호 접속을 형성하여 왔다. "와이어 본드(wire bond)"는 IC 위의 패드를 출발하여 IC의 모서리를 넘어 루프를 형성하여 기판의 표면으로 떨어지는 와이어의 작은 루프이다. 와이어 본드는 제작 중에 IC 위로 신속히 스티칭(stitching)되는데, 전형적인 쓰루풋은 매초마다 5 와이어 본드이다. 목적 신호가 "저주파"인한은 바이어 및 와이어 본드들 양자 모두 패키지에 이용 가능한 신호 경로들을 형성한다.
하지만, 와이어 본드들은 낮은 GHz 범위 내에서 신호들을 감쇠시키고 방사한다. 와이어 그 자체는 GHz 범위에서 중요한 회로 요소(circuit element)가 되는 기생(parasitic) 인덕턴스를 갖는다. 감쇠를 감소시키기 위한 종래의 방법은 "웨지(wedge)" 본딩 및 "리본 본딩(ribbon bonding)"을 모두 포함한다. 이런 기술들은 모두 와이어의 길이를 감소시켜서 "와이어"의 인덕턴스를 감소시키기 위한 노력의 일환이다.
웨지(wedge) 기술에 있어서, 와이어는 접속의 전체 길이를 최소화하기 위해 패드들에서 떨어진 예각으로 라우팅된다. 이러한 접속은 매초마다 대략 2-3 본드들의 속도로 만들 수 있다. 리본 본드(ribbon bonds)는 와이어 본딩의 종래 원형의 횡단면 와이어를 평평한 리본 와이어(flat ribbon wire)로 대체한다. 리본은인덕턴스에 대해서는 크고 감쇠를 최소화하는 기생 캐패시턴스(parasitic capacitance)를 갖는다. 하지만, 성공적인 리본 와이어 본딩은 결정적으로 구성 요소 배치에 달려있다. 또한 이런 처리 과정은 매우 느리다.
유사한 신호 라우팅 문제는 기판 그 자체에서도 발생한다. 다층 기판에서 선형 신호 트레이스들(linear signal traces)은 대체로 그라운드면(ground plane) 가까이에 위치한다. 그 결과, 신호 경로들은 RF 신호들에 대한 공지된 "스트립라인(stripline)" 기술을 이용하여 일정한 공칭 임피던스(nominal impedance)로 설계될 수 있다. 하지만, 신호 경로가 스트립 경로로부터 출발하여 Z 방향으로 진행한다면, 비대칭은 연합된 감쇠 및 반사와 함께 임피던스 부정합(impedance mismatch)을 생성할 것이다. 세라믹 기판은 특히 부서지기 쉽고 기계적인 강도 때문에 Z축으로 두께를 증가시켜야 되므로, 이러한 문제에 영향을 받기 쉽다. 증가된 두께와 높은 유전 상수는 임피던스 부정합 문제(impedance mismatch problem)들을 악화시킨다.
따라서, 고성능 고주파 회로 "패키지들"의 생산을 위해 개량된 상호 접속 장치들 및 방법들이 요구된다.
[요약]
종래 기술과 달리, 본 발명은 기판 내부와 기판의 표면에서의 임피던스 부정합 문제(impedance mismatch problem)에 대한 해결책을 교시한다. 본 발명의 하나의 원리에 따르면, 캐패시터(capacitor)는 기판의 본딩 패드 매우 가까이에 형성된다. 이러한 캐패시턴스는 와이어 본드 "와이어"와 함께 공진 회로를 형성한다. 이러한 회로 형태(topology)는 공칭 특성 임피던스를 갖는 전송선과 같이 작용하여 신호의 감쇠를 줄이고 반사 및 방출된 에너지를 억제한다.
본 발명의 두 번째 교시에 따르면, 두 개 또는 그 이상의 바이어(via)는 Z 방향으로 RF 신호들을 전송하기 위해 제공된다. 동작 중에 병렬 바이어들(parallel vias)의 상호 캐패시턴스는 신호에 대해 전송선을 형성한다. 다른 형태에서 그라운드 바이어는 신호 바이어에 근접하여 위치되어 전송선을 형성한다. 이러한 다양한 원리들은 고성능 패키지들을 생성하기 위해 단독 또는 결합되어 사용될 수 있다.
이상의 기술들을 적용하므로써 패키지 제작시 여러가지 이점을 얻을 수 있다. 저손실 접속들은 RF 신호 처리 요소들의 재배치를 허용하므로 저비용 또는 고성능을 실현할 수 있다. 예컨대, "양호한" 상호 접속 기술이 없어서 저성능 집적 회로 소자들을 사용하는 몇몇 경우에는 집적 회로 소자들보다 오히려 분리된 회로 소자들을 사용하는 것이 바람직할 수 있다. 접속 방법론(connection methodology)은 낮은 제조 비용을 포함하는 구성 요소 배치도 관용한다. 이런 기술들은 저렴한 종래의 제조 설비를 이용하여 고성능 RF 패키지들을 제작할 수 있게 하므로, 결과적으로 제조 비용도 낮출 수 있다.
[도면의 간단한 설명]
본 발명을 보여주는 각각의 도면들은 모두 본 발명의 다양한 양상 및 특징을묘사하기 위한 각각의 구현예를 도시한다:
도 1은 본 발명의 양상을 이용한 패키지의 단면도;
도 2는 본 발명의 특정한 양상을 이용한 패키지의 평면도;
도 3은 기본형 패키지들(prototype packages)에 대한 반사 감쇠량 시험 결과를 보여주는 그래프;
도 4는 기본형 패키지들에 대한 삽입 손실 시험 결과를 보여주는 그래프;
도 5는 적층 기판들을 이용한 패키지의 성능을 보여주는 그래프이다.
본 출원은 2000년 12월 20일에 미합중국 국가법인 HEI,Inc.,의 명칭으로 PCT 국제 특허 출원으로 출원되었다(미국을 제외한 모든 나라들이 지정됨).
본 발명은 초소형 전자 회로의 조립을 위한 "패키지"에 관한 것으로, 더욱 상세하게는 패키지 내의 분리된 구성 요소들과 기판들 간의 RF 신호들을 라우팅(routing) 및 커플링(coupling)하는 방법, 기술 및 장치에 관계한다.
이하에서 성능 시험에 기초하여 설명하고, 설명을 보다 명확하게 하기 위해 시험 방법도 간단히 설명한다. 일반적으로, 피시험 장치에는 RF 입력 단자 및 RF 출력 단자가 제공된다. 회로 내로 주입된 무선 주파수 전력의 양을 1(unity)로 놓고, 추출된 전력의 양을 인가 전력과 비교하여 "삽입 손실"을 측정한다. 낮은 삽입 손실은 "보다 좋은" 성능을 의미한다. 임피던스 부정합(impedance mismatch)에 의한 반사된 에너지도 성능을 떨어뜨리는데 기여한다. 반사 감쇠량은 이러한 파라메터의 척도이다. 반사 감쇠량은 전통적으로 음수(negative number)로 측정되기 때문에, 반사 감쇠량의 보다 높은 값은 고성능에 상응한다.
반사 감쇠량 및 삽입 손실의 측정값은 주파수들의 함수이고, 통상적으로 주파수에 대해서 플로팅된다. 광대역 성능은 광대역폭이 사용되는 신 디지털 전화 기술의 경우에 매우 바람직하다.
도 1은 패키지(30)의 횡단면도를 도시한다. 화살표(9)는 이 도면에서 Z-축을 나타낸다. 이 패키지는 세라믹(ceramic) 또는 폴리머(polymer)일 수 있는 기판(16)을 포함하고, 일반적으로 여러개의 층들의 "회로들"로 적층될 수 있다. 명쾌한 설명을 위해 단지 단층 구조만 기판(16)으로 도시된다. 무선 분야에서 항상 그렇듯이 기판의 하부 표면은 기판(16)에 대해 구리 층으로 형성된 그라운드 면(ground plane)(18)이다. 하나의 신호 트레이스(single signal trace)는 트레이스(20)로 형성된 전송 라인 및 그라운드 면(18)에 의해 기판 위에 형성된다. 공지 기술에서 잘 알려진 바와 같이, 일정한 기판 재료 및 유전 상수가 주어질 경우 트레이스(20)의 적절한 폭은 용이하게 산출될 수 있다. 트레이스(20)는 기판(24)의 하부 표면 위의 트레이스(28) 아래로 통과하여 거기에 본딩된다. 대표적인 구조에서 세라믹 기판(24)은 여러개의 집적 회로들(integrated circuits)을 실장하거나 세라믹 또는 폴리머 기판(16)에 상호 접속되어 제품을 구성하는 다른 이산된 구성 요소들을 실장할 수 있다.
도 1에 도시된 구조에서, 기판(24)은 그라운드 면을 집접 회로(22)의 하면에 연결하는 다수 바이어들(vias)을 갖는다. 제 1 신호 바이어(14) 및 제 2 바이어(15)(도 2에 도시된)는 함께 Z 방향으로 신호 통로를 형성하여 신호를 전송 선(20)으로부터 기판(24)의 상부 표면 위의 본딩 영역(12)까지 전달한다. 종래 기술의 구조와 달리 RF 신호는 도 1 및 도 2에서 바이어(14 및 15)로 도시된 바이어들(vias) 사이에서 나뉘어진다. 제 1 신호 바이어(14) 및 제 2 신호 바이어는 그라운드 바이어(17) 근처에 위치한다. 두 개의 신호 바이어 및 이웃한 그라운드바이어들은 함께 전송 라인(20) 및 본딩 패드(12) 사이에서 Z-축으로 일정한 임피던스 접속(constant impedance connection)의 형태를 이룬다. 임피던스 정합 특성(impedance match characteristic)을 달성하기 위해 하나 이상의 부가적인 그라운드(ground) 또는 신호 통로가 사용될 수 있다는 것은 자명하다.
도 1에서 와이어(10) 본드는 본딩 패드(12)로부터 단자 2 접속까지 전기적 신호 경로 접속을 형성하는데, 이렇게 되면 테스트 패키지(30)는 완전하게 설명된다.
도 2는 도 1의 장치를 평면도로 도시한 것이다. 화살표 11은 이 구조에 대한 X-Y축을 나타낸다. 단자 1로부터 들어온 신호는 트레이스(20) 및 그라운드 면(18)(도시하지 않음)에 의해 형성된 전송 라인 접속을 통해 테스트 패키지(30)로 입력된다. 전송 라인(20)은 트레이스(28)에 연결된다. 접속 트레이스(28)는 도면에서 가상으로 도시된다. 접속 트레이스(28)는 제 1 신호 바이어(14) 및 제 2 신호 바이어(15)와 연결된다. 각각의 바이어는 원형으로 도시되고, 바이어들(14 및 15) 사이의 간격은 이격 거리(32)로 도시된다. 이격 거리의 크기는 신호 바이어들(14 및 15)에 대해 전송 라인 특성들 "조정"을 위해 이용될 수 있다.
기판(24)의 상부 표면에서 본딩 패드(12)는 도 2에서 36으로 부호가 붙여진 과장된 폭으로 도시된다. 이렇게 긴 본딩 패드는 집적회로(IC)(22)의 그라운드 면 및 기판(24)에 대해 상당한 캐패시턴스(capacitance)를 갖는다.
와이어(10)의 인덕턴스(inductance)를 "조정"하여 특징적인 설계 임피던스를 산출하는 것은 패드의 캐패시턴스이다. 비록 패드를 Y축 방향으로 길게 도시하여"T" 형상 접속부를 형성하는 것으로 도시하였으나, 특별한 상황에서 다른 형상들을 사용할 수 있고, 더 바람직하다는 것을 인식해야 한다. 상호 접속의 밀집 상태(density)가 낮고 그 결과로 다이(die)의 둘레가 이용가능하게 된다는 것은 많은 RF 집적 회로들의 특징이다. T 형상이 가까운 그라운드 면 또는 대부분 집적 회로의 하측을 이용한다는 것도 유의해야 한다. 등가 회로는 와이어의 인덕턴스로부터 그라운드까지의 신호 경로에서 대역통과필터(pass band filter)를 형성하는 캐패시터이다.
신호 바이어들(15 및 14)의 위치 결정 거리(32)에 관하여, 정확한 간격 설정이 기판들(16 및 24)의 유전 상수 및 다른 그라운드 특성의 근접성에 의존하여 요구 특성 임피던스를 산출한다는 사실을 이해해야만 한다. 따라서, 하나 이상의 신호 바이어는 특정 패키지 설계에 바람직하게 제공될 수 있다. 제 1 및 2 신호 바이어들(14 및 15)의 형상 및 위치는 본 발명을 제한한다기 보다는 본 발명의 일례로써 고려되어야만 한다. 마찬가지로 신호 바이어들(14 및 15)의 짝인 그라운드 바이어(17)는 접속부를 "튜닝하기" 위해 위치될 수 있다. 다른 부유 캐패시턴스(stray capacitance)의 근접 및 다른 그라운드 구조들의 근접으로 인해 정확한 연결관계는 존재하지 않는다.
다양한 테스트들에서, RF 신호는 단자 1 내로 주입되어 단자 2로부터 추출된다. 단자 2에서 얻어지는 전력은 단자 1과 2 사이의 여러 접속부의 품질에 의존하고, 테스트는 단자들 사이의 "반사 감쇠량" 및 "삽입 손실"을 측정한다. 일반적으로 도 1 및 도 2에 도시된 두 개의 형태들(topologies)을 다양한 복합 테스트패키지들에 적용하고 데이터는 그 결과물을 평균한 것이다. 테플론(Teflon)으로 충진한 세라믹 기판들(ceramic substrates)을 사용하는 것이 바람직하다. 이러한 재료의 높은 유전 상수가 본 발명의 기술의 성능을 향상시키는 것으로 생각된다.
도 3은 라인 26으로 나타낸 패키지의 측정된 반사 감쇠량을 도시한다. 이러한 성능을 도면에서 27로 번호 매겨진 본 발명을 적용하지 않은 유사한 패키지와 비교하였다. -15dB(라인 29)은 비교 목적으로써 동작 한계선으로 사용된다. 일반적으로 반사 손실이 -15dB를 초과하면 신호들이 너무 많이 깨져서 그런 패키지를 사용할 수 없다. 본 발명의 패키지는 대략 36GHz까지 -15dB 지점에 이르지 않는다. 종래 기술과 대조적으로 13GHz에서 -15dB 지점에 이른다. 그러므로 본 발명의 패키지는 보다 높은 주파수 동작이 가능하다. 주파수 범위가 매우 넓다는 것을 인식하는 것도 중요한데, 이는 광대역 동작에 요구된다.
도 4는 패키지의 삽입 손실 특성을 도시한다. 라인 33은 본 발명을 결합한 테스트 패키지들을 나타내지만, 라인 31은 종래 기술의 결과를 나타낸다. 라인 33은 약 40GHz 지점까지 라인 31 위에 존재하는데, 이는 본 장치의 보다 낮은 삽입 손실을 입증한다. 도면에 도시된 것처럼 본 발명의 미리미터(millimeter) 파장 패키지들이 종래 패키지에 비해 대역의 잡음(out of band noise)을 감소시킨다는 것은 중요한 사항이다. 통과 대역 에너지의 높은 감쇠와 연관되는 통과 대역에서 낮은 삽입 손실은 휴대폰 등과 같은 고성능 통신 제품들에 있어서 특히 유용하다.
도 5는 적층 기판 및 기판 용 테플론(Teflon) 충진 세라믹 재료로 형성된 테스트 패키지의 결과를 도시한다. 도면에서 라인 35로 도시한 패키지는 50GHz의밀리미터 파장 범위에서 뛰어난 성능을 제공한다.
본 발명의 다양한 구현예들은 모두 고성능 RF 패키지를 구성하기 위해 도시되었다. 하지만 각각의 개념은 단독 또는 본 발명의 범위로부터 벗어나지 않는 다른 기술들을 결합하여 사용될 수 있다. 또한 본 발명의 범위로부터 벗어나지 않는 한 다른 변형이 가능하다.

Claims (13)

  1. 제 1 패드로부터 제 2 패드까지 연장된 도체;
    설계 대역폭에 걸쳐서 설계된 특성 임피던스를 제공하기에 충분한 캐패시턴스를 갖고 상기 제 1 패드의 근처에 위치한 캐패시터를 포함하는 제 1 면 위의 제 1 패드와 제 2 면 위의 제 2 패드 사이에 사용하기 위한 상호 접속 장치(interconnection device).
  2. 제 1항에 있어서,
    상기 도체가 와이어인 상호 접속 장치.
  3. 제 2항에 있어서,
    상기 와이어가 실질적으로 원형 단면을 갖는 상호 접속 장치.
  4. 제 1항에 있어서,
    상기 캐패시터가 긴 영역 패드로(extended area pad) 형성된 상호 접속 장치.
  5. 제 4항에 있어서,
    상기 긴 영역 패드는 X-Y 면으로 긴 폭을 갖는 상호 접속 장치.
  6. 유전 상수가 기판 내에 포함된 제 1 패드로부터 제 2 패드까지 연장된 제 1 도체; 및
    상기 제 1 패드로부터 상기 제 2 패드까지 연장된 제 2 도체를 포함하고, 상기 제 1 도체가 설계 대역폭에 걸쳐서 설계된 특성 임피던스를 제공하기에 충분한 간격을 두고 상기 제 2 도체에 근접하여 위치하는 제 1 면 위의 제 1 패드와 제 2 면 위의 제 2 패드 사이에서 사용되는 상호 접속 장치.
  7. 제 6항에 있어서,
    상기 제 1 및 제 2 도체들이 병렬인 상호 접속 장치.
  8. 제 6항에 있어서,
    상기 제 1 및 제 2 도체들이 병렬이고 Z 방향으로 수직 배향된 상호 접속 장치.
  9. 제 8항에 있어서,
    상기 제 1 및 제 2 도체들의 단면이 원형이고 Z 방향으로 단면이 균일한 상호 접속 장치.
  10. RF 신호 통로를 갖는 제 1 기판;
    상기 RF 신호 통로에 접속되고, 실질적으로 상기 제 1 기판의 면내 및 위에 위치하는 기판 연결 패드;
    상기 기판에 접착되고, 제 2 구성 요소 면에 위치하는 제 2 패드를 갖는 구성 요소;
    인덕턴스를 나타내고, 상기 제 2 패드에 상기 제 1 패드를 연결하는 와이어;
    상기 패드와 연관된 설계 캐패시턴스를 포함하여 상기 캐패시턴스 및 상기 인덕턴스가 함께 상기 패키지 상호 접속에 대해 특성 임피던스를 제공하는 RF 패키지.
  11. 제 10항에 있어서,
    상기 와이어가 원형 단면을 갖는 RF 패키지.
  12. 제 10항에 있어서,
    상기 와이어가 직사각형 단면을 갖는 RF 패키지.
  13. 제 10항에 있어서,
    상기 기판이 테플론 충진 세라믹(Teflon filled ceramic)인 RF 패키지.
KR1020027008541A 1999-12-31 2000-12-20 상호 접속 장치 및 방법 KR20020077376A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/477,048 US6294966B1 (en) 1999-12-31 1999-12-31 Interconnection device
US09/477,048 1999-12-31
PCT/US2000/034805 WO2001050531A1 (en) 1999-12-31 2000-12-20 Interconnection device and method

Publications (1)

Publication Number Publication Date
KR20020077376A true KR20020077376A (ko) 2002-10-11

Family

ID=23894296

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020027008541A KR20020077376A (ko) 1999-12-31 2000-12-20 상호 접속 장치 및 방법

Country Status (8)

Country Link
US (3) US6294966B1 (ko)
EP (1) EP1245046A1 (ko)
JP (1) JP2003519925A (ko)
KR (1) KR20020077376A (ko)
CN (1) CN100390988C (ko)
AU (1) AU2285401A (ko)
MY (1) MY125788A (ko)
WO (1) WO2001050531A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101463074B1 (ko) * 2008-01-10 2014-11-21 페어차일드코리아반도체 주식회사 리드리스 패키지

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6294966B1 (en) * 1999-12-31 2001-09-25 Hei, Inc. Interconnection device
US6646521B1 (en) * 2000-09-15 2003-11-11 Hei, Inc. Connection for conducting high frequency signal between a circuit and a discrete electric component
CA2390627C (en) * 2001-06-18 2007-01-30 Research In Motion Limited Ic chip packaging for reducing bond wire length
US6737931B2 (en) * 2002-07-19 2004-05-18 Agilent Technologies, Inc. Device interconnects and methods of making the same
CN1751412A (zh) * 2003-02-21 2006-03-22 松下电器产业株式会社 高频电路
US7239207B2 (en) * 2003-08-20 2007-07-03 Intel Corporation Transimpedance amplifier
US7187256B2 (en) * 2004-02-19 2007-03-06 Hittite Microwave Corporation RF package
US7105918B2 (en) * 2004-07-29 2006-09-12 Micron Technology, Inc. Interposer with flexible solder pad elements and methods of manufacturing the same
US7187249B2 (en) 2004-09-24 2007-03-06 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Interconnecting a port of a microwave circuit package and a microwave component mounted in the microwave circuit package
US20070035019A1 (en) * 2005-08-15 2007-02-15 Semiconductor Components Industries, Llc. Semiconductor component and method of manufacture
AU2006291285A1 (en) * 2005-09-12 2007-03-22 Sealed Air Corporation (Us) Flexible valves
US7295084B2 (en) * 2005-09-28 2007-11-13 Agilent Technologies, Inc. Electrical interconnection for coaxial line to slab line structure including a bead ring
CN100411400C (zh) * 2006-04-06 2008-08-13 华为技术有限公司 一种阻抗调节装置和包含该装置的通信系统
US9713258B2 (en) * 2006-04-27 2017-07-18 International Business Machines Corporation Integrated circuit chip packaging
US20080218979A1 (en) * 2007-03-08 2008-09-11 Jong-Ho Park Printed circuit (PC) board module with improved heat radiation efficiency
DE102007046728B4 (de) * 2007-09-28 2013-08-22 Epcos Ag Elektrisches Bauelement
US9069418B2 (en) * 2008-06-06 2015-06-30 Apple Inc. High resistivity metal fan out
US8107177B2 (en) * 2008-12-23 2012-01-31 Hitachi Global Storage Technologies Netherlands B.V. Electrical interconnect system with integrated transmission- line compensation components
JP2011077841A (ja) * 2009-09-30 2011-04-14 Renesas Electronics Corp 電子装置
US8791767B2 (en) 2010-10-29 2014-07-29 Qualcomm Incorporated Package inductance compensating tunable capacitor circuit
CN102623777B (zh) * 2011-01-27 2014-06-18 鸿富锦精密工业（深圳）有限公司 低通滤波器
EP2681765B1 (en) * 2011-03-03 2022-04-06 Skyworks Solutions, Inc. Apparatus and method related to reduction of RF signal losses
US20150282299A1 (en) * 2014-04-01 2015-10-01 Xilinx, Inc. Thin profile metal trace to suppress skin effect and extend package interconnect bandwidth
TWI557752B (zh) 2015-02-25 2016-11-11 緯創資通股份有限公司 排線結構
CN106129029A (zh) * 2016-07-14 2016-11-16 中国电子科技集团公司第五十五研究所 应用于Ku波段的陶瓷四边扁平无引脚型外壳

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0793392B2 (ja) 1986-10-25 1995-10-09 新光電気工業株式会社 超高周波素子用パツケ−ジ
JPS63124102A (ja) 1986-11-14 1988-05-27 Hitachi Ltd 冗長化システムの縮退運転方法
FR2684804B1 (fr) 1991-12-06 1994-01-28 Thomson Csf Dispositif de montage de circuits integres monolithiques hyperfrequences a tres large bande.
JPH07221223A (ja) * 1994-02-03 1995-08-18 Mitsubishi Electric Corp 半導体装置，及び混成集積回路装置
JPH0897611A (ja) * 1994-09-22 1996-04-12 Nippon Telegr & Teleph Corp <Ntt> 高周波伝送線路およびマイクロ波回路
EP0718905A1 (en) * 1994-12-21 1996-06-26 Industrial Technology Research Institute Surface mountable microwave IC package
US5583468A (en) * 1995-04-03 1996-12-10 Motorola, Inc. High frequency transition from a microstrip transmission line to an MMIC coplanar waveguide
US6175287B1 (en) * 1997-05-28 2001-01-16 Raytheon Company Direct backside interconnect for multiple chip assemblies
WO1999027646A1 (en) 1997-11-21 1999-06-03 Hitachi, Ltd. High-frequency amplifier circuit device and high-frequency transmission system using the same
US5982250A (en) * 1997-11-26 1999-11-09 Twr Inc. Millimeter-wave LTCC package
US6118357A (en) * 1999-02-15 2000-09-12 Trw Inc. Wireless MMIC chip packaging for microwave and millimeterwave frequencies
US6201454B1 (en) 1999-03-30 2001-03-13 The Whitaker Corporation Compensation structure for a bond wire at high frequency operation
US6294966B1 (en) * 1999-12-31 2001-09-25 Hei, Inc. Interconnection device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101463074B1 (ko) * 2008-01-10 2014-11-21 페어차일드코리아반도체 주식회사 리드리스 패키지

Also Published As

Publication number Publication date
AU2285401A (en) 2001-07-16
JP2003519925A (ja) 2003-06-24
EP1245046A1 (en) 2002-10-02
CN1425199A (zh) 2003-06-18
MY125788A (en) 2006-08-30
WO2001050531A1 (en) 2001-07-12
US6838953B2 (en) 2005-01-04
CN100390988C (zh) 2008-05-28
US20020008598A1 (en) 2002-01-24
US6294966B1 (en) 2001-09-25
US20020190812A1 (en) 2002-12-19
US6469592B2 (en) 2002-10-22

Similar Documents

Publication Publication Date Title
US6294966B1 (en) Interconnection device
AU650394B2 (en) Surface acoustic wave device and its manufacturing method
US7649499B2 (en) High-frequency module
US7355491B2 (en) Interconnecting a port of a microwave circuit package and a microwave component mounted in the microwave circuit package
US5977631A (en) Semiconductor device including a semiconductor package with electromagnetic coupling slots
JP3612031B2 (ja) 高周波モジュール
US8682403B2 (en) Filter having impedance matching circuits
JPH0321089B2 (ko)
US9048232B2 (en) Package with integrated pre-match circuit and harmonic suppression
US7613009B2 (en) Electrical transition for an RF component
EP1585184B1 (en) Direct current cut structure
JPH10270976A (ja) 分波器パッケージ
US7332799B2 (en) Packaged chip having features for improved signal transmission on the package
JP4171218B2 (ja) 表面実装モジュール
JP4616968B2 (ja) インターポーザを使用した高周波用半導体装置
US7196909B2 (en) AC coupling circuit having a large capacitance and a good frequency response
JP2002185201A (ja) 高周波用配線基板
JP2002134648A (ja) 実装用配線基板および半導体装置の実装構造
JPH0936617A (ja) 高周波モジュール
EP2387295A1 (en) IC-Package with integrated impedance matching and harmonic suppression
JPH09148524A (ja) 高周波回路装置
WO2001011771A1 (fr) Filtre lc et son procede de fabrication
JP3987659B2 (ja) 高周波半導体装置
JP2001102487A (ja) 高周波モジュール及びその製造方法

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid