CN106129029A - 应用于Ku波段的陶瓷四边扁平无引脚型外壳 - Google Patents

应用于Ku波段的陶瓷四边扁平无引脚型外壳 Download PDF

Info

Publication number
CN106129029A
CN106129029A CN201610553610.3A CN201610553610A CN106129029A CN 106129029 A CN106129029 A CN 106129029A CN 201610553610 A CN201610553610 A CN 201610553610A CN 106129029 A CN106129029 A CN 106129029A
Authority
CN
China
Prior art keywords
radio frequency
pin
pottery
hole
flat non
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610553610.3A
Other languages
English (en)
Inventor
李永彬
龚锦林
许丽清
谢新根
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 55 Research Institute
Original Assignee
CETC 55 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 55 Research Institute filed Critical CETC 55 Research Institute
Priority to CN201610553610.3A priority Critical patent/CN106129029A/zh
Publication of CN106129029A publication Critical patent/CN106129029A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4817Conductive parts for containers, e.g. caps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/552Protection against radiation, e.g. light or electromagnetic waves
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/58Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Manufacturing & Machinery (AREA)
  • Waveguide Aerials (AREA)

Abstract

本发明是一种应用于Ku波段的陶瓷四边扁平无引脚型外壳,射频引脚采用共面波导—垂直挂孔—共面波导的结构,通过在射频引脚两侧分布密集的接地孔,抑制高阶模式的传输,从而消除高频谐振,腔体中芯片粘贴区设置阵列接地通孔,以增加射频引脚间的隔离度。优点:可根据用户使用要求,确定射频引脚的数量和位置,射频引脚采用共面波导—垂直挂孔—共面波导的传输结构,射频引脚两侧的密集接地孔,一方面实现相邻射频引脚间的良好隔离,另一方面可以抑制高频时电磁场的向外辐射。芯片粘贴区也采用密集的接地通孔阵列,以实现相对的两个射频引脚之间较高的隔离度。

Description

应用于Ku波段的陶瓷四边扁平无引脚型外壳
技术领域
本发明是关于一种应用于Ku波段的陶瓷四边扁平无引脚(CQFN)型外壳及设计方法。
背景技术
陶瓷四边扁平无引脚(CQFN)作为一种常见的封装形式,由于其没有金属引脚,通过外壳底部焊盘直接焊接在PCB板上使用,从而具有更小的插入损耗,一直以来都有着广泛的应用。然而,由于CQFN外壳引脚数量普遍较多,引脚与引脚之间的距离较小,随着频率的升高,会出现严重的串扰、藕合等问题,另外,由于CQFN类外壳没有金属墙的屏蔽,电磁场在高频时容易向外辐射,在某些频点上会形成谐振峰,这些因素都限制了其在高频领域的应用。
发明内容
本发明提出的是一种应用于Ku波段的陶瓷四边扁平无引脚型外壳及设计方法,其目的旨在克服现有CQFN类外壳由于CQFN类外壳没有金属墙的屏蔽,电磁场在高频时容易向外辐射,在某些频点上会形成谐振峰等问题。
本发明的技术解决方案:一种应用于Ku波段的陶瓷四边扁平无引脚型外壳,其特征是射频引脚采用共面波导—垂直挂孔—共面波导的结构,通过在射频引脚两侧分布密集的接地孔,抑制高阶模式的传输,从而消除高频谐振,腔体中芯片粘贴区设置阵列接地通孔,以增加射频引脚间的隔离度;
设计方法,包括如下步骤:
1)采用机加工法制备可伐封接环1,并对其进行清洗、镀镍后待用;
2)采用低损耗陶瓷材料制作流延生瓷带,制作内部布线满足要求的氧化铝陶瓷件,并对其镀镍后待用;
3)利用Ag-Cu焊料,将可伐封接环1在800度左右的高温下焊接在陶瓷件的正面;
4)将上述钎焊半成品经过常规电镀镍、金工艺制作形成一款应用于Ku波段的陶瓷四边扁平无引脚型外壳。
本发明的优点:可根据用户使用要求,确定射频引脚的数量和位置,射频引脚采用共面波导—垂直挂孔—共面波导的传输结构,射频引脚两侧的密集接地孔,一方面实现相邻射频引脚间的良好隔离,另一方面可以抑制高频时电磁场的向外辐射。芯片粘贴区也采用密集的接地通孔阵列,以实现相对的两个射频引脚之间较高的隔离度。
附图说明
图1是Ku波段CQFN外壳的主视图。
图2是Ku波段CQFN外壳的侧视图。
图3是HTCC(高温共烧陶瓷)工艺典型的流程图。
图4是Ku波段CQFN外壳射频引脚的S参数仿真结果图。
具体实施方式
一种应用于Ku波段的陶瓷四边扁平无引脚型外壳,其结构是射频引脚采用共面波导—垂直挂孔—共面波导的结构,通过在射频引脚两侧分布密集的接地孔,抑制高阶模式的传输,从而消除高频谐振,腔体中芯片粘贴区设置阵列接地通孔,以增加射频引脚间的隔离度;还包含陶瓷件与焊接环。
所述射频引脚包含6个,每个射频引脚的两侧均为接“地”引脚,剩余引脚则为直流馈电引脚。
所述单个射频引脚的插入损耗小于0.3dB,电压驻波比小于1.4,不同射频引脚之间的隔离度大于40dB,指的是在DC-18GHz内。
所述射频引脚有两条,射频引脚两侧是“地”平面,通过电磁场仿真软件HFSS仿真并优化射频信号线的宽度以及信号线与两侧“地”平面的间距,实现输入输出端口50欧姆的特征阻抗,从而获得较小的电压驻波比与插入损耗。
所述的射频引脚的上下相邻层均设计为“地”平面,并通过垂直通孔相互连接,这种在信号线两侧及上下均有“地”平面的结构,能够抑制高频时电磁场向外辐射,使外壳工作到更高的频率,相邻射频引脚之间获得较高的隔离度。
所述阵列接地通孔为7*7,阵列接地通孔连接芯腔与外壳背面“地”平面,阵列接地通孔一方面减小信号回流路径的阻抗,另一方面,增加了相对的两射频引脚之间的隔离度。
设计方法,包括如下步骤:
首先参照图1的产品结构示意图,采用机加工法制备图2中的可伐封接环1,并对其进行常规的清洗、镀镍后待用;
其次,按照如图3所示的HTCC工艺,采用特制低损耗陶瓷材料制作的流延生瓷带,制作内部布线满足要求的氧化铝陶瓷件,并对其镀镍后待用;
然后按照图1、2所示,利用Ag-Cu焊料,将可伐封接环在800度左右的高温下焊接在陶瓷件的正面;
将上述钎焊半成品经过常规的电镀镍、金工艺制作形成一款应用于Ku波段的CQFN型外壳。
下面结合附图和具体实施方式对本发明作详细的说明。
如图3所示,具体工艺过程如下:通过流延机将混合好的浆料流延为生瓷带;所述的流延生瓷带被切割成统一尺寸后进行预压,预压压力0.1kpsi、预压时间180S;将预压过的瓷带打孔,打孔分为激光打孔与机械打孔,将激光打孔过的瓷带利用丝网印刷工艺进行填孔与印刷;将印刷过的几张生瓷带进行叠片,并在温度(75℃)与压力(0.5kpsi)的作用下层压为一体;用生切机将层压为一体的几张瓷带切割为若干个单个产品;最后在烧结炉内按升温曲线将切好的单个产品烧为熟瓷,所述的升温曲线是从第一温区至第十二温区温度从380℃升至1600℃,恒温一个温区,从第十三温区至第十六温区温度从1600℃下降至1200℃。
通过电磁场仿真软件HFSS仿真并优化射频信号线的宽度以及信号线与两侧“地”平面的间距,实现输入输出端口50欧姆的特征阻抗,从而获得较小的电压驻波比与插入损耗。另外,射频引脚的上下相邻层均设计为“地”平面,并通过垂直通孔相互连接,这种在信号线两侧及上下均有“地”平面的结构,能够抑制高频时电磁场向外辐射,使外壳可以工作到更高的频率。另外,相邻射频引脚之间还可以获得较高的隔离度。
7*7的接地通孔阵列连接芯腔与外壳背面“地”平面,密集的通孔阵列一方面可以减小信号回流路径的阻抗,另一方面,增加了相对的两射频引脚之间的隔离度。
如图4所示,在DC-18GHz的范围内,单个射频引脚的插入损耗小于0.3dB,电压驻波比小于1.4。相对的两个射频引脚之间的隔离度大于40dB。

Claims (9)

1.一种应用于Ku波段的陶瓷四边扁平无引脚型外壳,其特征是射频引脚采用共面波导—垂直挂孔—共面波导的结构,通过在射频引脚两侧分布密集的接地孔,抑制高阶模式的传输,从而消除高频谐振,腔体中芯片粘贴区设置阵列接地通孔,以增加射频引脚间的隔离度。
2.如权利要求1所述的一种应用于Ku波段的陶瓷四边扁平无引脚型外壳,其特征是还包含陶瓷件与焊接环。
3.如权利要求1所述的一种应用于Ku波段的陶瓷四边扁平无引脚型外壳,其特征是所述射频引脚包含6个,每个射频引脚的两侧均为接“地”引脚,剩余引脚则为直流馈电引脚。
4.如权利要求3所述的一种应用于Ku波段的陶瓷四边扁平无引脚型外壳,其特征是所述每个射频引脚的插入损耗小于0.3dB,电压驻波比小于1.4,不同射频引脚之间的隔离度大于40dB,指的是在DC-18GHz内。
5.如权利要求1所述的一种应用于Ku波段的陶瓷四边扁平无引脚型外壳,其特征是所述射频引脚有两条,射频引脚两侧是“地”平面,通过电磁场仿真软件HFSS仿真并优化射频信号线的宽度以及信号线与两侧“地”平面的间距,实现输入输出端口50欧姆的特征阻抗,从而获得较小的电压驻波比与插入损耗。
6.如权利要求5所述的一种应用于Ku波段的陶瓷四边扁平无引脚型外壳,其特征是所述的射频引脚的上下相邻层均设计为“地”平面,并通过垂直通孔相互连接,这种在信号线两侧及上下均有“地”平面的结构,能够抑制高频时电磁场向外辐射,使外壳工作到更高的频率,相邻射频引脚之间获得较高的隔离度。
7.如权利要求1所述的一种应用于Ku波段的陶瓷四边扁平无引脚型外壳,其特征是所述阵列接地通孔为7*7,阵列接地通孔连接芯腔与外壳背面“地”平面,阵列接地通孔一方面减小信号回流路径的阻抗,另一方面,增加了相对的两射频引脚之间的隔离度。
8.如权利要求1所述的陶瓷四边扁平无引脚型外壳的设计方法,其特征是包括如下步骤:
1)采用机加工法制备可伐封接环,并对其进行清洗、镀镍后待用;
2)采用低损耗陶瓷材料制作流延生瓷带,制作内部布线要满足氧化铝陶瓷件的要求,并对其镀镍后待用;
3)利用Ag-Cu焊料,将可伐封接环在800度左右的高温下焊接在陶瓷件的正面;
4)将上述钎焊半成品经过常规的电镀镍、金工艺制作形成一款应用于Ku波段的陶瓷四边扁平无引脚型外壳。
9.如权利要求8所述的陶瓷四边扁平无引脚型外壳的设计方法,其特征是所述的流延生瓷带被切割成统一尺寸后进行预压,其预压压力0.1kpsi、预压时间180S;将预压过的瓷带打孔,打孔分为激光打孔与机械打孔,将激光打孔过的瓷带利用丝网印刷工艺进行填孔与印刷;将印刷过的几张生瓷带进行叠片,并在温度(75℃)与压力(0.5kpsi)的作用下层压为一体;用生切机将层压为一体的几张瓷带切割为若干个单个产品;最后在烧结炉内按升温曲线将切好的单个产品烧为熟瓷,所述的升温曲线是从第一温区至第十二温区温度从380℃升至1600℃,恒温一个温区,从第十三温区至第十六温区温度从1600℃下降至1200℃。
CN201610553610.3A 2016-07-14 2016-07-14 应用于Ku波段的陶瓷四边扁平无引脚型外壳 Pending CN106129029A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610553610.3A CN106129029A (zh) 2016-07-14 2016-07-14 应用于Ku波段的陶瓷四边扁平无引脚型外壳

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610553610.3A CN106129029A (zh) 2016-07-14 2016-07-14 应用于Ku波段的陶瓷四边扁平无引脚型外壳

Publications (1)

Publication Number Publication Date
CN106129029A true CN106129029A (zh) 2016-11-16

Family

ID=57283180

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610553610.3A Pending CN106129029A (zh) 2016-07-14 2016-07-14 应用于Ku波段的陶瓷四边扁平无引脚型外壳

Country Status (1)

Country Link
CN (1) CN106129029A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107516653A (zh) * 2017-06-07 2017-12-26 中国电子科技集团公司第五十五研究所 小尺寸方形扁平无引脚型封装层间互连结构及制造方法
CN111599790A (zh) * 2020-05-13 2020-08-28 中国电子科技集团公司第十三研究所 陶瓷无引线片式封装外壳
CN111599788A (zh) * 2020-05-09 2020-08-28 中国电子科技集团公司第十三研究所 0.5mm节距的高频无引线陶瓷外壳及测试方法
CN114496969A (zh) * 2021-12-07 2022-05-13 合肥圣达电子科技实业有限公司 一种双腔体陶瓷封装外壳及其制备方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5543661A (en) * 1994-05-31 1996-08-06 Sumitomo Metal Ceramics Inc. Semiconductor ceramic package with terminal vias
US5721454A (en) * 1995-12-20 1998-02-24 Intel Corporation Integrated circuit package with a plurality of vias that are electrically connected to an internal ground plane and thermally connected to an external heat slug
US5982250A (en) * 1997-11-26 1999-11-09 Twr Inc. Millimeter-wave LTCC package
US20020190812A1 (en) * 1999-12-31 2002-12-19 Hei, Inc. High-frequency interconnection for circuits
CN102782934A (zh) * 2009-05-05 2012-11-14 联合单片电路半导体股份公司 用于表面安装的微型微波部件
CN104051352A (zh) * 2014-06-13 2014-09-17 中国电子科技集团公司第五十五研究所 基于高温共烧陶瓷的毫米波芯片外壳及其制造方法
CN105355612A (zh) * 2015-11-13 2016-02-24 中国电子科技集团公司第五十五研究所 一种数模混合高密度外壳

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5543661A (en) * 1994-05-31 1996-08-06 Sumitomo Metal Ceramics Inc. Semiconductor ceramic package with terminal vias
US5721454A (en) * 1995-12-20 1998-02-24 Intel Corporation Integrated circuit package with a plurality of vias that are electrically connected to an internal ground plane and thermally connected to an external heat slug
US5982250A (en) * 1997-11-26 1999-11-09 Twr Inc. Millimeter-wave LTCC package
US20020190812A1 (en) * 1999-12-31 2002-12-19 Hei, Inc. High-frequency interconnection for circuits
CN102782934A (zh) * 2009-05-05 2012-11-14 联合单片电路半导体股份公司 用于表面安装的微型微波部件
CN104051352A (zh) * 2014-06-13 2014-09-17 中国电子科技集团公司第五十五研究所 基于高温共烧陶瓷的毫米波芯片外壳及其制造方法
CN105355612A (zh) * 2015-11-13 2016-02-24 中国电子科技集团公司第五十五研究所 一种数模混合高密度外壳

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107516653A (zh) * 2017-06-07 2017-12-26 中国电子科技集团公司第五十五研究所 小尺寸方形扁平无引脚型封装层间互连结构及制造方法
CN111599788A (zh) * 2020-05-09 2020-08-28 中国电子科技集团公司第十三研究所 0.5mm节距的高频无引线陶瓷外壳及测试方法
CN111599790A (zh) * 2020-05-13 2020-08-28 中国电子科技集团公司第十三研究所 陶瓷无引线片式封装外壳
CN111599790B (zh) * 2020-05-13 2021-12-24 中国电子科技集团公司第十三研究所 陶瓷无引线片式封装外壳
CN114496969A (zh) * 2021-12-07 2022-05-13 合肥圣达电子科技实业有限公司 一种双腔体陶瓷封装外壳及其制备方法

Similar Documents

Publication Publication Date Title
CN106129029A (zh) 应用于Ku波段的陶瓷四边扁平无引脚型外壳
JP2605654B2 (ja) 複合マイクロ波回路モジュール及びその製造方法
CN104051352A (zh) 基于高温共烧陶瓷的毫米波芯片外壳及其制造方法
JP7025504B2 (ja) 高周波基体、高周波パッケージおよび高周波モジュール
US10410960B1 (en) Parallel seam welding leadless ceramic package
CN105355612A (zh) 一种数模混合高密度外壳
CN111030640B (zh) 表贴式微型叠加电路衰减片及其制备方法
CN113640927A (zh) 一种5g光通信模块用多层结构封装陶瓷及其制备方法
JP2002299918A (ja) マイクロストリップ線路及びそれを用いた共振素子、フィルタ、高周波回路並びにそれらを用いた電子回路、回路モジュール及び通信装置
CN207690994U (zh) 一种基于ltcc技术的毫米波天线
CN1472841A (zh) 两端口型隔离器和通信装置
CN106206546A (zh) 一种应用于18GHz的陶瓷墙型外壳
CN104393392A (zh) 微波毫米波带状传输线的制备方法
US6154951A (en) Dielectric filter and process for producing same
CN102623799B (zh) 一种多层陶瓷天线的制备方法
CN202585727U (zh) 多层陶瓷天线
CN110444532A (zh) 一种htcc工艺的v波段小孔耦合型无引线表贴外壳
CN216671978U (zh) 一种提升射频信号传输性能的陶瓷管壳
CN211929483U (zh) 一种v波段小孔耦合型无引线表贴外壳
CN208401009U (zh) 一种介质低通滤波器
JP7235878B2 (ja) 端子構造、パッケージ、および、端子構造の製造方法
CN209200118U (zh) 一种双模态双频带带通滤波器
CN210489608U (zh) 一种满足Ka波段TR组件封装的陶瓷外壳
CN201845844U (zh) 双传输零点叠层带通滤波器
CN206180100U (zh) 一种ltcc北斗/gps/glonass三频芯片天线

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20161116