KR20020073699A - 오디오 전력 증폭 장치 및 방법 - Google Patents

오디오 전력 증폭 장치 및 방법 Download PDF

Info

Publication number
KR20020073699A
KR20020073699A KR1020010013450A KR20010013450A KR20020073699A KR 20020073699 A KR20020073699 A KR 20020073699A KR 1020010013450 A KR1020010013450 A KR 1020010013450A KR 20010013450 A KR20010013450 A KR 20010013450A KR 20020073699 A KR20020073699 A KR 20020073699A
Authority
KR
South Korea
Prior art keywords
power
positive
negative
amplified
level
Prior art date
Application number
KR1020010013450A
Other languages
English (en)
Other versions
KR100490445B1 (ko
Inventor
기보마사오
손원석
Original Assignee
블루텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 블루텍 주식회사 filed Critical 블루텍 주식회사
Priority to KR10-2001-0013450A priority Critical patent/KR100490445B1/ko
Priority to CNB011435801A priority patent/CN1177407C/zh
Priority to JP2001381310A priority patent/JP3568931B2/ja
Priority to EP01310489A priority patent/EP1241780A3/en
Priority to US10/041,673 priority patent/US7123730B2/en
Publication of KR20020073699A publication Critical patent/KR20020073699A/ko
Application granted granted Critical
Publication of KR100490445B1 publication Critical patent/KR100490445B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
    • H03F1/0244—Stepped control

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

오디오 전력 증폭 장치 및 방법이 개시된다. 각각이, 외부로부터 입력한 교류 형태의 오디오 입력 신호를 전력 증폭하고, 전력 증폭된 결과를 오디오 출력 신호로서 출력하는 제1 ∼ 제B 전력 증폭단들을 갖는 이 장치에서, 제b(1≤b≤B) 전력 증폭단의 전치 증폭부는, 오디오 입력 신호를 양 및 음의 부분들로 나누어 전치 증폭하고, 전원 공급부는 서로 다른 레벨을 갖는 양의 제1 ∼ 제M 전원들 및 음의 제1 ∼ 제M 전원들을 공급하고, 전력 증폭부는 전치 증폭된 양의 부분의 레벨 크기에 비례하는 레벨을 갖는 양의 공급 전원을 양의 제1 ∼ 제M 전원들 중 하나로부터 선택하여 전치 증폭된 양의 부분을 전력 증폭하고, 전치 증폭된 음의 부분의 레벨 크기에 비례하는 레벨을 갖는 음의 공급 전원을 음의 제1 ∼ 제M 전원들 중 하나로부터 선택하여 전치 증폭된 음의 부분을 전력 증폭하며, 신호 합성부는 전력 증폭된 양 및 음의 부분들을 합성하여 오디오 출력 신호로서 구하는 것을 특징으로 한다. 그러므로, 제작 단가를 절감시키도록 하고 칩의 크기를 줄일 수 있도록 하며, 고주파 잡음을 원천적으로 제거할 수 있으며 왜곡을 줄일 수도 있고, 선택될 수 있는 공급 전원에 레벨의 종류를 쉽게 확장시킬 수 있는 효과를 갖는다.

Description

오디오 전력 증폭 장치 및 방법{Audio power amplifying apparatus and method}
본 발명은 오디오 신호의 처리에 관한 것으로서, 특히, 오디오 신호의 전력을 증폭하는 오디오 전력 증폭 장치 및 방법에 관한 것이다.
오디오 신호를 입력하여 전력을 증폭하는 여러개의 오디오 전력 증폭 장치들중 하나로서, Sanyo회사에서 제작된 Thick Film Hybrid 집적회로(IC)들중 제품번호SK411-200의 제품명 'AF Power Amplifier(Split Power Supply)'라는 IC(이하, 종래의 오디오 전력 증폭 장치라 한다.)가 있다.
종래의 오디오 전력 증폭 장치는 입력되는 오디오 신호의 레벨이 높을 때는 높은 전원 전압을 사용하고 오디오 신호의 레벨이 낮을 때는 낮은 전원 전압을 사용하여 오디오 신호의 전력을 증폭시킬 때 소비되는 전력을 절감한다. 이를 위해, 입력되는 오디오 신호의 레벨을 판단하는 별도의 비교기를 마련해야 하므로, 종래의 오디오 전력 증폭 장치는 제작 가격을 상승시키고, 입력되는 오디오 신호의 레벨에 따라 다른 비교된 결과들을 스위칭시켜 출력하는 비교기의 스위칭 잡음으로 인해 고주파 잡음을 발생시킬 뿐만 아니라 심한 왜곡(distortion)도 발생시키는 문제점들을 갖는다.
또한, 전술한 종래의 오디오 전력 증폭 장치는 입력되는 오디오 신호의 레벨에 따라 전원 전압을 2 종류로만 스위칭하였으나 여러 종류로 전원 전압들로 스위칭할 경우 더욱 많은 비교기들을 마련하므로, 비교기의 존재로 인해 발생하는 전술한 문제점들은 더욱 심각해진다.
본 발명이 이루고자 하는 기술적 과제는, 오디오 입력 신호의 레벨에 비례하는 레벨을 갖는 공급 전원을 비교기를 사용하지 않고 선형적으로 선택하고, 선택된 공급 전원을 이용하여 오디오 입력 신호의 전력을 증폭할 수 있는 오디오 전력 증폭 장치를 제공하는 데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는, 상기 오디오 전력 증폭 장치에서 수행되는 오디오 전력 증폭 방법을 제공하는 데 있다.
도 1은 본 발명에 의한 오디오 전력 증폭 장치의 개략적인 블럭도이다.
도 2는 도 1에 도시된 제b 전력 증폭단의 본 발명에 의한 블럭도이다.
도 3은 도 2에 도시된 제b 전력 증폭단에서 수행되는 본 발명에 의한 오디오 전력 증폭 방법을 설명하기 위한 플로우차트이다.
도 4는 도 2에 도시된 전치 증폭부, 전력 증폭부 및 신호 합성부의 본 발명에 의한 바람직한 일 실시예들의 회로도이다.
도 5는 도 4에 도시된 오디오 전력 증폭 장치의 예시적인 동작을 설명하기 위한 그래프이다.
상기 과제를 이루기 위해, 각각이, 외부로부터 입력한 교류 형태의 오디오 입력 신호를 전력 증폭하고, 전력 증폭된 결과를 오디오 출력 신호로서 출력하는 제1 ∼ 제B 전력 증폭단들을 갖는 본 발명에 의한 오디오 전력 증폭 장치의 상기 제b(1≤b≤B) 전력 증폭단은, 상기 오디오 입력 신호를 양 및 음의 부분들로 나누어 증폭하고, 증폭된 양 및 음의 부분들을 출력하는 전치 증폭부와, 점차적으로 감소하는 서로 다른 레벨을 갖는 양의 제1 ∼ 제M 전원들 및 점차적으로 감소하는 서로 다른 레벨을 갖는 음의 제1 ∼ 제M 전원들을 공급하는 전원 공급부와, 상기 증폭된 양의 부분의 레벨 크기에 비례하는 레벨을 갖는 양의 공급 전원을 상기 양의 제1 ∼ 제M 전원들 중 하나로부터 선택하고 상기 증폭된 음의 부분의 레벨 크기에 비례하는 레벨을 갖는 음의 공급 전원을 상기 음의 제1 ∼ 제M 전원들 중 하나로부터 선택하며, 상기 양의 공급 전원에 응답하여 상기 증폭된 양의 부분을 다시 증폭하고 상기 음의 공급 전원에 응답하여 상기 증폭된 음의 부분을 다시 증폭하며, 다시 증폭된 양 및 음의 부분들을 출력하는 전력 증폭부 및 상기 전력 증폭부들에서 다시 증폭된 양 및 음의 부분들을 합성하고, 합성한 결과를 상기 오디오 출력 신호로서 출력하는 신호 합성부로 구성되는 것이 바람직하다.
상기 다른 과제를 이루기 위해, 각각이, 외부로부터 입력한 교류 형태의 오디오 입력 신호를 전력 증폭하고, 전력 증폭된 결과를 오디오 출력 신호로서 출력하는 제1 ∼ 제B 전력 증폭단들을 갖는 오디오 전력 증폭 장치의 상기제b(1≤b≤B) 전력 증폭단에서 수행되는 본 발명에 의한 전력 증폭 방법은, 상기 오디오 입력 신호를 양 및 음의 부분들로 나누어 증폭하여 증폭된 양 및 음의 부분들을 구하는 (a) 단계와, 상기 (a) 단계에서 증폭된 양의 부분의 레벨 크기에 비례하는 레벨을 갖는 양의 공급 전원을 외부에서 제공되며 점차적으로 감소하는 서로 다른 레벨을 갖는 양의 제1 ∼ 제M 전원들 중 하나로부터 선택하고 상기 (a) 단계에서 증폭된 음의 부분의 레벨 크기에 비례하는 레벨을 갖는 음의 공급 전원을 외부에서 제공되며 점차적으로 감소하는 서로 다른 레벨을 갖는 음의 제1 ∼ 제M 전원들 중 하나로부터 선택하며, 선택된 상기 양의 공급 전원에 응답하여 상기 (a) 단계에서 증폭된 양의 부분을 다시 증폭하고 선택된 상기 음의 공급 전원에 응답하여 상기 (a) 단계에서 증폭된 음의 부분을 다시 증폭하는 (b) 단계 및 상기 (b) 단계에서 다시 증폭된 양 및 음의 부분들을 합성하고, 합성한 결과를 상기 오디오 출력 신호로서 결정하는 (c) 단계로 이루어지는 것이 바람직하다.
이하, 본 발명에 의한 오디오 전력 증폭 장치의 구성 및 동작을 첨부한 도면을 참조하여 다음과 같이 설명한다.
도 1은 본 발명에 의한 오디오 전력 증폭 장치의 개략적인 블럭도로서, 제1 ∼ 제B 전력 증폭단들(10, ... 및 12)로 구성된다.
도 1에 도시된 제1 ∼ 제B 전력 증폭단들(10, ... 및 12) 각각은 외부로부터 입력단자 IN을 통해 입력한 교류 형태의 오디오 입력 신호를 전력 증폭하고, 전력 증폭된 결과를 오디오 출력 신호로서 출력단자 OUT1, ... 또는 OUTB를 통해 스피커(미도시)따위로 출력한다. 예컨데, 제b(1≤b≤B) 전력 증폭단은 외부로부터 입력단자 IN을 통해 입력한 교류 형태의 오디오 입력 신호를 전력 증폭하고, 전력 증폭된 결과를 오디오 출력 신호로서 출력단자 OUTb를 통해 출력한다.
이하, 본 발명에 의한 제b 전력 증폭단의 구성 및 동작과, 그 증폭단에서 수행되는 본 발명에 의한 오디오 전력 증폭 방법을 첨부한 도면들을 참조하여 다음과 같이 설명한다.
도 2는 도 1에 도시된 제b 전력 증폭단(10, ... 또는 12)의 본 발명에 의한 블럭도로서, 전치 증폭부(20), 전원 공급부(22), 전력 증폭부(24) 및 신호 합성부(26)로 구성된다.
도 3은 도 2에 도시된 제b 전력 증폭단에서 수행되는 본 발명에 의한 오디오 전력 증폭 방법을 설명하기 위한 플로우차트로서, 오디오 입력 신호를 양의 부분과 음의 부분으로 나누어 증폭한 결과들의 레벨에 상응하여 해당하는 부분들을 전력 증폭하는 단계(제40 및 제42 단계들) 및 전력 증폭된 결과들을 합성하여 오디오 출력 신호를 구하는 단계(제44 단계)로 이루어진다.
도 2에 도시된 본 발명에 의한 제b 전력 증폭단의 전치 증폭부(20)는 입력단자 IN을 통해 외부로부터 입력한 교류 형태의 오디오 입력 신호를 양의 부분과 음의 부분들로 나누고, 나뉘어진 양의 부분과 음의 부분을 증폭하며, 증폭된 양 및 음의 부분들(30 및 32)을 전력 증폭부(24)로 전치 증폭된 양 및 음의 부분들로서 출력한다(제40 단계). 이 때, 전치 증폭부(20)는 신호 합성부(26)로부터 궤환되는 오디오 출력 신호에 응답하여 증폭율을 가변시킬 수도 있다.
제40 단계후에, 전력 증폭부(24)는 전치 증폭된 양의 부분(30)의 레벨 크기에 비례하는 레벨을 갖는 양의 공급 전원을 전원 공급부(22)로부터 출력되는 양의 제1 ∼ 제M 전원들(+V1∼ +VM)중 하나로부터 선택하고 전치 증폭된 음의 부분(32)의 레벨 크기에 비례하는 레벨을 갖는 음의 공급 전원을 음의 제1 ∼ 제M 전원들(-V1∼ -VM) 중 하나로부터 선택하며, 전치 증폭된 양의 부분(30)을 선택된 양의 공급 전원에 응답하여 다시 증폭하고 전치 증폭된 음의 부분(32)을 선택된 음의 공급 전원에 응답하여 다시 증폭하고, 다시 증폭된 양 및 음의 부분들을 신호 합성부(26)로 전력 증폭된 양 및 음의 부분들(34 및 36)로서 출력한다(제42 단계). 이를 위해, 전원 공급부(22)는 서로 다른 레벨을 갖는 양의 제1 ∼ 제M 전원들(+V1∼ +VM) 및 서로 다른 레벨을 갖는 음의 제1 ∼ 제M 전원들(-V1∼ -VM)을 전력 증폭부(24)로 출력한다. 이 때, 제1 전원으로부터 제M 전원으로 갈수록 레벨(｜VA｜)(여기서, 1≤A≤M)이 낮아진다고 한다. 즉, ｜V1｜＞｜V2｜＞｜V3｜＞ ... ＞｜VM-2｜＞｜VM-1｜＞｜VM｜ 이다.
제42 단계후에, 신호 합성부(26)는 전력 증폭된 양 및 음의 부분들(34 및 36)을 합성하고, 합성한 결과를 오디오 출력 신호로서 출력단자 OUTb를 통해 출력한다(제44 단계).
결국, 도 2 및 도 3에 도시된 본 발명에 의한 오디오 전력 증폭 장치 및 방법은 푸시-풀(push-pull) 형태로 오디오 입력 신호의 전력을 증폭함을 알 수 있다.
이하, 도 2에 도시된 제b 전력 증폭단의 본 발명에 의한 바람직한 일 실시예의 구성 및 동작을 첨부한 도면을 참조하여 다음과 같이 살펴본다.
도 4는 도 2에 도시된 전치 증폭부(20), 전력 증폭부(24) 및 신호 합성부(26)의 본 발명에 의한 바람직한 일 실시예들(20A, 24A 및 26A)의 회로도로서, 전치 증폭부(20A), 전력 증폭부(24A) 및 신호 합성부(26A)로 구성된다.
전치 증폭부(20A)는 저항들(R1'∼ R13'), 커패시터들(C1∼ C4), 연산 증폭기(50), 제너 다이오드(ZD) 및 트랜지스터들(Q1'∼ Q4')로 구성된다. 연산 증폭기(50)의 음(-)의 입력단자와 연결된 저항(R1')은 입력 바이어스용 저항으로서, 음(-)의 입력단자를 영(零) 전위로 바이어스하는 역할을 한다. 이 때, 음 궤환용 커패시터(C1)와 저항(R4')은 저역 차단 주파수(fL)를 다음 수학식 1과 같이 결정한다.
도 4에 도시된 저항들(R3' 및 R4')은 연산 증폭기(50)에서 증폭되는 전압 이득을 결정하는 역할을 하고, 커패시터들(C2, C3 및 C4)은 발진을 방지하는 역할을 하며, 저항(R2')은 임피던스를 매칭시키고, 저항(R13')은 위상을 보정하는 역할을 한다.
또한, 트랜지스터들(Q1' 및 Q2'), 제너 다이오드(ZD) 및 저항들(R5', R6',R8' 및 R11')로 구성되는 정 전류부는 전압 증폭을 하는 전치 구동(pre-drive)용 트랜지스터들(Q3' 및 Q4')의 베이스 전류를 제어하는 역할을 한다. 여기서, 저항들(R7', R9', R10' 및 R12')은 트랜지스터들(Q3' 및 Q4')을 바이어스시키기 위해 마련된다.
한편, 도 4에 도시된 전력 증폭부(24A)는 전치 증폭된 양의 부분(30)과 전치 증폭된 음의 부분(32) 사이에 직렬 연결되는 제1 ∼ 제2M 저항들(R1∼ R2M), 제1 ∼ 제4M-4 다이오드들(D1∼ D4M-4), 제1 ∼ 제2M 전류 증폭기들(60, ..., 62, 64, 70, ..., 72 및 74) 및 트랜지스터(Q13)로 구성된다.
여기서, 제1 ∼ 제M 전류 증폭기들(60, ..., 62 및 64)은 전원 공급부(22)로부터 출력되는 양의 제1 ∼ 제M 전원들(+V1∼ +VM)과 각각 연결되며 서로 직렬 연결된다. 예컨데, 제1 전류 증폭기(60)는 전원 공급부(22)로부터 출력되는 가장 높은 양의 레벨을 갖는 제1 전원(+V1)과 연결되고, 제M-1 전류 증폭기(62)는 전원 공급부(22)로부터 출력되는 가장 낮은 양의 레벨보다 조금 더 높은 레벨을 갖는 제M-1 전원(+VM-1)과 연결되고, 제M 전류 증폭기(64)는 전원 공급부(22)로부터 출력되는 가장 낮은 양의 레벨을 갖는 제M 전원(+VM)과 연결된다.
이 때, 제M+1 ∼ 제2M 전류 증폭기들(70, ..., 72 및 74)은 전원 공급부(22)로부터 출력되는 음의 제1 ∼ 제M 전원들(-V1∼ -VM)과 각각 연결되며 서로 직렬연결된다. 예컨데, 제M+1 전류 증폭기(70)는 전원 공급부(22)로부터 출력되는 가장 낮은 음의 레벨을 갖는 제1 전원(-V1)과 연결되고, 제2M-1 전류 증폭기(72)는 전원 공급부(22)로부터 출력되는 가장 높은 음의 레벨보다 조금 더 낮은 레벨을 갖는 음의 제M-1 전원(-VM-1)과 연결되고, 제2M 전류 증폭기(74)는 전원 공급부(22)로부터 출력되는 가장 높은 음의 레벨을 갖는 제M 전원(-VM)과 연결된다.
이를 위해, 제1 ∼ 제2M 전류 증폭기들(60, ..., 62, 64, 70, ..., 72 및 74) 각각은 제1 트랜지스터(Q1, ..., Q3, Q5, Q8, ..., Q10 또는 Q12), 제2 트랜지스터(Q2, ..., Q4, Q6, Q7, ..., Q9 또는 Q11) 및 바이어스용 저항(R2M+1, ..., R2M+4, R2M+5, R2M+6, ..., R2M+7또는 R2M+8)으로 구현될 수 있다. 즉, 제1 ∼ 제2M 전류 증폭기들(60, ..., 62, 64, 70, ..., 72 및 74) 각각은 다알링톤(Darlington) 구조를 갖을 수 있다.
여기서, 제1 트랜지스터(Q1, ..., Q3, Q5, Q8, ..., Q10 또는 Q12)는 각자의 바이어스 측(90, ..., 92, 94, 96, ..., 98 및 100)과 연결되는 베이스 및 양 또는 음의 해당하는 전원(+V1, ..., +VM-1, +VM, -V1, ..., -VM-1또는 -VM)과 연결되는 컬렉터를 갖는다. 이 때, 저항(R2M+1, ..., R2M+4, R2M+5, R2M+6, ..., R2M+7또는 R2M+8)은 제1 트랜지스터(Q1, ..., Q3, Q5, Q8, ..., Q10 또는 Q12)의 이미터와 연결되는 일측을 갖으며, 제2 트랜지스터(Q2, ..., Q4, Q6, Q7, ..., Q9 또는 Q11)는 제1 트랜지스터(Q1, ..., Q3, Q5, Q8, ..., Q10 또는 Q12)의 이미터와 연결되는 베이스, 제1 트랜지스터(Q1, ..., Q3, Q5, Q8, ..., Q10 또는 Q12)의 컬렉터와 저항(R2M+1, ..., R2M+4, R2M+5, R2M+6, ..., R2M+7또는 R2M+8)의 타측 사이에 각각 연결되는 컬렉터 및 이미터를 갖는다.
전술한 구성을 갖는 제1 ∼ 제2M 전류 증폭기들(60, ..., 62, 64, 70, ..., 72 및 74)의 동작을 살펴보면, 제1 전류 증폭기(60)는 제1 저항(R1)과 전치 증폭된 양의 부분(30) 사이에 존재하는 제3 노드(N3)에 걸리는 전압 강하의 레벨에 응답하여 바이어스된다. 이 때, 제m(2≤m≤M-1) 전류 증폭기는 제m-1 저항(R1, ... 또는 RM-2)과 제m 저항(R2, ... 또는 RM-1) 사이에 존재하는 제1 노드(N1)에 걸리는 전압 강하의 레벨에 응답하여 바이어스되어 제m-1 전류 증폭기로부터 출력되는 전류를 증폭하여 제m+1 전류 증폭기로 출력한다. 제M 전류 증폭기(64)는 제M-1 저항(RM-1)과 제M 저항(RM) 사이에 존재하는 제5 노드(N5)에 걸리는 전압 강하의 레벨에 응답하여 바이어스되어 제M-1 전류 증폭기(62)로부터 출력되는 전류를 증폭하여 전력 증폭된 양의 부분(34)으로서 신호 합성부(26A)로 출력한다. 제M+1 전류 증폭기(70)는 제M+1 저항(RM+1)과 전치 증폭된 음의 부분(32) 사이에 존재하는 제4 노드(N4)에 걸리는 전압 강하의 레벨에 응답하여 바이어스된다. 이 때, 제M+m 전류 증폭기는 제M+m-1 저항(RM+1, ... 또는 R2M-2)과 제M+m 저항(RM+2, ... 또는 R2M-1) 사이에 존재하는 제2 노드(N2)에 걸리는 전압 강하의 레벨에 응답하여 바이어스되어 제M+m-1 전류 증폭기로부터 출력되는 전류를 증폭하여 제M+m+1 전류 증폭기로 출력한다. 제2M전류 증폭기(74)는 제2M-1 저항(R2M-1)과 제2M 저항(R2M) 사이에 존재하는 제6 노드(N6)에 걸리는 전압 강하의 레벨에 응답하여 바이어스되어 제2M-1 전류 증폭기(72)로부터 출력되는 전류를 증폭하여 전력 증폭된 음의 부분(36)으로서 신호 합성부(26A)로 출력한다.
예를 들어, m=M-1인 경우, 제M-1 전류 증폭기(62)는 제M-2 저항(RM-2)과 제M-1 저항(RM-1) 사이에 존재하는 제1 노드(N1)에 걸리는 전압 강하의 레벨에 응답하여 바이어스되어 제M-2 전류 증폭기(미도시)로부터 화살표 방향으로 입력되는 전류를 증폭하여 제M 전류 증폭기(64)로 화살표 방향으로 출력한다. 이 때, 제2M-1 전류 증폭기(72)는 제2M-2 저항(R2M-2)과 제2M-1 저항(R2M-1) 사이에 존재하는 제2 노드(N2)에 걸리는 전압 강하의 레벨에 응답하여 바이어스되어 제2M-2 전류 증폭기(미도시)로부터 화살표 방향으로 입력되는 전류를 증폭하여 제2M 전류 증폭기(74)로 화살표 방향으로 출력한다.
결국, 제1 ∼ 제2M 전류 증폭기들(60, ..., 62, 64, 70, ..., 72 및 74)의 동작 개시 레벨은 제1 ∼ 제2M 저항들(R1∼ R2M)과 양 및 음의 제1 ∼ 제2M 전원들(+V1, ..., +VM-1, +VM, -V1, ..., -VM-1및 -VM)에 의해 결정됨을 알 수 있다.
한편, 제1 다이오드(D1)는 제3 노드(N3)와 제1 전류 증폭기(60)의 바이어스측(90)에 각각 연결되는 양극 및 음극을 갖고, 제2 다이오드(D2)는 제4 노드(N4)와 제M+1 전류 증폭기(70)의 바이어스측(96)에 각각 연결되는 음극 및 양극을 갖는다.제3 ∼ 제M 다이오드(들)중 하나인 제m+1 다이오드는 제1 노드(N1)와 제m 전류 증폭기의 바이어스측에 각각 연결되는 양극 및 음극을 갖는다. 이와 비슷하게, 제M+1 ∼ 제2M-2 다이오드(들)중 하나인 제M+m-1 다이오드는 제2 노드(N2)와 제M+m 전류 증폭기의 바이어스측에 각각 연결되는 음극 및 양극을 갖는다.
예를 들면, m=M-1인 경우, 제M 다이오드(DM)는 제1 노드(N1)와 제M-1 전류 증폭기(62)의 바이어스측(92)에 각각 연결되는 양극 및 음극을 갖고, 제2M-2 다이오드(D2M-2)는 제2 노드(N2)와 제2M-1 전류 증폭기(72)의 바이어스측(98)에 각각 연결되는 음극 및 양극을 갖는다.
전술한 구성을 갖는 제1 ∼ 제2M-2 다이오드들(D1∼ D2M-2)은 제1 트랜지스터들(Q1, ..., Q3, Q5, Q8, ..., Q10 및 Q12)의 베이스-이미터간의 전압의 오버를 방지하는 역할을 한다. 만일, 제1 ∼ 제2M-2 다이오드들(D1∼ D2M-2)이 마련되지 않을 경우, 제1 트랜지스터들(Q1, ..., Q3, Q5, Q8, ..., Q10 및 Q12) 각각의 이미터-베이스간에 접합에 제너 항복이 발생하게 되고, 이로 인해 제1 트랜지스터들(Q1, ..., Q3, Q5, Q8, ..., Q10 및 Q12)은 동작하지 않게 된다.
또한, 제2M-1 ∼ 제3M-3 다이오드들(D2M-1, ..., D3M-2및 D3M-3)중 하나인 제x(2M-1≤x≤3M-3) 다이오드는 양의 제x-2M+3 전원(+V2, ..., +VM-1또는 +VM)과 제x-2M+2 전류 증폭기(60, ... 또는 62)의 출력측에 각각 연결되는 양극 및 음극을 갖는다. 예를 들어, x=3M-3인 경우, 제3M-3 다이오드(D3M-3)는 양의 제M 전원(+VM)과제M-1 전류 증폭기(62)의 출력측에 각각 연결되는 양극 및 음극을 갖는다. 제3M-2 ∼ 제4M-4 다이오드(들)(D3M-2, ..., D4M-3및 D4M-4)중 하나인 제y(3M-2≤y≤4M-4) 다이오드는 음의 제y-3M+4 전원(-V2, ..., -VM-1또는 -VM)과 제y-3M+3 전류 증폭기(70, ... 또는 72)의 출력측에 연결되는 각각 음극 및 양극을 갖는다. 예를 들어, y=4M-4인 경우, 제4M-4 다이오드(D4M-4)는 음의 제M 전원(-VM)과 제2M-1 전류 증폭기(72)의 출력측에 각각 연결되는 음극 및 양극을 갖는다.
전술한 구성을 갖는 제2M-1 ∼ 제4M-4 다이오드들(D2M-1, ..., D3M-2및 D4M-4)은 전류의 역류를 방지하는 역할을 한다. 예컨데, 제x 다이오드는 양의 제x-2M+3 전원(+V2, ..., +VM-1또는 +VM)의 레벨보다 제x-2M+2 전류 증폭기(60, ... 또는 62)의 출력측에 레벨이 더 높을 때 역류를 방지하는 역할을 하고, 제y 다이오드는 제y-3M+3 전류 증폭기(70, ... 또는 72)의 출력측에 레벨보다 음의 제y-3M+4 전원(-V2, ..., -VM-1또는 -VM)의 레벨이 더 높을 때 역류를 방지하는 역할을 한다.
한편, 신호 합성부(26A)는 제M 전류 증폭기(64)로부터 화살표 방향으로 출력되는 전력 증폭된 양의 부분(34)과 제2M 전류 증폭기(74)로부터 화살표 방향으로 출력되는 전력 증폭된 음의 부분(36) 사이에 직렬 연결되는 저항들(R2M+2및 R2M+3)로 구성된다. 여기서, 저항들(R2M+2및 R2M+3)은 과 전류를 방지하기 위한 역할을 한다. 즉, 각 전류 증폭기(60, ..., 62, 64, 70, ..., 72 또는 74)의 제1 및 제2 트랜지스터들 각각이 갖는 파라미터 예를 들면, 전류 증폭 이득이 온도등과 같은 주변의조건에 따라 영향을 받지 않도록 하는 역할을 한다. 이 때, 오디오 출력 신호는 저항(R2M+2)과 저항(R2M+3)의 사이로부터 출력단자 OUTb를 통해 출력된다.
도 4에 도시된 제b 전력 증폭단에서 전력 증폭부(24A)는 온도를 보상하기 위해, 제M 저항(RM)과 제2M 저항(R2M) 사이에 연결되는 베이스, 제5 노드(N5)와 제6 노드(N6) 사이에 연결되는 컬렉터 및 이미터를 갖는 트랜지스터(Q13)를 더 마련할 수도 있다.
도 4에 도시된 바와 같은 전치 증폭부(20A), 전력 증폭부(24A) 및 신호 합성부(26A)를 갖는 본 발명에 의한 오디오 전력 증폭 장치의 동작을 세부적으로 살펴보면 다음과 같다.
먼저, 입력단자 IN을 통해 입력되는 오디오 입력 신호는 연산 증폭기(50)에서 전압 증폭된 후 저항들(R2', R5' 및 R6')을 거쳐 트랜지스터들(Q1' 및 Q2')로 제공된다. 따라서, 연산 증폭기(50)에서 증폭된 오디오 입력 신호의 양의 부분이 트랜지스터들(Q3')의 베이스로 인가되고, 연산 증폭기(50)에서 증폭된 오디오 입력 신호의 음의 부분이 트랜지스터들(Q4')의 베이스로 인가된다. 이 때, 트랜지스터(Q3')는 베이스에 인가되는 오디오 입력 신호의 양의 부분을 증폭하고, 증폭된 결과(30)를 전력 증폭부(24A)로 전치 증폭된 양의 부분으로서 출력하고, 트랜지스터(Q4')는 베이스에 인가되는 오디오 입력 신호의 음의 부분을 증폭하고, 증폭된 결과(32)를 전력 증폭부(24A)로 전치 증폭된 음의 부분으로서 출력한다.
이 때, 전력 증폭부(24A)의 제1 ∼ 제M 저항들(R1∼ RM), 제1, 제3 ∼ 제M다이오드들(D1, D3∼ DM) 및 제1 ∼ 제M 전력 증폭기들(60, ..., 62 및 64)은 전치 증폭된 양의 부분(30)만을 전력 증폭하여 전력 증폭된 양의 부분(34)으로서 신호 합성부(26A)로 출력하고, 전력 증폭부(24A)의 제M+1 ∼ 제2M 저항들(RM+1∼ R2M), 제2, 제M+1 ∼ 제2M-2 다이오드들(D2, DM+1∼ D2M-2) 및 제M+1 ∼ 제2M 전력 증폭기들(70, ..., 72 및 74)은 전치 증폭된 음의 부분(32)만을 전력 증폭하여 전력 증폭된 음의 부분(36)으로서 신호 합성부(26A)로 출력한다.
본 발명의 이해를 돕기 위해 M=3이라 가정할 경우, 전치 증폭부(20A), 전력 증폭부(24A) 및 신호 합성부(26A)를 갖는 본 발명에 의한 오디오 전력 증폭 장치의 예시적인 동작을 살펴보면 다음과 같다.
도 5는 도 4에 도시된 오디오 전력 증폭 장치의 예시적인 동작을 설명하기 위한 그래프로서, 횡축은 시간을 나타내고, 종축은 전력 증폭부(24A)에 공급되는 양 또는 음의 공급 전압을 나타낸다. 여기서, 아날로그 형태의 신호(120)는 전치 증폭부(20A)에서 전치 증폭된 양 및 음의 부분들을 나타낸다.
만일, 전치 증폭된 양 및 음의 부분들(30 및 32)(120)이 도 5에 도시된 바와 같이 +V3∼ -V3에 존재할 때(구간 ⓒ), 제3 및 제6 전력 증폭기들(64 및 74)만 동작하고, 제1, 제2, 제4 및 제5 전력 증폭기들(60, 62, 70 및 72)은 동작하지 않는다. 왜냐하면, 트랜지스터들(Q2, Q4, Q7 및 Q9)이 고 저항 상태가 되기 때문이다. 예컨데, 도 5에 도시된 바와 같이 양의 제1 ∼ 제3 전원들(+V1∼ +V3)중에서 양의 제3전원(+V3)이 양의 공급 전원으로서 선택되고 음의 제1 ∼ 제3 전원들(-V1∼ -V3)중에서 음의 제3 전원(-V3)이 음의 공급 전원으로서 선택된다. 이 때, 전력 증폭부(24A)는 양 및 음의 제3 전원들(+V3및 -V3)에 응답하여 양 및 음의 부분들(30 및 32)을 전력 증폭한다. 따라서, 도 5에 도시된 구간 ⓒ에서와 같이 양의 공급 전원으로서 +V1또는 +V2가 공급되고, 음의 공급 전원으로서 -V1또는 -V2가 공급될 때 보다 전력 손실(빗금친 부분)(122 및 124)이 줄어들게 됨을 알 수 있다.
만일, 전치 증폭된 양의 부분(30)이 도 5에 도시된 바와 같이 +V2∼ +V3에 존재하고 전치 증폭된 음의 부분(32)이 -V2∼ -V3에 존재할 때(구간 ⓑ), 제2 및 제5 전력 증폭기들(62 및 72)만 동작하고, 제1, 제3, 제4 및 제6 전력 증폭기들(60, 64, 70 및 74)은 동작하지 않는다. 왜냐하면, 트랜지스터들(Q2 및 Q7)은 고 저항 상태가 되고, 양 및 음의 제3 전원들(+V3및 -V3)은 제6 및 제8 다이오드들(D3M-3및 D4M-4)에 의해 차단되기 때문이다. 예컨데, 도 5에 도시된 바와 같이 양의 제1 ∼ 제3 전원들(+V1∼ +V3)중에서 양의 제2 전원(+V2)이 양의 공급 전원으로서 선택되고 음의 제1 ∼ 제3 전원들(-V1∼ -V3)중에서 음의 제2 전원(-V2)이 음의 공급 전원으로서 선택된다. 이 때, 전력 증폭부(24A)는 양 및 음의 제2 전원들(+V2및 -V2)에 응답하여 전치 증폭된 양 및 음의 부분들(30 및 32)을 전력 증폭한다. 따라서, 도 5에 도시된 구간 ⓑ에서와 같이 양의 공급 전원으로서 +V1가 공급되고 음의 공급 전원으로서 -V1가 공급될 때 보다 전력 손실(빗금친 부분)(126 및 128)이 줄어들게 됨을 알 수 있다.
만일, 전치 증폭된 양의 부분(30)이 +V1∼ +V2에 존재하고 전치 증폭된 음의 부분(32)이 -V1∼ -V2에 존재할 때(구간 ⓐ), 제1 및 제4 전력 증폭기들(60 및 70)만 동작하고, 제2, 제3, 제5 및 제6 전력 증폭기들(62, 64, 72 및 74)은 동작하지 않는다. 왜냐하면, 트랜지스터들(Q4, Q6, Q9 및 Q11)은 포화 상태가 되고, 양 및 음의 제2 전원들(+V2및 -V2)은 제7 및 제9 다이오드들(D3M-2및 D4M-3)에 의해 차단되고, 양 및 음의 제3 전원들(+V3및 -V3)은 제6 및 제8 다이오드들(D3M-3및 D4M-4)에 의해 차단되기 때문이다. 예컨데, 도 5에 도시된 바와 같이 양의 제1 ∼ 제3 전원들(+V1∼ +V3)중에서 양의 제1 전원(+V1)이 양의 공급 전원으로서 선택되고 음의 제1 ∼ 제3 전원들(-V1∼ -V3)중에서 음의 제1 전원(-V1)이 음의 공급 전원으로서 선택된다. 이 때, 전력 증폭부(24A)는 양 및 음의 제1 전원들(+V1및 -V1)에 응답하여 양 및 음의 부분들(30 및 32)을 전력 증폭한다. 따라서, 도 5에 도시된 구간 ⓐ에서 발생하는 전력 손실은 빗금친 부분(130 및 132)과 같아진다.
결국, 본 발명에 의한 오디오 전력 증폭 장치 및 방법은 오디오 입력 신호의 레벨에 따라 양 및 음의 공급 전원을 선형적으로 자동으로 결정하고, 결정된 공급 전원을 이용하여 오디오 입력 신호의 전력을 증폭시킴을 알 수 있다.
이상에서 설명한 바와 같이, 본 발명에 의한 오디오 전력 증폭 장치 및 방법은 오디오 입력 신호의 레벨을 검출하기 위한 별도의 비교기를 종래의 오디오 전력 증폭 장치와 달리 요구하지 않으므로 제작 단가를 절감시키도록 하고 단일 칩으로 구현될 경우 칩의 크기를 줄일 수 있도록 하며, 전원 공급부(22)에서 공급되는 공급 전원을 선형적으로 선택하기 때문에 종래의 오디오 전력 증폭 장치에서 비교기가 스위칭할 때 발생하는 고주파 잡음을 원천적으로 제거할 수 있으며 왜곡(distortion)을 줄일 수도 있고, 전류 증폭기를 구현하는 트랜지스터들 몇개만을 더 부가시킴으로서 선택될 수 있는 공급 전원에 레벨의 종류를 쉽게 확장시킬 수 있는 효과를 갖는다.

Claims (9)

  1. 각각이, 외부로부터 입력한 교류 형태의 오디오 입력 신호를 전력 증폭하고, 전력 증폭된 결과를 오디오 출력 신호로서 출력하는 제1 ∼ 제B 전력 증폭단들을 갖는 오디오 전력 증폭 장치의 상기 제b(1≤b≤B) 전력 증폭단에 있어서,
    상기 오디오 입력 신호를 양 및 음의 부분들로 나누어 증폭하고, 증폭된 양 및 음의 부분들을 출력하는 전치 증폭부;
    점차적으로 감소하는 서로 다른 레벨을 갖는 양의 제1 ∼ 제M 전원들 및 점차적으로 감소하는 서로 다른 레벨을 갖는 음의 제1 ∼ 제M 전원들을 공급하는 전원 공급부;
    상기 증폭된 양의 부분의 레벨 크기에 비례하는 레벨을 갖는 양의 공급 전원을 상기 양의 제1 ∼ 제M 전원들 중 하나로부터 선택하고 상기 증폭된 음의 부분의 레벨 크기에 비례하는 레벨을 갖는 음의 공급 전원을 상기 음의 제1 ∼ 제M 전원들 중 하나로부터 선택하며, 상기 양의 공급 전원에 응답하여 상기 증폭된 양의 부분을 다시 증폭하고 상기 음의 공급 전원에 응답하여 상기 증폭된 음의 부분을 다시 증폭하며, 다시 증폭된 양 및 음의 부분들을 출력하는 전력 증폭부; 및
    상기 전력 증폭부들에서 다시 증폭된 양 및 음의 부분들을 합성하고, 합성한 결과를 상기 오디오 출력 신호로서 출력하는 신호 합성부를 구비하는 것을 특징으로 하는 오디오 전력 증폭 장치.
  2. 제1 항에 있어서, 상기 전력 증폭부는
    양의 상기 제1 ∼ 제M 전원들과 각각 연결되며 서로 직렬 연결되는 제1 ∼ 제M 전류 증폭기들;
    음의 상기 제1 ∼ 제M 전원들과 각각 연결되며 서로 직렬 연결되는 제M+1 ∼ 제2M 전류 증폭기들; 및
    상기 증폭된 양의 부분과 상기 증폭된 음의 부분 사이에 직렬 연결되는 제1 ∼ 제2M 저항들을 구비하고,
    상기 제m(2≤m≤M-1) 전류 증폭기는 상기 제m-1 저항과 상기 제m 저항 사이에 존재하는 제1 노드에 걸리는 전압 강하의 레벨에 응답하여 바이어스되어 제m-1 전류 증폭기로부터 출력되는 전류를 증폭하여 제m+1 전류 증폭기로 출력하고,
    상기 제M+m 전류 증폭기는 상기 제M+m-1 저항과 상기 제M+m 저항 사이에 존재하는 제2 노드에 걸리는 전압 강하의 레벨에 응답하여 바이어스되어 제M+m-1 전류 증폭기로부터 출력되는 전류를 증폭하여 상기 제M+m+1 전류 증폭기로 출력하며,
    상기 제1 전류 증폭기는 상기 제1 저항과 상기 증폭된 양의 부분 사이에 존재하는 제3 노드에 걸리는 전압 강하의 레벨에 응답하여 바이어스되고, 상기 제M+1 전류 증폭기는 상기 제M+1 저항과 상기 증폭된 음의 부분 사이에 존재하는 제4 노드에 걸리는 전압 강하의 레벨에 응답하여 바이어스되며,
    상기 제M 전류 증폭기는 상기 제M-1 저항과 상기 제M 저항 사이에 존재하는 제5 노드에 걸리는 전압 강하의 레벨에 응답하여 바이어스되어 상기 제M-1 전류 증폭기로부터 출력되는 전류를 증폭하여 상기 다시 증폭된 양의 부분으로서 상기 신호 합성부로 출력하고, 상기 제2M 전류 증폭기는 상기 제2M-1 저항과 상기 제2M 저항 사이에 존재하는 제6 노드에 걸리는 전압 강하의 레벨에 응답하여 바이어스되어 상기 제2M-1 전류 증폭기로부터 출력되는 전류를 증폭하여 상기 다시 증폭된 음의 부분으로서 상기 신호 합성부로 출력하는 것을 특징으로 하는 오디오 전력 증폭 장치.
  3. 제2 항에 있어서, 상기 제1 ∼ 제2M 전류 증폭기들 각각은
    각자의 바이어스 측과 연결되는 베이스 및 상기 양 또는 상기 음의 해당하는 전원과 연결되는 컬렉터를 갖는 제1 트랜지스터;
    상기 제1 트랜지스터의 이미터와 연결되는 일측을 갖는 제2M+1 저항; 및
    상기 제1 트랜지스터의 이미터와 연결되는 베이스, 상기 제1 트랜지스터의컬렉터와 상기 제2M+1 저항의 타측 사이에 연결되는 컬렉터 및 이미터를 갖는 제2 트랜지스터를 구비하는 것을 특징으로 하는 오디오 전력 증폭 장치.
  4. 제3 항에 있어서, 상기 전력 증폭부는
    상기 제3 노드와 상기 제1 전류 증폭기의 바이어스측에 각각 연결되는 양극 및 음극을 갖는 제1 다이오드;
    상기 제4 노드와 상기 제M+1 전류 증폭기의 바이어스측에 각각 연결되는 음극 및 양극을 갖는 제2 다이오드; 및
    제3 ∼ 제2M-2 다이오드(들)을 더 구비하고,
    상기 제m+1 다이오드는 상기 제1 노드와 상기 제m 전류 증폭기의 바이어스측에 각각 연결되는 양극 및 음극을 갖고, 상기 제M+m-1 다이오드는 제2 노드와 상기 제M+m 전류 증폭기의 바이어스측에 각각 연결되는 음극 및 양극을 갖는 것을 특징으로 하는 오디오 전력 증폭 장치.
  5. 제4 항에 있어서, 상기 전력 증폭부는
    제2M-1 ∼ 제4M-4 다이오드(들)을 더 구비하고,
    상기 제x(2M-1≤x≤3M-3) 다이오드는 양의 상기 제x-2M+3 전원과 상기 제x-2M+2 전류 증폭기의 출력측에 각각 연결되는 양극 및 음극을 갖고, 상기 제y(3M-2≤y≤4M-4) 다이오드는 음의 상기 제y-3M+4 전원과 상기 제y-2M+3 전류 증폭기의 출력측에 각각 연결되는 음극 및 양극을 갖는 것을 특징으로 하는 오디오 전력 증폭 장치.
  6. 제5 항에 있어서, 상기 제b 전력 증폭단은
    상기 제M 저항과 상기 제2M 저항 사이에 연결되는 베이스, 상기 제5 노드와 상기 제6 노드 사이에 연결되는 컬렉터 및 이미터를 갖는 제3 트랜지스터를 더 구비하는 것을 특징으로 하는 오디오 전력 증폭 장치.
  7. 제6 항에 있어서, 상기 신호 합성부는
    상기 제M 전류 증폭기로부터 출력되는 상기 다시 증폭된 양의 부분과 상기 제2M 전류 증폭기로부터 출력되는 상기 다시 증폭된 음의 부분 사이에 직렬 연결되는 제2M+2 및 제2M+3 저항들을 구비하고,
    상기 오디오 출력 신호는 제2M+2 저항과 상기 제2M+3 저항의 사이로부터 출력되는 것을 특징으로 하는 오디오 전력 증폭 장치.
  8. 제1 항에 있어서, 상기 전치 증폭부는 상기 신호 합성부로부터 출력되는 상기 오디오 출력 신호에 응답하여 증폭율을 가변시키는 것을 특징으로 하는 오디오 전력 증폭 장치.
  9. 각각이, 외부로부터 입력한 교류 형태의 오디오 입력 신호를 전력 증폭하고, 전력 증폭된 결과를 오디오 출력 신호로서 출력하는 제1 ∼ 제B 전력 증폭단들을갖는 오디오 전력 증폭 장치의 상기 제b(1≤b≤B) 전력 증폭단에서 수행되는 전력 증폭 방법에 있어서,
    (a) 상기 오디오 입력 신호를 양 및 음의 부분들로 나누어 증폭하여 증폭된 양 및 음의 부분들을 구하는 단계;
    (b) 상기 (a) 단계에서 증폭된 양의 부분의 레벨 크기에 비례하는 레벨을 갖는 양의 공급 전원을 외부에서 제공되며 점차적으로 감소하는 서로 다른 레벨을 갖는 양의 제1 ∼ 제M 전원들 중 하나로부터 선택하고 상기 (a) 단계에서 증폭된 음의 부분의 레벨 크기에 비례하는 레벨을 갖는 음의 공급 전원을 외부에서 제공되며 점차적으로 감소하는 서로 다른 레벨을 갖는 음의 제1 ∼ 제M 전원들 중 하나로부터 선택하며, 선택된 상기 양의 공급 전원에 응답하여 상기 (a) 단계에서 증폭된 양의 부분을 다시 증폭하고 선택된 상기 음의 공급 전원에 응답하여 상기 (a) 단계에서 증폭된 음의 부분을 다시 증폭하는 단계; 및
    (c) 상기 (b) 단계에서 다시 증폭된 양 및 음의 부분들을 합성하고, 합성한 결과를 상기 오디오 출력 신호로서 결정하는 단계를 구비하는 것을 특징으로 하는 오디오 전력 증폭 방법.
KR10-2001-0013450A 2001-03-15 2001-03-15 오디오 전력 증폭 장치 및 방법 KR100490445B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR10-2001-0013450A KR100490445B1 (ko) 2001-03-15 2001-03-15 오디오 전력 증폭 장치 및 방법
CNB011435801A CN1177407C (zh) 2001-03-15 2001-12-13 音频功率放大器装置和方法
JP2001381310A JP3568931B2 (ja) 2001-03-15 2001-12-14 オーディオ電力増幅装置及び方法
EP01310489A EP1241780A3 (en) 2001-03-15 2001-12-14 Audio power amplifying apparatus and method
US10/041,673 US7123730B2 (en) 2001-03-15 2002-01-10 Audio power amplifying apparatus and method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0013450A KR100490445B1 (ko) 2001-03-15 2001-03-15 오디오 전력 증폭 장치 및 방법

Publications (2)

Publication Number Publication Date
KR20020073699A true KR20020073699A (ko) 2002-09-28
KR100490445B1 KR100490445B1 (ko) 2005-05-17

Family

ID=19706984

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0013450A KR100490445B1 (ko) 2001-03-15 2001-03-15 오디오 전력 증폭 장치 및 방법

Country Status (5)

Country Link
US (1) US7123730B2 (ko)
EP (1) EP1241780A3 (ko)
JP (1) JP3568931B2 (ko)
KR (1) KR100490445B1 (ko)
CN (1) CN1177407C (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4160381B2 (ja) * 2002-12-27 2008-10-01 ローム株式会社 音声出力装置を有する電子装置
DE10340898A1 (de) * 2003-09-04 2005-04-28 Infineon Technologies Ag Verstärkerschaltung
JP5406442B2 (ja) * 2007-09-12 2014-02-05 富士通株式会社 電力増幅器
WO2014033811A1 (ja) * 2012-08-27 2014-03-06 三菱電機株式会社 Ｇ級増幅回路
CN103151997A (zh) * 2013-03-18 2013-06-12 成都龙腾中远信息技术有限公司 高保真功率放大器
CN109075748A (zh) * 2016-02-22 2018-12-21 赤石健 放大器的输出电路
CN206559231U (zh) * 2016-10-09 2017-10-13 贾春桐 效果器电源适配器

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3622899A (en) * 1969-05-08 1971-11-23 Hewlett Packard Co High-voltage power amplifier circuit
DE2705604C3 (de) * 1976-02-12 1979-12-20 Hitachi, Ltd., Tokio NF-Leistungsverstärker
JPS54157459A (en) * 1978-06-02 1979-12-12 Hitachi Ltd Amplifier circuit
JPS5737908A (en) 1980-08-14 1982-03-02 Sony Corp Output amplifying circuit
JPS58111507A (ja) * 1981-12-25 1983-07-02 Nippon Gakki Seizo Kk 電力増幅器
JPS6119532A (ja) 1984-07-02 1986-01-28 Yamazaki Mazak Corp ワ−クコンベア
JPS6152815A (ja) 1984-08-22 1986-03-15 松下電器産業株式会社 ミキサ
NL8500769A (nl) * 1985-03-18 1986-10-16 Philips Nv Versterkerschakeling.
KR930007291A (ko) 1991-09-26 1993-04-22 이헌조 니캠 스테레오에서의 자동입력게인 조절회로
JPH05259749A (ja) 1992-03-13 1993-10-08 Matsushita Electric Ind Co Ltd トランジスタ回路
US5726602A (en) * 1996-04-12 1998-03-10 Lucent Technologies Inc. Stabilized rail-to-rail speaker driver circuit
JP3436681B2 (ja) 1997-03-10 2003-08-11 松下電器産業株式会社 Ａｖアンプ
US5963086A (en) 1997-08-08 1999-10-05 Velodyne Acoustics, Inc. Class D amplifier with switching control
JP2001044769A (ja) 1999-08-04 2001-02-16 Rohm Co Ltd パワードライブ回路

Also Published As

Publication number Publication date
US7123730B2 (en) 2006-10-17
EP1241780A3 (en) 2004-09-22
CN1177407C (zh) 2004-11-24
KR100490445B1 (ko) 2005-05-17
CN1375926A (zh) 2002-10-23
EP1241780A2 (en) 2002-09-18
US20020159609A1 (en) 2002-10-31
JP3568931B2 (ja) 2004-09-22
JP2002280844A (ja) 2002-09-27

Similar Documents

Publication Publication Date Title
US5424683A (en) Differential amplification circuit wherein a DC level at an output terminal is automatically adjusted and a power amplifier wherein a BTL drive circuit is driven by a half wave
US20050104651A1 (en) Charge pump circuit and amplifier
JP2002542703A (ja) シングルエンド信号から差信号への変換装置および変換方法
JP3088262B2 (ja) 低歪差動増幅回路
US6970044B2 (en) Audio signal amplifier circuit and electronic apparatus having the same
KR100733288B1 (ko) 마이크로폰 증폭기
KR100490445B1 (ko) 오디오 전력 증폭 장치 및 방법
US4333059A (en) Power amplifying circuit
US7245188B2 (en) Light receiving amplification circuit
US20070009110A1 (en) Muting circuit and semiconductor integrated circuit
JP3162732B2 (ja) 増幅回路
US5745587A (en) Hearing aid amplifier circuitry
KR100325900B1 (ko) 증폭회로
US5285170A (en) Operational amplifier with all NPN transistor output stage
KR100528107B1 (ko) 전력증폭장치
KR100421077B1 (ko) 오디오신호증폭회로
EP1357664A3 (en) Variable gain amplifer
JPH06276037A (ja) オーディオ用パワーアンプ
CN219019013U (zh) 一种用于音频模式切换的消音电路及芯片
JPH05199045A (ja) 増幅回路
JPH10126171A (ja) 低オフセットを有する増幅器
US4366448A (en) Power-amplifying circuit
JP3182295B2 (ja) 電力増幅装置
JP2008067187A (ja) ミュート回路、およびそれを備えた半導体集積回路
KR0183151B1 (ko) 자동 이득 제어 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B601 Maintenance of original decision after re-examination before a trial
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20030523

Effective date: 20050330

S901 Examination by remand of revocation
GRNO Decision to grant (after opposition)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130429

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20140429

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20150429

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20160701

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20170609

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20180508

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20190508

Year of fee payment: 15