KR20020068071A - 인터페이스 장치 및 그를 포함하는 정보 처리 시스템 - Google Patents

인터페이스 장치 및 그를 포함하는 정보 처리 시스템 Download PDF

Info

Publication number
KR20020068071A
KR20020068071A KR1020027008865A KR20027008865A KR20020068071A KR 20020068071 A KR20020068071 A KR 20020068071A KR 1020027008865 A KR1020027008865 A KR 1020027008865A KR 20027008865 A KR20027008865 A KR 20027008865A KR 20020068071 A KR20020068071 A KR 20020068071A
Authority
KR
South Korea
Prior art keywords
signal
card
cpu
mask
wait
Prior art date
Application number
KR1020027008865A
Other languages
English (en)
Inventor
이노마타유이치
야마모토야스유키
Original Assignee
가부시키가이샤 소니 컴퓨터 엔터테인먼트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 소니 컴퓨터 엔터테인먼트 filed Critical 가부시키가이샤 소니 컴퓨터 엔터테인먼트
Publication of KR20020068071A publication Critical patent/KR20020068071A/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10—Program control for peripheral devices
    • G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)
  • Information Transfer Systems (AREA)

Abstract

PC 카드로부터 출력된 대기 신호가 지속적으로 단정되는 경우일지라도 시스템 버스의 점유로 인한 정보 처리 시스템의 동결을 방지할 수 있는 인터페이스 장치가 기술되어 있다. PC 카드로부터 출력된 대기 신호가 단정되는 경우, 타이머 부분(201)이 활성화된다. 타이머 부분(201)이 대기 신호가 소정 주기의 시간 이상 지속적으로 단정됨을 검출하는 경우, 대기 마스크 신호를 단정한다. 대기 마스크 신호의 단정에 의해, 마스크 부분(202)이 PC 카드로부터의 대기 신호를 마스크하여 대기 신호가 지속적으로 단정되는 경우에도 CPU로의 대기 신호를 취소한다. 덧붙여, 타이머 부분(201)이 대기 마스크 신호를 단정하는 경우, 인터럽트 제어 블록/카드 상태 레지스터(210)는 인터럽트 신호를 CPU로 단정한다.

Description

인터페이스 장치 및 그를 포함하는 정보 처리 시스템 { Interface device and information processing system comprising it }
컴퓨터의 외부 유닛의 한 종류로서, PCMCIA(Personal Computer Memory Card International Association) 규격의 카드(이하, "PC 카드"라 한다)가 알려져 있다. PC 카드의 실시예들로써, 그 내부에 메모리가 결합된 메모리 카드와 입/출력 인터페이스들로써 기능하는 다양한 종류의 I/O 카드들이 주어진다. 그러한 I/O 카드들의 실시예들은 모뎀 카드 및 SCSI 카드를 포함한다.
그러한 PC 카드들로부터 출력된 다양한 종류의 신호들 중 하나로서, 대기 신호(WAIT)가 있다. PC카드는 CPU 등에 의해 액세스되는 때 액세스 사이클의 종료를 지연함에 의해 버스 사이클이 연장되기를 원하는 경우에 그러한 대기 신호를 단정(assert)하도록 기능한다.
그러나, PC 카드가 대기 신호를 단정하는 경우에, PC 카드가 단정 (assertion)동안 시스템의 버스를 점유하는 것이 일반적이다. 그러므로, 오류 또는 다른 이유 등에 의해 PC 카드가 대기 신호를 단정하는 것을 계속하는 경우, 시스템의 버스는 PC 카드에 의해 지속적으로 점유된다. 그 결과로서, 시스템이 동결되게 된다.
본 발명은 인터페이스 장치 및 그를 구비한 정보 처리 시스템에 관한 것이다. 인터페이스 장치는 CPU 및 PC 카드와 같은 외부 유닛 사이의 인터페이스를 설정한다.
도 1은 본 발명에 따른 정보 처리 시스템의 구성을 보여주는 도;
도 2는 PC 카드 인터페이스 부분(120)의 내부 구조를 보여주는 도; 및
도 3은 PC 카드 인터페이스 부분 및 PC 사이의 접속을 도시한 도이다.
본 발명의 목적은 대기 신호가 지속적으로 단정되는 경우에 시스템 버스의 점유에 의해 야기되는 정보 처리 시스템의 동결을 방지하는 것이다.
본 발명에 따른 인터페이스 장치는 CPU 및 PC 카드와 같은 외부 유닛 사이의 인터페이스를 설정하는 장치이다.
본 발명에 따른 인터페이스 장치는 타이머 부분, 마스크 부분 및 인터럽트 제어부를 구비한다. 타이머 부분은 외부 유닛으로부터 출력된 대기 신호가 소정 주기의 시간 이상 지속적으로 단정됨을 검출하는 경우 마스크 신호를 단정하도록 작동한다. 마스크 부분은 마스크 신호가 단정된 경우에 대기 신호를 마스크하고 대기 신호를 CPU로 출력하도록 작동한다. 덧붙여, 인터럽트 제어부는 마스크 신호가 단정된 경우에 CPU로 인터럽트 신호를 발행하도록 작동한다.
덧붙여, 본 발명에 따른 정보 처리 시스템은 CPU, 및 CPU와 외부 유닛 사이의 인터페이스를 설정하는 인터페이스 장치를 포함하여 제공된다. 덧붙여, 인터페이스 장치는 외부 유닛으로부터 출력된 대기 신호가 소정 주기의 시간 이상 단정됨을 검출하는 경우, 취소 대기 신호를 CPU로 출력하고 그와 동시에, CPU로 인터럽트 신호를 발행한다.
위 경우에서, 인터페이스 장치는 타이머 부분, 마스크 부분 및 인터럽트 제어부를 포함하여 제공되도록 구성될 수 있다. 타이머 부분은 외부 유닛으로부터 출력된 대기 신호가 단정된 경우에 활성화되고, 대기 신호가 소정 주기의 시간 이상 지속적으로 단정되는 경우에 마스크 신호를 단정하고; 마스크 부분은 마스크 신호가 단정된 경우에 대기 신호를 마스크하여 CPU로 출력하고; 그리고 인터럽트 제어부는 마스크 신호가 단정된 경우에 CPU로 인터럽트 신호를 발행하도록 형성된다.
덧붙여, CPU는 인터럽트 신호를 검출하는 경우에 외부 유닛의 복구 처리를 수행하도록 형성될 수 있다.
본 발명의 한 실시형태가 첨부된 도면을 참조하여 상세하게 기술될 것이다.
도 1은 본 발명이 적용되는 정보 처리 시스템의 구성을 보여준다. 예를 들어, 정보 처리 시스템은 비디오 게임 등을 실행하는 엔터테인먼트 장치로써 기능한다.
도 1에 도시된 것처럼, 정보 처리 시스템(10)은 버스(140)에 각각 접속되어 있는 CPU(100), 메모리(110) 및 PC 카드 인터페이스 부분(120)을 포함한다. 덧붙여, PC 카드 인터페이스 부분(120)은 PC 카드(130)와 접속되어 있다. 도 1은 PC 카드(130)가 PC 카드 인터페이스 부분(120)에 접속되어 있는 상태를 보여준다. PC카드 인터페이스 부분(120)으로의 PC 카드(130)의 접속은 도 3에 도시된 것처럼 제거 가능하게 이루어진다.
덧붙여, 도 3에 도시된 것처럼, PC 카드(130)는 카드의 형태로 구성된다. PC 카드는 그 일단에서 PC 카드 인터페이스 부분(120)에 접속되는 커넥터부(131)가 구비된다. PC 카드에는, 이상에서 기술된 것처럼 각 카드의 응용에 적합한 회로 소자들이 그 내부에 결합되어 있다. 예를 들어, 메모리, 입/출력 인터페이스 회로, 자기 기록 장치, 유선 통신 장치, 무선 통신 장치, 라디오와 같은 수신기 및 사전의 내용을 포함하는 저장 장치 등과 같은 회로 소자들이 PC 카드 내에 결합되어 있다.
CPU(100)는 메모리(110) 내에 저장된 실행 프로그램에 의해 전체적으로 정보 처리 시스템(10)을 제어한다. 덧붙여, 필요하다면, CPU(100)는 PC 카드 인터페이스 부분(120)을 통하여 PC 카드(130)로 액세스를 한다.
PC 카드 인터페이스 부분(120)은 CPU(100)가 읽기 및 쓰기와 같은 PC 카드 (130)로의 액세스를 수행하도록 하는 인터페이스를 설정하는 회로이다. 도 2에 도시된 것처럼, PC 카드 인터페이스 부분(120)은 신호 처리 및 신호 전송을 수행하는 회로 부분, PC 카드(130)로의 접속을 설정하는 커넥터부(121) 및 버스(140)로의 접속을 설정하는 커넥터부(123)를 포함한다. 회로 부분은 반도체 집적 회로의 형태로 구현되고, 더욱 구체적으로는, LSI(Large-scale integration)의 형태로 구현된다.
다음으로, PC 카드 인터페이스 부분(120)이 도 2 내지 3을 참조하여 상세하게 기술될 것이다.
도 2는 PC 카드 인터페이스 부분(120)의 내부 구성을 보여주는 도이다. 도 2에 도시된 것처럼, PC 카드 인터페이스 부분(120)은 전술한 회로 부분으로서, 대기 신호 제어 블록(200), 인터럽트 제어 블록/카드 상태 레지스터(210) 및 액세스 모드 제어 블록(220)을 구비한다. 덧붙여, 버스(140) 및 PC 카드(130) 사이에 어드레스 및 데이터를 각각 전송하는 신호 배선들(230 및 240)이 제공된다.
덧붙여, PC 카드 인터페이스 부분(120)은 PC 카드(130)의 커넥터부(131; 도 1 참조)에 접속되는 커넥터부(121) 및 버스(140; 도 1 참조)에 접속되는 커넥터부 (123)를 구비한다. 도 3에 도시된 것처럼, 커넥터부(121)는 복수의 핀들 (1211)을 갖는다. 핀들(1211)은 PC 카드(130)로부터의 PC 카드 상태 신호(CARD STATUS), PC 카드 제어 신호(CARD CONTROL), 대기 신호(WAIT IN), 주소 신호 (ADDRESS OUT) 및 데이터 신호(DATA CARD)에 각각 할당된다. 덧붙여, 커넥터부(121)는 PC 카드(130)를 수용하는 카드 슬롯(122)의 밑면에 배열된다.
덧붙여, 커넥터부(123)는 버스(140)로부터 전송되는 대기 신호(WAIT OUT), 인터럽트 신호(INT), PC 카드 제어 신호(CONTROL), 정보 처리 시스템으로부터 전송되는 주소 신호(ADDRESS IN) 및 커넥터부(123) 및 버스(140) 사이에서 전송되는 데이터 호스트 신호(DATA HOST)가 할당된 복수의 단자들이 제공된다.
인터럽트 제어 블록/카드 상태 레지스터(210)는 CPU(100)의 인터럽트를 제어하고 그리고 또한 PC 카드(130)의 상태를 가리킨다. 다르게 말하면, 레지스터 (210)는 인터럽트 제어부로써 기능한다. 이 레지스터(210)로 PC 카드(130)로부터출력된 PC 카드 상태 신호(CARD STATUS)가 입력된다. PC 카드 상태 신호(CARD STATUS)는 PC 카드(130)의 상태를 가리키는 신호이다. 그 실시예들로써 인터럽트 요청 신호(INTR#) 및 카드 검출 신호(CD1#, CD2#)를 포함한다. 각 신호명의 종단에 부가된 부호 "#"은 관련된 신호가 액티브 로우(active low)라는 것을 가리킨다는 점을 유의한다.
액세스 모드 제어 블록(220)은 CPU(100)로부터 PC 카드(130)로의 액세스를 제어한다. 이 블록(220)은 PC 카드(130)로의 액세스를 제어하는 PC 카드 제어 신호(CARD CONTROL)를 출력한다. PC카드 제어 신호의 실시예들은 카드 가능 신호 (CE1#, CE2#), 쓰기 가능 신호(WE#), 출력 가능 신호(OE#), I/O 읽기 신호(IORD#), I/O 쓰기 신호(IOWR#) 및 리셋 신호(RESET)를 포함한다.
대기 신호 제어 블록(200)은 타이머 부분(201) 및 마스크 부분(202)을 포함하고, 이때 필요하다면, 블록(200)은 PC 카드(130)로부터 출력된 대기 신호(WAIT IN)를 마스크하여 CPU(100)로 출력한다.
타이머 부분(201)으로 PC 카드(130)로부터 출력된 대기 신호(WAIT#)가 입력된다. 덧붙여, 타이머 부분(201)은 마스크 부분(202)으로 대기 마스크 신호를 출력한다. 대기 신호는 액티브 로우 신호이고 대기 마스크 신호는 액티브 하이 (active high) 신호임을 주목한다.
대기 신호가 단정된 경우에, 타이머 부분(201)은 그것의 시간 측정 작동을 시작하고, 그리고 소정 주기의 시간의 경과 이후에도 대기 신호가 지속적으로 단정되는 경우에 대기 마스크 신호를 단정한다. 이러한 경우에, 소정 주기의 시간의경과 전에 대기 신호가 취소되는 때, 타이머 부분(201)은 그것의 시간 측정 작동을 중지한다. 그 후, 대기 신호가 다시 단정된 경우에, 타이머 부분(201)은 처음부터 그것의 시간 측정 작동을 시작한다. 대기 마스크 신호를 단정하는 시간을 조정하는 소정 주기의 시간은 시스템의 탑재 조건에 따라 적당한 값으로 선택된다. 예를 들어, CPU(100)가 소정의 레지스터로 액세스를 하는 경우에, 단정된 대기 마스크 신호가 취소될 수 있음에 유의한다. 덧붙여, CPU(100)가 소정의 레지스터로 액세스를 하는 경우에, 타이머 부분(201)의 작동은 또한 "가능/불가능"일 수도 있다.
마스크 부분(202)은 타이머 부분(201)으로부터 출력된 대기 마스크 신호에 따라 PC 카드(130)로부터 출력된 대기 신호(WAIT#)를 마스크한다. 이러한 경우에, 마스크 부분(202)은 2개의 입력 단자가 구비된 OR 회로로 형성되어, PC 카드(130)로부터의 대기 신호가 OR 회로의 2 개의 입력 단자들 중 하나에 입력되고 그리고 타이머 부분(201)으로부터의 대기 마스크 신호가 OR 회로의 2 개의 입력 단자들 중 다른 하나에 입력된다. 즉, 대기 마스크 신호가 하이 레벨("1")로 가는 경우에, 하이 레벨 대기 신호(취소된 대기 신호)가 PC 카드(130)로부터 출력된 대기 신호를 무시하고 CPU(100)에 출력된다.
타이머 부분(201)으로부터 출력된 대기 마스크 신호가 인터럽트 제어 블록/카드 상태 레지스터(210)에 또한 입력된다. 대기 마스크 신호가 단정된 경우에, 인터럽트 제어 블록/카드 상태 레지스터(210)가 인터럽트 신호를 CPU(100)로 단정한다.
다음으로, 상술한 구성을 갖는 PC 카드 인터페이스 부분(120)의 작동이 기술될 것이다. 이러한 경우에서, PC 카드(130)가 PC 카드 인터페이스 부분(120)에 접속된다는 점을 유의한다.
먼저, CPU(100)가 PC 카드 인터페이스 부분(120)을 통하여 PC 카드(130)로 액세스하는 경우에, PC 카드(130)는 필요에 따라 대기 신호를 단정한다.
따라서, 대기 신호가 단정된 경우에, 타이머 부분(201)이 활성화되어 그것의 시간 측정 작동을 시작한다. 그 후, 대기 신호가 지속적으로 단정되면서 소정 주기의 시간이 경과되는 경우에, 타이머 부분(201)에 의해 대기 마스크 신호가 단정된다. 이러한 경우에, 소정 주기의 시간의 경과 전에 대기 신호가 취소되는 경우에는 타이머 부분(201)은 그것의 시간 측정 작동을 멈추며, 그리고 대기 신호의 재-단정에 의해 처음부터 그것의 시간 측정 작동을 시작한다.
대기 신호가 지속적으로 단정되면서 소정 주기의 시간이 경과하고, 그리고 타이머 부분(201)이 대기 마스크 신호를 단정하는 경우에, PC 카드(130)로부터의 대기 신호가 마스크 부분(202)에서 마스크되고 그리고 PC 카드(130)로부터의 대기 신호가 지속적으로 단정되는 경우일지라도 CPU(100)로의 대기 신호가 취소된다.
덧붙여, 타이머 부분(201)이 대기 마스크 신호를 단정하는 경우에, 인터럽트 제어 블록/카드 상태 레지스터(210)가 CPU(100)로 인터럽트 신호를 단정한다.
인터럽트 제어 블록/카드 상태 레지스터(210)에 의해 발행된 인터럽트 신호의 수신에 따라, CPU(100)가 인터럽트 처리를 실행한다. 그러한 인터럽트 처리에서, CPU(100)는 인터럽트의 원인을 판별한다. 그 후, PC 카드(130)로부터의 대기 신호가 소정 주기의 시간 이상 지속적으로 단정되는 사실에 따라 인터럽트를 결정하고, CPU(100)는 필요한 복구 처리를 수행한다. 예를 들어, CPU는 PC 카드(130)를 리셋한 후에 I/O 처리를 재실행한다. 그러나, 그러한 복구 처리를 실행한 후에도 복구가 되지 않는다면, 에러 메시지를 디스플레이함으로써 PC 카드(130)의 결함이 사용자에게 알려진다.
위에서 상세하게 기술된 것처럼, 본 발명에 따르면, 예를 들어 PC 카드 오류에 기인하여 대기 신호가 지속적으로 단정되는 경우일지라도, 지속적으로 점유되고 있는 시스템 버스로부터 인한 시스템의 동결을 방지할 수 있다.

Claims (5)

  1. CPU 및 외부 유닛 사이의 인터페이스를 설정하는 인터페이스 장치에 있어서,
    타이머 부분, 마스크 부분 및 인터럽트 제어부를 포함하고,
    상기 타이머 부분은 상기 외부 유닛으로부터 출력된 대기 신호가 소정 주기의 시간 이상 지속적으로 단정됨을 검출하는 경우 마스크 신호를 단정하고,
    상기 마스크 부분은 상기 마스크 신호가 단정된 경우에 상기 대기 신호를 마스크하여 상기 CPU로 출력하고, 그리고
    상기 인터럽트 제어부는 상기 마스크 신호가 단정된 경우에 상기 CPU로 인터럽트 신호를 발행하는 것을 특징으로 하는 인터페이스 장치.
  2. CPU, 및 상기 CPU 및 외부 유닛 사이의 인터페이스를 설정하는 인터페이스 장치를 포함하는 정보 처리 시스템에 있어서,
    상기 인터페이스 장치가 상기 외부 유닛으로부터 출력된 대기 신호가 소정 주기의 시간 이상 지속됨을 검출하는 경우, 상기 인터페이스 장치는 상기 CPU로 출력하기 위한 대기 신호를 마스크하고 상기 CPU로 인터럽트 신호를 발행하는 것을 특징으로 하는 정보 처리 시스템.
  3. 제 2 항에 있어서, 상기 인터페이스 장치는
    타이머 부분, 마스크 부분 및 인터럽트 제어부를 포함하고,
    상기 타이머 부분은 상기 외부 유닛으로부터 출력된 대기 신호가 단정된 경우에 활성화되고, 그 후 상기 대기 신호가 소정 주기의 시간 이상 지속적으로 단정되는 경우에 마스크 신호를 단정하고,
    상기 마스크 부분은 상기 마스크 신호가 단정된 경우에 상기 대기 신호를 마스크하여 상기 CPU로 출력하고, 그리고
    상기 인터럽트 제어부는 상기 마스크 신호가 단정된 경우에 상기 CPU로 인터럽트 신호를 발행하는 것을 특징으로 하는 정보 처리 시스템.
  4. 제 3 항에 있어서, 상기 CPU는 상기 인터럽트 신호를 검출하고 그에 따라 상기 외부 유닛을 복구하는 것을 특징으로 하는 정보 처리 시스템.
  5. 제 2 항에 있어서, 상기 CPU는 상기 인터럽트 신호를 검출하고 그에 따라 상기 외부 유닛을 복구하는 것을 특징으로 하는 정보 처리 시스템.
KR1020027008865A 2000-01-13 2001-01-15 인터페이스 장치 및 그를 포함하는 정보 처리 시스템 KR20020068071A (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2000004878 2000-01-13
JPJP-P-2000-00004878 2000-01-13
JPJP-P-2001-00002697 2001-01-10
JP2001002697A JP2001265714A (ja) 2000-01-13 2001-01-10 インターフェイス装置及びそれを備えた情報処理システム
PCT/JP2001/000185 WO2001052073A1 (fr) 2000-01-13 2001-01-15 Dispositif d'interface et systeme de traitement d'information comprenant ce dernier

Publications (1)

Publication Number Publication Date
KR20020068071A true KR20020068071A (ko) 2002-08-24

Family

ID=26583453

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020027008865A KR20020068071A (ko) 2000-01-13 2001-01-15 인터페이스 장치 및 그를 포함하는 정보 처리 시스템

Country Status (7)

Country Link
US (1) US6839857B2 (ko)
EP (1) EP1248201A4 (ko)
JP (1) JP2001265714A (ko)
KR (1) KR20020068071A (ko)
CN (1) CN1237458C (ko)
AU (1) AU2001225529A1 (ko)
WO (1) WO2001052073A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7343525B2 (en) 2003-06-05 2008-03-11 Samsung Electronics Co., Ltd. Method and apparatus of detecting error of access wait signal

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003242470A (ja) * 2002-02-21 2003-08-29 Sony Corp 外部接続機器及びホスト機器
JP4178809B2 (ja) * 2002-02-21 2008-11-12 ソニー株式会社 外部接続機器及びホスト機器
CN1324476C (zh) * 2003-11-20 2007-07-04 联想(北京)有限公司 一种屏蔽系统硬件及系统功能的方法
JP5076967B2 (ja) * 2008-02-27 2012-11-21 富士通株式会社 情報処理システム、情報処理システムの制御方法、および情報処理システムの制御プログラム

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2603641B2 (ja) 1987-07-17 1997-04-23 三菱化学株式会社 感光性平版印刷版
JPH0512823Y2 (ko) * 1987-07-27 1993-04-05
US5287511A (en) * 1988-07-11 1994-02-15 Star Semiconductor Corporation Architectures and methods for dividing processing tasks into tasks for a programmable real time signal processor and tasks for a decision making microprocessor interfacing therewith
US4999787A (en) * 1988-07-15 1991-03-12 Bull Hn Information Systems Inc. Hot extraction and insertion of logic boards in an on-line communication system
JPH0256043A (ja) 1988-08-20 1990-02-26 Fujitsu Ltd 入出力装置リセット方式
US5083259A (en) * 1988-12-07 1992-01-21 Xycom, Inc. Computer bus interconnection device
JPH03111960A (ja) * 1989-09-26 1991-05-13 Mitsubishi Electric Corp ワンチップマイクロコンピュータ
JPH0366420U (ko) * 1989-10-31 1991-06-27
JPH04219847A (ja) 1990-12-20 1992-08-10 Fujitsu Ltd バス異常監視・切断装置および方法
DE69230428T2 (de) 1991-09-27 2000-08-03 Sun Microsystems Inc Verklemmungserkennung und Maskierung enthaltende Busarbitrierungsarchitektur
JPH0668015A (ja) 1992-04-20 1994-03-11 Nec Corp アサイン情報保持回路
JPH06324957A (ja) 1993-05-14 1994-11-25 Mitsubishi Electric Corp バス監視装置
JPH07191917A (ja) 1993-12-27 1995-07-28 Nec Corp バス共有システムの障害処理方式
CA2140685A1 (en) * 1994-01-28 1995-07-29 Randy M. Bonella Bus master arbitration circuitry having improved prioritization
US5519851A (en) 1994-03-14 1996-05-21 Sun Microsystems, Inc. Portable PCMCIA interface for a host computer
JPH07311718A (ja) 1994-05-18 1995-11-28 Nec Corp ２重化システム
US5848247A (en) * 1994-09-13 1998-12-08 Hitachi, Ltd. Microprocessor having PC card interface
US5822547A (en) * 1996-05-31 1998-10-13 Texas Instruments Incorporated Method and apparatus for providing a portable computer with hot pluggable modular bays
US6098132A (en) * 1996-06-05 2000-08-01 Compaq Computer Corporation Installation and removal of components of a computer
JPH1097496A (ja) * 1996-09-20 1998-04-14 Sanyo Electric Co Ltd バス制御方法およびその方法を用いた装置
US5881251A (en) * 1996-10-10 1999-03-09 Bay Networks, Inc. Hot swap control circuit
JPH10207811A (ja) 1997-01-24 1998-08-07 Matsushita Electric Ind Co Ltd 入出力装置
US5964855A (en) * 1997-04-07 1999-10-12 International Business Machines Corporation Method and system for enabling nondisruptive live insertion and removal of feature cards in a computer system
US6418492B1 (en) * 1997-05-13 2002-07-09 Micron Electronics Method for computer implemented hot-swap and hot-add
US5986880A (en) * 1997-06-16 1999-11-16 Compaq Computer Corporation Electronic apparatus having I/O board with cable-free redundant adapter cards thereon
US6189050B1 (en) * 1998-05-08 2001-02-13 Compaq Computer Corporation Method and apparatus for adding or removing devices from a computer system without restarting
US6062480A (en) * 1998-07-20 2000-05-16 Vlsi Technologies, Inc. Hot docking system and methods for detecting and managing hot docking of bus cards
US6487623B1 (en) * 1999-04-30 2002-11-26 Compaq Information Technologies Group, L.P. Replacement, upgrade and/or addition of hot-pluggable components in a computer system
US6633942B1 (en) * 1999-08-12 2003-10-14 Rockwell Automation Technologies, Inc. Distributed real-time operating system providing integrated interrupt management

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7343525B2 (en) 2003-06-05 2008-03-11 Samsung Electronics Co., Ltd. Method and apparatus of detecting error of access wait signal

Also Published As

Publication number Publication date
EP1248201A1 (en) 2002-10-09
AU2001225529A1 (en) 2001-07-24
US6839857B2 (en) 2005-01-04
US20010027533A1 (en) 2001-10-04
CN1404588A (zh) 2003-03-19
EP1248201A4 (en) 2007-05-09
CN1237458C (zh) 2006-01-18
JP2001265714A (ja) 2001-09-28
WO2001052073A1 (fr) 2001-07-19

Similar Documents

Publication Publication Date Title
US6338107B1 (en) Method and system for providing hot plug of adapter cards in an expanded slot environment
EP0961976B1 (en) System for partitioning pc chipset functions into logic and port integrated circuits
US7191281B2 (en) Mobile computer system having a navigation mode to optimize system performance and power management for mobile applications
US5613095A (en) Peripheral card having independent functionally and method used therewith
JPH04233046A (ja) メモリモジュール用のアドレスをイネーブルする方法及びその装置
KR101543581B1 (ko) 시스템 온 칩 및 이를 포함하는 전자 시스템
EP0834105B1 (en) Wake-up system for a pcmcia card
US5168559A (en) Emulation system capable of complying with microcomputers having different on-chip memory capacities
US6237057B1 (en) Method and system for PCI slot expansion via electrical isolation
KR20020068071A (ko) 인터페이스 장치 및 그를 포함하는 정보 처리 시스템
US6195723B1 (en) Method and system for providing peer-to-peer control in an expanded slot environment using a bridge as an agent for controlling peripheral device
JPH1055331A (ja) プログラム可能な読み出し／書き込みアクセス信号とその方法
US6256744B1 (en) Personal computer component signal line isolation for an auxiliary powered component
KR20180091364A (ko) 디버그 호스트로서 동작하는 cpu를 포함하는 시스템 온 칩 및 이의 동작 방법
US6769035B1 (en) Same single board computer system operable as a system master and a bus target
KR20010108428A (ko) 데이터 트랜잭션 액세스 시스템 및 방법
US6138193A (en) System for reducing noise in bus having plurality of first and second set of signals and a delay device for delaying propagation of second signals
US6374318B1 (en) Filter-circuit for computer system bus
JP2007507045A (ja) コンフィグレーション・レジスター・アクセス方法、設定方法、集積回路部品、コンピューター・システム、製品
US20060206644A1 (en) Method of hot switching data transfer rate on bus
KR950005213B1 (ko) 퍼스널 컴퓨터 시스템
US5561813A (en) Circuit for resolving I/O port address conflicts
JP3577053B2 (ja) 電子回路
EP0810528B1 (en) Apparatus for DMA-slave emulation on a computer systems bus
US6823420B2 (en) Entertainment apparatus

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid