KR20020062133A - 플라즈마 디스플레이 및 그 구동 방법 - Google Patents

플라즈마 디스플레이 및 그 구동 방법 Download PDF

Info

Publication number
KR20020062133A
KR20020062133A KR1020010067377A KR20010067377A KR20020062133A KR 20020062133 A KR20020062133 A KR 20020062133A KR 1020010067377 A KR1020010067377 A KR 1020010067377A KR 20010067377 A KR20010067377 A KR 20010067377A KR 20020062133 A KR20020062133 A KR 20020062133A
Authority
KR
South Korea
Prior art keywords
scan
electrode
address
addressing
potential
Prior art date
Application number
KR1020010067377A
Other languages
English (en)
Other versions
KR100807420B1 (ko
Inventor
세또구찌노리아끼
다까모리다까히로
이또에이지
기시도모까쯔
Original Assignee
후지츠 히다찌 플라즈마 디스플레이 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지츠 히다찌 플라즈마 디스플레이 리미티드 filed Critical 후지츠 히다찌 플라즈마 디스플레이 리미티드
Publication of KR20020062133A publication Critical patent/KR20020062133A/ko
Application granted granted Critical
Publication of KR100807420B1 publication Critical patent/KR100807420B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/22—Electrodes, e.g. special shape, material or configuration
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/293—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for address discharge
    • G09G3/2932—Addressed by writing selected cells that are in an OFF state
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0218—Addressing of scan or signal lines with collection of electrodes in groups for n-dimensional addressing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0228—Increasing the driving margin in plasma displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/041—Temperature compensation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)

Abstract

어드레스 기간에 안정된 어드레스 방전을 행하고, 또한 리셋 기간에 형성된 벽 전하를 안정적으로 유지할 수 있는 플라즈마 디스플레이를 제공하는 것을 과제로 한다.
본 발명의 플라즈마 디스플레이는 복수의 표시 셀을 스캔하여 어드레스 지정하기 위한 어드레스 전극(Aj)과, 어드레스 지정에 의해 어드레스 전극 간에 어드레스 방전을 행하기 위한 스캔 전극(Yi)과, 표시 셀의 표시를 행하기 위해서 스캔 전극 간에 유지 방전을 행하기 위한 공통 전극(Xi)과, 어드레스 지정 시에 복수의 기간으로 분할하여 복수의 표시 셀을 스캔하도록 스캔 전극에 전압을 공급하는 스캔 드라이버를 구비한다. 그 스캔 드라이버는 어드레스 지정할 때에 어드레스 지정된 어드레스 전극에 대응하는 스캔 전극의 인접 스캔 전극의 전위를 변화시킨다.

Description

플라즈마 디스플레이 및 그 구동 방법{PLASMA DISPLAY AND METHOD FOR DRIVING THE SAME}
본 발명은 플라즈마 디스플레이 및 그 구동 방법에 관한 것이다.
도 1은 플라즈마 디스플레이 패널 장치의 기본 구성을 나타내는 도면이다. 제어 회로부(101)는 어드레스 드라이버(102), 공통 전극(X 전극) 서스테인 회로(103), 스캔 전극(Y 전극) 서스테인 회로(104) 및 스캔 드라이버(105)의 제어를 행한다.
어드레스 드라이버(102)는 어드레스 전극 A1, A2, A3, …에 소정의 전압을공급한다. 이하, 어드레스 전극 Al, A2, A3, … 각각을 또는 이들의 총칭을 어드레스 전극 Aj라고 하며, j는 첨자를 의미한다.
스캔 드라이버(105)는 제어 회로부(101) 및 스캔 전극 서스테인 회로(104)의 제어에 따라, 스캔 전극 Y1, Y2, Y3, …에 소정의 전압을 공급한다. 이하, 스캔 전극 Y1, Y2, Y3, … 각각을 또는 이들의 총칭을 스캔 전극 Yi라고 하며, i는 첨자를 의미한다.
공통 전극 서스테인 회로(103)는 공통 전극 X1, X2, X3, …에 각각 동일한 전압을 공급한다. 이하, 공통 전극 X1, X2, X3, … 각각을 또는 이들의 총칭을, 공통 전극 Xi라고 하며, i는 첨자를 의미한다. 각 공통 전극 Xi는 상호 접속되며 동일한 전압 레벨을 갖는다.
표시 영역(106)에서는 스캔 전극 Yi 및 공통 전극 Xi가 수평 방향으로 연장되는 행을 형성하고, 어드레스 전극 Aj가 수직 방향으로 연장되는 열을 형성한다. 스캔 전극 Yi 및 공통 전극 Xi는 수직 방향으로 교대로 배치된다.
스캔 전극 Yi 및 어드레스 전극 Aj는 i행 j열의 2차원 행렬을 형성한다. 표시 셀 Cij는 스캔 전극 Yi 및 어드레스 전극 Aj의 교점 및 그에 대응하여 인접하는 공통 전극 Xi에 의해 형성된다. 이 표시 셀 Cij가 화소에 대응하고 표시 영역(106)은 2차원 화상을 표시할 수 있다.
도 2의 (a)는 도 1의 표시 셀 Cij의 단면 구성을 나타내는 도면이다. 공통 전극 Xi 및 스캔 전극 Yi는 전면 유리 기판(211) 상에 형성되어 있다. 그 위에는 방전 공간(217)에 대하여 절연하기 위한 유전체층(212)이 피착됨과 함께, 다시 그위에 MgO(산화마그네슘) 보호막(213)이 피착되어 있다.
한편, 어드레스 전극 Aj는 전면 유리 기판(211)과 대향하여 배치된 배면 유리 기판(214) 상에 형성되고, 그 위에는 유전체층(215)이 피착되고, 다시 그 위에 형광체가 피착되어 있다. MgO 보호막(213)과 유전체층(215) 간의 방전 공간(217)에는 Ne+Xe 페닝(Penning) 가스 등이 봉입되어 있다.
도 2의 (b)는 교류 구동형 플라즈마 디스플레이의 용량 Cp에 대하여 설명하기 위한 도면이다. 용량 Ca는 공통 전극 Xi와 스캔 전극 Yi 간의 방전 공간(217)의 용량이다. 용량 Cb는 공통 전극 Xi와 스캔 전극 Yi 간의 유전체층(212)의 용량이다. 용량 Cc는 공통 전극 Xi와 주사 전극 Yi 간의 전면 유리 기판(211)의 용량이다. 이들의 용량 Ca, Cb, Cc의 합계에 따라 전극 Xi 및 Yi 간의 용량이 결정된다.
도 2의 (c)는 교류 구동형 플라즈마 디스플레이의 발광에 대하여 설명하기 위한 도면이다. 리브(16)의 내면에는 적, 청, 녹색의 형광체(218)가 스트라이프형으로 각 색마다 배열, 도포되어 있고, 공통 전극 Xi 및 스캔 전극 Yi 간의 방전에 의해 형광체(218)를 여기하여 빛(221)이 생성되게 되어 있다.
도 3은 화상의 1 프레임 FR의 구성도이다. 화상은, 예를 들면 60 프레임/초로 형성된다. 1 프레임 FR은 제1 서브 프레임 SF1, 제2 서브 프레임 SF2, …, 제n 서브 프레임 SFn에 의해 형성된다. 이 n은, 예를 들면 10으로, 계조 비트 수에 상당한다. 서브 프레임 SF1, SF2 등 각각을 또는 이들의 총칭을, 이하 서브 프레임 SF 라고 한다.
각 서브 프레임 SF는 리셋 기간 Tr, 어드레스 기간 Ta 및 서스테인 기간 Ts에 의해 구성되며, 각 서브 프레임 SF의 어드레스 기간 Ta에서 각 표시 셀의 점등 또는 비점 등을 선택할 수 있다. 선택된 셀은 서스테인 기간 Ts에서 발광을 행한다. 각 SF에서 발광 횟수(시간)가 다르다. 이에 따라, 계조치를 결정할 수 있다.
종래 기술에서는 어드레스 기간 Ta에서 스캔 전극 Yi에 대응하는 모든 표시 라인을 순차 스캔하여 어드레스 지정하였지만, 어드레스 기간 Ta에서 모든 표시 라인을 복수로 분할하여 스캔하는 방법이 고려된다. 그 방법을 다음에 설명한다.
도 4는 어드레스 기간 Ta를 두개로 분할하는 플라즈마 디스플레이의 구동 방법을 나타내는 타이밍 차트이다. 어드레스 기간 Ta는 전반 어드레스 기간 Ta1 및 후반 어드레스 기간 Ta2로 분할된다. 전반 어드레스 기간 Ta1은 홀수 스캔 전극(홀수 라인) Y3 등을 순차 스캔으로 어드레스 지정하기 위한 기간이다. 후반 어드레스 기간 Ta2는 짝수 스캔 전극(짝수 라인) Y2, Y4 등을 순차 스캔으로 어드레스 지정하기 위한 기간이다.
우선, 리셋 기간 Tr에는 각 스캔 전극 Yi 및 공통 전극 Xi 간에 소정의 전압을 인가하여 전하의 전면 기입 및 전면 소거를 행하고 전회의 표시 내용을 소거하여 소정의 벽 전하를 형성한다.
다음에, 전반 어드레스 기간 Ta1에는 어드레스 전극 Aj에 플러스 전위 Va의 펄스를 인가했을 때에 홀수 스캔 전극 Y3 등에 순차 스캔으로 -Vs/2[V]의 마이너스 전위 펄스(403)를 인가한다. 이 때의 각 전극의 전위를 도 5에 도시한다.
도 5는 스캔 전극 Y3을 스캔하여 어드레스 지정할 때의 각 전극의 전위를 나타내는 도면이다. 스캔 전극 Y2는 비선택 상태로, +Vs/2[V]의 플러스 전위(401)가 된다. 공통 전극 X3도 +Vs/2[V]의 플러스 전위(402)가 된다. 스캔 전극 Y3은 어드레스 지정에 의한 선택 상태로, -Vs/2[V]의 마이너스 전위(403)가 된다. 공통 전극 X4는 접지 전위(404)가 된다. 스캔 전극 Y4는 비선택 상태로, +Vs/2[V]의 플러스 전위(405)가 된다. 어드레스 전극 Aj에는 플러스 전위 Va가 인가된다.
본래, 우선 어드레스 전극 Aj와 스캔 전극 Y3 간에 어드레스 방전(501)이 발생한다. 다음에, 이 어드레스 방전(501)을 트리거로 하여, 스캔 전극 Y3과 그에 대응하여 인접하는 공통 전극 X3 간에 면 방전(502)이 발생하고, 인가 전압과 역극성의 벽 전하가 각 전극 상에 형성된다. 이 벽 전하에 의해, 그 후의 도 4의 서스테인 기간 Ts에서 공통 전극 X3과 스캔 전극 Y3 간에 유지 방전이 행해져서 발광하게 된다.
여기서, 스캔 전극 Y2가 플러스 전위(401)이기 때문에, 어드레스 방전(501)이 수평 방향의 방전(503)을 일으킨다. 이 방전(503)은 수평 방향으로 연장되어 스캔 전극 Y2에까지 도달하게 된다. 이 결과, 스캔 전극 Y2 상의 어드레스 전극의 벽 전하가 소거되게 되어, 다음의 후반 어드레스 기간 Ta2에서 스캔 전극 Y2의 어드레스 지정이 곤란하게 된다. 즉, 후반 어드레스 기간 Ta2에서 짝수 스캔 전극 Y2 등에 안정된 벽 전하를 형성할 수 없어 안정된 표시를 행할 수 없게 된다.
그래서, 어드레스 기간 Ta1에서 스캔 전극 Y2를 접지 전위로 고정하는 방법도 고려되지만, 그렇게 하면 리셋 기간 Tr에서 형성한 벽 전하를 어드레스 기간Ta1에서 유지할 수 없게 되어, 스캔 전극 Y2의 어드레스 지정을 할 수 없게 된다는 문제가 있다. 즉, 어드레스 전극 Aj로부터 스캔 전극 Y2에 대하여 미약 방전이 발생하여 스캔 전극 Y2의 벽 전하를 중화시킨다. 이 미약 방전이 후반 어드레스 기간 Ta2에서의 스캔 전극 Y2의 어드레스 지정을 곤란하게 한다. 이 미약 방전의 규모는 온도에 대한 의존이 크고 플라즈마 디스플레이 패널의 온도가 높아지면, 미약 방전의 규모가 커지고 보다 어드레스 지정이 곤란해진다.
또, 도 4의 후반 어드레스 기간 Ta2에서는 어드레스 전극 Aj에 플러스 전위 Va의 펄스를 인가했을 때에 짝수 스캔 전극 Y2, Y4 등에 순차 스캔으로, -Vs/2[V]의 마이너스 전위 펄스(411, 415)를 인가한다. 이 때, 전극 Y2, X3, Y3, X4, Y4에는 각각 전위(412, 413, 414)를 인가한다. 이에 따라, 짝수 스캔 전극 Y2, Y4 등의 어드레스 지정이 행해진다.
서스테인 기간 Ts에서는 각 공통 전극 Xi와 각 스캔 전극 Yi 간에 역상의 전압을 인가하여, 어드레스 기간 Ta에서 어드레스 지정한 표시 셀에 대응하는 스캔 전극 Yi와 공통 전극 Xi 간에 유지 방전을 행하여 발광한다.
본 발명의 목적은 어드레스 기간에서 안정된 어드레스 방전을 행하고 또한 리셋 기간에 형성된 벽 전하를 안정적으로 유지할 수 있는 플라즈마 디스플레이 및 그 구동 방법을 제공하는 것이다.
도 1은 플라즈마 디스플레이 장치의 기본 구성도.
도 2의 (a) ∼ 도 2의 (c)는 플라즈마 디스플레이의 표시 셀의 단면도.
도 3은 화상의 프레임 구성도.
도 4는 플라즈마 디스플레이의 구동 파형도.
도 5는 도 4에서의 스캔 전극의 스캔 시의 전위를 나타내는 도면.
도 6은 본 발명의 실시예에 따른 플라즈마 디스플레이의 구동 파형도.
도 7은 도 6에서의 스캔 전극의 스캔 시의 전위를 나타내는 도면.
도 8은 어드레스 기간을 3 분할한 경우의 파형도.
<도면의 주요 부분에 대한 부호의 설명>
101 : 제어 회로부
102 : 어드레스 드라이버
103 : 공통 전극 서스테인 회로
104 : 스캔 전극 서스테인 회로
105 : 스캔 드라이버
106 : 표시 영역
211 : 전면 유리 기판
212 : 유전체층
213 : MgO 보호막
214 : 배면 유리 기판
215 : 유전체층
216 : 리브
217 : 방전 공간
221 : 빛
Tr : 리셋 기간
Ta : 어드레스 기간
Ts : 서스테인 기간
본 발명의 플라즈마 디스플레이는 복수의 표시 셀을 스캔하여 어드레스 지정하기 위한 어드레스 전극과, 어드레스 지정에 의해 어드레스 전극 간에 어드레스방전을 행하기 위한 스캔 전극과, 표시 셀의 표시를 행하기 위해 스캔 전극 간에 유지 방전을 행하기 위한 공통 전극과, 어드레스 지정할 때 복수의 기간으로 분할하여 복수의 표시 셀을 스캔하도록 스캔 전극에 전압을 공급하는 스캔 드라이버를 갖는다. 그 스캔 드라이버는 어드레스 지정할 때 어드레스 지정된 어드레스 전극에 대응하는 스캔 전극의 인접 스캔 전극의 전위를 변화시킨다.
어드레스 지정할 때에 인접 스캔 전극의 전위를 변화시키기 때문에, 어드레스 기간 내에서 어드레스 방전을 행하는 기간과 그 이외의 기간에서 전위를 변화시킬 수 있다. 어드레스 방전 기간에서는 전위를 낮게 하고, 그 이외의 기간에서는 전위를 높게 함으로써, 안정된 어드레스 방전을 행하고 또한 리셋 기간에 형성된 벽 전하를 안정적으로 유지할 수 있다.
<발명의 실시예>
본 발명의 실시예에 따른 플라즈마 디스플레이 패널은 도 1 및 도 2에 도시한 구성을 갖고, 도 3에 도시한 프레임을 형성한다.
도 6은 본 발명의 실시예에 따른 플라즈마 디스플레이의 구동 방법을 나타내는 타이밍 차트이다. 어드레스 기간 Ta는 전반 어드레스 기간 Ta1 및 후반 어드레스 기간 Ta2로 분할된다. 전반 어드레스 기간 Ta1은 홀수 스캔 전극(홀수 라인) Y3 등을 순차 스캔으로 어드레스 지정하기 위한 기간이다. 후반 어드레스 기간 Ta2는 짝수 스캔 전극(짝수 라인) Y2, Y4 등을 순차 스캔으로 어드레스 지정하기 위한 기간이다.
우선, 리셋 기간 Tr에서는 각 스캔 전극 Yi 및 공통 전극 Xi 간에 소정의 전압을 인가하여 전하의 전면 기입 및 전면 소거를 행하고, 전회의 표시 내용을 소거하여 소정의 벽 전하를 형성한다.
다음에, 전반 어드레스 기간 Ta1에서는 어드레스 전극 Aj에 플러스 전위 Va의 펄스를 인가했을 때에 홀수 스캔 전극 Y3 등에 순차 스캔으로, -Vs/2[V]의 마이너스 전위 펄스(603)를 인가한다.
이 스캔 전극 Y3 등을 어드레스 지정할 때 인접 스캔 전극 Y2, Y4 등의 전위를 변화시킨다. 어드레스 기간 Ta1은 어드레스 방전을 행하는 기간과 그 이외의 기간으로 나누어진다. 인접 스캔 전극 Y2, Y4 등은 어드레스 방전 기간에서는 낮은 접지 전위(601, 605)가 되고 그 이외의 기간에서는 높은 플러스 전위(606, 607)가 된다. 이에 따라, 안정된 어드레스 방전을 행하고 또한 리셋 기간 Tr에서 형성된 벽 전하를 안정적으로 유지할 수 있다.
도 7은 전반 어드레스 기간 Ta1에서 어드레스 전극 Aj에 플러스 전위 Va의 펄스를 인가하고, 스캔 전극 Y3을 스캔하여 어드레스 지정할 때의 각 전극의 전위를 나타내는 도면이다. 스캔 전극 Y2는 비선택 상태로, +Vs/2[V]의 플러스 전위(606)로부터 접지 전위(601)로 변화한다. 공통 전극 X3은 +Vs/2[V]의 플러스 전위(602)가 된다. 스캔 전극 Y3은 어드레스 지정에 의한 선택 상태로, -Vs/2[V]의 마이너스 전위(603)가 된다. 공통 전극 X4는 접지 전위(604)가 된다. 스캔 전극 Y4는 비선택 상태로, +Vs/2[V]의 플러스 전위(607)로부터 접지 전위(605)로 변화한다. 어드레스 전극 Aj에는 플러스 전위 Va가 인가된다.
어드레스 지정되는 스캔 전극 Y3의 인접 스캔 전극 Y2 및 Y4가 접지전위(601, 605)로 되어 있기 때문에, 어드레스 전극 Aj와 스캔 전극 Y3 간에 안정된 어드레스 방전(701)이 발생한다. 도 5에서는 스캔 전극 Y2가 고전위(401)이기 때문에, 어드레스 방전(501)과 함께 수평 방향으로 연장된 쓸데없는 방전(503)이 발생한다. 본 실시예에서는 스캔 전극 Y2를 접지 전위(601)로 내렸기 때문에, 수평 방향의 방전(503)이 발생하지 않고, 안정된 어드레스 방전(701)이 발생한다. 즉, 도 5에서는 방전(503)에 의해 스캔 전극 Y2 상의 어드레스 전극의 벽 전하가 소거되며, 다음의 후반 어드레스 기간 Ta2에서의 어드레스 지정이 곤란하게 되었지만, 본 실시예에서는 스캔 전극 Y2 상의 어드레스 전극의 벽 전하가 소거되지 않고, 다음의 후반 어드레스 기간 Ta2에서 안정적으로 스캔 전극 Y2의 어드레스 지정을 행할 수 있다.
다음에, 이 어드레스 방전(701)을 트리거로 하여 스캔 전극 Y3과 그에 대응하여 인접하는 공통 전극 X3 간에 면방전(702)이 발생하고, 인가 전압과 역극성의 벽 전하가 각 전극 상의 유전체층에 형성된다. 이 벽 전하에 의해, 그 후의 도 6의 서스테인 기간 Ts에서 공통 전극 X3과 스캔 전극 Y3 간에 유지 방전이 행해지며 발광하게 된다.
본 실시예에 따르면, 인접 스캔 전극 Y2, Y4 등을 접지 전위로 내림으로써, 안정된 어드레스 방전을 행할 수 있기 때문에, 어드레스 기간 Ta에서 안정된 벽 전하를 형성하고 서스테인 기간 Ts에서 안정된 표시를 행할 수 있다.
또, 어드레스 기간 Ta1에서 인접 스캔 전극 Y2, Y4 등을 접지 전위로 내리게 되면, 리셋 기간 Tr에서 형성한 벽 전하를 어드레스 기간 Ta1에서 유지할 수 없게될 우려가 생긴다.
본 실시예에서는, 도 6에 도시한 바와 같이, 어드레스 기간 Ta1에서 어드레스 지정(어드레스 방전) 기간만큼 인접 스캔 전극 Y2, Y4 등을 접지 전위(601, 605)로 하고, 그 이외의 기간에서는 +Vs/2[V]의 플러스 전위(606, 607)로 함으로써, 리셋 기간 Tr에서 형성한 벽 전하를 안정적으로 유지하고, 다음에 행하는 후반 어드레스 기간 Ta2에서 그 짝수 스캔 전극 Y2, Y4 등의 어드레스 지정을 안정적으로 행할 수 있도록 하고 있다.
후반 어드레스 기간 Ta2에서는 이미 전반 어드레스 기간 Ta1에서 홀수 스캔 전극 Y3 등의 어드레스 지정이 종료하고 있기 때문에, 리셋 기간 Tr에서 형성한 벽 전하를 유지할 필요가 없고, 홀수 스캔 전극 Y3 등을 접지 전위(613)로 유지하면 된다.
즉, 후반 어드레스 기간 Ta2에서는 어드레스 전극 Aj에 플러스 전위 Va의 펄스를 인가했을 때에 짝수 스캔 전극 Y2, Y4 등에 순차 스캔으로, -Vs/2[V]의 마이너스 전위 펄스(611, 615)를 인가한다. 그 때, 그 어드레스 지정하는 짝수 스캔 전극 Y2, Y4 등의 인접 스캔 전극 Y3 등은 접지 전위(613)로 고정된다. 공통 전극 X3은 그에 대응하는 스캔 전극 Y3이 선택 상태가 아니기 때문에 접지 전위(612)가 된다. 공통 전극 X4는 그에 대응하는 스캔 전극 Y4가 선택 상태이기 때문에 +Vs/2[V]의 플러스 전위(614)가 된다. 이에 따라, 후반 어드레스 기간 Ta2에서는 전반 어드레스 기간 Ta1과 마찬가지로, 짝수 스캔 전극 Y2, Y4 등과 어드레스 전극 Aj 간에 어드레스 방전이 행해지고, 그것을 트리거로 하여 짝수 스캔 전극 Y2, Y4등과 그에 대응하여 인접하는 짝수 공통 전극 X2, X4 등 간에 면방전이 행해지며 벽 전하가 형성된다.
다음에, 서스테인 기간 Ts에서는 각 공통 전극 Xi와 각 스캔 전극 Yi 간에 역상의 전압을 인가하여, 어드레스 기간 Ta에서 어드레스 지정한 표시 셀에 대응하는 공통 전극 Xi와 스캔 전극 Yi 간에 유지 방전을 행하여 발광한다.
상기에서는 어드레스 기간 Ta를 두 개의 어드레스 기간 Ta1 및 Ta2로 분할하는 경우를 예에 설명하였지만, 어드레스 기간 Ta를 3개 이상으로 분할해도 된다.
도 8은 어드레스 기간 Ta에서 어드레스 지정할 때 3개의 기간으로 분할하여 복수의 표시 셀을 스캔하도록 스캔 전극에 전압을 공급하는 경우의 타이밍 차트를 나타낸다. 여기서는 어드레스 기간 Ta만을 나타내지만, 리셋 기간 Tr 및 서스테인 기간 Ts는 도 6과 마찬가지이다.
어드레스 기간 Ta는 제1 어드레스 기간 Ta1, 제2 어드레스 기간 Ta2 및 제3 어드레스 기간 Ta3으로 분할된다. 제1 어드레스 기간 Ta1은 스캔 전극 Y3 등을 어드레스 지정하기 위한 기간이다. 제2 어드레스 기간 Ta2는 스캔 전극 Y4 등을 어드레스 지정하기 위한 기간이다. 제3 어드레스 기간 Ta3은 스캔 전극 Y2, Y5 등을 어드레스 지정하기 위한 기간이다.
제1 어드레스 기간 Ta1에서는 어드레스 전극 Aj에 플러스 전위 Va의 펄스 AP 를 인가할 때 스캔 전극 Y3 등에 순차적으로, 본 스캔 펄스 SC를 인가하여 어드레스 지정한다. 본 스캔 펄스 SC는 접지 전위로부터 -Vs/2[V]의 마이너스 전위로 강하하는 펄스이다.
이 때, 안정된 어드레스 방전을 행하기 위해서, 어드레스 지정하는 스캔 전극 Y3 등의 인접 스캔 전극 Y2, Y4, Y5 등에 서브 스캔 펄스 SSC를 인가한다. 서브 스캔 펄스 SSC는 +Vs/2[V]의 플러스 전위로부터 접지 전위로 강하하는 펄스이다.
또, 스캔 전극 Y3 등은 어드레스 지정이 종료하였기 때문에, 그 후의 제2 어드레스 기간 Ta2 및 제3 어드레스 기간 Ta3에서는 접지 전위를 유지한다.
다음에, 제2 어드레스 기간 Ta2에서는 어드레스 전극 Aj에 플러스 전위 Va의 펄스 AP를 인가했을 때 스캔 전극 Y4 등에 순차적으로, 본 스캔 펄스 SC를 인가하여 어드레스 지정한다.
이 때, 안정된 어드레스 방전을 행하기 위해서 어드레스 지정하는 스캔 전극 Y4 등의 인접 스캔 전극 Y5 등에 서브 스캔 펄스 SSC를 인가한다. 또, 인접 스캔 전극 Y3은 상기한 바와 같이, 어드레스 지정이 종료하고 있기 때문에 접지 전위를 유지하고 있다.
스캔 전극 Y4 등은 어드레스 지정이 종료하였기 때문에 그 후의 제3 어드레스 기간 Ta3에서는 접지 전위를 유지한다.
다음에, 제3 어드레스 기간 Ta3에서는 어드레스 전극 Aj에 플러스 전위 Va의 펄스 AP를 인가했을 때에 스캔 전극 Y5, Y2 등에, 순차적으로, 본 스캔 펄스 SC를 인가하여 어드레스 지정한다. 이 때, 인접 스캔 전극 Y3, Y4는 이미 어드레스 지정이 종료하고 있기 때문에 접지 전위를 유지한다.
어드레스 기간 Ta를 분할하여 어드레스 지정하는 경우의 효과를 설명한다.리셋 기간 Tr에서 형성된 벽 전하는 어드레스 기간 Ta에서 온도나 전계 등에 의해 중화하여 소실될 가능성이 있다. 어드레스 기간 Ta에서 스캔 전극 Yi를 접지 전위로 하면 벽 전하가 중화하기 쉽고, 스캔 전극 Yi를 플러스 전위로 하면 벽 전하가 중화하기 어렵다.
어드레스 기간 Ta를 분할하지 않고, 모든 표시 라인을 순차 스캔하면, 후에 스캔되는 표시 라인만큼 그에 대응하는 스캔 전극 Yi를 접지 전위로 하고 있는 시간이 길어지며, 벽 전하가 소실되기 쉬워, 어드레스 지정이 곤란해지게 된다. 본 실시예에서는, 도 6에 도시한 바와 같이 전반 어드레스 기간 Ta1에서 홀수 스캔 전극 Y3 등을 어드레스 지정하는 경우에는 그 때에 짝수 스캔 전극 Y2, Y4 등을 플러스 전위(606, 607)로 함으로써 벽 전하를 유지하고 있다. 이에 따라, 후반 어드레스 기간 Ta2에서 짝수 스캔 전극 Y2, Y4 등을 안정적으로 어드레스 지정할 수 있다.
즉, 어드레스 기간 Ta의 분할수를 늘릴수록 벽 전하의 소실을 막을 수 있다. 단, 그 분할수를 지나치게 늘리면 제어가 복잡해진다. 벽 전하의 소실을 막을 수 있는 것이면, 도 6에 도시한 바와 같이 어드레스 기간 Ta를 두개로 분할하면 충분하다.
이상과 같이, 본 실시예에 따른 플라즈마 디스플레이는 복수의 표시 셀을 스캔하여 어드레스 지정하기 위한 어드레스 전극과, 어드레스 지정에 의해 어드레스 전극 간에 어드레스 방전을 행하기 위한 스캔 전극과, 표시 셀의 표시를 행하기 위해 스캔 전극 간에 유지 방전을 행하기 위한 공통 전극과, 어드레스 지정할 때 복수의 기간으로 분할하여 복수의 표시셀을 스캔하도록 스캔 전극에 전압을 공급하는 스캔 드라이버를 구비한다. 그 스캔 드라이버는 어드레스 지정할 때 어드레스 지정된 어드레스 전극에 대응하는 스캔 전극의 인접 스캔 전극의 전위를 내린다.
어드레스 기간 Ta 내의 어드레스 방전 시에는 인접 스캔 전극의 전위를 낮게 하고, 그 이외의 기간에서는 전위를 높게 함으로써, 안정된 어드레스 방전을 행하고 또한 리셋 기간 Tr에서 형성되는 벽 전하를 안정적으로 유지할 수 있다. 그 결과, 안정적으로 어드레스 기간 Ta에서 벽 전하를 형성하고 서스테인 기간 Ts에서 표시를 행할 수 있다. 또한, 벽 전하의 소실은 온도에 의존하지만, 본 실시예에 따르면, 벽 전하의 소실을 막을 수 있기 때문에, 온도에 대한 의존을 작게 하여 안정된 표시가 가능해진다.
또, 상기에서는 어드레스 지정된 어드레스 전극에 대응하는 스캔 전극의 양 인접 스캔 전극의 전위를 변화시키는 경우를 예로 들어 설명하였지만, 이에 한정되지 않는다. 전위를 변화시키는 인접 스캔 전극은 어드레스 지정된 어드레스 전극에 대응하는 스캔 전극 간에 유지 방전하는 공통 전극에 인접하는 스캔 전극만이어도 된다. 즉, 도 7에 도시한 바와 같이, 스캔 전극 Y3을 어드레스 지정할 때에는 스캔 전극 Y2만을 플러스 전위(606)로부터 접지 전위(601)로 내리고, 스캔 전극 Y4는 플러스 전위(607)를 유지하도록 해도 마찬가지의 효과가 얻어진다. 그 이유를 설명한다. 어드레스 지정되는 스캔 전극 Y3에 대하여 유지 방전하는 인접 공통 전극 X3은 플러스 전위(602)인데 대하여, 인접 공통 전극 X4는 접지 전위(604)로 되어 있기 때문에 스캔 전극 Y4는 반드시 전위를 변화시키지 않아도 된다.
상기한 바와 같이 어드레스 기간 Ta의 분할수는 한정되지 않는다. 그 때, 어드레스 지정하는 스캔 전극의 양 옆 1개씩의 스캔 전극의 전위를 변화시켜도 되며, 양 옆 2개씩의 스캔 전극의 전위를 변화시켜도 되고, 어느 한쪽측 옆의 스캔 전극의 전위를 변화시켜도 된다. 어떻든간에, 어드레스 지정하는 스캔 전극의 인접 스캔 전극의 전위를 변화시키면 된다.
상기 실시예는 모두 본 발명을 실시함에 있어서 구체화의 일례를 나타낸 것에 지나지 않고, 이들에 의해 본 발명의 기술적 범위가 한정적으로 해석되어서는 안된다. 즉, 본 발명은 그 기술 사상, 또는 그 주요한 특징에서 일탈하지 않고 여러가지 형태로 실시할 수 있다.
이상 설명한 바와 같이, 본 발명에 따르면 스캔 전극의 어드레스 지정할 때 어드레스 기간 내에서 어드레스 방전을 행하는 기간과 그 이외의 기간에서 인접 스캔 전극의 전위를 변화시킬 수 있다. 어드레스 방전 기간에서는 전위를 낮게 하고, 그 이외의 기간에서는 전위를 높게 함으로써, 안정된 어드레스 방전을 행하고 또한 그에 따라 형성되는 벽 전하를 안정적으로 유지할 수 있다.
또한, 벽 전하의 소실은 온도에 의존하지만, 본 발명에 따르면 벽 전하의 소실을 막을 수 있기 때문에, 온도에 대한 의존을 작게 하고 안정된 표시가 가능해진다.

Claims (15)

  1. 복수의 표시 셀을 스캔하여 어드레스 지정하기 위한 어드레스 전극과,
    상기 어드레스 지정에 의해 상기 어드레스 전극 간에 어드레스 방전을 행하기 위한 스캔 전극과,
    상기 표시 셀의 표시를 행하기 위해 상기 스캔 전극 간에 유지 방전을 행하기 위한 공통 전극과,
    상기 어드레스 지정할 때에 복수의 기간으로 분할하여 복수의 표시 셀을 스캔하도록 상기 스캔 전극에 전압을 공급하는 스캔 드라이버를 포함하며,
    상기 스캔 드라이버는 상기 어드레스 지정할 때에 상기 어드레스 지정된 어드레스 전극에 대응하는 스캔 전극의 인접 스캔 전극의 전위를 변화시키는 플라즈마 디스플레이.
  2. 제1항에 있어서,
    상기 스캔 드라이버는 어드레스 지정된 어드레스 전극에 대응하는 스캔 전극의 양 인접 스캔 전극의 전위를 변화시키는 플라즈마 디스플레이.
  3. 제1항에 있어서,
    상기 스캔 드라이버가 전위를 변화시키는 인접 스캔 전극은, 상기 어드레스 지정된 어드레스 전극에 대응하는 스캔 전극 간에 유지 방전하는 공통 전극에 인접하는 스캔 전극인 플라즈마 디스플레이.
  4. 제1항에 있어서,
    상기 스캔 드라이버는 상기 어드레스 지정 시에 상기 인접 스캔 전극을 접지 전위로 변화시키는 플라즈마 디스플레이.
  5. 제4항에 있어서,
    상기 스캔 드라이버는 상기 어드레스 지정 시에 상기 인접 스캔 전극을 플러스 전위로부터 접지 전위로 변화시키는 플라즈마 디스플레이.
  6. 제5항에 있어서,
    상기 스캔 드라이버는 상기 어드레스 지정 시에 상기 어드레스 지정된 어드레스 전극에 대응하는 스캔 전극을 마이너스 전위로 제어하는 플라즈마 디스플레이.
  7. 제3항에 있어서,
    상기 스캔 드라이버는 상기 어드레스 지정 시에 상기 인접 스캔 전극을 접지 전위로 변화시키는 플라즈마 디스플레이.
  8. 제7항에 있어서,
    상기 스캔 드라이버는 상기 어드레스 지정 시에 상기 인접 스캔 전극을 플러스 전위로부터 접지 전위로 변화시키는 플라즈마 디스플레이.
  9. 제8항에 있어서,
    상기 스캔 드라이버는 상기 어드레스 지정 시에 상기 어드레스 지정된 어드레스 전극에 대응하는 스캔 전극을 마이너스 전위로 제어하는 플라즈마 디스플레이.
  10. 제9항에 있어서,
    상기 어드레스 지정 시에 상기 어드레스 지정된 어드레스 전극에 대응하는 스캔 전극 간에 유지 방전하는 공통 전극의 전위를 플러스 전위로 제어하는 공통 전극 드라이버를 더 포함하는 플라즈마 디스플레이.
  11. 제10항에 있어서,
    상기 스캔 드라이버는 상기 어드레스 지정 시에 상기 어드레스 지정된 어드레스 전극에 대응하는 스캔 전극을 마이너스 전위로 제어하고, 그 후는 모든 라인의 어드레스 지정이 종료할 때까지 접지 전위로 유지하는 플라즈마 디스플레이.
  12. 제1항에 있어서,
    상기 스캔 드라이버는 상기 어드레스 지정할 때에 2개의 기간으로 분할하여복수의 표시 셀을 스캔하도록 상기 스캔 전극에 전압을 공급하는 플라즈마 디스플레이.
  13. 제12항에 있어서,
    상기 스캔 드라이버는 표시 라인을 짝수 라인 및 홀수 라인으로 분할하여 스캔하는 플라즈마 디스플레이.
  14. 복수의 표시 셀을 스캔하여 어드레스 지정하기 위한 어드레스 전극과, 상기 어드레스 지정에 의해 상기 어드레스 전극 간에 어드레스 방전을 행하기 위한 스캔 전극과, 상기 표시 셀의 표시를 행하기 위해서 상기 스캔 전극 간에 유지 방전을 행하기 위한 공통 전극을 갖는 플라즈마 디스플레이의 구동 방법에 있어서,
    상기 어드레스 지정할 때에 상기 어드레스 지정되는 어드레스 전극에 대응하는 스캔 전극의 인접 스캔 전극의 전위를 내리는 단계를 포함하는 플라즈마 디스플레이의 구동 방법.
  15. 제14항에 있어서,
    상기 단계는 상기 인접 스캔 전극을 플러스 전위로부터 접지 전위로 내리는 플라즈마 디스플레이의 구동 방법.
KR1020010067377A 2001-01-19 2001-10-31 플라즈마 디스플레이 및 그 구동 방법 KR100807420B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001012419A JP2002215088A (ja) 2001-01-19 2001-01-19 プラズマディスプレイ及びその駆動方法
JPJP-P-2001-00012419 2001-01-19

Publications (2)

Publication Number Publication Date
KR20020062133A true KR20020062133A (ko) 2002-07-25
KR100807420B1 KR100807420B1 (ko) 2008-02-25

Family

ID=18879425

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010067377A KR100807420B1 (ko) 2001-01-19 2001-10-31 플라즈마 디스플레이 및 그 구동 방법

Country Status (6)

Country Link
US (2) US7023403B2 (ko)
EP (1) EP1227462A3 (ko)
JP (1) JP2002215088A (ko)
KR (1) KR100807420B1 (ko)
CN (1) CN1217306C (ko)
TW (1) TW535128B (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1387344A3 (en) 2002-08-01 2006-07-26 Lg Electronics Inc. Method and apparatus for driving plasma display panel
JP4327097B2 (ja) * 2002-12-10 2009-09-09 オリオン ピーディーピー カンパニー リミテッド マルチスクリーン型プラズマディスプレイ装置
KR100536224B1 (ko) * 2004-03-04 2005-12-12 삼성에스디아이 주식회사 플라즈마 디스플레이 패널 및 그의 구동 방법
KR100726634B1 (ko) * 2004-04-27 2007-06-12 엘지전자 주식회사 플라즈마 표시 패널의 구동 방법
KR100625528B1 (ko) * 2004-06-30 2006-09-20 엘지전자 주식회사 플라즈마 표시 패널의 구동 장치 및 그 구동 방법
KR100596235B1 (ko) * 2004-07-02 2006-07-06 엘지전자 주식회사 플라즈마 표시 패널의 구동 장치
KR20060019860A (ko) * 2004-08-30 2006-03-06 삼성에스디아이 주식회사 플라즈마 표시 장치와 플라즈마 표시 패널의 구동 방법
US20060262044A1 (en) * 2005-05-20 2006-11-23 Lg Electronics Inc. Plasma display apparatus and driving method thereof
KR100718969B1 (ko) * 2005-08-23 2007-05-16 엘지전자 주식회사 플라즈마 디스플레이 장치 및 그의 구동 방법
US7737916B2 (en) * 2005-08-30 2010-06-15 Lg Electronics Inc. Plasma display apparatus and driving method thereof to yield a stable address discharge
KR100839386B1 (ko) * 2007-03-26 2008-06-20 삼성에스디아이 주식회사 플라즈마 표시 장치 및 그 구동 방법
CN101647052B (zh) * 2007-03-28 2012-07-11 松下电器产业株式会社 等离子体显示面板的驱动方法及等离子体显示装置
JP5167683B2 (ja) * 2007-04-20 2013-03-21 パナソニック株式会社 プラズマディスプレイ装置の駆動方法
JP5245281B2 (ja) * 2007-04-20 2013-07-24 パナソニック株式会社 プラズマディスプレイ装置の駆動方法
JP2008268794A (ja) * 2007-04-25 2008-11-06 Matsushita Electric Ind Co Ltd プラズマディスプレイ装置の駆動方法
KR20090023037A (ko) * 2007-08-28 2009-03-04 가부시키가이샤 히타치세이사쿠쇼 플라즈마 디스플레이 장치
KR100895333B1 (ko) * 2007-11-01 2009-05-07 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동 방법 및 그를 이용한플라즈마 디스플레이 장치
KR100913586B1 (ko) * 2007-11-01 2009-08-26 엘지전자 주식회사 플라즈마 디스플레이 장치
KR20090059784A (ko) * 2007-12-07 2009-06-11 엘지전자 주식회사 플라즈마 디스플레이 장치

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3307486B2 (ja) * 1993-11-19 2002-07-24 富士通株式会社 平面表示装置及びその制御方法
US6373452B1 (en) 1995-08-03 2002-04-16 Fujiitsu Limited Plasma display panel, method of driving same and plasma display apparatus
JP3499058B2 (ja) * 1995-09-13 2004-02-23 富士通株式会社 プラズマディスプレイの駆動方法及びプラズマディスプレイ装置
JP3408684B2 (ja) * 1995-12-25 2003-05-19 富士通株式会社 プラズマディスプレイパネルの駆動方法及びプラズマディスプレイ装置
JP3263310B2 (ja) * 1996-05-17 2002-03-04 富士通株式会社 プラズマディスプレイパネル駆動方法及びこの駆動方法を用いたプラズマディスプレイ装置
JP3348610B2 (ja) * 1996-11-12 2002-11-20 富士通株式会社 プラズマディスプレイパネルの駆動方法及び装置
KR100258913B1 (ko) * 1997-09-01 2000-06-15 손욱 플라즈마 표시 패널 및 그 구동 방법
JP3087840B2 (ja) * 1997-09-22 2000-09-11 日本電気株式会社 プラズマディスプレイの駆動方法
JP3697338B2 (ja) 1997-09-30 2005-09-21 松下電器産業株式会社 Ａｃ型プラズマディスプレイパネルの駆動方法
JP3421578B2 (ja) * 1998-06-11 2003-06-30 富士通株式会社 Ｐｄｐの駆動方法
JP2000122600A (ja) * 1998-10-12 2000-04-28 Matsushita Electric Ind Co Ltd プラズマディスプレイ装置
KR100284341B1 (ko) * 1999-03-02 2001-03-02 김순택 Ａｃ형 플라즈마 표시 패널의 구동 방법
KR100286947B1 (ko) * 1999-03-31 2001-04-16 김순택 플라즈마 표시 패널의 어드레싱 방법
JP3201603B1 (ja) 1999-06-30 2001-08-27 富士通株式会社 駆動装置、駆動方法およびプラズマディスプレイパネルの駆動回路
JP3511495B2 (ja) * 2000-03-13 2004-03-29 富士通株式会社 Ａｃ型ｐｄｐの駆動方法および駆動装置
US6931490B2 (en) * 2000-12-15 2005-08-16 Intel Corporation Set address correlation address predictors for long memory latencies
JP2003271090A (ja) * 2002-03-15 2003-09-25 Fujitsu Hitachi Plasma Display Ltd プラズマディスプレイパネルの駆動方法及びプラズマディスプレイ装置
JP2003345292A (ja) * 2002-05-24 2003-12-03 Fujitsu Hitachi Plasma Display Ltd プラズマディスプレイパネルの駆動方法
KR100515304B1 (ko) * 2003-09-22 2005-09-15 삼성에스디아이 주식회사 플라즈마 디스플레이 패널의 구동 방법 및 플라즈마 표시장치

Also Published As

Publication number Publication date
CN1217306C (zh) 2005-08-31
EP1227462A2 (en) 2002-07-31
JP2002215088A (ja) 2002-07-31
CN1366287A (zh) 2002-08-28
KR100807420B1 (ko) 2008-02-25
EP1227462A3 (en) 2004-09-29
US20060119544A1 (en) 2006-06-08
US7023403B2 (en) 2006-04-04
TW535128B (en) 2003-06-01
US20020097200A1 (en) 2002-07-25

Similar Documents

Publication Publication Date Title
KR100807420B1 (ko) 플라즈마 디스플레이 및 그 구동 방법
JP3733773B2 (ja) Ａｃ型プラズマディスプレイパネルの駆動方法
KR100807488B1 (ko) 플라즈마 디스플레이 장치의 구동 방법
JP2002014652A (ja) 表示パネルの駆動方法
JPH1165515A (ja) Ａｃ型ｐｄｐの駆動方法
KR20010091869A (ko) Ａｃ형 ｐｄｐ의 구동방법 및 구동 장치
JP2000155556A (ja) ガス放電パネルの駆動方法
KR100337882B1 (ko) 플라즈마 표시 패널의 구동방법
KR20040010110A (ko) 플라즈마 디스플레이의 구동 회로 및 플라즈마 디스플레이패널
KR100864131B1 (ko) 플라즈마 디스플레이 장치 및 그 구동 방법
JP3630640B2 (ja) プラズマディスプレイパネルおよびその駆動方法
KR100338519B1 (ko) 플라즈마 디스플레이 패널의 어드레스 방법
US7006060B2 (en) Plasma display panel and method of driving the same capable of providing high definition and high aperture ratio
JP2001272949A (ja) プラズマディスプレイパネルの駆動方法
JP4819315B2 (ja) プラズマディスプレイ及びその駆動方法
KR100336606B1 (ko) 플라즈마 디스플레이 패널 및 그 구동방법
KR100525736B1 (ko) 플라즈마 디스플레이 패널의 구동방법 및 장치
KR100359017B1 (ko) 플라즈마 디스플레이 패널의 구동 방법
JP4055795B2 (ja) Ａｃ型プラズマディスプレイパネルの駆動方法
JP3662239B2 (ja) プラズマディスプレイ装置の駆動方法
JP2001125534A (ja) 面放電型ｐｄｐの駆動方法及び駆動装置
JP2006258924A (ja) プラズマディスプレイ装置及びその駆動方法
KR100349030B1 (ko) 플라즈마 디스플레이 패널 및 그 구동방법
KR20010037563A (ko) 플라즈마 디스플레이 패널 및 그 구동방법
JP2010044119A (ja) プラズマディスプレイ装置及びその駆動方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee