KR20020061464A - 반도체 장치 - Google Patents

반도체 장치 Download PDF

Info

Publication number
KR20020061464A
KR20020061464A KR1020010038056A KR20010038056A KR20020061464A KR 20020061464 A KR20020061464 A KR 20020061464A KR 1020010038056 A KR1020010038056 A KR 1020010038056A KR 20010038056 A KR20010038056 A KR 20010038056A KR 20020061464 A KR20020061464 A KR 20020061464A
Authority
KR
South Korea
Prior art keywords
semiconductor chip
substrate
semiconductor device
mold
semiconductor
Prior art date
Application number
KR1020010038056A
Other languages
English (en)
Inventor
호리이께마사또
가네바꼬가즈노리
Original Assignee
가부시끼가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 도시바 filed Critical 가부시끼가이샤 도시바
Publication of KR20020061464A publication Critical patent/KR20020061464A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32057—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/83138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/8314—Guiding structures outside the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Die Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

반도체 칩 아래에 형성되는 마운트 페이스트의 형성 상태를 제어할 수 있어, 반도체 칩에 발생하는 크랙을 저감시킬 수 있는 반도체 장치를 제공한다.
기판(11) 상에, 각각이 소정 거리 이하의 간격으로 배열된 복수의 레지스트재(12)와, 복수의 레지스트재(12)가 형성된 기판(11) 상에 배치된 반도체 칩(14)과, 기판(11)과 반도체 칩(14) 사이에 형성되고, 이들 기판(11)과 반도체 칩(14)을 접착하는 마운트 페이스트(13)를 갖는다.

Description

반도체 장치{SEMICONDUCTOR DEVICE}
본 발명은, 기판 상에 마운트된 반도체 칩을 사출 성형에 의한 몰드로 보호한 반도체 장치에 관한 것이다.
최근, 소형의 휴대용 기기에 이용되는 기록 매체로서, 반도체 메모리를 내장한 메모리 카드의 일종인 스마트 미디어(Smart Media)가 주목받고 있다. 이 스마트 미디어는, 특히 디지털 카메라 등에 있어서, 화상 정보 등을 기록하는 매체로서 채용되어 있다. 스마트 미디어에는, 소형화 및 박형화가 요구되기 때문에, 기판 상에 마운트된 반도체 칩을 보호하는 몰드의 형성에는, 사출 성형이 이용되고 있다.
이하에, 스마트 미디어로 대표되는 기판 상에 마운트된 반도체 칩을, 사출 성형에 의한 몰드로써 보호하는 반도체 장치에 대하여 설명한다.
도 2의 (a)는 종래의 상기 반도체 장치의 구성을 나타내는 평면도이고, 도 2의 (b) 및 도 2의 (c)는 상기 반도체 장치의 구성을 나타내는 단면도이다.
도 2의 (a) 및 도 2의 (b)에 도시한 바와 같이, 기판(101) 상에는 레지스트재(102)가 형성되어 있다. 레지스트재(102) 상에는, 마운트 페이스트(103)가 도포되어 있으며, 이 마운트 페이스트(103)에 의해 반도체 칩(104)이 레지스트재(102)상에 접착되어 있다. 반도체 칩(104) 상의 패드와 기판(101) 상의 패드 사이에는, 이들을 전기적으로 접속하는 본딩 와이어(105)가 형성되어 있다.
이러한 반도체 장치의 제조에서는, 기판(101) 상에 레지스트재(102)를 형성한 후, 마운트 페이스트(103)를 도포하고, 이 마운트 페이스트(103)에 의해 반도체 칩(104)을 기판(101) 상에 접착하고 있다. 또, 여기서는, 기판(101) 상에 레지스트재(102)를 형성하고 나서 마운트 페이스트(103)를 도포하는 예를 나타내었지만, 기판(101) 상에 직접, 마운트 페이스트(103)를 도포하는 경우도 있다.
이 때, 마운트 페이스트(103)의 도포량은, 마운트 페이스트를 도포하는 디스펜서의 성능과 그 제어에 의해 결정된다. 이 때문에, 마운트 페이스트(103)의 도포량이 많은 경우, 혹은 기판(101)에의 반도체 칩(104)의 압입량이 큰 경우에는, 칩단(端)으로부터 마운트 페이스트(103)가 불거져 나와, 경우에 따라서는 반도체 칩(104) 상에 도달된다. 한편, 마운트 페이스트(103)의 도포량이 적은 경우, 혹은 반도체 칩(104)의 압입량이 작은 경우에는, 칩단에 마운트 페이스트(103)가 채워지지 않고, 도 2의 (c)에 도시한 바와 같이, 반도체 칩(104)의 칩단과 레지스트재(102) 사이에, 마운트 페이스트(103)가 존재하지 않은 공동(空洞)이 형성된다.
그 후, 상기 본딩 와이어(105)가 형성되고, 또한 반도체 칩(104) 및 본딩 와이어(105)를 보호하기 위한 몰드가, 이들 반도체 칩(104) 및 본딩 와이어(105)를 덮도록 형성된다. 이 몰드의 형성은, 용해된 몰드를 반도체 칩(101)의 상측으로부터 사출하는 사출 성형에 의해 행해진다.
상기 몰드의 사출 성형에서는, 반도체 칩(1O4)의 상측으로부터 용융한 몰드가 소정의 압력으로써 사출된다. 이 때문에, 도 2의 (c)에 도시한 바와 같이, 반도체 칩(104) 아래에 공동이 존재하면, 반도체 칩(104)에 크랙이 발생하는 경우가 있다.
그래서 본 발명은, 상기 과제를 감안하여 이루어진 것으로, 반도체 칩의 아래에 형성되는 마운트 페이스트의 형성 상태를 제어할 수 있어, 반도체 칩에 발생하는 크랙을 저감시킬 수 있는 반도체 장치를 제공하는 것을 목적으로 한다.
도 1의 (a) 및 (b)는 본 발명의 실시예의 반도체 장치의 구성을 나타내는 단면도이고, (c)는 상기 반도체 장치에서의 기판 상의 레지스트재의 배열을 나타내는 상면도.
도 2의 (a)는 종래의 반도체 장치의 구성을 나타내는 평면도이고, (b) 및 (c)는 상기 반도체 장치의 구성을 나타내는 단면도.
〈도면의 주요 부분에 대한 부호의 설명〉
11 : 기판
12 : 레지스트재
13 : 마운트 페이스트
14 : 반도체 칩
14A : 반도체 칩의 마운트 영역
15 : 본딩 와이어
16 : 몰드
101 : 기판
102 : 레지스트재
103 : 마운트 페이스트
104 : 반도체 칩
105 : 본딩 와이어
상기 목적을 달성하기 위해, 본 발명에 따른 반도체 장치는, 기판 상에, 각각이 소정 거리 이하의 간격으로 배열된 절연성 재료로 이루어지는 복수의 돌기물과, 상기 복수의 돌기물이 형성된 기판 상에 배치된 반도체 칩과, 상기 기판과 상기 반도체 칩 사이에 형성되고, 상기 기판과 상기 반도체 칩을 접착하는 마운트재를 구비하는 것을 특징으로 한다.
이러한 구성을 갖는 반도체 장치에서는, 반도체 칩의 상측에 용융한 몰드가 사출되는 등에 따라, 반도체 칩에 소정의 압력이 가해진 경우, 반도체 칩 아래에 공동이 존재할 때라도, 상기 돌기물이 지주로서 기능하여, 반도체 칩의 변형이 억제된다. 이에 따라, 반도체 칩에, 크랙이 발생하는 상태까지 휨 응력이 가해지는 일은 없다. 이 결과, 반도체 칩에 크랙이 발생하는 것을 방지할 수 있다.
〈실시예〉
이하, 도면을 참조하여 본 발명의 실시예에 대하여 설명한다.
도 1의 (a) 및 도 1의 (b)는, 본 발명의 실시예의 반도체 장치의 구성을 나타내는 단면도이다. 도 1의 (c)는, 상기 반도체 장치에서의 기판 상의 레지스트재의 배열을 나타내는 상면도이다. 또, 도 1의 (a)에는 몰드 형성 전의 상태, 도 1의 (b)에는 몰드 형성 후의 상태를 나타낸다. 도 1의 (c)에는, 기판 상에 마운트 페이스트를 도포하기 전의 상태를 나타낸다.
도 1의 (a) 및 도 1의 (c)에 도시한 바와 같이, 기판(11) 상의 반도체 칩이 마운트되는 영역(14A) 내에는, 복수의 레지스트재(12)가 형성되어 있다. 이들 레지스트재(12)는 각각이 소정 사이즈를 갖는 절연성 재료의 소편(돌기물)으로 이루어지고, 각각의 레지스트재(12) 사이의 간격이 소정 거리 이하가 되도록 배열되어 있다.
상술하면, 이들 레지스트재(12)는, 도 1의 (c)에 도시한 바와 같이, 도면 상에 있어서의 가로 방향의 각 행에서는 각각의 레지스트재(12)가 소정 거리 이하의 간격(소정 피치)으로 배열되어 있다. 또한, 인접하는 두개의 행(제1 행, 제2 행)의 레지스트재(12)의 배열은, 제1 행의 레지스트재(12) 사이의 빈 영역 중심 아래에, 제2 행의 레지스트재(12)의 중심이 오도록 배열되어 있다. 또한, 각 행간에도 소정 거리 이하의 간격으로 배열되어 있다. 즉, 복수의 레지스트재(12)는 종횡의 배열을 반 피치씩 어긋나게 한, 규칙성을 갖는 얼룩 모양과 같이 배열되어 있다.
상기 레지스트재(12)가 형성된 기판(11) 상에는, 마운트 페이스트(13)가 도포되어 있으며, 이 마운트 페이스트(13)에 의해 반도체 칩(14)이 기판(11) 상에 접착되어 있다. 반도체 칩(14) 상의 패드와 기판(11) 상의 패드 사이에는, 이들을 전기적으로 접속하는 본딩 와이어(15)가 형성되어 있다.
상기 본딩 와이어(15)가 형성된 후, 그 후의 공정에서는 도 1의 (b)에 도시한 바와 같이, 반도체 칩(14) 및 본딩 와이어(15)를 덮도록, 몰드(16)가 형성된다. 몰드(16)는 반도체 칩(14) 및 본딩 와이어(15)를 수분이나 오염물로부터 보호하기 위한 것이다. 이 몰드(16)의 형성은, 용해한 몰드를 사출하여 고화시키는 사출 성형에 의해 행해진다.
상기 몰드(16)의 사출 성형에서는, 도 1의 (a) 중의 화살표로 나타낸 바와 같이, 반도체 칩(14)의 상측으로부터 용융한 몰드가 소정의 압력으로 사출된다. 이 때, 도 1의 (a)에 도시한 구조를 갖는 반도체 장치에서는, 반도체 칩(14) 아래에 공동이 존재하는 경우에서도, 레지스트재(12)의 돌기물이 있기 때문에, 이것이 지주로서 기능하여, 반도체 칩(14)의 변형이 억제된다. 이 때문에, 반도체 칩(14)에, 크랙이 발생하는 상태까지 휨 응력이 가해지는 일은 없다. 이에 따라, 반도체 칩(14)에 크랙이 발생하는 것을 방지할 수 있다.
또한, 상술한 레지스트재(12) 사이의 상기 소정 거리는, 이하와 같이 하여 구할 수 있다. 반도체 칩(14)의 최대 휨 응력은,
로 나타낸다. 단, W는 몰드의 사출압, l은 응력이 걸리는 반도체 칩의 길이, h는 반도체 칩의 두께, σMAX, b는 실험에 의해 구해지는 값이다.
따라서, 수학식 1에 의해 크랙이 발생하지 않은 반도체 칩의 길이 L은,
로 된다.
본 실시예에서는, 예를 들면, 반도체 칩(14)의 두께 h는 0.2㎜ 정도이고, 반도체 칩(14)의 사이즈는 10㎜×13㎜ 정도이다. 또한, 기판(11)의 두께는 0.3㎜ 정도이며, 레지스트재(12)의 두께는 10㎛∼20㎛ 정도이다. 이러한 조건에 있어서는, 수학식 2의 반도체 칩의 길이 L은 0.4㎜로 된다. 따라서, 레지스트재(12) 사이의 상기 소정 거리는 0.4㎜로 된다. 본 실시예에서는, 레지스트재(12) 사이의 거리를 0.4㎜ 이하로 할 필요가 있다.
도 1의 (a)에 도시한 바와 같은 구성을 갖는 반도체 장치에서는, 몰드의 사출 성형 시에 반도체 칩이 변형하는 경우라도, 레지스트의 돌기물이 있기 때문에, 이것이 지지로 되어, 반도체 칩의 변형이 억제된다. 따라서, 반도체 칩에, 크랙이 발생하는 상태까지, 휨 응력이 가해지지 않아, 반도체 칩에 크랙이 발생하는 것을 방지할 수 있다.
또한, 도 2의 (a) 내지 도 2의 (c)에 도시한 종래의 반도체 장치에서는, 마운트 페이스트 상의 반도체 칩의 기판으로의 압입량은, 최대로 반도체 칩이 기판 또는 레지스트재와 접촉할 때까지 행해지는 경우가 있다. 이 경우, 눌려진 마운트 페이스트는 반도체 칩과 레지스트재 사이에서 돌출될 수 밖에 없었다. 그러나, 상기 실시예에서는, 이러한 최대의 압입, 즉 반도체 칩이 레지스트재와 접촉할 때까지 압입이 있던 경우에도, 소정 거리를 비워두고 배열된 레지스트재 사이에 마운트 페이스트가 들어가기 때문에, 종래에 비하여 마운트 페이스트의 비어져 나오는 양을 용이하게 컨트롤할 수 있다.
또한, 상기 실시예에서는, 반도체 칩이 레지스트재와 접촉할 때까지 압입이 있던 경우에도, 레지스트재 사이에 들어간 마운트 페이스트에 의해, 반도체 칩과 기판 사이의 접착력을 확보할 수 있다.
이상 설명한 바와 같이 실시예에서는, 반도체 칩과 레지스트재 사이에 형성되는 마운트 페이스트의 형성 상태를 제어할 수 있어, 반도체 칩에 발생하는 크랙을 저감시킬 수 있다.
이상 진술한 바와 같이 본 발명에 따르면, 반도체 칩 아래에 형성되는 마운트 페이스의 형성 상태를 제어할 수 있어, 반도체 칩에 발생되는 크랙을 저감시킬 수 있는 반도체 장치를 제공하는 것이 가능하다.

Claims (4)

  1. 반도체 장치에 있어서,
    기판 상에, 각각이 소정 거리 이하의 간격으로 배열된 절연성 재료로 이루어지는 복수의 돌기물과,
    상기 복수의 돌기물이 형성된 기판 상에 배치된 반도체 칩과,
    상기 기판과 상기 반도체 칩 사이에 형성되고, 상기 기판과 상기 반도체 칩을 접착하는 마운트재
    를 구비하는 것을 특징으로 하는 반도체 장치.
  2. 제1항에 있어서,
    상기 복수의 돌기물은, 가로 방향에 소정 피치로 배열된 하나의 행이, 세로 방향에 일정한 간격으로 배열된 복수의 행으로 이루어지고, 인접한 행끼리는 상기 소정 피치의 반의 거리만큼 어긋나 배열되어 있는 것을 특징으로 하는 반도체 장치.
  3. 제1항 또는 제2항에 있어서,
    상기 기판과 상기 반도체 칩 사이에 형성된 본딩 와이어와,
    상기 반도체 칩 상 및 상기 본딩 와이어 상에 형성된 몰드를
    더 구비하는 것을 특징으로 하는 반도체 장치.
  4. 제3항에 있어서,
    상기 몰드는, 사출 성형에 의해 형성되어 있는 것을 특징으로 하는 반도체 장치.
KR1020010038056A 2001-01-16 2001-06-29 반도체 장치 KR20020061464A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001-007990 2001-01-16
JP2001007990A JP2002217215A (ja) 2001-01-16 2001-01-16 半導体装置

Publications (1)

Publication Number Publication Date
KR20020061464A true KR20020061464A (ko) 2002-07-24

Family

ID=18875655

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010038056A KR20020061464A (ko) 2001-01-16 2001-06-29 반도체 장치

Country Status (5)

Country Link
US (1) US20020093084A1 (ko)
JP (1) JP2002217215A (ko)
KR (1) KR20020061464A (ko)
CN (1) CN1365143A (ko)
TW (1) TW501251B (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7355283B2 (en) 2005-04-14 2008-04-08 Sandisk Corporation Rigid wave pattern design on chip carrier substrate and printed circuit board for semiconductor and electronic sub-system packaging

Also Published As

Publication number Publication date
JP2002217215A (ja) 2002-08-02
US20020093084A1 (en) 2002-07-18
TW501251B (en) 2002-09-01
CN1365143A (zh) 2002-08-21

Similar Documents

Publication Publication Date Title
US6410979B2 (en) Ball-grid-array semiconductor device with protruding terminals
US11270969B2 (en) Semiconductor package
KR20000017055A (ko) 반도체 장치 및 그 제조 방법
JP2000307045A (ja) リードフレームおよびそれを用いた樹脂封止型半導体装置の製造方法
US5387762A (en) Resin-packaged electronic component having bent lead terminals
EP0438165B1 (en) Semiconductor device parts
US6323551B1 (en) Resin sealed-type semiconductor device and method of manufacturing the same
KR100252737B1 (ko) 수지봉합형 반도체 장치 및 그 제조방법
JP4203925B2 (ja) 樹脂封止型半導体装置
KR20020061464A (ko) 반도체 장치
JP2001177035A (ja) 半導体装置及び半導体装置の製造方法
JP2002026195A (ja) 樹脂封止型半導体装置及びその製造方法
KR100353105B1 (ko) Bga 구조를 갖는 반도체 장치 및 그 제조 방법
EP0711104B1 (en) Semiconductor device and method for making same
JP2816084B2 (ja) 半田塗布方法、半導体装置の製造方法およびスキージ
US20040065953A1 (en) Semiconductor device and process of manufacture
JP2924858B2 (ja) リードフレームとその製造方法
KR100253298B1 (ko) 솔더조인트신뢰성이개선된반도체패키지및그를이용한디바이스
JPH11186465A (ja) 半導体装置およびその製造方法
JP4103764B2 (ja) リードフレーム
JPS62105458A (ja) 半導体装置用パツケ−ジ
JP3292097B2 (ja) 半導体装置およびその製造方法
JPH10258445A (ja) 半導体装置の樹脂封止用金型
JP2005142334A (ja) プリモールド型の半導体パッケージ及びこれを用いた半導体装置
JP2954561B2 (ja) リードフレーム、リードフレームを用いた樹脂封止半導体装置の成形金型、リードフレームを用いた樹脂封止半導体装置および樹脂封止半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
NORF Unpaid initial registration fee