JP2002217215A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2002217215A
JP2002217215A JP2001007990A JP2001007990A JP2002217215A JP 2002217215 A JP2002217215 A JP 2002217215A JP 2001007990 A JP2001007990 A JP 2001007990A JP 2001007990 A JP2001007990 A JP 2001007990A JP 2002217215 A JP2002217215 A JP 2002217215A
Authority
JP
Japan
Prior art keywords
semiconductor chip
substrate
semiconductor device
mold
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2001007990A
Other languages
English (en)
Inventor
Masato Horiike
正人 堀池
Kazunori Kanebako
和範 金箱
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Device Solutions Corp
Original Assignee
Toshiba Corp
Toshiba Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Microelectronics Corp filed Critical Toshiba Corp
Priority to JP2001007990A priority Critical patent/JP2002217215A/ja
Priority to US09/805,038 priority patent/US20020093084A1/en
Priority to TW090113828A priority patent/TW501251B/zh
Priority to CN01121856A priority patent/CN1365143A/zh
Priority to KR1020010038056A priority patent/KR20020061464A/ko
Publication of JP2002217215A publication Critical patent/JP2002217215A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32057—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/83138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/8314—Guiding structures outside the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Die Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】半導体チップの下に形成されるマウントペース
トの形成状態を制御でき、半導体チップに発生するクラ
ックを低減することができる半導体装置を提供する。 【解決手段】基板１１上に、各々が所定距離以下の間隔
で配列された複数のレジスト材１２と、複数のレジスト
材１２が形成された基板１１上に配置された半導体チッ
プ１４と、基板１１と半導体チップ１４との間に形成さ
れ、これら基板１１と半導体チップ１４とを接着するマ
ウントペースト１３とを有する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、基板上にマウン
トされた半導体チップを射出成形によるモールドにて保
護した半導体装置に関するものである。
【０００２】
【従来の技術】近年、小型の携帯用機器に用いられる記
録媒体として、半導体メモリを内蔵したメモリカードの
一種であるスマートメディアが注目されている。このス
マートメディアは、特にデジタルカメラなどにおいて、
画像情報などを記録する媒体として採用されている。ス
マートメディアには、小型化及び薄型化が要求されるた
め、基板上にマウントされた半導体チップを保護するモ
ールドの形成には、射出成形が用いられている。
【０００３】以下に、スマートメディアに代表されるよ
うな基板上にマウントされた半導体チップを、射出成形
によるモールドにて保護する半導体装置について説明す
る。
【０００４】図２（ａ）は従来の前記半導体装置の構成
を示す平面図であり、図２（ｂ）及び図２（ｃ）は前記
半導体装置の構成を示す断面図である。
【０００５】図２（ａ）及び図２（ｂ）に示すように、
基板１０１上にはレジスト材１０２が形成されている。
レジスト材１０２上には、マウントペースト１０３が塗
布されており、このマウントペースト１０３により、半
導体チップ１０４がレジスト材１０２上に接着されてい
る。半導体チップ１０４上のパッドと基板１０１上のパ
ッドとの間には、これらを電気的に接続するボンディン
グワイヤ１０５が形成されている。
【０００６】このような半導体装置の製造では、基板１
０１上にレジスト材１０２を形成した後、マウントペー
スト１０３を塗布し、このマウントペースト１０３によ
り半導体チップ１０４を基板１０１上に接着している。
なお、ここでは、基板１０１上にレジスト材１０２を形
成してからマウントペースト１０３を塗布する例を示し
たが、基板１０１上に直接、マウントペースト１０３を
塗布する場合もある。
【０００７】このとき、マウントペースト１０３の塗布
量は、マウントペーストを塗布するディスペンサの性能
とその制御によって決定される。このため、マウントペ
ースト１０３の塗布量が多い場合、あるいは基板１０１
への半導体チップ１０４の押さえ込み量が大きい場合に
は、チップ端からマウントペースト１０３がはみ出し、
場合によっては半導体チップ１０４上に達してしまう。
一方、マウントペースト１０３の塗布量が少ない場合、
あるいは半導体チップ１０４の押さえ込み量が小さい場
合には、チップ端にマウントペースト１０３が埋まら
ず、図２（ｃ）に示すように、半導体チップ１０４のチ
ップ端とレジスト材１０２との間に、マウントペースト
１０３が存在しない空洞が形成されてしまう。
【０００８】その後、前記ボンディングワイヤ１０５が
形成され、さらに半導体チップ１０４及びボンディング
ワイヤ１０５を保護するためのモールドが、これら半導
体チップ１０４及びボンディングワイヤ１０５を覆うよ
うに形成される。このモールドの形成は、溶解したモー
ルドを半導体チップ１０１の上方から射出する射出成形
により行われる。
【０００９】
【発明が解決しようとする課題】前記モールドの射出成
形では、半導体チップ１０４の上方から溶融したモール
ドが所定の圧力にて射出される。このため、図２（ｃ）
に示すように、半導体チップ１０４の下に空洞が存在す
ると、半導体チップ１０４にクラックが発生する場合が
ある。
【００１０】そこでこの発明は、前記課題に鑑みてなさ
れたものであり、半導体チップの下に形成されるマウン
トペーストの形成状態を制御でき、半導体チップに発生
するクラックを低減することができる半導体装置を提供
することを目的とする。
【００１１】
【課題を解決するための手段】前記目的を達成するため
に、この発明に係る半導体装置は、基板上に、各々が所
定距離以下の間隔で配列された絶縁性材料からなる複数
の突起物と、前記複数の突起物が形成された基板上に配
置された半導体チップと、前記基板と前記半導体チップ
との間に形成され、前記基板と前記半導体チップとを接
着するマウント材とを具備することを特徴とする。
【００１２】このような構成を有する半導体装置では、
半導体チップの上方に溶融したモールドが射出されるな
どによって、半導体チップに所定の圧力が加えられた場
合、半導体チップの下に空洞が存在するときでも、前記
突起物が支えとして働き、半導体チップの変形が抑えら
れる。これにより、半導体チップに、クラックが発生す
る状態まで曲げ応力が加えられることはない。この結
果、半導体チップにクラックが発生するのを防止するこ
とができる。
【００１３】
【発明の実施の形態】以下、図面を参照してこの発明の
実施の形態について説明する。
【００１４】図１（ａ）及び図１（ｂ）は、この発明の
実施の形態の半導体装置の構成を示す断面図である。図
１（ｃ）は、前記半導体装置における基板上のレジスト
材の配列を示す上面図である。なお、図１（ａ）にはモ
ールド形成前の状態、図１（ｂ）にはモールド形成後の
状態を示す。図１（ｃ）には、基板上にマウントペース
トを塗布する前の状態を示す。
【００１５】図１（ａ）及び図１（ｃ）に示すように、
基板１１上の半導体チップがマウントされる領域１４Ａ
内には、複数のレジスト材１２が形成されている。これ
らレジスト材１２は、各々が所定サイズを持つ絶縁性材
料の小片（突起物）からなり、各々のレジスト材１２間
の間隔が所定距離以下になるように配列されている。
【００１６】詳述すると、これらレジスト材１２は、図
１（ｃ）に示すように、図上における横方向の各行では
各々のレジスト材１２が所定距離以下の間隔（所定ピッ
チ）で配列されている。さらに、隣接する２つの行（第
１行、第２行）のレジスト材１２の配列は、第１行のレ
ジスト材１２間の空き領域中心の下に、第２行のレジス
ト材１２の中心がくるように配列されている。さらに、
各行間も所定距離以下の間隔で配列されている。すなわ
ち、複数のレジスト材１２は、縦横の配列を半ピッチづ
つずらした、規則性を持ったまだら模様のように配列さ
れている。
【００１７】前記レジスト材１２が形成された基板１１
上には、マウントペースト１３が塗布されており、この
マウントペースト１３により、半導体チップ１４が基板
１１上に接着されている。半導体チップ１４上のパッド
と基板１１上のパッドとの間には、これらを電気的に接
続するボンディングワイヤ１５が形成されている。
【００１８】前記ボンディングワイヤ１５が形成された
後、その後の工程では図１（ｂ）に示すように、半導体
チップ１４及びボンディングワイヤ１５を覆うように、
モールド１６が形成される。モールド１６は、半導体チ
ップ１４及びボンディングワイヤ１５を水分や汚染物か
ら保護するためのものである。このモールド１６の形成
は、溶解したモールドを射出し固化する射出成形により
行われる。
【００１９】前記モールド１６の射出成形では、図１
（ａ）中の矢印にて示すように、半導体チップ１４の上
方から溶融したモールドが所定の圧力にて射出される。
このとき、図１（ａ）に示す構造を持つ半導体装置で
は、半導体チップ１４の下に空洞が存在する場合でも、
レジスト材１２の突起物があるため、これが支えとして
働き、半導体チップ１４の変形が抑えられる。このた
め、半導体チップ１４に、クラックが発生する状態まで
曲げ応力が加えられることはない。これにより、半導体
チップ１４にクラックが発生するのを防止することがで
きる。
【００２０】また、前述したレジスト材１２間の前記所
定距離は、以下のようにして求めることができる。半導
体チップ１４の最大曲げ応力は、 σMAX＝３Ｗｌ２／（２ｂｈ２） …（１） にて表される。ただし、Ｗはモールドの射出圧、ｌは応
力がかかる半導体チップの長さ、ｈは半導体チップの厚
さ、σMAX,ｂは実験により求められる値である。
【００２１】したがって、式（１）より、クラックが発
生しない半導体チップの長さＬは、 Ｌ＝ＳＱＲＴ（２ｂｈ２／（３Ｗ・σMAX）） …（２） となる。
【００２２】この実施の形態では、例えば、半導体チッ
プ１４の厚さｈは、０．２ｍｍ程度であり、半導体チッ
プ１４のサイズは、１０ｍｍ×１３ｍｍ程度である。ま
た、基板１１の厚さは、０．３ｍｍ程度であり、レジス
ト材１２の厚さは１０μｍ〜２０μｍ程度である。この
ような条件においては、式（２）の半導体チップの長さ
Ｌは０．４ｍｍとなる。よって、レジスト材１２間の前
記所定距離は０．４ｍｍとなる。この実施の形態では、
レジスト材１２間の距離を０．４ｍｍ以下にする必要が
ある。
【００２３】図１（ａ）に示すような構成を持つ半導体
装置では、モールドの射出成形の際に半導体チップが変
形する場合でも、レジストの突起物があるため、これが
支えとなり、半導体チップの変形が抑えられる。したが
って、半導体チップに、クラックが発生する状態まで、
曲げ応力が加えられることはなく、半導体チップにクラ
ックが発生するのを防止することができる。
【００２４】また、図２（ａ）〜図２（ｃ）に示した従
来の半導体装置では、マウントペースト上の半導体チッ
プの基板への押さえ込み量は、最大で半導体チップが基
板またはレジスト材と接触するまで行われる場合があ
る。この場合、押しつぶされたマウントペーストは、半
導体チップとレジスト材との間からはみ出すしかなかっ
た。しかし、前記実施の形態では、このような最大の押
さえ込み、すなわち半導体チップがレジスト材と接触す
るまで押さえ込みがあった場合でも、所定距離を空けて
配列されたレジスト材間にマウントペーストが入り込む
ため、従来に比べてマウントペーストのはみ出し量は容
易にコントロールできる。
【００２５】また、前記実施の形態では、半導体チップ
がレジスト材と接触するまで押さえ込みがあった場合で
も、レジスト材間に入り込んだマウントペーストによ
り、半導体チップと基板との間の接着力を確保できる。
【００２６】以上説明したようにこの実施の形態では、
半導体チップとレジスト材との間に形成されるマウント
ペーストの形成状態を制御でき、半導体チップに発生す
るクラックを低減することができる。
【００２７】
【発明の効果】以上述べたようにこの発明によれば、半
導体チップの下に形成されるマウントペーストの形成状
態を制御でき、半導体チップに発生するクラックを低減
することができる半導体装置を提供することが可能であ
る。
【図面の簡単な説明】
【図１】（ａ）及び（ｂ）はこの発明の実施の形態の半
導体装置の構成を示す断面図であり、（ｃ）は前記半導
体装置における基板上のレジスト材の配列を示す上面図
である。
【図２】（ａ）は従来の半導体装置の構成を示す平面図
であり、（ｂ）及び（ｃ）は前記半導体装置の構成を示
す断面図である。
【符号の説明】
１１…基板 １２…レジスト材 １３…マウントペースト １４…半導体チップ １４Ａ…半導体チップのマウント領域 １５…ボンディングワイヤ １６…モールド １０１…基板 １０２…レジスト材 １０３…マウントペースト １０４…半導体チップ １０５…ボンディングワイヤ
フロントページの続き (72)発明者 金箱 和範 神奈川県川崎市幸区小向東芝町１番地 株 式会社東芝マイクロエレクトロニクスセン ター内 Ｆターム(参考） 5F047 AB06 BB11

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 基板上に、各々が所定距離以下の間隔で
    配列された絶縁性材料からなる複数の突起物と、 前記複数の突起物が形成された基板上に配置された半導
    体チップと、 前記基板と前記半導体チップとの間に形成され、前記基
    板と前記半導体チップとを接着するマウント材と、 を具備することを特徴とする半導体装置。
  2. 【請求項２】 前記複数の突起物は、横方向に所定ピッ
    チで配列された１つの行が、縦方向に一定の間隔で配列
    された複数の行からなり、隣接する行同士は前記所定ピ
    ッチの半分の距離だけずれて配列されていることを特徴
    とする請求項１に記載の半導体装置。
  3. 【請求項３】 前記基板と前記半導体チップとの間に形
    成されたボンディングワイヤと、 前記半導体チップ上及び前記ボンディングワイヤ上に形
    成されたモールドと、 をさらに具備することを特徴とする請求項１または２に
    記載の半導体装置。
  4. 【請求項４】 前記モールドは、射出成形によって形成
    されていることを特徴とする請求項３に記載の半導体装
    置。
JP2001007990A 2001-01-16 2001-01-16 半導体装置 Withdrawn JP2002217215A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2001007990A JP2002217215A (ja) 2001-01-16 2001-01-16 半導体装置
US09/805,038 US20020093084A1 (en) 2001-01-16 2001-03-14 Semiconductor device protecting a semiconductor chip mounted over a substrate with a molding formed by an injection molding method
TW090113828A TW501251B (en) 2001-01-16 2001-06-07 Semiconductor device
CN01121856A CN1365143A (zh) 2001-01-16 2001-06-29 半导体装置
KR1020010038056A KR20020061464A (ko) 2001-01-16 2001-06-29 반도체 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001007990A JP2002217215A (ja) 2001-01-16 2001-01-16 半導体装置

Publications (1)

Publication Number Publication Date
JP2002217215A true JP2002217215A (ja) 2002-08-02

Family

ID=18875655

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001007990A Withdrawn JP2002217215A (ja) 2001-01-16 2001-01-16 半導体装置

Country Status (5)

Country Link
US (1) US20020093084A1 (ja)
JP (1) JP2002217215A (ja)
KR (1) KR20020061464A (ja)
CN (1) CN1365143A (ja)
TW (1) TW501251B (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7355283B2 (en) 2005-04-14 2008-04-08 Sandisk Corporation Rigid wave pattern design on chip carrier substrate and printed circuit board for semiconductor and electronic sub-system packaging

Also Published As

Publication number Publication date
KR20020061464A (ko) 2002-07-24
US20020093084A1 (en) 2002-07-18
TW501251B (en) 2002-09-01
CN1365143A (zh) 2002-08-21

Similar Documents

Publication Publication Date Title
JP2978861B2 (ja) モールドｂｇａ型半導体装置及びその製造方法
US6924547B2 (en) Memory card
EP0854511B1 (en) Resin sealing type semiconductor device
JP3797992B2 (ja) 半導体装置
JPH10313082A (ja) 半導体装置とその製造方法
TW417232B (en) Semiconductor device and process for producing the same
JPH11195733A (ja) 半導体装置の製造方法、半導体装置用導電性板および半導体装置
KR970067736A (ko) 리이드 프레임과 그것을 사용한 반도체장치 및 그 제조방법
JPH08116007A (ja) 半導体装置
JP2000243887A (ja) 半導体装置とその製造方法
US5585667A (en) Lead frame for handling crossing bonding wires
US6323551B1 (en) Resin sealed-type semiconductor device and method of manufacturing the same
EP1396886A2 (en) Semiconductor device having the inner end of connector leads placed onto the surface of semiconductor chip
KR101158128B1 (ko) 기판 상에 전자 부품을 장착하는 방법
JP2002217215A (ja) 半導体装置
US6011220A (en) Semiconductor packaged device and lead frame used therein
KR100243376B1 (ko) 반도체 패키지 및 그 제조방법
JP2679224B2 (ja) 半導体装置の製造方法
JP2973988B2 (ja) 半導体装置及びその製造方法
KR100566781B1 (ko) 리드 온 칩 타입 반도체 패키지
US20010000157A1 (en) Semiconductor device and method of making the same
JPH1120216A (ja) サーマルヘッド、該サーマルヘッドのワイヤボンディング方法及び該サーマルヘッドの作製方法
JP2507852B2 (ja) 半導体装置
JPH11195101A (ja) Ｉｃモジュールとそのモジュールを搭載したｉｃカード
JPH10258445A (ja) 半導体装置の樹脂封止用金型

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20080401