JP4103764B2 - リードフレーム - Google Patents
リードフレーム Download PDFInfo
- Publication number
- JP4103764B2 JP4103764B2 JP2003358924A JP2003358924A JP4103764B2 JP 4103764 B2 JP4103764 B2 JP 4103764B2 JP 2003358924 A JP2003358924 A JP 2003358924A JP 2003358924 A JP2003358924 A JP 2003358924A JP 4103764 B2 JP4103764 B2 JP 4103764B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- lead
- lead terminal
- resin
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48095—Kinked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
(1)端子の大部分が樹脂材で形成されている為に端子部の剛性が高くなり、基板接続後の基板の熱変形による端子部分の接合性の劣化が生じる。
〔1〕リードフレームにおいて、半導体ペレットが搭載されるダイパッドと、
前記ダイパッドの一辺に平行して延在し、かつ、互いに前記ダイパッドからの距離が異なる複数の支持バーと、前記ダイパッド上に搭載される前記半導体ペレットに電気的に接続される、前記複数の支持バーから前記ダイパッド側に向かって延在した複数の配線用リード端子と、前記複数の配線用リード端子とは反対方向に前記複数の支持バーから延在した複数の外側リード端子とを有することを特徴とする。
〔2〕上記〔1〕記載のリードフレームにおいて、ダイパッドの角部から延在するダイパッド用サポートバーを有することを特徴とする。
〔3〕上記〔2〕記載のリードフレームにおいて、前記ダイパッド用サポートバーの先端には、前記リードフレーム及び前記半導体ペレットを含む半導体装置が搭載される基板に対した位置決め穴が設けられていることを特徴とする。
図1は本発明の第1参考例の構成図であり、図1(a)は装置全体の断面図、図1(b)は図1(a)の側面図(A部詳細図)、図1(c)は図1(b)の底面図である。
(1)半導体ペレット1に接着されているダイパッド10とリード端子4とは充填された樹脂モールド体5により分離される。これにより、従来のように半導体ペレット1とダイパッド10との間に外部から水分が侵入することを阻止できる。
(2)半導体装置を基板6に接合した場合に半導体装置は樹脂モールド体5と基板端子7までリード端子4で接合されているので、熱による樹脂モールド体5と基板6の変形差で生じる応力を可撓性を有する条状のリード端子4が吸収することができる。
図2は本発明の第2参考例の構成図であり、図2(a)は装置全体の断面図、図2(b)は図2(a)の側面図(A部詳細図)、図2(c)は図2(b)の底面図である。
(1)半導体ペレット1に接着されているダイパッド10とリード端子4とが充填された樹脂モールド体5により分離される。これにより、従来のように半導体ペレットとダイパッドとの間に外部から水分が侵入することを阻止できる。
(2)リード端子4の接触部9が基板端子7の幅より広い幅の円形状に構成されているので基板端子7との接合面積が増大し、基板端子7との接合力が増す分衝撃荷重等による接合後の両端子の剥離が阻止できる。
(3)半導体装置を基板6に接合した場合に半導体装置は樹脂と基板6まで可撓性を有する条状のリード端子4で接合されているので、熱による樹脂と基板6の変形差で生じる応力をリード端子4で吸収することができる。
図3は本発明の第3参考例の構成図であり、図3(a)は装置全体の断面図、図3(b)は図3(a)の側面図(A部詳細図)、図3(c)は図3(b)の底面図である。
(1)半導体ペレット1に接着されているダイパッド10とリード端子4とが、充填された樹脂モールド体5により分離される。これにより、従来のように半導体ペレット1とダイパッド10との間に外部から水分が侵入することを阻止できる。
(2)樹脂突起11によりリード端子4の形状を保持するようにその強度を補強することができる。
(3)半導体装置を基板6に接合した場合、半導体装置は樹脂と基板端子7までの間がリード端子4で構成されているので、熱による樹脂と基板6の変形差で生じる応力をリード端子が変形して吸収する。
(4)さらに基板6に半導体装置を取り付ける際、リード端子4の位置に形成された樹脂突起11がリード端子4を介して基板端子7と当接するまでリード端子4は接触部が平坦性を保ちながら全体的に弾性変形するので、各リード端子4が同じように弾性変形することになり、リード端子4が全体的に均一に弾性変形しながら接続される。これにより、半導体装置の荷重でリード端子4が異常に変形し、接触部9が剥離等することを防止できる。
図4は本発明の第4参考例の構成図であり、図4(a)は装置全体の断面図、図4(b)は図4(a)の側面図(A部詳細図)、図4(c)は図4(b)の底面図である。
(1)半導体ペレット1に接着されているダイパッド10とリード端子4とが充填された樹脂モールド体5により分離される。これにより、従来のように半導体ペレット1とダイパッド10との間に外部から水分が侵入することを阻止できる。
(2)リード端子4の接触部9がリード端子4の接触部9以外の幅より広い幅のドーナツ状に構成されているので基板端子7との接合面積が増大し、基板端子7との接合力が増す分、衝撃荷重等による接合後の両端子の剥離が阻止できる。
(3)半導体装置を基板端子7に接合した場合に半導体装置は樹脂モールド体5から基板端子7までリード端子4で接合されているので、熱による樹脂モールド体5と基板6の熱などの影響による変形差で生じる応力をリード端子4が変形して吸収する。
(4)さらにリード端子4の接触部9がドーナツ形状になっているので基板端子7との接合面積を増大し、基板6との接合力を増すことができる。
(5)また電気試験の際、ソケット端子にリード端子4の穴12に挿入できる突起を設ける事で、ソケット端子とリード端子4が確実に接触できる。
図5は本発明の第5参考例の構成図であり、図5(a)は装置全体の断面図、図5(b)は図5(a)の側面図(A部詳細図)、図5(c)は図5(b)の底面図である。
(1)半導体ペレット1に接着されているダイパッド10とリード端子4とが充填された樹脂モールド体5により分離されることである。これにより、従来のように半導体ペレットとダイパッドとの間に外部から水分が侵入することを阻止できる。
(2)半導体ペレット1裏面側から導電性接着剤13を介してリード端子4を設けたことである。これにより、半導体ペレット1裏面電位を制御する必要がある半導体(例えばSilicon on Insulatorなど)の裏面電位制御が容易にできる。
(3)半導体装置を基板端子7に接合した場合に、半導体装置は樹脂モールド体5から基板端子7までリード端子4で接合されているので、熱による樹脂モールド体5と基板6の熱などの影響による変形差で生じる応力をリード端子4が変形して吸収することができる。
(4)さらに半導体装置中央部より半導体ペレット裏面電位制御用の端子が設けてあるので半導体ペレットの裏面電位制御が可能となる。
図6は本発明の第6参考例の構成図(その1)であり、図6(a)は装置全体の断面図、図6(b)は図6(a)の側面図(A部詳細図)、図6(c)は図6(b)の底面図であり、図7は本発明の第6参考例の構成図(その2)であり、図7(a)は装置全体の断面図、図7(b)は図7(a)の底面図である。
(1)半導体ペレット1に接着されているダイパッド10とリード端子4とが充填された樹脂モールド体5により分離されることである。これにより、従来のように半導体ペレッ
トとダイパッド10との間に外部から水分が侵入することを阻止できる。
(2)半導体装置の4隅の固定部21に位置出し穴22を設けたことにより、リード端子4と基板端子7の位置合せが高精度で行える。
(3)半導体装置を基板6に接合した場合に、半導体装置は樹脂と基板6までリード端子4で接合されているので、熱による樹脂と基板6の変形差で生じる応力をリード端子4で吸収することができる。
(4)さらに、4隅の位置出し穴22を基準にすることにより、リード端子4と基板端子7の位置合せが高精度で行える。
図8は本発明の実施例の製造工程図(その1)であり、図8(a)はリードフレームの平面図、図8(b)は端子折り曲げ後のリードフレームの平面図、図8(c)はペレットを搭載し、配線した後のリードフレームの平面図であり、図9は本発明の実施例の製造工程図(その2)であり、図9(a)は型込め行程図、図9(b)は樹脂注入行程図、図9(c)は端子曲げ行程図、図9(d)は枠フレーム切断行程図、図9(e)は支持バー切断行程図、図9(f)は完成図である。
図10は本発明の第7参考例の製造工程図(その1)であり、図10(a)はリードフレームの平面図、図10(b)は端子折り曲げ後のリードフレームの平面図、図10(c)はペレットを搭載し、配線した後のリードフレームの平面図であり、図11は本発明の第7参考例の製造工程図(その2)であり、図11(a)は型込め行程図、図11(b)は樹脂注入行程図、図11(c)は端子曲げ行程図、図11(d)は枠フレーム切断行程図、図11(e)は支持バー切削行程図、図11(f)は完成図である。
(1)第1から第6参考例では樹脂の外側に突出するリード端子4はいずれも装置の内側、即ち、装置の中心に向かう方向に向けて曲げ加工したが、外側、即ち、装置の中心から外側に向かう方向に向けて曲げ加工することも可能である。
2 電極
3 ワイヤー
4 複数の配線用リード端子
5 樹脂モールド体
6 基板
7 基板端子
8 半田層
9 接触部
10 ダイパッド
11 樹脂突起
12 穴
13 導電性接着剤
19 突起
20 サポートバー
21 固定部
22 位置出し穴
23 リードフレーム
24 複数の支持バー
25 複数の外側リード端子
26 樹脂封止された位置
27 枠フレーム
30 金型
31 下型
32 上型
33 端子穴
34 ローラ
35 外周刃
36 窪み
37 砥石
Claims (3)
- 半導体ペレットが搭載されるダイパッドと、
前記ダイパッドの一辺に平行して延在し、かつ、互いに前記ダイパッドからの距離が異なる複数の支持バーと、
前記ダイパッド上に搭載される前記半導体ペレットに電気的に接続される、前記複数の支持バーから前記ダイパッド側に向かって延在した複数の配線用リード端子と、
前記複数の配線用リード端子とは反対方向に前記複数の支持バーから延在した複数の外側リード端子とを有することを特徴とするリードフレーム。 - 請求項1記載のリードフレームにおいて、
ダイパッドの角部から延在するダイパッド用サポートバーを有することを特徴とするリードフレーム。 - 請求項2記載のリードフレームにおいて、
前記ダイパッド用サポートバーの先端には、前記リードフレーム及び前記半導体ペレットを含む半導体装置が搭載される基板に対した位置決め穴が設けられていることを特徴とするリードフレーム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003358924A JP4103764B2 (ja) | 2003-10-20 | 2003-10-20 | リードフレーム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003358924A JP4103764B2 (ja) | 2003-10-20 | 2003-10-20 | リードフレーム |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001253513A Division JP3497847B2 (ja) | 2001-08-23 | 2001-08-23 | 半導体装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004040135A JP2004040135A (ja) | 2004-02-05 |
JP4103764B2 true JP4103764B2 (ja) | 2008-06-18 |
Family
ID=31712858
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003358924A Expired - Fee Related JP4103764B2 (ja) | 2003-10-20 | 2003-10-20 | リードフレーム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4103764B2 (ja) |
-
2003
- 2003-10-20 JP JP2003358924A patent/JP4103764B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004040135A (ja) | 2004-02-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5572288B2 (ja) | 超小型電子部品パッケージ及びそのための方法 | |
EP0996962B1 (en) | Resin molded type semiconductor device | |
JP3062192B1 (ja) | リ―ドフレ―ムとそれを用いた樹脂封止型半導体装置の製造方法 | |
US6650020B2 (en) | Resin-sealed semiconductor device | |
JP4308608B2 (ja) | 半導体装置 | |
JP2009212315A (ja) | 半導体装置及びその製造方法 | |
US20010042924A1 (en) | Semiconductor package | |
JP4615282B2 (ja) | 半導体パッケージの製造方法 | |
US6531769B2 (en) | Semiconductor integrated circuit package, semiconductor apparatus provided with a plurality of semiconductor integrated circuit packages, method of inspecting semiconductor integrated circuit package and method of fabricating semiconductor integrated circuit | |
JP3497847B2 (ja) | 半導体装置およびその製造方法 | |
JP3150253B2 (ja) | 半導体装置およびその製造方法並びに実装方法 | |
US20050087890A1 (en) | Resin molded type semiconductor device and a method of manufacturing the same | |
CN107978582B (zh) | 芯片封装结构及相关引脚接合方法 | |
KR100274854B1 (ko) | 반도체장치 및 반도체장치용 리이드프레임 | |
JP4103764B2 (ja) | リードフレーム | |
US6331738B1 (en) | Semiconductor device having a BGA structure | |
JP4175343B2 (ja) | 半導体ペレット及び半導体装置 | |
JP3659872B2 (ja) | 半導体装置 | |
JP4181557B2 (ja) | 半導体装置およびその製造方法 | |
EP1500041B1 (en) | Module for a data carrier with improved bump counterparts | |
JP3271500B2 (ja) | 半導体装置 | |
JPH09199631A (ja) | 半導体装置の構造と製造方法 | |
JP3439890B2 (ja) | 半導体装置及びその製造方法 | |
JP3706379B2 (ja) | 半導体ペレット | |
JP3947190B2 (ja) | 半導体チップの実装方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060906 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061212 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070202 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071211 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080201 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080304 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080317 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110404 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110404 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110404 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120404 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130404 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140404 Year of fee payment: 6 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |