KR20020056275A - 반도체 소자 - Google Patents

반도체 소자 Download PDF

Info

Publication number
KR20020056275A
KR20020056275A KR1020000085598A KR20000085598A KR20020056275A KR 20020056275 A KR20020056275 A KR 20020056275A KR 1020000085598 A KR1020000085598 A KR 1020000085598A KR 20000085598 A KR20000085598 A KR 20000085598A KR 20020056275 A KR20020056275 A KR 20020056275A
Authority
KR
South Korea
Prior art keywords
type
drift region
high concentration
type drift
low voltage
Prior art date
Application number
KR1020000085598A
Other languages
English (en)
Other versions
KR100652071B1 (ko
Inventor
양익석
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1020000085598A priority Critical patent/KR100652071B1/ko
Publication of KR20020056275A publication Critical patent/KR20020056275A/ko
Application granted granted Critical
Publication of KR100652071B1 publication Critical patent/KR100652071B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823493—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the wells or tubs, e.g. twin tubs, high energy well implants, buried implanted layers for lateral isolation [BILLI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 고전압 소자와 저전압 소자가 동일 기판에 형성되는 반도체 소자에 관한 것으로, 도전형 반도체 기판에 각각 형성되는 고전압 PMOS용 제 1 고농도 N형 웰, 고전압 NMOS용 고농도 P형 웰 및 저전압 소자용 제 2 고농도 N형 웰과, 상기 제 1 고농도 N형 웰내에 일정 간격을 갖고 형성되는 2개의 제 1 P형 드리프트 영역, 상기 고농도 P형 웰내에 일정 간격을 갖고 형성되는 2개의 제 1 N형 드리프트 영역, 상기 제 2 고농도 N형 웰내에 형성되는 저전압 PMOS용 제 2 N형 드리프트 영역 및 저전압 NOMS용 제 2 P형 드리프트 영역과, 상기 제 1 P형 드리프트 영역 사이, 제 1 N형 드리프트 영역 사이, 제 2 N형 드리프트 영역 및 제 2 P형 드리프트 영역의 중간 부분의 기판위에 각각 형성되는 전극들을 포함하여 구성된 것이다.

Description

반도체 소자 {Seconductor device}
본 발명은 반도체 소자에 관한 것으로, 특히 고전압 소자와 저전압 소자가동일 기판에 형성되는 반도체 소자의 구조 및 제조 방법에 관한 것이다.
일반적으로, 고전압 IC용 고전압 소자와 저전압소자는 저전압 소자와 고전압 소자의 웰(well)을 같이 사용하도록 되어 있다. 이로 인하여 저전압 소자를 이용한 논리(logic) 회로를 구성할 때 전압을 쉬프트(shift)하여 사용해야 하고 회로 또한 복잡해지게 된다. 그리고 내부 논리 회로용 전원을 IC 내부에서 발생시키는 회로를 추가해야 하는 부담이 있다. 그리고 저전압 소자와 고전압 소자가 같은 웰내에 형성되므로 잡음(noise)에 약한 단점이 있다.
이와 같은 고전압 IC용 고전압 소자와 저전압 소자의 구성을 첨부된 도면을 참조하여 설명하면 다음과 같다.
도 1은 종래의 고전압 IC용 고전압 소자와 저전압 소자의 단면도이다.
종래의 고전압 IC용 고전압 소자와 저전압 소자는, p형 반도체 기판(1)에 고전압 PMOS용 웰인 고농도 N형 웰(2)과, 고전압 NMOS용 웰인 고농도 P형 웰(3)이 각각 분리되어 깊게 형성된다.
그리고 상기 고농도 N형 웰(2)내에는 일정 간격을 갖고 2개의 P형 드리프트 영역(4a, 4b)이 형성되고, 상기 고농도 P형 웰(3)내에도 일정 간격을 갖고 2개의 N형 드리프트 영역(5a, 5b)이 형성되며, 상기 고농도 P형 웰(3)의 일측 상기 P형 반도체 기판(1)에 각각 저전압 소자용 N형 드리프트 영역(6a)과 P형 드리프트 영역(6b)이 형성된다.
이와 같이 형성된 상기 P형 반도체 기판(1) 표면에는 소자간을 분리하기 위한 격리 산화막(7)이 형성되며, 각 활성영역에는 게이트 전극(17a, 17b, 17c, 17d)이 형성된다. 즉, 상기 고농도 N형 웰(2)내의 2개의 P형 드리프트 영역(4a, 4b) 사이의 반도체 기판(1)위에 고전압 PMOS용 게이트 전극(17a)이 형성되고, 상기 고농도 P형 웰(3)내의 2개의 N형 드리프트 영역(5a, 5b) 사이의 반도체 기판(1)에 고전압 NOMS용 게이트 전극(17b)이 형성되며, 상기 저전압 소자용 N형 드리프트 영역(6a) 및 P형 드리프트 영역(6b)의 중간 부분상에 각각 저전압 PMOS용 및 NOMS용 게이트 전극(17c, 17d)이 각각 형성된다.
그리고, 상기 고전압용 고농도 N형 웰(2) 및 고농도 P형 웰(3)에 콘택 저항을 감소시키기 위한 고농도 N형 불순물 영역(9) 및 P형 불순물 영역(11)이 형성되고, 상기 고전압용 P형 드리프트 영역(4a, 4b)에는 콘택 저항을 감소시키기 위한 고농도 P형 불순물 영역(8)이 형성되며,, 상기 고전압용 N형 드리프트 영역(5a, 5b)에는 콘택 저항을 감소시키기 위한 고농도 N형 불순물 영역(10)이 형성된다, 또한, 상기 저전압용 N형 드리프트 영역(6a) 및 P형 드리프트 영역(6b)에는 콘택 저항을 감소시키기 위해 각각 N형 불순물 영역(14)과 P형 불순물 영역(15)이 형성되고, 상기 저전압용 게이트 전극(17c, 17d) 양측의 N형 드리프트 영역(6a) 및 P형 드리프트 영역(6b)에는 드리프트 영역과 반대 도전형의 저전압 소자용 소오스/드레인 불순물 영역(12, 13)이 형성된다.
그리고 각 불순물 영역(8, 9, 10, 11, 14, 15) 및 소오스/드레인 불순물 영역(12, 13)에 금속 전극(18)들이 형성된다.
이와 같이, 저전압 소자와 고전압 소자가 별도로 웰을 사용하지 않으므로, 도 2와 같이 논리 회로를 구성할 때, 전압을 쉬프트시키는 입력 레벨 쉬프트 회로를 추가로 구성해야하고 더불에 회로의 전원 분포가 복잡해진다.
그러나, 이와 같은 종래의 고전압 IC용 고전압 소자 및 저전압 소자에 있어서는 다음과 같은 문제점이 있었다.
첫째, 종래의 고전압 IC용 고전압 소자와 저전압 소자는 고전압 NOMS용 웰이 저전압 소자와 같이 사용하도록 되어 있으므로, 웰 바이어스를 서로 다르게 인하할 수 없기 때문에 저전압 소자를 이용한 논리 회로를 구성할 때 전압을 쉬프트하여 사용해야하고 회로 또한 복잡해진다.
둘째, 내부 논리용 전원을 IC 내부에서 발생시키는 회로를 추가해야하는 부담이 있으며 잡음에 약하다.
본 발명은 이와 같은 문제점을 해결하기 위해 안출한 것으로, 고전압 소자와 저전압 소자의 웰을 분리하여 저전압 소자의 웰을 감싸도록 구성하므로 음전압을 갖는 회로를 구성할 때 회로가 간단하고 칩 사이즈를 줄일 수 있으며 잡음을 효과적으로 줄일 수 있는 고전압 IC용 고전압 소자 및 저전압 소자를 제공하는데 그 목적이 있다.
도 1은 종래의 고전압 IC용 고전압 소자 및 저전압 소자 구조 단면도
도 2는 종래 기술에 따른 회로의 전원 분포도
도 3은 본 발명에 따른 고전압 IC용 고전압 소자 및 저전압 소자 구조 단면도
도 4는 본 발명에 따른 회로의 전원 분포도
도면의 주요 부분에 대한 부호의 설명
1 : 반도체 기판2, 16 : 고농도 N형 웰
3 : 고농도 P형 웰4a, 4b, 6b : P형 드리프트 영역
5a, 5b, 6a : N형 드리프트 영역7 : 격리 산화막
8, 9, 10, 11, 14, 15 : 고농도 불순물 영역
12, 13 : 소오스/드레인 영역
17a, 17b, 17c, 17d : 게이트 전극18 : 전극
이와 같은 목적을 달성하기 위한 본 발명에 따른 반도체 소자(고전압 IC용 고전압 소자 및 저전압 소자)는, 상기 저전압 소자 영역에 고농도 웰이 형성됨에 그 특징이 있다.
바람직하게, 본 발명에 따른 고전압 IC용 고전압 소자 및 저전압 소자는, 도전형 반도체 기판에 각각 형성되는 고전압 PMOS용 제 1 고농도 N형 웰, 고전압 NMOS용 고농도 P형 웰 및 저전압 소자용 제 2 고농도 N형 웰과, 상기 제 1 고농도 N형 웰내에 일정 간격을 갖고 형성되는 2개의 제 1 P형 드리프트 영역, 상기 고농도 P형 웰내에 일정 간격을 갖고 형성되는 2개의 제 1 N형 드리프트 영역, 상기 제 2 고농도 N형 웰내에 형성되는 저전압 PMOS용 제 2 N형 드리프트 영역 및 저전압 NOMS용 제 2 P형 드리프트 영역과, 상기 제 1 P형 드리프트 영역 사이, 제 1 N형 드리프트 영역 사이, 제 2 N형 드리프트 영역 및 제 2 P형 드리프트 영역의 중간 부분의 기판위에 각각 형성되는 전극들을 포함하여 구성됨에 특징이 있다.
상기와 같은 특징을 갖는 본 발명에 따른 고전압 IC용 고전압 소자 및 저전압 소자를 첨부된 도면을 참조하여 보다 상세히 설명하면 다음과 같다.
도 3은 본 발명에 따른 고전압 IC용 고전압 소자 및 저전압 소자의 구조 단면도이고, 도 4는 본 발명에 따른 회로의 전원 분포도이다.
본 발명에 따른 고전압 IC용 고전압 소자와 저전압 소자는, p형 반도체 기판(1)에 고전압 PMOS용 웰인 고농도 N형 웰(2)과, 고전압 NMOS용 웰인 고농도 P형 웰(3) 및 저전압 소자용 고농도 N형 웰(20)이 각각 분리되어 깊게 형성된다.
그리고 상기 고농도 N형 웰(2)내에는 일정 간격을 갖고 2개의 P형 드리프트 영역(4a, 4b)이 형성되고, 상기 고농도 P형 웰(3)내에도 일정 간격을 갖고 2개의 N형 드리프트 영역(5a, 5b)이 형성되며, 상기 고농도 N형 웰(20)내에는 각각 저전압 PMOS용 N형 드리프트 영역(6a)과 저전압 NOMS용 P형 드리프트 영역(6b)이 형성된다.
이와 같이 형성된 상기 P형 반도체 기판(1) 표면에는 소자간을 분리하기 위한 격리 산화막(7)이 형성되며, 각 활성영역에는 게이트 전극(17a, 17b, 17c, 17d)이 형성된다. 즉, 상기 고농도 N형 웰(2)내의 2개의 P형 드리프트 영역(4a, 4b) 사이의 반도체 기판(1)위에 고전압 PMOS용 게이트 전극(17a)이 형성되고, 상기 고농도 P형 웰(3)내의 2개의 N형 드리프트 영역(5a, 5b) 사이의 반도체 기판(1)에 고전압 NOMS용 게이트 전극(17b)이 형성되며, 상기 저전압 소자용 N형 드리프트 영역(6a) 및 P형 드리프트 영역(6b)의 중간 부분상에 각각 저전압 PMOS용 및 NOMS용 게이트 전극(17c, 17d)이 각각 형성된다.
그리고, 상기 고전압용 고농도 N형 웰(2) 및 고농도 P형 웰(3)에 콘택 저항을 감소시키기 위한 고농도 N형 불순물 영역(9) 및 P형 불순물 영역(11)이 형성되고, 상기 고전압용 P형 드리프트 영역(4a, 4b)에는 콘택 저항을 감소시키기 위한 고농도 P형 불순물 영역(8)이 형성되며, 상기 고전압용 N형 드리프트 영역(5a, 5b)에는 콘택 저항을 감소시키기 위한 고농도 N형 불순물 영역(10)이 형성된다, 또한, 상기 저전압용 N형 드리프트 영역(6a) 및 P형 드리프트 영역(6b)에는 콘택 저항을 감소시키기 위해 각각 N형 불순물 영역(14)과 P형 불순물 영역(15)이 형성되고, 상기 저전압용 게이트 전극(17c, 17d) 양측의 N형 드리프트 영역(6a) 및 P형 드리프트 영역(6b)에는 드리프트 영역과 반대 도전형의 저전압 소자용 소오스/드레인 불순물 영역(12, 13)이 형성된다.
그리고 각 불순물 영역(8, 9, 10, 11, 14, 15) 및 소오스/드레인 불순물 영역(12, 13)에 금속 전극(18)들이 형성된다.
이와 같이 구성된 본 발명의 고전압 IC용 고전압 소자 및 저전압 소자는, 고전압 NMOS의 웰인 고농도 P형 웰과 저전압 NMOS/PMOS의 웰인 P형 드리프트/N형 드리프트가 서로 분리되게 되어 있으므로, 웰 바이어스를 각각 서로 다르게 인가할 수 있다. 따라서, 도 4와 같이, 음 전압을 사용하는 IC를 구성할 때 사용되는 전압의 분포가 간단하고 회로도 간단해진다.
이상에서 설명한 바와 같은 본 발명의 고전압 IC용 고전압 소자 및 저전압 소자에 있어서는 다음과 같은 효과가 있다.
즉, 고전압 NMOS의 웰인 고농도 P형 웰과 저전압 NMOS/PMOS의 웰인 P형 드리프트/N형 드리프트가 서로 분리되게 되어 있으므로, 웰 바이어스를 각각 서로 다르게 인가할 수 있다. 따라서, 음 전압을 사용하는 IC를 구성할 때 사용되는 전압의 분포 및 회로가 간단해지고 잡음을 효과적으로 줄일 수 있다.

Claims (3)

  1. 고전압 소자와 저전압 소자가 동일 기판에 형성되는 고전압용 IC에 있어서,
    상기 저전압 소자 영역에도 고농도 웰이 형성됨을 특징으로 하는 반도체 소자.
  2. 도전형 반도체 기판에 각각 형성되는 고전압 PMOS용 제 1 고농도 N형 웰, 고전압 NMOS용 고농도 P형 웰 및 저전압 소자용 제 2 고농도 N형 웰과,
    상기 제 1 고농도 N형 웰내에 일정 간격을 갖고 형성되는 2개의 제 1 P형 드리프트 영역, 상기 고농도 P형 웰내에 일정 간격을 갖고 형성되는 2개의 제 1 N형 드리프트 영역, 상기 제 2 고농도 N형 웰내에 형성되는 저전압 PMOS용 제 2 N형 드리프트 영역 및 저전압 NOMS용 제 2 P형 드리프트 영역과,
    상기 제 1 P형 드리프트 영역 사이, 제 1 N형 드리프트 영역 사이, 제 2 N형 드리프트 영역 및 제 2 P형 드리프트 영역의 중간 부분의 기판위에 각각 형성되는 전극들을 포함하여 구성됨을 특징으로 하는 반도체 소자.
  3. 제 2 항에 있어서,
    상기 각 고농도 웰 및 각 드리프트 영역에 콘택 저항을 감소시키기 위해 형성되는 고농도 불순물 영역들과, 상기 제 2 N형 드리프트 영역 및 제 2 P형 드리프트 영역의 게이트 전극 양측에 형성되는 소오스/드레인 불순물들을 더 포함함을 특징으로 하는 반도체 소자.
KR1020000085598A 2000-12-29 2000-12-29 반도체 소자 KR100652071B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000085598A KR100652071B1 (ko) 2000-12-29 2000-12-29 반도체 소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000085598A KR100652071B1 (ko) 2000-12-29 2000-12-29 반도체 소자

Publications (2)

Publication Number Publication Date
KR20020056275A true KR20020056275A (ko) 2002-07-10
KR100652071B1 KR100652071B1 (ko) 2006-11-30

Family

ID=27688772

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000085598A KR100652071B1 (ko) 2000-12-29 2000-12-29 반도체 소자

Country Status (1)

Country Link
KR (1) KR100652071B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101035596B1 (ko) * 2007-12-28 2011-05-19 매그나칩 반도체 유한회사 딥 트렌치 구조를 갖는 반도체 소자
KR101140584B1 (ko) * 2010-02-17 2012-05-02 (주)피코셈 고전압 반도체 소자 제조방법
CN105576021A (zh) * 2014-10-09 2016-05-11 上海华虹宏力半导体制造有限公司 Nldmos器件及其制造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100190020B1 (ko) * 1996-02-21 1999-06-01 윤종용 고전압 트랜지스터 및 그의 제조방법

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101035596B1 (ko) * 2007-12-28 2011-05-19 매그나칩 반도체 유한회사 딥 트렌치 구조를 갖는 반도체 소자
US8049283B2 (en) 2007-12-28 2011-11-01 Magnachip Semiconductor, Ltd. Semiconductor device with deep trench structure
KR101140584B1 (ko) * 2010-02-17 2012-05-02 (주)피코셈 고전압 반도체 소자 제조방법
CN105576021A (zh) * 2014-10-09 2016-05-11 上海华虹宏力半导体制造有限公司 Nldmos器件及其制造方法
CN105576021B (zh) * 2014-10-09 2018-06-19 上海华虹宏力半导体制造有限公司 Nldmos器件及其制造方法

Also Published As

Publication number Publication date
KR100652071B1 (ko) 2006-11-30

Similar Documents

Publication Publication Date Title
JP2001352077A (ja) Ｓｏｉ電界効果トランジスタ
KR20010033347A (ko) 벌크 씨모스 구조와 양립 가능한 에스오아이 구조
TW201724454A (zh) 包括分接頭單元的電路
KR100231717B1 (ko) 반도체장치 및 그의 제조방법
US4219828A (en) Multidrain metal-oxide-semiconductor field-effect
JP2004071903A (ja) 半導体装置
CN108735727B (zh) 晶体管版图结构、晶体管及制作方法
JPH10107280A (ja) 半導体集積回路装置およびその製造方法
KR100652071B1 (ko) 반도체 소자
JPH0492475A (ja) 相補型薄膜トランジスタ
TWI469260B (zh) 混合電晶體式功率選通切換電路及方法
JPS63244874A (ja) 入力保護回路
US6285227B1 (en) Latch ratio circuit with plural channels
US6597043B1 (en) Narrow high performance MOSFET device design
US6410966B2 (en) Ratio circuit
JPS63158866A (ja) 相補形半導体装置
KR100866711B1 (ko) 반도체소자의 인버터 형성방법
KR100287892B1 (ko) 반도체 메모리 소자 및 그 제조방법
TWM628743U (zh) 溝渠式功率半導體裝置
JPH02201964A (ja) Ｍｏｓ型トランジスタ
JPH11220124A (ja) 半導体装置
KR950003238B1 (ko) 다중-전극을 이용한 논리소자의 구조
JPH0222858A (ja) 半導体装置
KR100244287B1 (ko) 씨모스펫
KR20240073773A (ko) 반도체 장치

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121022

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131017

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141020

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20151019

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20161020

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20171020

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20181016

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20191016

Year of fee payment: 14