KR20020053978A

KR20020053978A - 다중 캐리어 무선통신 수신 시스템의 캐리어 분리 장치 및그 방법

Info

Publication number: KR20020053978A
Application number: KR1020000082253A
Authority: KR
Inventors: 한경태; 임인기; 어익수; 서혜주; 김경수; 정희범; 조한진
Original assignee: 오길록; 한국전자통신연구원
Priority date: 2000-12-26
Filing date: 2000-12-26
Publication date: 2002-07-06
Also published as: KR100377197B1; US7127012B2; US20020145970A1

Abstract

본 발명은 다중 캐리어 무선통신 수신 시스템의 캐리어 분리 장치 및 그 방법에 관한 것으로, 수신된 다중 캐리어 코드분할다중접속(CDMA : Code Division Multiple Access) 등과 같은 무선통신 수신 시스템에서 각각의 캐리어 분리를 양자화한 후에 함으로써, 전체 양자화기의 개수를 줄이고, 수신된 신호로부터 다중 캐리어를 분리하기 위하여, 내부 다중 캐리어를 생성하기 위한 내부 발진수단; 상기 내부 발진수단에 의해 생성된 다중 캐리어를 각각 하향변환하여 영("0")의 주파수(주파수 중앙)로 이동시키는 다수의 주파수 천이수단; 및 상기 다수의 주파수 천이수단에 의해 주파수 중앙(영("0")의 주파수)으로 이동된 각각의 캐리어를 각각 저주파 통과대역으로 필터링하여 레이크 수신기의 입력으로 제공하는 다수의 필터링수단을 포함한다.

Description

다중 캐리어 무선통신 수신 시스템의 캐리어 분리 장치 및 그 방법{Apparatus and method for separating carrier of multicarrier wireless communication receiver system}

본 발명은 수신된 다중 캐리어 코드분할다중접속(CDMA : Code Division Multiple Access) 등과 같은 무선통신 수신 시스템에서 각각의 캐리어를 분리하기 위한 캐리어 분리 장치 및 그 방법에 관한 것으로, 특히 캐리어 분리를 양자화한 후에 함으로써, 전체 양자화기의 개수를 줄일 수 있도록 한 것이다.

종래의 1X 수신기에서는 안테나를 통하여 수신된 CDMA 신호를 무선주파수(RF : Radio Frequency) 처리 블록을 통과하여 기저대역으로 하향 변환시키고, 이 신호를 저주파대역 필터를 통과하여 대역밖의 신호를 줄이고, 그 수신된 캐리어 신호를 레이크 수신기(Rake Receiver)의 입력으로 사용하였다.

그러나, 송신단에서 3개의 캐리어에 각각의 정보를 실어 보내는 3X의 경우에는 수신단에서 3개의 캐리어를 분리할 수 있는 장치가 필요하다.

왜냐하면, 일반적으로 CDMA 수신기는 레이크 수신기의 입력에서 신호를 양자화한다. 따라서, 3X의 경우 레이크 수신기의 입력의 수가 3배가 되므로, 양자화하는 ADC(Analog Digital Converter)도 1X 수신기의 3배가 필요하다.

따라서, 이러한 ADC의 개수를 줄이는 방안이 필수적으로 요구된다.

본 발명은, 상기한 바와 같은 요구에 부응하기 위하여 제안된 것으로, 수신된 다중 캐리어 코드분할다중접속(CDMA : Code Division Multiple Access) 등과 같은 무선통신 수신 시스템에서 각각의 캐리어 분리를 양자화한 후에 함으로써, 전체 양자화기의 개수를 줄이기 위한 다중 캐리어 무선통신 수신 시스템의 캐리어 분리 장치 및 그 방법을 제공하는데 그 목적이 있다.

도 1 은 본 발명에 따른 디지털 캐리어 분리 장치가 연동된 CDMA 수신 시스템의 구성 예시도.

도 2 는 본 발명에 따른 캐리어 분리 방법을 나타낸 일실시예 설명도.

도 3 은 본 발명에 따른 상기 도 1의 내부 발진(NCO) 블록의 일실시예 상세 구성도.

도 4 는 본 발명에 따른 상기 도 3의 초기화기의 일실시예 상세 구성도.

도 5 는 본 발명에 따른 상기 도 1의 저주파대역 통과 필터(FIR 필터)의 일실시예 구성도.

도 6 은 본 발명에 이용되는 FIR 필터 사용 클럭 및 각 부분에 해당하는 타이밍도.

* 도면의 주요 부분에 대한 부호의 설명

210 : 내부 발진(NOC) 블록 240 : 곱셈기 블록

250 : 저주파대역 통과 필터 블록

상기 목적을 달성하기 위한 본 발명은, 다중 캐리어 무선통신 수신 시스템에서의 캐리어 처리 장치에 있어서, 수신된 신호로부터 다중 캐리어를 분리하기 위하여, 내부 다중 캐리어를 생성하기 위한 내부 발진수단; 상기 내부 발진수단에 의해 생성된 다중 캐리어를 각각 하향변환하여 영("0")의 주파수(주파수 중앙)로 이동시키는 다수의 주파수 천이수단; 및 상기 다수의 주파수 천이수단에 의해 주파수 중앙(영("0")의 주파수)으로 이동된 각각의 캐리어를 각각 저주파 통과대역으로 필터링하여 레이크 수신기의 입력으로 제공하는 다수의 필터링수단을 포함하여 이루어진 것을 특징으로 한다.

그리고, 본 발명은 무선통신 3X의 수신기에서 캐리어를 분리하는 방법에 있어서, 각각의 캐리어 분리를 양자화한 후에 하되, 3X의 수신기에서 캐리어를 분리하여 캐리어로부터 정보를 얻기 위하여, 하나의 캐리어는 기존의 1X 방법을 그대로 사용하고, 나머지 그 주변에 있는 두 개의 캐리어를 분리할 때는 하향변환을 한번더 해서 그 값들을 중앙으로 이동하고 분리하는 것을 특징으로 한다.

또한, 본 발명은 3개의 캐리어를 분리하여 캐리어로부터 정보를 얻기 위하여, 세 캐리어의 하향변환 횟수를 같게 하여, 그 값들을 중앙으로 이동하고 분리하는 것을 특징으로 한다.

본 발명은 IMT-2000 동기식 MC 3X 수신기를 구현하는데 있어서, 3개의 캐리어를 묶어서 보낸 다중 캐리어 신호를 분리하기 위한 것이다. 이는 각각의 캐리어를 주파수 하향변환시키고 각각의 저주파 대역 필터를 사용하여 캐리어를 분리하고, 이 신호를 레이크 수신기의 입력으로 사용한다.

CDMA 수신 시스템은 일반적으로 레이크 수신기의 입력에서 신호를 양자화한다. 3X의 경우 레이크 수신기의 입력의 수가 3배가 되므로 양자화하는 ADC도 1X 수신기의 3배가 필요하다. 본 발명은 ADC의 개수를 줄이는 방법으로 캐리어를 분리하기 전에 양자화를 하도록 제안하였다.

따라서, 본 발명은 캐리어 분리를 양자화한 후에 함으로써, 전체 양자화기의 개수를 줄일 수 있다.

이처럼, 본 발명은 수신된 다중 캐리어 CDMA 수신 시스템에서 각각의 캐리어를 분리하기 위한 장치로서, 내부 캐리어 신호를 생성하는 내부 발진기, 다중 캐리어 신호를 주파수 중앙으로 이동하는 곱셈기, 다른 캐리어 신호를 제거하는 저주파 대역 통과 FIR 필터로 구성된다.

여기서, 내부발진기는 각 생성 캐리어의 증가 값이 들어 있는 상수기, 값을 누적시키는 누적기, 누적기 값이 일정한 값을 넘을 때 값을 초기화시키는 초기화기, 세 개의 신호를 다중화하고 반올림 하는 먹스 및 라운드기, 사인값이 저장되어 있는 룩업 테이블, 다중화된 신호를 분리하는 디먹스로 구성된다.

그리고, FIR 필터는 2의 보수 6비트 입력을 단일 비트화하고 저장하기 위한 입력 시프트 레지스터와 선택기, 룩업 테이블의 어드레스를 생성하는 어드레스 생성기, 6 등분된 룩업 테이블과 연산기, 생성된 각 비트의 필터 출력을 시프트 라이트와 부호 확장하여 적산하기 위한 적산기로 구성된다.

본 발명에서 제안한 내부 발진기는 아날로그 대신에 디지털로 구현하고, 사인신호가 저장되어 있는 룩업 테이블을 공유하여 사용하며, 제어 신호를 간단히 하여 하드웨어 면적을 줄이는 장점을 갖는다. 또한, 본 발명에서 제안한 FIR 필터는 승산기 대신에 최소화된 룩업 테이블을 사용함으로써, 종래기술의 승산기를 사용한 트랜스버셜(transversal) 필터에 비해 게이트 수를 약 50% 줄일 수 있는 장점을 갖는다. 이러한 방법을 이용하여 다중 캐리어 분리를 할 경우, 에이식(ASIC : Application Specific Integrated Circuit)의 소형화, 저가격화를 실현할 수 있으며, 고집적화로 인해 전력 소모가 줄어드는 효과가 있어 이동 단말기에 유용할게 쓰일 수 있다.

본 발명을 좀더 구체적으로 살펴보면 다음과 같다.

본 발명은 3X의 수신기에서 캐리어를 분리하여 캐리어로부터 정보를 얻기 위하여, 도 2의 "10"과 같이 하나의 캐리어는 기존의 1X 방법을 그대로 사용하고, 나머지 그 주변에 있는 두 개의 캐리어를 분리할 때는 하향변환을 한번 더 해서 그 값들을 중앙으로 이동하고 분리를 한다. 이 방법은 세 캐리어의 분리 방법이 첫 번째 캐리어 처리와 달라서 각각의 신호의 크기가 달라진다. 본 발명은 이러한 도 2의 "20"처럼 캐리어 신호의 처리를 같게 하여 캐리어의 신호를 효율적으로 추출해내기 위한 목적으로 제안하였다.

본 발명의 멀티 비트 필터 입력을 가지는 FIR 필터는 설계하는데 있어서 하드웨어의 사용량이 큰 승산기를 사용하지 않고 하드웨어의 사용량이 작으면서도 고속 연산에 적합한 룩업 테이블 방식을 FIR 필터 설계에 적용하였다. 이를 위하여, 2의 보수 형태의 6비트 필터 입력을 6개의 단일 비트로 분리하고 변환하였으며, 64 탭 필터 계수를 8 등분하고, 각각의 룩업 테이블내의 대칭성을 사용함으로써 전체 룩업 테이블의 크기를 최소화하여 사용함으로써 6 비트 입력의 64탭 FIR필터 연산을 처리하는 새로운 필터의 설계 기법을 제안하였다.

본 발명에서 제안한 다중 캐리어 분리장치는 캐리어 분리를 양자화한 후에 함으로써, 전체 양자화기의 개수를 줄일 수 있다.

본 발명의 내부발진기는 각각의 캐리어 신호를 생성하기 위해서 상수기와 누적기와 초기화기를 각각 가지고 만들어진 신호를 다중화하고 반올림하여 하나의 룩업 테이블을 사용하여 발진 신호를 만들어 낼 수 있는 구조를 갖는다. 또한, 누적기 값이 일정한 값을 넘으면 값을 초기화하는 초기화기를 간단히 하여 하드웨어 면적을 줄일 수 있다.

또한, 본 발명에서의 FIR 필터는 2의 보수 형태의 6 비트 입력을 6개의 단일 비트로 변환하고, 하나의 독립된 필터에서 여러 개의 단일 비트 입력 FIR 필터 연산을 처리하고, 이들을 6개의 비트 단위로 적산함으로써 최종적으로 6 비트 입력의필터 출력 값을 출력시키는 구조를 갖는다. 또한, 필터의 구성에서는 승산기를 사용하지 않고 룩업 테이블내의 부호 값만 반전된 대칭성을 이용하여 기존 룩업 테이블 사용량보다 작은 크기로 구현함으로써, 종래의 일반적인 필터 설계 방식보다 FIR 필터의 구현 하드웨어의 크기 및 전력 소모를 최소화할 수 있다.

상술한 목적, 특징들 및 장점은 첨부된 도면과 관련한 다음의 상세한 설명을 통하여 보다 분명해 질 것이다. 이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 일실시예를 상세히 설명한다.

도 1 은 본 발명에 따른 디지털 캐리어 분리 장치가 연동된 CDMA 수신 시스템의 구성 예시도로서, 도면에서 "99"는 수신 안테나, "100"은 아날로그 블록(ANALOG ASIC), "110"은 무선주파수 수신기 전단(RF Receiver Front-end) 블록, "121,122"는 아날로그/디지털 변환기(ADC) 블록, "200"은 캐리어 분리 장치(채널 분리 블록)(MC Processor), "210"은 내부 발진(NCO) 블록, "240"은 곱셈기 블록, "241~246"은 곱셈기, "250"은 저주파대역 통과 필터(FIR 필터) 블록, "251~256"은 FIR 필터, 그리고 "300"은 레이크(RAKE) 수신기를 각각 나타낸다.

도 1에 도시된 바와 같이, 본 발명에 따른 캐리어 분리 장치(채널 분리 블록)(MC Processor)(200)는, 수신된 신호로부터 다중 캐리어를 분리하기 위하여, 내부 다중 캐리어를 생성하기 위한 내부 발진(NCO) 블록(210)과, 내부 발진(NCO) 블록(210)에 의해 생성된 다중 캐리어를 각각 하향변환하여 영("0")의 주파수(주파수 중앙)로 이동시키는 곱셈기 블록(240)과, 곱셈기 블록(240)에 의해 주파수 중앙(영("0")의 주파수)으로 이동된 각각의 캐리어를 각각 저주파 통과대역으로 필터링하여, 불필요한 대역의 정보를 삭제하여 자신의 캐리어 정보만 레이크 수신기(300)의 입력으로 제공하는 저주파대역통과 필터 블록(250)을 포함한다.

아날로그 블록(ANALOD ASIC)(100)은 수신 안테나(99)를 통해 수신된 신호를 기저대역으로 낮추고 디지털 신호로 변환하는 블록이다. 이때, 디지털 신호의 변환은 아날로그 블록(100)의 ADC(121,122)에서 하는데 입력 신호의 대역폭이 3.75MHz이므로 이것의 두 배 이상이 되는 주파수로 샘플링을 해야 한다.

본 발명에서는 I 채널과 Q 채널의 아날로그 신호를 2개의 ADC(121,122)를 이용하여 9.8304MHz의 4비트 출력으로 샘플링한다. 두 개의 ADC(121,122)의 신호는 도 2의 "20"과 같은 대역을 차지하고 있다. 캐리어를 분리하기 위해서 곱셈기(21,22,23)를 사용하여 캐리어를 0의 주파수로 이동시키고 저주파대역 통과 필터 블록(250)를 이용해 다른 신호들을 제거한다.

3X의 수신기에서 캐리어를 분리하여 캐리어로부터 정보를 얻기 위해서는, 도 2의 "10"과 같이 하나의 캐리어는 기존의 1X 방법을 그대로 사용하고, 나머지 그 주변에 있는 두 개의 캐리어를 분리할 때는 하향변환을 한번 더 해서 그 값들을 중앙으로 이동하고 분리를 한다. 이 방법은 세 캐리어의 분리 방법이 첫 번째 캐리어 처리와 달라서 각각의 신호의 크기가 달라진다. 본 발명은 이러한 도 2의 "20"처럼 캐리어 신호의 처리를 같게 하여 캐리어의 신호를 효율적으로 추출해 낼 수 있다. 이를 구체적으로 살펴보면 다음과 같다.

첫 번째 캐리어 주파수를 0으로 이동하기 위해서 내부 발진(NCO) 블록(210)에서 생성된 625KHz의 주파수를 I 채널 ADC(121)로 샘플링된 신호와 곱셈기(241)를통하여 0의 주파수로 이동시키고, Q 채널 ADC(122)로 샘플링된 신호와 곱셈기 (244)를 통하여 0의 주파수로 이동시킨다.

그리고, 두 번째 캐리어 주파수를 0으로 이동하기 위해서 내부 발진(NCO) 블록(210)에서 생성된 1.875MHz의 주파수를 I 채널 ADC(121)로 샘플링된 신호와 곱셈기(242)를 통하여 0의 주파수로 이동시키고, Q 채널 ADC(122)로 샘플링된 신호와 곱셈기(245)를 통하여 0의 주파수로 이동시킨다.

또한, 세 번째 캐리어 주파수를 0으로 이동하기 위해서 내부 발진(NCO) 블록(210)에서 생성된 3.125MHz의 주파수를 I 채널 ADC(121)로 샘플링된 신호와 곱셈기(243)를 통하여 0의 주파수로 이동시키고, Q 채널 ADC(122)로 샘플링된 신호와 곱셈기(246)를 통하여 0의 주파수로 이동시킨다.

I 채널 0번째 곱셈기(241)를 통하여 0의 주파수로 이동된 캐리어에 실린 정보들은 저주파대역 통과 필터(251)를 통해 불필요한 대역의 정보를 삭제하여 자신의 캐리어 정보만 레이크 수신기(300)의 I채널 0번째 신호로 보낸다.

I 채널 1번째 곱셈기(242)를 통하여 0의 주파수로 이동된 캐리어에 실린 정보들은 저주파대역 통과 필터(252)를 통해 불필요한 대역의 정보를 삭제하여 자신의 캐리어 정보만 레이크 수신기(300)의 I채널 1번째 신호로 보낸다.

I 채널 2번째 곱셈기(243)를 통하여 0의 주파수로 이동된 캐리어에 실린 정보들은 저주파대역 통과 필터(253)를 통해 불필요한 대역의 정보를 삭제하여 자신의 캐리어 정보만 레이크 수신기(300)의 I채널 2번째 신호로 보낸다.

Q 채널 0번째 곱셈기(244)를 통하여 0의 주파수로 이동된 캐리어에 실린 정보들은 저주파대역 통과 필터(254)를 통해 불필요한 대역의 정보를 삭제하여 자신의 캐리어 정보만 레이크 수신기(300)의 Q채널 0번째 신호로 보낸다.

Q 채널 1번째 곱셈기(245)를 통하여 0의 주파수로 이동된 캐리어에 실린 정보들은 저주파대역 통과 필터(255)를 통해 불필요한 대역의 정보를 삭제하여 자신의 캐리어 정보만 레이크 수신기(300)의 Q채널 1번째 신호로 보낸다.

Q 채널 2번째 곱셈기(246)를 통하여 0의 주파수로 이동된 캐리어에 실린 정보들은 저주파대역 통과 필터(256)를 통해 불필요한 대역의 정보를 삭제하여 자신의 캐리어 정보만 레이크 수신기(300)의 Q채널 2번째 신호로 보낸다.

곱셈기 블록(즉, 곱셈기(241~246))(240)에서 샘플링된 4비트 신호와 내부 발진(NCO) 블록(210)에서 생성된 4비트 신호를 곱한 후에 상위 6비트가 저주파대역 통과 필터 블록(즉, FIR 필터(251~256))(250)에 입력된다.

도 3 은 본 발명에 따른 상기 도 1의 내부 발진(NCO) 블록의 일실시예 상세 구성도로서, 도면에서 "211~213"은 상수기(CONSTANT), "214~216"은 누적기, "217~219"는 초기화기(Reset), "220~222"는 지연기(Delay), "223"은 다중화기 및 라운드기(Mux & Round), "224"는 룩업 테이블(ROM), 그리고 "225"는 역다중화기(Demux)를 각각 나타낸다.

도 3에 도시된 바와 같이, 내부 발진(NCO) 블록(210)은 각 생성 캐리어의 증가 값(3125, 9375, 15625)이 들어 있는 상수기(211~213)와, 매 클럭마다 상수기(211~213)의 상수 값을 누적시키는 누적기(214~216)와, 누적기(214~216)의 값이 정현파의 한 주기를 넘을 때, 값을 초기화시키는 초기화기(217~219)와, 누적기(214~216)의 값을 보관하고 있다가, 초기화시 그 값을 누적기(214~216)로 반환하는 지연기(220~222)와, 지연기(220~222)의 출력값을 다중화하여 반올림하는 다중화기 및 라운드기(223)와, 사인값이 저장되어 있어, 다중화기 및 라운드기(223)에 의해 반올림된 값을 주소로 각 캐리어에 해당하는 사인값을 출력하는 룩업 테이블224)과, 사인값을 역다중화하여 각 캐리어 주파수의 사인 신호(발진 신호)를 출력하는 역다중화기(225)를 포함한다.

여기서, 다중화기(223) 및 역다중화기(225)는 만약 룩업 테이블(224)이 세개 사용된다면, 필요치 않다.

내부 발진(NCO) 블록(210)은 세 개의 정현파를 만드는데 사용된다.

입력의 클럭 주파수가 9.8304MHz일 때, 출력 정현파 주파수는 625KHz, 1.875MHz, 3.125MHz이다.

첫 번째 상수기(211)에서 매 클럭마다 '3215'의 일정한 값을 누적기(214)와 더하고 지연기(220)에 보관한다. 이때, 누적기(214)의 값이 정현파의 한 주기를 나타내는 49152(=1100000000000000) 보다 커지면, 초기화기(217)에 의해 초기화되어 지연기(220)의 값이 회전(wrap)되는 역할을 한다.

두 번째 상수기(212)에서 매 클럭마다 '9375'의 일정한 값을 누적기(215)와 더하고 지연기(221)에 보관한다. 이때, 누적기(215)의 값이 정현파의 한 주기를 나타내는 49152(=1100000000000000) 보다 커지면 초기화기(218)에 의해 초기화되어 지연기(221)의 값이 회전(wrap)되는 역할을 한다.

세 번째 상수기(213)에서 매 클럭마다 '15625'의 일정한 값을 누적기(216)와더하고 지연기(222)에 보관한다. 이때, 누적기(216)의 값이 정현파의 한 주기를 나타내는 49152(=1100000000000000) 보다 커지면 초기화기(219)에 의해 초기화되어 지연기(222)의 값이 회전(wrap)되는 역할을 한다.

이후, 지연기(220~222)의 출력값이 먹스 및 라운드기(223)를 통과하여 시간적으로 다중화되고 상위 7비트로 반올림되어 진다. 이때, 상위 7비트는 룩업 테이블(224)의 주소가 되어 각 캐리어에 해당하는 4비트의 사인값을 역다중화기 (225)에 출력한다. 이후에, 역다중화기(225)는 사인값을 시간적으로 역다중화하여 각 캐리어 주파수인 625KHz, 1.875MHz, 3.125Mhz의 사인 신호를 출력한다.

룩업 테이블(224)의 주소는 4비트의 출력 허용 오차를 만족시키기 위해서 96개의 주소가 있는 4 x 96가 필요하지만, 반올림에 대비해서 97번째 주소에 0번째 주소와 같은 값을 넣은 4 x 97 룩업 테이블을 사용한다.

도 4 는 본 발명에 따른 상기 도 3의 초기화기의 일실시예 상세 구성도로서, 도면에서 "231,232"는 NOT 게이트, 그리고 "233,234"는 AND 게이트를 각각 나타낸다.

초기화기(217~219)는 누적기(214~216)의 값이 경계값을 넘기면 지연기(220~222) 값이 회전(warp)하는 역할을 한다. 여기서 사용되는 2 pi를 나타내는 경계값은 상위 두 비트가 모두 11일 경우인 49152(=1100000000000000)에 해당한다.

초기화기RST(217~219)의 작용은 상위 두 비트가 '11'일 경우만, 그 비트를 '00'으로 만들고, 나머지는 그대로 출력한다. 이를 구현하기 위해서는, 도 4 처럼NOT 게이트(231,232)와 AND 게이트(233,234)의 조합으로 만들 수 있다. 입력에 따른 출력의 동작은 하기의 (표 1)과 같다.

Input	Output
o_a[15]	i_a[14]	o_a[15]	o_a[14]
0	0	0	0
0	1	0	1
1	0	1	0
1	1	0	0

이제, 저주파대역 통과(FIR) 필터에 대해 보다 상세히 설명한다.

이는 2의 보수 형태의 6 비트 입력을 6개의 단일 비트로 변환하고, 하나의 독립된 필터에서 여러 개의 단일 비트 입력 FIR 필터 연산을 처리하고, 이들을 6개의 비트 단위로 적산함으로써 최종적으로 6 비트 입력의 필터 출력 값을 출력시키는 구조를 갖는다.

도 5 는 본 발명에 따른 상기 도 1의 저주파대역 통과 필터(FIR 필터)의 일실시예 구성도로서, 도면에서 "501"은 NOT 게이트 블록(필터 입력 변환기), "502"는 SREG64(64 비트 시프트 레지스터), "503"은 6x1 MUX(64 비트 6x1 다중화기)(선택기), "504"는 XOR 게이트(어드레스 생성기), "505"는 2^7LUT_0(A[63:56]을 위한 128개의 룩업 테이블), "506"은 2^7LUT_1 (A[55:48]을 위한 128개의 룩업 테이블), "507"은 2^7LUT_2(A[47:40]을 위한 128개의 룩업 테이블), "508"은 2^7LUT_3(A[39:32]을 위한 128개의 룩업 테이블), "509"는 2^7LUT_4(A[31:24]을 위한 128개의 룩업 테이블), "510"은 2^7 LUT_5(A[23:16]을 위한 128개의 룩업 테이블), "511"은 2^7LUT_6(A[15:8]을 위한 128개의 룩업 테이블), "512"는 2^7LUT_7(A[7:0]을 위한 128개의 룩업 테이블), "513,518,521,523"은 REG9(9 비트 레지스터), "514~517"은 ALU9(9 비트 Arithmetic Logic Uint), "519,520,522"는 ADD9(9 비트 Adder), "523"은 shift & sign Ex, "525"는 6x1 MUX, "526"은 ADD15(15 비트 Adder), "527"은 AND 게이트, "528"은 REG15(15 비트 레지스터), "529"는 2x1 MUX, 그리고 "530"은 REG9(9비트 레지스터)를 각각 나타낸다.

도 5에 도시한 바와 같이 저주파대역 통과 필터(FIR 필터)는 필터입력 변환기 (NOT 게이트)(501), 6개의 입력 시프트 레지스터(SREG64)(502)와 선택기(6x1 MUX)(503), 어드레스 생성기(XOR 게이트)(504), 8개의 룩업 테이블(2^7 LUT_n)(505~512), 8개의 룩업 테이블(505~512)의 출력을 연산하기 위한 ALU, ADD로 구성된 연산 블록, 각 필터입력 비트별로 출력되는 결과들을 입력 비트수 만큼 시프트 라이트하면서 적산하기 위한 적산기로 구성된다.

CK_IN의 클럭으로 입력되는 2의 보수 형태의 6비트 필터 입력인 FI[5:0]는 최대 '011111'(+31)과 최소 '100000'(-32)의 64개 경우를 갖는다.

FIR 필터의 입력은 '0'은 '+1'로 '1'은 '-1'로 안티포달 비트(Antipodal bit) 형태로 입력되어야 하기 때문에, 필터 입력 변환기(501)는 MSB인 FI[5]는 그대로 입력되고, FI[4], FI[3], FI[2], FI[1], FI[0]는 인버팅하는 역할을 수행한다. 따라서, 필터 입력의 최대값인 '011111'은 '000000'으로 변환되어 이는 +63의 값을 갖는다. 또한, 최소값인 '100000'은 '111111'로 변환되어 -63의 값을 갖는다.

6개의 입력 시프트 레지스터(502) 및 선택기(503)를 살펴보면, 필터 입력 변환기(501)에 의해 안티포달 비트 형태로 변환된 6개의 단일 비트 입력들은 CK_IN에 의하여 각각의 SREG64(502)에 입력된다. 이때, 저장된 시프트 레지스터(502)의 값들은 CK1, CK2, CK3로 제어되는 6x1 MUX(503)에 의하여 순차적으로 선택하여 A[63:0]를 생성한다.

어드레스 생성기(504)는 룩업 테이블내의 대칭성을 이용하여 생략된 룩업 테이블의 어드레스를 액세스하기 위하여, 입력되는 어드레스의 최상위비트(MSB)를 사용하여 배타적 논리합(XOR)하기 위한 XOR 게이트들로 구성된다. 어드레스 생성기(504)의 출력 B0[7:0]는 2^7 LUT_0를 위한 어드레스로,

B0[7] = A[63],

B0[6] = A[63]A[62],

B0[5] = A[63]A[61],

B0[4] = A[63]A[60],

B0[3] = A[63]A[59],

B0[2] = A[63]A[58],

B0[1] = A[63]A[57],

B0[0] = A[63]A[56]

과 같다. 여기서, B0[6:0]의 7비트는 2^7 LUT_0를 위한 어드레스로 입력되며, 최상위 비트 B0[7]은 CK6에 의해 지연되어 ALU9(514)의 입력인 L0의 부호 반전 제어를 위해 사용된다. 같은 방법으로 B1[7:0]이 생성되며, B1[6:0]의 7비트는 2^7 LUT_1를 위한 어드레스로 입력되며, 최상위 비트 B1[7]은 CK6에 의해 지연되어 ALU9 (514)의 또 다른 입력인 L1의 부호 반전 제어를 위해 사용된다.

본 발명의 64탭 필터 계수는 전체 룩업 테이블의 수를 줄이기 위해 8개로 분할되며, 각각의 룩업 테이블이 담당하는 계수는 다음과 같다.

LUT_0 = {C0, C1, C2, C3, C4, C5, C6, C7} (8개 계수)

LUT_1 = {C8, C9, C10, C11, C12, C13, C14, C15} (8개 계수)

LUT_2 = {C16, C17, C18, C19, C20, C21, C22, C23} (8개 계수)

LUT_3 = {C24, C25, C26, C27, C28, C29, C30, C31} (8개 계수)

LUT_4 = {C32, C33, C34, C35, C36, C37, C38, C39} (8개 계수)

LUT_5 = {C40, C41, C42, C43, C44, C45, C46, C47} (8개 계수)

LUT_6 = {C48, C49, C50, C51, C52, C53, C54, C55} (8개 계수)

LUT_7 = {C56, C57, C58, C59, C60, C61, C62, C63} (8개 계수)

LUT_0 필터 계수의 경우를 사용하여 룩업 테이블 내의 대칭성을 설명하기로 한다.

LUT_0는 C0, C1, C2, C3, C4, C5, C6, C7의 8개 계수로 구성되어 있다. 입력으로 0이 들어올 경우 +Cn, 1이 들어올 경우 -Cn을 취하면 입력 8 비트의 256가지 상태에 따라 다음의 (표 2)와 같은 룩업 테이블 값을 갖는다.

어드레스	룩업 테이블 출력값
00000000	+ C0 + C1 + C2 + C3 + C4 + C5 + C6 + C7
00000001	+ C0 + C1 + C2 + C3 + C4 + C5 + C6 - C7
…	…
11111110	- C0 - C1 - C2 - C3 - C4 - C5 - C6 + C7
11111111	- C0 - C1 - C2 - C3 - C4 - C5 - C6 - C7

여기서, 처음 값과 마지막 값은 부호만 반대이고, 크기는 같은 값을 갖는다. 다시 말해서, 256개의 룩업 테이블 값 중에서 앞의 128개의 값과 뒤의 128개의 값은 부호만 반대일뿐 같은 값을 갖는 대칭이다. 따라서, LUT_0의 룩업 테이블의 개수는 2^8개가 아닌 2^7로 구현되고, 입력 비트의 최상위 비트가 '0'일 경우 룩업 테이블 값을 그냥 출력하고, '1'일 경우 부호를 반전하여 출력함으로써 룩업 테이블의 수를 반으로 줄일 수 있다.

8개의 REG9(513)은 CK6으로 동작되는 파이프라인을 위한 9 비트 레지스터로 8개의 룩업 테이블 결과를 저장한다.

ALU9(514)는 룩업 테이블 내의 대칭성을 위해 생략된 룩업 테이블 값을 계산하기 위한 연산회로로서 다음과 같은 동작을 수행한다.

B0[7]' = '0'이고 B1[7]' = '0'이면, ALU9(514) 출력 = L0 + L1

B0[7]' = '0'이고 B1[7]' = '1'이면, ALU9(514) 출력 = L0 - L1

B0[7]' = '1'이고 B1[7]' = '0'이면, ALU9(514) 출력 = - L0 + L1

B0[7]' = '1'이고 B1[7]' = '1'이면, ALU9(514) 출력 = - L0 - L1

여기서, B0[7]'과 B1[7]'은 B0[7]과 B1[7]이 CK6에 의해 1 클럭 지연된 신호를 의미한다.

같은 방법으로 다른 3개의 ALU9의 출력이 생성되며, 이들의 결과는 4개의 REG9(518)에 저장된다. 이들 저장된 값들은 2개의 9비트 가산기(519,520)에 의하여 2개씩 더해지고, 다시 2개의 REG9(521)에 저장되며, 이는 다시 9비트 가산기(522)에 의해 가산되어, 최종적으로 REG9(523)에 저장된다.

Shift & Sign Ex(524)에서는 6비트의 필터 입력이 6개의 단일 비트로 변환되면서 처리하여야 할 필터 출력의 가중치를 주기 위한 연산으로서, 시프트 라이트와 부호확장이 수행된다. 각각의 필터입력에 해당되는 Shift & Sign Ex(701)의 출력을 정리하면 다음과 같다.

FI[5]에 해당하는 필터출력 : S, G[8:0], "00000"

FI[4]에 해당하는 필터출력 : S,S, G[8:0], "0000"

FI[3]에 해당하는 필터출력 : S,S,S, G[8:0], "000"

FI[2]에 해당하는 필터출력 : S,S,S,S, G[8:0], "00"

FI[1]에 해당하는 필터출력 : S,S,S,S,S, G[8:0], "0"

FI[0]에 해당하는 필터출력 : S,S,S,S,S,S, G[8:0]

여기서, S는 G[8:0]의 부호값인 G[8]의 값을 의미하며, 또한 FI[5]에 해당하는 필터 출력을 위한 최상위 비트에 하나의 부호 확장은 뒷 단의 ADD15(526)에서 발생되는 오버플로워(overflow)를 방지하기 위한 목적으로 사용된다. 시프트 라이트 되고 부호 확장되어 생성된 6개의 입력은 MUX_SEL[2:0]의 제어를 받는 6X1 MUX (525)에 의해 선택되어 진다. ADD15(526)과 CK6에 의하여 저장되는 REG15(528)은 적산기를 형성한다. 그리고, AND 게이트(527)는 ACC_R 신호에 의하여 REG15(528)을 리셋하기 위한 목적으로 사용된다. 또한, 2x1 MUX(529)와 REG6(530)는 6번의 반복으로 적산된 값을 저장하기 위한 목적으로 사용되며, 필터의 출력 비트수인 6비트로 9 비트 truncation 된다.

도 6을 사용하여 본 발명의 FIR 필터에서 사용되는 타이밍을 살펴보면 다음과 같다.

필터의 입력인 FI[5:0]는 CK_IN의 클럭으로 입력되며, 이보다 6배 빠른 클럭인 CK6에 의하여 전체 필터가 동작된다. CK3, CK2, Ck1의 신호 생성은 CK6에 의하여 구동되는 3 비트 카운터로부터 쉽게 생성된다. ACC_R 신호는 MUX_SEL[2:0]의 값이 '3'일 경우 '0'으로 생성되며, 이는 적산기를 구성하는 REG15(528)의 리셋 제어와, 2x1 MUX(529)의 선택신호로 사용되어 진다.

상기의 설명은 본 발명내의 FIR 필터의 한 실시 예에 따른 것으로 64탭 FIR필터에 6비트 필터 입력, 6비트 필터 출력을 가정한 것이다.

본 발명의 FIR 필터를 일반화하여 필터의 탭수가 N탭 FIR 필터에 X 비트 필터입력, Y비트 필터 출력으로 그 구조가 확장될 수 있다.

상술한 바와 같은 본 발명의 방법은 프로그램으로 구현되어 컴퓨터로 읽을 수 있는 기록매체(씨디롬, 램, 롬, 플로피 디스크, 하드 디스크, 광자기 디스크 등)에 저장될 수 있다.

이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.

상기한 바와 같은 본 발명은, 다음과 같은 효과를 갖는다.

본 발명에서 제안한 다중 캐리어 분리 장치는 캐리어 분리를 양자화한 후에 함으로써, 전체 양자화기의 개수를 줄일 수 있다.

또한, 본 발명에서 제안한 캐리어 분리는 주파수 하향 조정횟수를 같게 하는 방법으로 각각 캐리어의 주파수 전력을 동등하게 하여 캐리어의 전력을 쉽게 제어할 수 있다.

또한, 본 발명에서 제안한 내부 발진기는 아날로그 대신에 디지털로 구현하여 루프 오차를 줄여서 안정적인 회로로 구성하였으며, 사인신호가 저장되어 있는룩업 테이블을 공유하여 사용하고 제어 신호를 간단히 하도록 하여 하드웨어 면적을 줄일 수 있다.

또한, 본 발명에서의 FIR 필터는 2의 보수 형태의 6 비트 입력을 6개의 단일 비트로 변환하고, 하나의 독립된 필터에서 여러 개의 단일 비트 입력 FIR 필터 연산을 승산기를 사용하지 않으며, 룩업 테이블을 사용하여 처리하고, 이들을 6개의 비트 단위로 적산함으로써, 최종적으로 6 비트 입력의 필터 출력 값을 출력시키는 구조를 가지며, 이러한 구조는 종래의 승산기를 사용한 일반적인 필터 설계 방식보다 FIR 필터의 구현 하드웨어의 크기 및 전력 소모를 최소화할 수 있다.

따라서, 본 발명은 신호 복조용 ASIC의 소형화, 저가격화를 실현할 수 있으며, 고집적화로 인해 전력 소모가 줄어드는 효과가 있어 이동단말기에 유용할게 쓰일 수 있다.

Claims

다중 캐리어 무선통신 수신 시스템에서의 캐리어 처리 장치에 있어서,

수신된 신호로부터 다중 캐리어를 분리하기 위하여,

내부 다중 캐리어를 생성하기 위한 내부 발진수단;

상기 내부 발진수단에 의해 생성된 다중 캐리어를 각각 하향변환하여 영("0")의 주파수(주파수 중앙)로 이동시키는 다수의 주파수 천이수단; 및

상기 다수의 주파수 천이수단에 의해 주파수 중앙(영("0")의 주파수)으로 이동된 각각의 캐리어를 각각 저주파 통과대역으로 필터링하여 레이크 수신기의 입력으로 제공하는 다수의 필터링수단

을 포함하는 다중 캐리어 무선통신 수신 시스템의 캐리어 분리 장치.
제 1 항에 있어서,

상기 내부 발진수단은,

각 생성 캐리어의 증가 값이 들어 있는 상수기;

매 클럭마다 상기 상수기의 상수 값을 누적시키는 누적기;

상기 누적기의 값이 정현파의 한 주기를 넘을 때, 값을 초기화시키는 초기화기;

상기 누적기의 값을 보관하고 있다가, 초기화시 그 값을 상기 누적기로 반환하는 지연기를 다수개로 구성하고,

다수의 지연기의 출력값을 다중화하여 반올림하는 다중화기 및 라운드기; 및

사인값이 저장되어 있어, 상기 다중화기 및 라운드기에 의해 반올림된 값을 주소로 각 캐리어에 해당하는 사인값을 출력하는 룩업 테이블; 및

상기 사인값을 역다중화하여 각 캐리어 주파수의 사인 신호(발진 신호)를 출력하는 역다중화기

를 포함하는 다중 캐리어 무선통신 수신 시스템의 캐리어 분리 장치.
제 1 항에 있어서,

상기 내부 발진수단은,

각 생성 캐리어의 증가 값이 들어 있는 상수기;

매 클럭마다 상기 상수기의 상수 값을 누적시키는 누적기;

상기 누적기의 값이 일정한 값(바람직하게는 정현파의 한 주기)을 넘을 때, 값을 초기화시키는 초기화기;

상기 누적기의 값을 보관하고 있다가, 초기화시 그 값을 상기 누적기로 반환하는 지연기;

상기 지연기의 출력값을 반올림하는 라운드기; 및

사인값이 저장되어 있어, 라운드기에 의해 반올림된 값을 주소로 각 캐리어 주파수의 해당 사인값을 출력하는 룩업 테이블

을 다수개 포함하는 다중 캐리어 무선통신 수신 시스템의 캐리어 분리 장치.
제 1 항 내지 제 3 항중 어느 한 항에 있어서,

상기 초기화기는,

상위 두 비트만 이용함으로써 사인 신호(정현파)가 저장되어 있는 상기 룩업 테이블의 주소를 회전하게 하는 것을 특징으로 하는 다중 캐리어 무선통신 수신 시스템의 캐리어 분리 장치.
제 1 항 내지 제 3 항중 어느 한 항에 있어서,

상기 룩업 테이블은,

주소가 4비트의 출력 허용 오차를 만족시키기 위해서 96개의 주소가 있는 4 x 96가 필요하지만, 반올림에 대비해서 97번째 주소에 0번째 주소와 같은 값을 넣은 4 x 97 룩업 테이블을 사용하는 것을 특징으로 하는 다중 캐리어 무선통신 수신 시스템의 캐리어 분리 장치.
제 1 항 내지 제 3 항중 어느 한 항에 있어서,

상기 다수의 주파수 천이수단은,

주파수 하향 조정 회수를 같게 하기 위해서 곱셈기 6개를 사용하고, 각각 캐리어의 주파수 전력을 같게 하여 캐리어의 전력제어를 손쉽게 할 수 있는 것을 특징으로 하는 다중 캐리어 무선통신 수신 시스템의 캐리어 분리 장치.
제 6 항에 있어서,

상기 다수의 필터링 수단은,

승산기를 사용하지 않고도, 2의 보수 형태의 6비트 입력을 6개의 단일 비트로 변환하고, 하나의 독립된 필터에서 여러 개의 단일 비트 입력 저주파대역 통과 필터(FIR 필터) 연산을 처리하고, 이들을 6개의 비트 단위로 적산함으로써 최종적으로 6비트 입력의 필터 출력값을 출력하는 6비트 필터 입력의 64탭 저주파대역 통과 필터(FIR 필터)인 것을 특징으로 하는 다중 캐리어 수신 시스템의 캐리어 분리 장치.
제 7 항에 있어서,

상기 저주파대역 통과 필터(FIR) 필터는,

2의 보수 형태인 6 비트 필터 입력들을 단일 비트화하여 시프트하며 저장하기 위한 6개의 64 비트 시프트 레지스터;

상기 6개의 64 비트 시프트 레지스터에 저장된 입력 데이터중 하나를 선택하기 위한 선택기;

상기 선택기에서 선택된 입력 데이터를 사용하여 8개로 분할된 룩업 테이블에 맞게 어드레스를 생성하는 어드레스 생성기;

상기 어드레스 생성기에서 생성된 어드레스를 받아 8개로 분할되고, 각각의 룩업 테이블도 룩업 테이블내의 대칭성을 이용하여 크기를 줄인 룩업 테이블;

상기 8개 룩업 테이블들의 출력들을 각각 룩업 테이블 어드레스의 MSB 비트 제어에 따라 연산하고, 이들을 가산함으로써 각 필터 입력 비트들에 해당하는 필터출력을 생성하는 연산부; 및

상기 출력되는 각 비트별 필터 출력을 시프트 라이트하고, 계수 비트수 만큼 적산하기 위한 적산기

를 포함하는 다중 캐리어 수신 시스템의 캐리어 분리 장치.
제 8 항에 있어서,

상기 어드레스 생성기는,

상기 룩업 테이블내의 대칭성을 이용하여 생략된 룩업 테이블의 어드레스를 액세스하기 위하여, 입력되는 어드레스의 최상위비트(MSB)를 사용하여 배타적 논리합(XOR) 연산하기 위한 배타적 논리합(XOR) 게이트들로 구성되는 것을 특징으로 하는 다중 캐리어 수신 시스템의 캐리어 분리 장치.
무선통신 3X의 수신기에서 캐리어를 분리하는 방법에 있어서,

각각의 캐리어 분리를 양자화한 후에 하되, 3X의 수신기에서 캐리어를 분리하여 캐리어로부터 정보를 얻기 위하여, 하나의 캐리어는 기존의 1X 방법을 그대로 사용하고, 나머지 그 주변에 있는 두 개의 캐리어를 분리할 때는 하향변환을 한번 더 해서 그 값들을 중앙으로 이동하고 분리하는 것을 특징으로 하는 다중 캐리어 수신 시스템의 캐리어 분리 방법.
제 10 항에 있어서,

3개의 캐리어를 분리하여 캐리어로부터 정보를 얻기 위하여,

세 캐리어의 하향변환 횟수를 같게 하여, 그 값들을 중앙으로 이동하고 분리하는 것을 특징으로 하는 다중 캐리어 수신 시스템의 캐리어 분리 방법.