KR20020043910A - 강유전체 메모리 소자의 제조 방법 - Google Patents

강유전체 메모리 소자의 제조 방법 Download PDF

Info

Publication number
KR20020043910A
KR20020043910A KR1020000073109A KR20000073109A KR20020043910A KR 20020043910 A KR20020043910 A KR 20020043910A KR 1020000073109 A KR1020000073109 A KR 1020000073109A KR 20000073109 A KR20000073109 A KR 20000073109A KR 20020043910 A KR20020043910 A KR 20020043910A
Authority
KR
South Korea
Prior art keywords
capacitor
titanium
transistor
film
memory device
Prior art date
Application number
KR1020000073109A
Other languages
English (en)
Other versions
KR100362182B1 (ko
Inventor
이승석
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1020000073109A priority Critical patent/KR100362182B1/ko
Publication of KR20020043910A publication Critical patent/KR20020043910A/ko
Application granted granted Critical
Publication of KR100362182B1 publication Critical patent/KR100362182B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76864—Thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 티타늄의 캐패시터로의 확산을 방지하기 위한 강유전체 메모리 소자의 제조 방법에 관한 것으로, 트랜지스터와 캐패시터를 구비하는 강유전체 메모리 소자의 제조 방법에 있어서, 소정 공정이 완료된 반도체기판상에 층간절연막을 형성하는 단계, 상기 층간절연막을 선택적으로 패터닝하여 상기 트랜지스터와 상기 캐패시터의 소정 부분을 동시에 오픈시키는 콘택홀을 형성하는 단계, 상기 콘택홀을 포함한 전면에 티타늄막을 형성하는 단계, 상기 티타늄막을 선택적으로 패터닝하여 상기 트랜지스터 상부에만 상기 티타늄막을 잔류시키는 단계, 상기 잔류하는 티타늄막을 포함한 층간절연막상에 티타늄나이트라이드, 알루미늄을 순차적으로 형성하는 단계, 및 상기 알루미늄과 상기 티타늄나이트라이드를 선택적으로 패터닝하여 상기 트랜지스터와 상기 캐패시터를 접속시키는 금속배선을 형성하는 단계를 포함하여 이루어진다.

Description

강유전체 메모리 소자의 제조 방법{METHOD FOR FABRICATING FERROELECTRIC RANDOM ACCESS MEMORY}
본 발명은 메모리 소자의 제조 방법에 관한 것으로, 특히 셀영역과 주변회로영역의 단차를 개선시키도록 한 강유전체 메모리 소자의 제조 방법에 관한 것이다.
일반적으로, 반도체 메모리 소자에서 강유전체(Ferroelectric) 박막을 강유전체 캐패시터에 사용함으로써 기존 DRAM(Dynamic Random Access Memory) 소자에서 필요한 리프레쉬(Refresh)의 한계를 극복하고 대용량의 메모리를 이용할 수 있는 소자의 개발이 진행되어왔다. 이러한 강유전체 박막을 이용하는 강유전체 메모리 소자(Ferroelectric Random Access Memory; 이하 'FeRAM'이라 약칭함) 소자는 비휘발성 메모리 소자(Nonvolatile Memory device)의 일종으로 전원이 끊어진 상태에서도 저장 정보를 기억하는 장점이 있을 뿐만 아니라 동작 속도도 기존의 DRAM에 필적하여 차세대 기억소자로 각광받고 있다.
이러한 FeRAM 소자의 축전물질로는 SrBi2Ta2O9(이하 'SBT'라 약칭함)와 Pb(Zr,Ti)O3(이하 'PZT'라 약칭함)와 같은 강유전체 박막이 주로 사용되며, 강유전체 박막은 상온에서 유전상수가 수백에서 수천에 이르며 두 개의 안정한 잔류분극(Remnant polarization; Pr) 상태를 갖고 있어 이를 박막화하여 비휘발성(Nonvolatile) 메모리 소자로의 응용이 실현되고 있다. 강유전체 박막을 이용하는 비휘발성 메모리 소자는, 가해주는 전기장의 방향으로 분극의 방향을 조절하여 신호를 입력하고 전기장을 제거하였을 때 남아있는 잔류분극의 방향에 의해디지털 신호 '1'과 '0'을 저장하는 히스테리시스(Hysteresis) 특성을 이용한다.
FeRAM 소자에서 강유전체 캐패시터의 강유전체 박막으로서 전술한 PZT 및 SBT 외에 페로브스카이트(Perovskite) 구조를 갖는 SrxBiy(TaiNbj)2O9(이하 SBTN) 등의 강유전체박막을 사용하는 경우, 통상적으로 백금(Pt), 이리듐(Ir), 루테늄(Ru), 이리듐산화막(IrO), 루테늄산화막(RuO), 백금합금(Pt-alloy) 등의 금속을 이용하여 상/하부전극을 형성한다.
그리고, 강유전체 메모리 소자 또는 BST와 같은 고유전율 박막을 이용하는 고밀도 DRAM 제조시, 캐패시터의 배선 공정을 위해서 주로 알루미늄(Al) 박막이 이용되고 있으며, 이들 알루미늄의 접촉저항의 개선을 위해 티타늄, 알루미늄의 확산을 방지하기 위한 목적으로 TiN 박막을 이용하고 있다. Ti/TiN/Al 구조의 금속배선막을 이용하여 캐패시터와 직접 연결할 경우, 후속 열공정에 의해 캐패시터 콘택홀 영역에서 티타늄이 캐패시터의 상부전극을 통해 SBT 또는 PZT 등의 강유전체 박막 또는 BST와 같은 고유전율 박막 내로 확산침투하여 캐패시터의 전기적인 특성을 열화시키는 문제점이 있다.
이를 해결하기 위한 종래기술은, 도 1에 도시된 바와 같이, 반도체기판(11)에 소자간 격리를 위한 필드산화막(12)을 형성한 후, 상기 반도체기판(11)의 활성영역상에 게이트산화막(13)과 워드라인(14)을 형성한다. 계속해서, 워드라인(14) 양측의 반도체기판(11)에 소스/드레인(15)을 형성하여 트랜지스터를 제조한다.
트랜지스터를 포함한 전면에 제 1 층간절연막(16)을 형성한 후 평탄화하고, 평탄화된 제 1 층간절연막(16)상에 하부전극(17), 강유전체 박막(18), 상부전극(19)의 적층 구조로 이루어지는 강유전체 캐패시터를 형성한다.
강유전체 캐패시터를 포함한 전면에 제 2 층간절연막(20)을 형성한 후, 평탄화하고, 평탄화된 제 2 층간절연막(20)을 선택적으로 패터닝하여 강유전체 캐패시터의 상부전극(19)과 트랜지스터의 소스/드레인(15)을 노출시키는 국부배선용 콘택홀을 형성한다. 계속해서, 국부배선용 콘택홀에 Ti/TiN/Al의 금속배선막(22)을 형성한다.
이 때, 금속배선막(22) 형성전에 캐패시터의 상부전극(19)상에만 확산방지막으로서 TiN(21)을 형성한다.
그러나, 종래기술은 티타늄이 캐패시터로 확산하는 것을 방지하기 위한 별도의 TiN 의 증착 공정이 추가될 뿐만 아니라, Ti/TiN 배리어막의 열처리가 다중 금속 공정인 경우 층간금속절연막(Inter Metal Dielectric; IMD) 공정, 보호막 공정 등의 후속 열공정에 의해 티타늄이 일부 캐패시터의 콘택의 배리어막인 TiN을 통과하여 캐패시터에 확산되므로써 캐패시터의 전기적 특성 저하를 초래한다.
실제로 이러한 전기적 열화 현상은 캐패시터의 크기가 감소함에 따라 캐패시터 전체 면적에서 캐패시터콘택홀이 차지하는 면적의 비가 증가함에 따라 심화되고 있는 추세이다.
본 발명은 상기 종래기술의 문제점을 해결하기 위해 안출한 것으로서, 후속 열공정에 따라 티타늄이 캐패시터로 확산 침투하는 것을 방지하는데 적합한 강유전체 메모리 소자의 제조 방법을 제공하는데 그 목적이 있다.
도 1은 종래기술에 따라 형성된 강유전체 메모리 소자의 구조 단면도,
도 2a 내지 도 2c는 본 발명의 실시예에 따른 강유전체 메모리 소자의 제조 공정 단면도.
*도면의 주요 부분에 대한 부호의 설명
31 : 반도체 기판 32 : 필드산화막
33 : 게이트산화막 34 : 워드라인
35 : 소스/드레인 36 : 제 1 층간절연막
37 : 하부전극 38 : 강유전체 박막
39 : 상부전극 40 : 제 2 층간절연막
41 : 티타늄막 42a : 티타늄나이트라이드
42b : 알루미늄 42 : 제 1 금속배선
상기 목적을 달성하기 위한 본 발명의 강유전체 메모리 소자의 제조 방법은 트랜지스터와 캐패시터를 구비하는 강유전체 메모리 소자의 제조 방법에 있어서, 소정 공정이 완료된 반도체기판상에 층간절연막을 형성하는 단계, 상기 층간절연막을 선택적으로 패터닝하여 상기 트랜지스터와 상기 캐패시터의 소정 부분을 동시에 오픈시키는 콘택홀을 형성하는 단계, 상기 콘택홀을 포함한 전면에 티타늄막을 형성하는 단계, 상기 티타늄막을 선택적으로 패터닝하여 상기 트랜지스터 상부에만 상기 티타늄막을 잔류시키는 단계, 상기 잔류하는 티타늄막을 포함한 층간절연막상에 티타늄나이트라이드, 알루미늄을 순차적으로 형성하는 단계, 및 상기 알루미늄과 상기 티타늄나이트라이드를 선택적으로 패터닝하여 상기 트랜지스터와 상기 캐패시터를 접속시키는 금속배선을 형성하는 단계를 포함하여 이루어짐을 특징으로 한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 2a 내지 도 2c는 본 발명의 실시예에 따른 강유전체 메모리 소자의 제조 방법을 도시한 도면이다.
도 2a에 도시된 바와 같이, 통상의 제조 공정으로 트랜지스터와 캐패시터를제조하는데, 이에 대해 간략히 설명하면, 반도체기판(31)에 소자간 격리를 위한 필드산화막(32)을 형성한 후, 상기 반도체기판(31)의 활성영역상에 게이트산화막(33)과 워드라인(34)을 형성한다. 계속해서, 워드라인(34) 양측의 반도체기판(31)에 소스/드레인(35)을 형성하여 트랜지스터를 제조한다.
트랜지스터를 포함한 전면에 제 1 층간절연막(36)을 형성한 후 평탄화하고, 평탄화된 제 1 층간절연막(36)상에 하부전극(37), 강유전체 박막(38), 상부전극 (39)의 적층 구조로 이루어지는 강유전체 캐패시터를 형성한다.
강유전체 캐패시터를 포함한 전면에 제 2 층간절연막(40)을 형성한 후, 평탄화하고, 평탄화된 제 2 층간절연막(40)을 선택적으로 패터닝하여 강유전체 캐패시터의 상부전극(39)과 트랜지스터의 소스/드레인(35)을 노출시키는 국부배선용 콘택홀을 형성한다. 이 때, 캐패시터의 상부전극이 노출되는 콘택홀을 먼저 형성한 다음, 캐패시터의 특성을 회복시키기 위한 열공정을 실시하고 트랜지스터의 소스/드레인(35)이 노출되는 콘택홀을 형성할 수 있으며, 동시에 두 콘택홀을 형성할 수 도 있다.
계속해서, 두 개의 콘택홀을 포함한 전면에 티타늄막(41)을 증착한다.
도 2b에 도시된 바와 같이, 캐패시터 영역의 티타늄막(41)을 선택적으로 식각하여 상부전극(39)을 노출시키고, 트랜지스터 영역에는 티타늄막(41a)을 잔류시킨다.
이러한 티타늄 증착 및 식각 공정후, 열화되었을지도 모를 캐패시터의 전기적 특성을 회복시키기 위해서 질소(N2) 또는 아르곤(Ar) 중 어느 하나의 비활성 가스 또는 진공 중 어느 하나의 분위기와 400℃∼700℃의 온도에서 1분∼1시간 동안 노(Furnace) 열처리한다. 다른 방법으로, 질소(N2) 또는 아르곤(Ar) 중 어느 하나의 비활성 가스 또는 진공 중 어느 하나의 분위기와 400℃∼800℃의 온도에서 1초∼10 동안 급속열처리(Rapid Thermal Process; RTP)한다.
이러한 급속열처리나 노 열처리는 후속 티타늄나이트라이드를 증착한 후에 실시할 수 도 있으며, 이럴 경우 티타늄나이트라이드의 전도성 상실 문제 때문에 열처리 최고 온도가 낮아질 가능성이 있다.
도 2c에 도시된 바와 같이, 잔류하는 티타늄막(41a)을 포함한 전면에 티타늄나이트라이드(TiN)(42a), 알루미늄(Al)(42b)을 순차적으로 증착한 후 패터닝하여 TiN/Al 구조(42a/42b)의 제 1 금속배선(42)을 형성한다.
후속 공정으로 제 1 금속배선(42)을 포함한 전면에 층간금속절연막(43)을 형성한 후, 층간금속절연막(43)상의 소정 부분에 제 1 금속배선(42)과 동일한 구조 또는 다른 구조로 제 2 금속배선(44)을 형성한다.
상술한 본 발명의 실시예는 강유전체 메모리 소자에 대해 설명하였지만, 폴리실리콘플러그(Polysilicon Plug) 구조를 갖는 캐패시터나, BST, Ta2O5와 같은 고유전율 박막을 이용하는 DRAM에도 적용할 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상술한 바와 같은 본 발명의 강유전체 메모리 소자의 제조 방법은 추가로 증착되는 확산방지막의 증착 공정이 불필요하여 공정을 단순화시킬 수 있으며, 후속 열공정의 온도가 증가하더라도 티타늄의 캐패시터로의 확산을 방지하므로써 후속 열공정에 대한 마진을 넓혀 소자의 집적도를 용이하게 확보할 수 있는 효과가 있다.

Claims (4)

  1. 트랜지스터와 캐패시터를 구비하는 강유전체 메모리 소자의 제조 방법에 있어서,
    소정 공정이 완료된 반도체기판상에 층간절연막을 형성하는 단계;
    상기 층간절연막을 선택적으로 패터닝하여 상기 트랜지스터와 상기 캐패시터의 소정 부분을 동시에 오픈시키는 콘택홀을 형성하는 단계;
    상기 콘택홀을 포함한 전면에 티타늄막을 형성하는 단계;
    상기 티타늄막을 선택적으로 패터닝하여 상기 트랜지스터 상부에만 상기 티타늄막을 잔류시키는 단계;
    상기 잔류하는 티타늄막을 포함한 층간절연막상에 티타늄나이트라이드, 알루미늄을 순차적으로 형성하는 단계; 및
    상기 알루미늄과 상기 티타늄나이트라이드를 선택적으로 패터닝하여 상기 트랜지스터와 상기 캐패시터를 접속시키는 금속배선을 형성하는 단계
    를 포함하여 이루어짐을 특징으로 하는 강유전체 메모리 소자의 제조 방법.
  2. 제 1 항에 있어서,
    상기 티타늄막 식각후,
    질소 또는 아르곤 중 어느 하나의 비활성 가스 또는 진공 중 어느 하나의 분위기와 400℃∼700℃의 온도에서 1분∼1시간 동안 노 열처리하는 단계를 더 포함하는 것을 특징으로 하는 강유전체 메모리 소자의 제조 방법.
  3. 제 1 항에 있어서,
    상기 티타늄막 식각후,
    질소 또는 아르곤 중 어느 하나의 비활성 가스 또는 진공 중 어느 하나의 분위기와 400℃∼800℃의 온도에서 1초∼10 동안 급속열처리하는 단계를 더 포함하는 것을 특징으로 하는 강유전체 메모리 소자의 제조 방법.
  4. 제 1 항에 있어서,
    상기 티타늄나이트라이드를 형성한 후, 급속열처리 또는 노 열처리 중 어느 하나의 열처리를 실시하는 것을 특징으로 하는 강유전체 메모리 소자의 제조 방법.
KR1020000073109A 2000-12-04 2000-12-04 강유전체 메모리 소자의 제조 방법 KR100362182B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000073109A KR100362182B1 (ko) 2000-12-04 2000-12-04 강유전체 메모리 소자의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000073109A KR100362182B1 (ko) 2000-12-04 2000-12-04 강유전체 메모리 소자의 제조 방법

Publications (2)

Publication Number Publication Date
KR20020043910A true KR20020043910A (ko) 2002-06-12
KR100362182B1 KR100362182B1 (ko) 2002-11-23

Family

ID=27679476

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000073109A KR100362182B1 (ko) 2000-12-04 2000-12-04 강유전체 메모리 소자의 제조 방법

Country Status (1)

Country Link
KR (1) KR100362182B1 (ko)

Also Published As

Publication number Publication date
KR100362182B1 (ko) 2002-11-23

Similar Documents

Publication Publication Date Title
KR100395766B1 (ko) 강유전체 기억 소자 및 그 형성 방법
US6927437B2 (en) Ferroelectric memory device
US7052951B2 (en) Ferroelectric memory devices with enhanced ferroelectric properties and methods for fabricating such memory devices
US6534810B2 (en) Semiconductor memory device having capacitor structure formed in proximity to corresponding transistor
KR100403957B1 (ko) 강유전체 메모리 소자의 제조 방법
JP4296375B2 (ja) 強誘電体メモリ素子の製造方法および強誘電体メモリ装置
KR100422594B1 (ko) 반도체 소자의 커패시터 및 제조방법
KR100362182B1 (ko) 강유전체 메모리 소자의 제조 방법
US6783996B2 (en) Capacitor of semiconductor device and fabrication method thereof
KR100875663B1 (ko) 반도체 장치의 캐패시터 제조방법
KR100753046B1 (ko) 강유전체 메모리 소자 및 그 제조 방법
KR100448237B1 (ko) 강유전체 메모리 소자 및 그 제조 방법
KR100582352B1 (ko) 반도체 장치의 캐패시터 제조방법
KR100195262B1 (ko) 강유전체 메모리 장치 및 그 제조 방법
KR20040059436A (ko) 강유전체 메모리 소자의 제조 방법
KR20030057704A (ko) 강유전체 캐패시터 및 그 제조 방법
KR100427031B1 (ko) 강유전체 소자의 커패시터 제조 방법
KR100846364B1 (ko) 수소확산방지막을 구비한 내장형 강유전체 메모리 소자의제조방법
KR100399892B1 (ko) 강유전체 캐패시터 형성 방법
KR100414228B1 (ko) 백금/텅스텐 플러그를 사용한 반도체 메모리 소자 및 제조 방법
KR20020055105A (ko) 강유전체 메모리 소자의 제조 방법
KR20030003334A (ko) 강유전체 소자의 콘케이브 커패시터 제작 방법
KR20030001070A (ko) 강유전체 메모리 소자의 제조 방법
KR20040001878A (ko) 강유전체 메모리 소자 및 그 제조 방법
KR20030057595A (ko) 강유전체 메모리 소자의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101025

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee