KR20020043397A - 반도체 패키지 제조용 부재의 제조 방법 - Google Patents

반도체 패키지 제조용 부재의 제조 방법 Download PDF

Info

Publication number
KR20020043397A
KR20020043397A KR1020000073057A KR20000073057A KR20020043397A KR 20020043397 A KR20020043397 A KR 20020043397A KR 1020000073057 A KR1020000073057 A KR 1020000073057A KR 20000073057 A KR20000073057 A KR 20000073057A KR 20020043397 A KR20020043397 A KR 20020043397A
Authority
KR
South Korea
Prior art keywords
semiconductor package
region
manufacturing
heat sink
circuit film
Prior art date
Application number
KR1020000073057A
Other languages
English (en)
Other versions
KR100401146B1 (ko
Inventor
이기욱
문두환
Original Assignee
마이클 디. 오브라이언
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이클 디. 오브라이언, 앰코 테크놀로지 코리아 주식회사 filed Critical 마이클 디. 오브라이언
Priority to KR10-2000-0073057A priority Critical patent/KR100401146B1/ko
Publication of KR20020043397A publication Critical patent/KR20020043397A/ko
Application granted granted Critical
Publication of KR100401146B1 publication Critical patent/KR100401146B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

본 발명은 반도체 패키지 제조용 부재의 제조 방법에 관한 것으로서, 특히 히트싱크에 회로필름이 부착된 구조의 반도체 패키지 제조용 부재를 제조함에 있어서, 종래의 포토레지스트와 같은 마스크의 사용을 배제시킴으로써, 마스크를 부치고 떼어내는 등의 공정수를 절감시켜 작업효율을 향상시킬 수 있고, 그에 따라 제조시간과 제조원가를 절감시킬 수 있도록
소정의 크기와 두께를 갖는 히트싱크를 제공하는 단계와; 상기 히트싱크상에 반도체 패키지 영역을 나누어주는 슬롯홀과, 각 공정에서 고정수단이 삽입되는 가이드홀을 스탬핑수단으로 관통되게 형성하는 단계와; 상기 히트싱크상의 반도체 패키지 영역에 회로필름을 부착시키되, 칩이 부착되는 영역을 제외하고 부착시키는 단계와; 상기 히트싱크상의 칩 부착영역과, 반도체 패키지 영역을 제외한 영역을 하프에칭 처리하는 단계로 이루어진 것을 특징으로 하는 반도체 패키지 제조용 부재의 제조방법을 제공하고자 한 것이다.

Description

반도체 패키지 제조용 부재의 제조 방법{Manufacturing method of substrate for manufacturing semiconductor package}
본 발명은 반도체 패키지 제조용 부재의 제조 방법에 관한 것으로서, 더욱 상세하게는 히트싱크에 회로필름이 부착된 구조의 반도체 패키지 제조용 부재의 제조 방법에 관한 것이다.
일반적으로 반도체 패키지는 전자기기의 급진전인 발전과 소형화 경향으로 인하여 고집적화, 소형화, 고기능화를 실현할 수 있는 제조 추세에 있는 바, 리드프레임, 인쇄회로기판, 회로필름등의 각종 부재를 이용하여 다양한 구조로 제조되고 있다.
특히, 상기 나열된 반도체 패키지 제조용 부재중 회로필름을 히트싱크에 부착시킨 구조의 부재가 첨부한 도 2에 도시한 바와 같은 구조로 제조되고 있는데, 그 종래의 제조 방법을 설명하면 다음과 같다.
먼저, 소정의 크기와 두께를 갖는 동판(이하, 히트싱크라 칭함)을 구비하는 단계(110)와; 상기 히트싱크(14)의 상하 양면에 에칭액이 닿아도 부식되지 않는 포토레지스트(photoresist)와 같은 마스크(26)를 부착시키되, 에칭 처리되지 않는 영역에만 부착시키는 단계(120)를 진행시킨다.
이때, 상기 마스크(26)가 부착되지 않은 영역은 에칭 처리되는 영역으로서, 첨부한 도 3a,3b에 도시한 바와 같이, 반도체 패키지 영역내의 반도체 칩 부착용홈(16)과 슬롯홀(18), 사이드레일(22)의 가이드홀(20)이 에칭에 의하여 형성될 영역에만 마스크가 부착되지 않게 된다.
다음으로, 상기 마스크(26)가 부착되지 않은 영역을 에칭액으로 에칭 처리하는 단계(130)를 진행함으로써, 상기 반도체 칩 부착용 홈(16)은 하프에칭으로 형성되고, 슬롯홀(18)과 가이드홀(20)은 관통되어 형성된다.
이어서, 상기 히트싱크(14)의 상하 양면에 부착된 마스크(26)를 떼어내는 단계(140)를 진행한 다음, 상기 반도체 칩 부착용 홈(16)을 제외한 반도체 패키지 영역에 걸쳐 회로필름(12)을 양면테이프와 같은 접착수단으로 부착하는 단계(150)를 마지막으로 반도체 패키지 제조용 부재(10)가 완성된다.
이때, 상기 회로필름(12)은 베이스층으로서 절연체인 수지필름(30)과; 이 수지필름(30)상에 에칭 처리된 전도성패턴(28)과; 이 전도성패턴(28)들중 와이어 본딩용과 인출단자 부착용 전도성패턴을 노출시키면서 수지필름(30)상에 도포된 커버코트(32)로 구성되어 있다.
그러나, 상기 히트싱크상에 회로필름이 부착된 구조의 반도체 패키지 제조용 부재를 제조하는데 있어서, 다음과 같은 단점이 있었다.
우선, 상술한 종래의 반도체 패키지 제조용 부재의 제조 방법은 포토레지스트(photoresist)와 같은 마스크(mask)를 부착시키고, 후공정에서 다시 떼어내는 등의 여러 제조 공정수 진행되어 작업효율이 떨어지고, 그에따른 작업시간도 오래 걸리게 되어, 제조원가 상승의 원인이 되어 왔다.
따라서, 본 발명은 상기와 같은 점을 감안하여, 히트싱크에 회로필름이 부착된 구조의 반도체 패키지 제조용 부재를 제조함에 있어서, 종래의 포토레지스트와 같은 마스크의 사용을 배제시킴으로써, 마스크를 부치고 떼어내는 등의 공정수를 절감시켜 작업효율을 향상시킬 수 있고, 그에따라 제조시간과 제조원가를 절감시킬 수 있도록 한 반도체 패키지 제조용 부재의 제조방법을 제공하는데 그 목적이 있다.
도 1은 본 발명의 반도체 패키지 제조용 부재의 제조방법을 나타내는 단면도,
도 2는 종래의 반도체 패키지 제조용 부재의 제조방법을 나타내는 단면도,
도 3a,3b는 본 발명 또는 종래의 제조방법에 따라 최종 제조된 부재를 나타내는 평면도 및 저면도,
도 4는 도 3의 부재를 이용하여 제조된 반도체 패키지를 나타내는 단면도.
<도면의 주요 부분에 대한 부호의 설명>
10 : 부재12 : 회로필름
14 : 히트싱크(heat sink)16 : 반도체 칩 부착용 홈
18 : 슬롯홀20 : 가이드홀
22 : 사이드레일(side rail)24 : 반도체 칩
26 : 마스크(mask)28 : 전도성패턴
30 : 수지필름32 : 커버코트(cover coat)
34 : 인출단자36 : 와이어
38 : 수지40 : 댐(dam)
상술한 목적을 달성하기 위한 본 발명의 반도체 패키지 제조용 부재의 제조방법은:
소정의 크기와 두께를 갖는 히트싱크를 제공하는 단계와;
상기 히트싱크상에 반도체 패키지 영역을 나누어주는 슬롯홀과, 각 공정에서 고정수단이 삽입되는 가이드홀을 스탬핑수단으로 관통되게 형성하는 단계와;
상기 히트싱크상의 반도체 패키지 영역에 회로필름을 부착시키되, 칩이 부착되는 영역을 제외하고 부착시키는 단계와;
상기 히트싱크상의 칩 부착영역과, 반도체 패키지 영역을 제외한 영역을 하프에칭 처리하는 단계로 이루어진 것을 특징으로 한다.
여기서 본 발명의 실시예를 첨부한 도면에 의거하여 보다 상세하게 설명하면 다음과 같다.
첨부한 도 1은 본 발명에 따른 반도체 패키지 제조용 부재의 제조방법을 순서대로 나타낸 도면으로서, 소정의 크기와 두께를 갖는 동 재질의 히트싱크(14)를 구비하는 단계(210)를 선행하여 진행시키게 된다.
다음으로, 상기 히트싱크(14)상에 각각의 반도체 패키지 영역을 나누어주는 슬롯홀(18)과, 각 공정에서 핀과 같은 고정수단이 삽입되는 가이드홀(20)을 스탬핑수단으로 관통되게 형성하는 단계(220)를 진행하게 된다.
좀 더 상세하게는, 상기 반도체 패키지 영역은 일방향으로 다수개가 스트립 형태로 형성된 것으로서, 각 반도체 패키지 영역의 사방에 상기 슬롯홀(18)이 스탬핑으로 형성되고, 골격 역할을 하는 슬롯홀(18)의 바깥쪽 영역은 사이드레일(22)로서, 이 사이드레일(22)면에도 스탬핑에 의하여 소정 간격의 가이드홀(20)이 형성된다.
다음으로, 상기 히트싱크(14)상의 반도체 패키지 영역에 회로필름(12)을 부착시키는 단계(230)를 진행시키되, 칩 부착용 홈(16)이 형성될 영역을 제외하고 부착시키게 된다.
한편, 상기 회로필름(12)은 베이스층인 수지필름(30)과; 이 수지필름(30)상에 식각 처리된 전도성패턴(28)과; 이 전도성패턴(28)들중에 와이어 본딩용 그리고 인출단자 부착용 전도성패턴이 외부로 노출되도록 수지필름(30)상에 도포된 커버코트(32)로 구성되어 있다.
다음으로, 상기 회로필름(12)이 부착되지 않은 히트싱크(14)상의 칩 부착용 홈(16)이 형성될 영역과, 상기 가이드홀(20)을 포함하는 사이드레일(22) 영역에 걸쳐 에칭 처리하는 단계(240)를 진행시킴으로써, 본 발명의 반도체 패키지 제조용 부재(10)가 완성되는 바, 이때 상기 칩 부착용 홈(16)은 하프 에칭되어 사각홈 형태로 형성되고, 상기 가이드홀(20)이 형성된 사이드레일(22)면도 하프에칭되어 그 두께가 감소된다.
따라서, 상기 회로필름(12)이 종래의 마스크(26) 역할을 대신하여 수행하기 때문에, 종래에 마스크(26)를 부착하고 떼어내는 등의 공정이 배제되어진다.
여기서, 상기와 같은 본 발명의 반도체 패키지 제조용 부재를 이용하여, 제조된 반도체 패키지를 첨부한 도 4를 참조로 설명하면 다음과 같다.
상기 부재(10)의 칩 부착용 홈(16)에 반도체 칩(24)을 삽입하여 접착수단으로 부착하는 단계와; 상기 반도체 칩(24)의 본딩패드와, 상기 부재(100)의 와이어 본딩영역간을 와이어(36)로 본딩하는 단계와; 상기 반도체 칩(24)과 와이어(36)등을 코팅재(42)로 인캡슐레이션하되, 코팅재(42)의 바깥쪽 흐름을 차단하기 위하여 인캡슐레이션 영역 라인을 따라 댐(40)을 먼저 형성하여 인캡슐레이션하는 단계와; 부재(10)의 인출단자 부착용 전도성패턴에 전도성의 솔더볼과 같은 인출단자(34)를 부착하는 단계를 거침으로써, 도 4의 반도체 패키지(100)로 제조되어진다.
이상에서 본 바와 같이, 본 발명에 따른 반도체 패키지 제조용 부재의 제조방법에 의하면, 종래에 히트싱크에 에칭되지 않은 영역에 마스크를 부착하고, 다시 떼어내는 공정등을 배제하고, 회로필름이 직접 마스크 역할을 할 수 있도록 함으로써, 히트싱크에 회로필름을 부착하여 이루어진 반도체 패키지 제조용 부재의 제조공정수를 줄여서 작업효율을 향상시킬 수 있고, 또한 마스크의 사용이 배제됨에 따라 제조원가와 제조시간을 감소시킬 수 있는 잇점이 있다.

Claims (1)

  1. 소정의 크기와 두께를 갖는 히트싱크를 제공하는 단계와;
    상기 히트싱크상에 반도체 패키지 영역을 나누어주는 슬롯홀과, 각 공정에서 고정수단이 삽입되는 가이드홀을 스탬핑수단으로 관통되게 형성하는 단계와;
    상기 히트싱크상의 반도체 패키지 영역에 회로필름을 부착시키되, 칩이 부착되는 영역을 제외하고 부착시키는 단계와;
    상기 히트싱크상의 칩 부착영역과, 상기 회로필름이 부착되지 않은 영역을 하프에칭 처리하는 단계로 이루어진 것을 특징으로 하는 반도체 패키지 제조용 부재의 제조방법.
KR10-2000-0073057A 2000-12-04 2000-12-04 반도체 패키지 제조용 부재의 제조 방법 KR100401146B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2000-0073057A KR100401146B1 (ko) 2000-12-04 2000-12-04 반도체 패키지 제조용 부재의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2000-0073057A KR100401146B1 (ko) 2000-12-04 2000-12-04 반도체 패키지 제조용 부재의 제조 방법

Publications (2)

Publication Number Publication Date
KR20020043397A true KR20020043397A (ko) 2002-06-10
KR100401146B1 KR100401146B1 (ko) 2003-10-10

Family

ID=27679430

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0073057A KR100401146B1 (ko) 2000-12-04 2000-12-04 반도체 패키지 제조용 부재의 제조 방법

Country Status (1)

Country Link
KR (1) KR100401146B1 (ko)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62214645A (ja) * 1986-03-14 1987-09-21 Hitachi Chem Co Ltd 半導体装置
JPH04116958A (ja) * 1990-09-07 1992-04-17 Nec Corp ピングリッドアレイ型半導体装置
JPH05144979A (ja) * 1991-11-25 1993-06-11 Sumitomo Bakelite Co Ltd 半導体搭載用基板の製造方法
JPH05152496A (ja) * 1991-11-28 1993-06-18 Sumitomo Bakelite Co Ltd 半導体搭載基板
JPH05175407A (ja) * 1991-12-25 1993-07-13 Sumitomo Bakelite Co Ltd 半導体搭載基板

Also Published As

Publication number Publication date
KR100401146B1 (ko) 2003-10-10

Similar Documents

Publication Publication Date Title
US8102037B2 (en) Leadframe for semiconductor package
KR100259359B1 (ko) 반도체 패키지용 기판 및 반도체 패키지, 그리고 그 제조방법
US7350293B2 (en) Low profile ball-grid array package for high power
KR20020089123A (ko) 반도체 장치용 테이프 캐리어 및 그것을 이용한 반도체 장치
JP2017191895A (ja) 半導体装置および半導体装置の製造方法
JP3137323B2 (ja) 半導体装置及びその製造方法
KR101186879B1 (ko) 리드 프레임 및 그 제조 방법
KR100649878B1 (ko) 반도체 패키지
KR100401146B1 (ko) 반도체 패키지 제조용 부재의 제조 방법
JP2006049694A (ja) 二重ゲージ・リードフレーム
KR100346297B1 (ko) 메모리카드용 반도체패키지 및 그 제조방법
KR100375168B1 (ko) 반도체 패키지 및 그 제조방법
KR101187913B1 (ko) 반도체 패키지용 리이드 프레임과, 이를 제조하는 방법
KR100708042B1 (ko) 반도체패키지용 섭스트레이트의 제조 방법
KR100508733B1 (ko) 반도체 패키지 및 그 제조방법
KR100522838B1 (ko) 반도체 패키지 및 그 제조방법
JPS61144834A (ja) 樹脂封止型半導体装置
JP4068729B2 (ja) 樹脂封止型半導体装置とそれに用いられる回路部材
KR100355746B1 (ko) 반도체 패키지 제조용 부재 및 그 제조 방법
KR100297108B1 (ko) 엠.씨.엠 패캐이지
KR101503044B1 (ko) Pcb제품 및 그 제조방법
KR100355748B1 (ko) 반도체 패키지 제조용 부재
KR20020007877A (ko) 반도체 패키지 제조용 부재
JP2006351607A (ja) 回路基板及びその製造方法、並びに半導体パッケージの製造方法
KR20060127455A (ko) 테이프 캐리어 패키지용 테이프

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070912

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee