KR20020038299A - 스텝퍼 마스킹 브레이드 구조 - Google Patents
스텝퍼 마스킹 브레이드 구조 Download PDFInfo
- Publication number
- KR20020038299A KR20020038299A KR1020000068450A KR20000068450A KR20020038299A KR 20020038299 A KR20020038299 A KR 20020038299A KR 1020000068450 A KR1020000068450 A KR 1020000068450A KR 20000068450 A KR20000068450 A KR 20000068450A KR 20020038299 A KR20020038299 A KR 20020038299A
- Authority
- KR
- South Korea
- Prior art keywords
- masking
- braid
- chips
- shot
- stepper
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70058—Mask illumination systems
- G03F7/70091—Illumination settings, i.e. intensity distribution in the pupil plane or angular distribution in the field plane; On-axis or off-axis settings, e.g. annular, dipole or quadrupole settings; Partial coherence control, i.e. sigma or numerical aperture [NA]
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
본 발명은 웨이퍼 에지(Edge)의 이물을 방지하고 총 다이(Die) 수를 증가시키기 위한 스텝퍼 마스킹 브레이드 구조에 관한 것으로, 독립적으로 이동할 수 있는 8개의 마스킹 브레이드 제어 유닛들로 구성되며, 샷 내부의 가용 셀 위치에 따라서 상기 마스킹 브레이드 제어 유닛들이 독립적으로 이동하여 상기 가용 셀만이 디바이스 맵에 포함되도록 동작한다.
Description
본 발명은 반도체 제조장치에 관한 것으로 특히, 웨이퍼 에지부에서 이물없이 샷(Shot) 당 칩(Die)의 개수를 안정적으로 확보하기 위한 스텝퍼 마스킹 브레이드 구조에 관한 것이다.
이하, 첨부된 도면을 참조하여 종래의 스텝퍼 마스킹 브레이드 구조를 설명하면 다음과 같다.
도 1은 현재 양산하고 있는 웨이퍼를 나타낸 도면이고, 도 2는 종래 기술에 따른 마스킹 브레이드 구조를 나타낸 도면이고, 도 3은 4개의 칩이 1샷인 경우, 웨이퍼 에지부에서의 샷을 나타낸 도면이고, 도 4는 도 3에 도시된 샷에 대한 종래 마스킹 브레이드의 디바이스 맵 설정을 나타낸 도면이고, 도 5는 8개의 칩이 1샷인 경우, 웨이퍼 에지부에서의 샷을 나타낸 도면이고, 도 6a 내지 도 6b는 도 5에 도시된 샷에 대한 종래 마스킹 브레이드의 디바이스 맵 설정을 나타낸 도면이다.
현재 양산하고 있는 웨이퍼는 디바이스 맵 내부의 총 다이(Die) 수를 증가시키기 위하여 도 1에 도시된 바와 같이, 웨이퍼 에지부의 샷(Shot)(1)을 다수개의 칩(Die)(2)으로 나누고, 각 칩(2)의 위치에 따라서 사용 가능한 가용 칩 또는 사용 불가능한 불용칩으로 구분하고 있다.
즉, 도 1에서 웨이퍼 에지부 샷(1) 내부의 칩(2)들 중에 짙게 표시된 칩(2)은 가용 칩이고, 그 외의 밝게 표시된 칩(2)은 불용 칩이다.
종래 기술에 따른 마스킹 브레이드는 도 2에 도시된 바와 같이, 4개의 마스킹 브레이드 제어 유닛(3)으로 구성되며, 상기 마스킹 브레이드 제어 유닛(3)은 샷내부 칩(2)들의 가용 또는 불가용 여부에 따라서 독립적으로 이동하여 디바이스 맵을 설정한다.
웨이퍼 에지부에서 샷(1)이 도 3에 도시된 같이, 4개의 칩(2)으로 구성되고 상기 칩(2)들 중에 하나의 가용 칩이 존재한다면, 종래의 마스킹 브레이드는 도 4에 도시된 바와 같이 설정되게 되어 가용칩만이 디바이스 맵에 포함되게 된다.
그리고, 상기 예에서 미루어 짐작할 수 있듯이 하나의 샷(1)이 4개의 칩(2)으로 구성되는 모든 경우에 대해서, 종래 마스킹 브레이드를 이용한 설정이 가능하다.
그러나, 하나의 샷(1)이 8개의 칩(2)으로 구성되는 5와 같은 경우에, 가용 칩에 대한 종래 마스킹 브레이드는 도 6a 또는 도 6b와 같이 설정된다.
마스킹 브레이드가 도 6a와 같이 설정되면, 실제 가용 칩의 개수는 4개이지만 디바이스 맵 내부에는 하나의 칩(2)만이 포함되어 하나의 칩(2)만을 사용할 수 있게된다.
그리고, 마스킹 브레이드가 도 6b와 같이 설정되면, 실제 가용 칩을 모두 사용 가능하지만 디바이스 맵 내부에 2개의 불용 칩이 포함됨에 따라서 2개의 칩에서 이물이 존재할 가능성이 있다.
그러나, 상기와 같은 종래의 스텝퍼 마스킹 브레이드 구조는 다음과 같은 문제점이 있다.
첫째, 웨이퍼의 맵(Map) 설정 시에 총 다이(Die) 수를 증가시키면 불필요한칩의 잔류로 인한 이물 발생률이 높아진다.
둘째, 이물을 감소시키면 총 다이 수가 크게 감소된다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출한 것으로 웨이퍼 에지부에서 불필요한 칩의 잔류로 인한 이물 문제를 개선하고 총 다이의 개수를 극대화시킬 수 있는 스텝퍼 마스킹 브레이드 구조를 제공하는데 그 목적이 있다.
도 1은 현재 양산하고 있는 웨이퍼를 나타낸 도면
도 2는 종래 기술에 따른 마스킹 브레이드 구조를 나타낸 도면
도 3은 4개의 칩이 1샷인 경우, 웨이퍼 에지부서의 샷을 나타낸 도면
도 4는 도 3에 도시된 샷에 대한 종래의 마스킹 브레이드의 디바이스 맵 설정을 나타낸 도면
도 5는 8개의 칩이 1샷인 경우, 웨이퍼 에지부에서의 샷을 나타낸 도면
도 6a 내지 도 6b는 도 5에 도시된 샷에 대한 종래의 마스킹 브레이드의 디바이스 맵 설정을 나타낸 도면
도 7은 본 발명의 실시예에 따른 마스킹 브레이드의 구조를 나타낸 도면
도 8은 도 5에 도시된 샷에 대한 본 발명의 실시예에 따른 마스킹 브레이드의 디바이스 맵 설정을 나타낸 도면
도면의 주요 부분에 대한 부호 설명
1 : 샷(Shot) 2 : 칩(Die)
3 : 마스킹 브레이드 제어 유닛
상기와 같은 목적을 달성하기 위한 본 발명의 스텝퍼 마스킹 브레이드 구조는 독립적으로 이동할 수 있는 8개의 마스킹 브레이드 제어 유닛들로 구성되며, 샷 내부의 가용 셀 위치에 따라서 상기 마스킹 브레이드 제어 유닛들이 독립적으로 이동하여 상기 가용 셀만이 디바이스 맵에 포함되도록 동작하는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 스텝퍼 마스킹 브레이드 구조를 설명하면 다음과 같다.
도 7은 본 발명의 실시예에 따른 마스킹 브레이드의 구조를 나타낸 도면이고, 도 8은 도 5에 도시된 샷에 대한 본 발명의 실시예에 따른 마스킹 브레이드의 디바이스 맵 설정을 나타낸 도면이다.
본 발명에 따른 마스킹 브레이드의 구조는 도 7에 도시된 바와 같이, 총 8개의 마스킹 브레이드 제어 유닛(3)으로 구성되며 사각형을 이루는 4개의 마스킹 브레이드 제어 유닛(3)과, 상기 사각형의 마스킹 브레이드 제어 유닛의 각 모서리에 구성되는 4개의 마스킹 브레이드 제어 유닛(3)으로 구성된다.
그리고, 상기 8개의 마스킹 브레이드 제어 유닛(3)들은 독립적으로 이동할수 있다.
도 5에서와 같이 하나의 샷(1)이 8개의 셀(2)로 구성되는 경우, 본 발명의 마스킹 브레이드 제어 유닛(3)들은 독립적으로 움직이어 도 8과 같이 디바이스 맵을 설정한다.
즉, 디바이스 맵 내부에 모든 가용칩을 포함하고 불가용칩은 포함하지 않도록 마스킹 브레이드를 설정한다.
상기와 같은 본 발명의 스텝퍼 마스킹 브레이드 구조는 다음과 같은 효과가 있다.
첫째, 디바이스 맵 내부에 불가용 칩이 포함되지 않으므로 웨이퍼 에지부에서 이물 발생을 줄일 수 있다.
둘째, 모든 가용 칩을 디바이스 맵 내부에 포함할 수 있으므로 웨이퍼의 총 다이 수를 극대화시킬 수 있다.
Claims (1)
- 독립적으로 이동할 수 있는 8개의 마스킹 브레이드 제어 유닛들로 구성되며, 샷 내부의 가용 셀 위치에 따라서 상기 마스킹 브레이드 제어 유닛들이 독립적으로 이동하여 상기 가용 셀만이 디바이스 맵에 포함되도록 동작하는 것을 특징으로 하는 스텝퍼 마스킹 브레이드 구조.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020000068450A KR20020038299A (ko) | 2000-11-17 | 2000-11-17 | 스텝퍼 마스킹 브레이드 구조 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020000068450A KR20020038299A (ko) | 2000-11-17 | 2000-11-17 | 스텝퍼 마스킹 브레이드 구조 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20020038299A true KR20020038299A (ko) | 2002-05-23 |
Family
ID=19699674
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020000068450A KR20020038299A (ko) | 2000-11-17 | 2000-11-17 | 스텝퍼 마스킹 브레이드 구조 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20020038299A (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112198767A (zh) * | 2020-10-20 | 2021-01-08 | Tcl华星光电技术有限公司 | 曝光机 |
-
2000
- 2000-11-17 KR KR1020000068450A patent/KR20020038299A/ko not_active Application Discontinuation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112198767A (zh) * | 2020-10-20 | 2021-01-08 | Tcl华星光电技术有限公司 | 曝光机 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0720233A2 (en) | Library group and semiconductor integrated circuit structured thereof | |
US5716889A (en) | Method of arranging alignment marks | |
US20070077666A1 (en) | Efficient provision of alignment marks on semiconductor wafer | |
JPS55156370A (en) | Manufacture of semiconductor device | |
US20120196402A1 (en) | Implementing multiple different types of dies for memory stacking | |
CN102799060A (zh) | 虚设图案以及形成虚设图案的方法 | |
JPH02211648A (ja) | 半導体装置 | |
US5912502A (en) | Wafer having a plurality of IC chips having different sizes formed thereon | |
KR20020038299A (ko) | 스텝퍼 마스킹 브레이드 구조 | |
US20030052417A1 (en) | Semiconductor device | |
US6005294A (en) | Method of arranging alignment marks | |
JP2001313319A (ja) | 半導体基板における電子回路の構造部の製造と検査のための方法 | |
JP2001297979A (ja) | 半導体装置の製造方法 | |
US6420780B1 (en) | Voltage regulator | |
CN112563250B (zh) | 一种多颗芯片同时制备封装使用的方法 | |
WO2024066218A1 (zh) | 掩膜版及其布局方法、芯片的排版图形 | |
JPH0239455A (ja) | 大規模集積回路 | |
JPS63306641A (ja) | 半導体集積回路 | |
JPS61263237A (ja) | 半導体装置の製造方法 | |
KR100232220B1 (ko) | 핀 배치 구조 | |
KR100224671B1 (ko) | 게이트 어레이의 마스터 슬라이스 구조 | |
JPH02191361A (ja) | 集積回路 | |
Kosai et al. | Throughput enhancement in electron beam direct writing by multiple-cell shot technique for logic devices | |
JPH03265166A (ja) | Iilを有する半導体装置 | |
CN114914331A (zh) | 一种led芯粒排列方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Withdrawal due to no request for examination |