KR20020034215A - 센스 앰프 오버 드라이브 회로 - Google Patents

센스 앰프 오버 드라이브 회로 Download PDF

Info

Publication number
KR20020034215A
KR20020034215A KR1020000064291A KR20000064291A KR20020034215A KR 20020034215 A KR20020034215 A KR 20020034215A KR 1020000064291 A KR1020000064291 A KR 1020000064291A KR 20000064291 A KR20000064291 A KR 20000064291A KR 20020034215 A KR20020034215 A KR 20020034215A
Authority
KR
South Korea
Prior art keywords
pull
sense amplifier
driver
power supply
supply voltage
Prior art date
Application number
KR1020000064291A
Other languages
English (en)
Other versions
KR100668813B1 (ko
Inventor
이용환
임정돈
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1020000064291A priority Critical patent/KR100668813B1/ko
Publication of KR20020034215A publication Critical patent/KR20020034215A/ko
Application granted granted Critical
Publication of KR100668813B1 publication Critical patent/KR100668813B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4094—Bit-line management or control circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Amplifiers (AREA)

Abstract

본 발명은 반도체 메모리 장치의 센스 앰프 오버 드라이브 회로에 관한 것으로, 파워 다운 모드에서 셀프 리프레시를 할 경우 오버 드라이브에 의한 외부 전원전압을 사용을 제어함으로써, 파워 다운 모드 상태에서 불필요한 파워의 소모를 줄였다. 이를 위해, 본 발명의 센스 앰프 오버 드라이브 회로는 다수개의 메모리 셀로 구성된 메모리 셀부와, 상기 메모리 셀의 데이터를 감지 증폭하거나 입력된 데이터를 감지 증폭하여 상기 메모리 셀로 출력하는 다수개의 센스 앰프부와, 센스 앰프 인에이블 신호에 의해 센스 앰프의 풀업 바이어스 전위로 내부 전원전압을 공급하는 제 1 풀업 드라이버부와, 상기 센스 앰프 인에이블 신호에 의해 센스 앰프의 풀업 바이어스 전위로 외부 전원전압을 공급하는 제 2 풀업 드라이버와, 상기 센스 앰프 인에이블 신호에 의해 센스 앰프의 풀다운 바이어스 전위로 접지전압을 공급하는 풀다운 드라이버와, 상기 센스 앰프의 초기 동작에서는 상기 센스 앰프의 풀업 바이어스 전위로 상기 외부 전원전압을 공급하고, 파워 다운 모드에서는 상기 풀업 바이어스 전위로 상기 외부 전원전압의 공급을 제어하도록 상기 제 2 풀업 드라이버의 동작을 제어하는 신호를 발생하는 오버 드라이브 제어부를 포함하여 이루어진 것을 특징으로 한다.

Description

센스 앰프 오버 드라이브 회로{SENSE AMPLIFIER OVER DRIVE CIRCUIT}
본 발명은 반도체 메모리 장치의 센스 앰프 오버 드라이브 회로에 관한 것으로, 특히 파워 다운 모드(power down mode) 상태에서 불필요한 파워(power)의 소모를 줄이기 위하여, 파워 다운 모드에서 셀프 리프레시(self refresh)를 할 경우 오버 드라이브(over drive)에 의한 외부 전원전압(Vext)을 사용하지 않도록 제어한 센스 앰프 오버 드라이브 회로에 관한 것이다.
도 1은 종래 기술에 따른 센스 앰프 오버 드라이브 회로의 구성도로서, 다수개의 메모리 셀로 구성된 메모리 셀부(14)와, 리드 동작시 상기 메모리 셀부(14)의데이터를 감지 증폭하거나 또는 라이트 동작시 입력된 데이터를 감지 증폭하여 상기 메모리 셀부(14)로 출력하는 비트라인 센스 앰프부(10n)와, 센스 앰프 인에이블 신호(/SAEN)에 의해 센스 앰프의 풀업 바이어스 전위(SPC)로 내부 전원전압(Vint)을 공급하는 제 1 풀업 드라이버(P1)와, 센스 앰프 인에이블 신호(SAEN)에 의해 센스 앰프의 풀다운 바이어스 전위(SNC)로 접지전압(Vss)을 공급하는 풀다운 드라이버(N1)와, 상기 센스 앰프 인에이블 신호(/SAEN)에 의해 일정 폭을 갖는 펄스 신호를 생성하는 펄스 발생부(12)와, 상기 펄스 발생부(12)의 출력 신호에 의해 외부 전원전압(Vext)을 상기 센스 앰프의 풀업 바이어스 전위(SPC)로 공급하는 제 2 풀업 드라이버(P2)로 구성되어 있다.
일반적으로, 셀의 데이터를 읽거나 쓰기 위해서는 우선 워드 라인(WL)을 활성화하여 셀의 값을 비트 라인(BL 또는 /BL)에 실어 주어야 한다. 그 후 비트 라인(BL)과 비트 라인바(/BL)의 전압 차이가 적으므로 이를 증폭하기 위하여 센스 앰프를 사용한다.
센스 앰프는 워드 라인이 활성화된 후 센스 앰프 인에이블 신호(SAEN)가 인에이블되면서 동작을 시작한다. 센스 앰프의 전압 소오스인 풀업 바이어스 전위(SPC)와 풀다운 바이어스 전위(SNC)는 초기에 반전위(1/2Vint)로 유지하다가 센스 앰프 인에이블 신호(SAEN)가 인에이블되면서 각각 내부 전원전압(Vint)과 접지전압(Vss)으로 벌어진다. 그러나, 이때 내부 전원전압(Vint)을 전달하여 주는 PMOS 트랜지스터(P1)의 특성이 NMOS 트랜지스터(N1)보다 좋지 않으므로 풀업 바이어스 전위(SPC)는 내부 전원전압(Vint) 레벨까지 빠르게 상승하지 못한다.
따라서, 종래에는 외부 전원전압(Vext)을 센스 앰프 인에이블 신호(SAEN)가 인에이블되었을때 일정 시간동안 풀업 바이어스 전위(SPC)에 오버 드라이버(over drive)함으로써, 센스 앰프의 풀업 바이어스 전위(SPC)를 높여주어 비트 라인(BL)과 비트 라인바(/BL)의 데이터 전이(develop)를 빠르게 하고, 결과적으로 tRCD시간을 줄일 수 있도록 하였다.
그러나, 파워 다운 모드에서 셀프 리프레시 동작에서는 동작 속도가 중요하지 않으므로, 파워 다운 모드에서 센스 앰프의 오버 드라이빙 동작은 불필요하게 전류를 소모하는 원인이 된다.
따라서, 본 발명은 상기 문제점을 해결하기 위하여 이루어진 것으로, 본 발명의 목적은 파워 다운 모드 상태에서 불필요한 파워의 소모를 줄이기 위하여, 파워 다운 모드에서 셀프 리프레시(self refresh)를 할 경우 오버 드라이브(over drive)에 의한 외부 전원전압(Vext)을 사용하지 않도록 제어한 센스 앰프 오버 드라이브 회로를 제공하는데 있다.
상기 목적을 달성하기 위하여, 본 발명의 센스 앰프 오버 드라이브 회로는,
다수개의 메모리 셀로 구성된 메모리 셀부와,
상기 메모리 셀의 데이터를 감지 증폭하거나 입력된 데이터를 감지 증폭하여 상기 메모리 셀로 출력하는 다수개의 센스 앰프부와,
센스 앰프 인에이블 신호에 의해 센스 앰프의 풀업 바이어스 전위로 내부 전원전압을 공급하는 제 1 풀업 드라이버부와,
상기 센스 앰프 인에이블 신호에 의해 센스 앰프의 풀업 바이어스 전위로 외부 전원전압을 공급하는 제 2 풀업 드라이버와,
상기 센스 앰프 인에이블 신호에 의해 센스 앰프의 풀다운 바이어스 전위로 접지전압을 공급하는 풀다운 드라이버와,
상기 센스 앰프의 초기 동작에서는 상기 센스 앰프의 풀업 바이어스 전위로 상기 외부 전원전압을 공급하고, 파워 다운 모드에서는 상기 풀업 바이어스 전위로 상기 외부 전원전압의 공급을 제어하도록 상기 제 2 풀업 드라이버의 동작을 제어하는 신호를 발생하는 오버 드라이브 제어부를 포함하여 이루어진 것을 특징으로 한다.
본 발명의 센스 앰프 오버 드라이브 회로에 있어서, 상기 제 1 및 제 2 풀업 드라이버부는 PMOS 트랜지스터인 것을 특징으로 한다.
본 발명의 센스 앰프 오버 드라이브 회로에 있어서, 상기 풀다운 드라이버부는 NMOS 트랜지스터인 것을 특징으로 한다.
본 발명의 센스 앰프 오버 드라이브 회로에 있어서, 상기 오버 드라이브 제어부는, 상기 센스 앰프 인에이블 신호에 의해 일정폭의 펄스 신호를 발생하는 펄스 발생부와, 상기 펄스 발생부의 출력 신호의 반전 신호와 파워 다운 모드 신호를 입력하여 논리 연산한 신호를 상기 제 2 풀업 드라이버부의 게이트단으로 출력하는 NAND 게이트로 구성된 것을 특징으로 한다.
도 1은 종래 기술에 따른 센스 앰프 오버 드라이브 회로의 구성도
도 2는 본 발명에 의한 센스 앰프 오버 드라이브 회로의 구성도
도 3은 본 발명에 의한 센스 앰프 관련 동작 타이밍도
* 도면의 주요부분에 대한 부호의 설명 *
10∼10n : 센스 앰프부 12 : 펄스 발생부
20 : 오브 드라이브 제어부
이하, 본 발명의 실시예에 관하여 첨부도면을 참조하면서 상세히 설명한다.
또, 실시예를 설명하기 위한 모든 도면에서 동일한 기능을 갖는 것은 동일한 부호를 사용하고 그 반복적인 설명은 생략한다.
도 3은 본 발명에 의한 센스 앰프 오버 드라이브 회로의 구성을 나타낸 것이다.
본 발명에 의한 센스 앰프 오버 드라이브 회로는 도시한 바와 같이, 다수개의 메모리 셀로 구성된 메모리 셀부(14)와, 리드 동작시 상기 메모리 셀부(14)의 데이터를 감지 증폭하거나 또는 라이트 동작시 입력된 데이터를 감지 증폭하여 상기 메모리 셀부(14)로 출력하는 비트라인 센스 앰프부(10n)와, 센스 앰프 인에이블 신호(/SAEN)에 의해 센스 앰프의 풀업 바이어스 전위(SPC)로 내부 전원전압(Vint)을 공급하는 제 1 풀업 드라이버(P1)와, 상기 센스 앰프의 풀업 바이어스 전위(SPC)로 외부 전원전압(Vext)을 공급하는 제 2 풀업 드라이버(P2)와, 센스 앰프 인에이블 신호(SAEN)에 의해 센스 앰프의 풀다운 바이어스 전위(SNC)로 접지전압(Vss)을 공급하는 풀다운 드라이버(N1)와, 상기 센스 앰프 인에이블 신호(/SAEN)에 의해 센스 앰프 초기 동작에서는 외부 전원전압(Vext)을 상기 센스 앰프의 풀업 바이어스 전위(SPC)로 공급하도록 상기 제 2 풀업 드라이버(P2)의 동작을 제어하고 파워 다운 모드 신호(/powerdown)에 의해 파워 다운 모드에서는 상기 풀업 바이어스 전위(SPC)로 상기 외부 전원전압(Vext)의 공급을 제어하도록 상기 제 2 풀업 드라이버(P2)의 동작을 제어하는 신호를 발생하는 오버 드라이브 제어부(20)를 구비한다.
디램(DRAM)은 파워 다운 모드에서 최소한의 파워를 소모하면서 셀들의 상태를 유지해야 하며, 셀들의 상태를 유지하기 위해서는 셀프 리프레시를 수행해야 한다. 종래의 기술에서는 센스 앰프 인에이블 신호(SAEN)가 인에이블되면 오버 드라이브 회로가 동작하여 셀프 리프레시 동작에서도 오버 드라이브된다. 그러나, 셀프 리프레시 동작에서는 비트 라인(BL)과 비트 라인바(/BL)의 빠른 데이터 전이가 필요 없으므로, 오버 드라이브 동작을 하여 불필요하게 파워를 소모시킬 필요가 없다.
따라서, 본 발명에서는 파워 다운 모드에서 셀프 리프레시 동작시 오버 드라이브를 하지 않도록 도 2에 도시한 바와 같은 오버 드라이브 제어부(20)를 구현하였다.
상기 회로에서, 센스 앰프 인에이블 신호(/SAEN)가 인에이블된 상태에서 파워 다운 모드 상태가 아니면, 상기 오버 드라이브 제어부(20)는 '로우' 신호를 출력하여 상기 제 2 풀업 드라이버부(P2)를 턴온시킨다. 따라서, 센스 앰프의 초기 동작시 턴온된 제 1 풀업 드라이버부(P1)를 통해 풀업 바이어스 전위(SPC)로 내부 전원전압(Vint)이 공급됨과 동시에, 상기 제 2 풀업 드라이버부(P2)를 통해 상기 풀업 바이어스 전위(SPC)로 외부 전원전압(Vext)이 공급되어 센스 앰프의 구동 속도를 향상시킨다.
그리고, 상기 센스 앰프 인에이블 신호(/SAEN)가 인에이블된 상태에서 파워 다운 모드 상태이면, 상기 오버 드라이브 제어부(20)는 '하이' 신호를 출력하여 상기 제 2 풀업 드라이버부(P2)가 동작하지 못하도록 제어한다. 따라서, 외부 전원전압(Vext)이 센스 앰프의 풀업 바이어스 전위(SPC)로 공급되지 못하여 파워 다운 모드시 전류 소모를 줄일 수 있다.
이상에서 설명한 바와 같이, 본 발명의 센스 앰프 오버 드라이브 회로에 의하면, 파워 다운 모드에서 셀프 리프레시를 할 경우 오버 드라이브에 의한 외부 전원전압(Vext)을 사용하지 않도록 제어함으로써, 파워 다운 모드 상태에서 불필요한 파워의 소모를 줄일 수 있다.
아울러 본 발명의 바람직한 실시예들은 예시의 목적을 위해 개시된 것이며, 당업자라면 본 발명의 사상과 범위 안에서 다양한 수정, 변경, 부가등이 가능할 것이며, 이러한 수정 변경등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.

Claims (4)

  1. 반도체 메모리 장치에 있어서,
    다수개의 메모리 셀로 구성된 메모리 셀부와,
    상기 메모리 셀의 데이터를 감지 증폭하거나 입력된 데이터를 감지 증폭하여 상기 메모리 셀로 출력하는 다수개의 센스 앰프부와,
    센스 앰프 인에이블 신호에 의해 센스 앰프의 풀업 바이어스 전위로 내부 전원전압을 공급하는 제 1 풀업 드라이버부와,
    상기 센스 앰프 인에이블 신호에 의해 센스 앰프의 풀업 바이어스 전위로 외부 전원전압을 공급하는 제 2 풀업 드라이버와,
    상기 센스 앰프 인에이블 신호에 의해 센스 앰프의 풀다운 바이어스 전위로 접지전압을 공급하는 풀다운 드라이버와,
    상기 센스 앰프의 초기 동작에서는 상기 센스 앰프의 풀업 바이어스 전위로 상기 외부 전원전압을 공급하고, 파워 다운 모드에서는 상기 풀업 바이어스 전위로 상기 외부 전원전압의 공급을 제어하도록 상기 제 2 풀업 드라이버의 동작을 제어하는 신호를 발생하는 오버 드라이브 제어부를 포함하여 이루어진 것을 특징으로 하는 센스 앰프 오버 드라이버 회로.
  2. 제 1 항에 있어서,
    상기 제 1 및 제 2 풀업 드라이버부는 PMOS 트랜지스터인 것을 특징으로 하는 센스 앰프 오버 드라이버 회로.
  3. 제 1 항에 있어서,
    상기 풀다운 드라이버부는 NMOS 트랜지스터인 것을 특징으로 하는 센스 앰프 오버 드라이버 회로.
  4. 제 1 항에 있어서,
    상기 오버 드라이브 제어부는,
    상기 센스 앰프 인에이블 신호에 의해 일정폭의 펄스 신호를 발생하는 펄스 발생부와,
    상기 펄스 발생부의 출력 신호의 반전 신호와 파워 다운 모드 신호를 입력하여 논리 연산한 신호를 상기 제 2 풀업 드라이버부의 게이트단으로 출력하는 NAND 게이트로 구성된 것을 특징으로 하는 센스 앰프 오버 드라이버 회로.
KR1020000064291A 2000-10-31 2000-10-31 센스 앰프 오버 드라이브 회로 KR100668813B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000064291A KR100668813B1 (ko) 2000-10-31 2000-10-31 센스 앰프 오버 드라이브 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000064291A KR100668813B1 (ko) 2000-10-31 2000-10-31 센스 앰프 오버 드라이브 회로

Publications (2)

Publication Number Publication Date
KR20020034215A true KR20020034215A (ko) 2002-05-09
KR100668813B1 KR100668813B1 (ko) 2007-01-17

Family

ID=19696382

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000064291A KR100668813B1 (ko) 2000-10-31 2000-10-31 센스 앰프 오버 드라이브 회로

Country Status (1)

Country Link
KR (1) KR100668813B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100650713B1 (ko) * 2000-12-27 2006-11-27 주식회사 하이닉스반도체 비트 라인 센스 앰프
KR100746615B1 (ko) * 2006-02-20 2007-08-06 주식회사 하이닉스반도체 센스앰프 제어회로 및 반도체 장치
KR100753077B1 (ko) * 2001-12-29 2007-08-31 주식회사 하이닉스반도체 반도체메모리장치의 비트라인 분리신호 발생회로
KR101028391B1 (ko) * 2002-05-13 2011-04-13 소니 주식회사 전력증폭장치

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100650713B1 (ko) * 2000-12-27 2006-11-27 주식회사 하이닉스반도체 비트 라인 센스 앰프
KR100753077B1 (ko) * 2001-12-29 2007-08-31 주식회사 하이닉스반도체 반도체메모리장치의 비트라인 분리신호 발생회로
KR101028391B1 (ko) * 2002-05-13 2011-04-13 소니 주식회사 전력증폭장치
KR100746615B1 (ko) * 2006-02-20 2007-08-06 주식회사 하이닉스반도체 센스앰프 제어회로 및 반도체 장치
US7675798B2 (en) 2006-02-20 2010-03-09 Hynix Semiconductor Inc. Sense amplifier control circuit and semiconductor device using the same

Also Published As

Publication number Publication date
KR100668813B1 (ko) 2007-01-17

Similar Documents

Publication Publication Date Title
KR100541367B1 (ko) 오버드라이빙 구조를 가진 반도체 메모리 소자
KR100781950B1 (ko) 반도체 메모리 장치의 내부 전원 전압 발생 회로 및 그 제어 방법
JP4043142B2 (ja) メモリデバイス
US7038962B2 (en) Semiconductor integrated circuit
US7567469B2 (en) Over driving pulse generator
KR20050101868A (ko) 반도체 메모리 소자의 전원 공급 장치 및 방법
KR100540484B1 (ko) 라이트회복시간이 줄어든 메모리 장치
KR100847760B1 (ko) 메모리 장치 및 구동방법
KR100668813B1 (ko) 센스 앰프 오버 드라이브 회로
JP5580179B2 (ja) 半導体装置
KR20040108018A (ko) 메모리 장치의 감지 증폭기용 구동전압 드라이버
KR100650713B1 (ko) 비트 라인 센스 앰프
US7417912B2 (en) Bit-line sense amplifier driver
KR100976407B1 (ko) 반도체 메모리 장치 및 그의 구동 방법
KR100652797B1 (ko) 반도체 메모리 소자의 센스앰프 오버드라이버 제어회로 및그 제어 방법
KR100733473B1 (ko) 비트라인 오버 드라이빙 구조를 가진 반도체 메모리 소자및 그 구동방법
KR20140028556A (ko) 차동 신호 전송 구조를 가진 반도체 집적회로 및 그의 구동방법
KR20030057702A (ko) 센스앰프에 안정적인 전원공급을 위한 반도체 장치
KR20050059790A (ko) 감지증폭기의 오버 드라이빙 제어회로
KR100693782B1 (ko) 센스앰프 드라이버
KR20050097153A (ko) 반도체 메모리 소자
KR100813524B1 (ko) 비트라인 센스앰프 드라이버 및 이를 이용한 비트라인 센싱방법
KR20030047023A (ko) 반도체 장치
KR101008983B1 (ko) 비트라인 센스앰프 회로
KR100680949B1 (ko) 메모리 장치용 내부전압 발생장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101224

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee