KR20020027773A - 반도체 소자의 콘택 형성방법 - Google Patents
반도체 소자의 콘택 형성방법 Download PDFInfo
- Publication number
- KR20020027773A KR20020027773A KR1020000058413A KR20000058413A KR20020027773A KR 20020027773 A KR20020027773 A KR 20020027773A KR 1020000058413 A KR1020000058413 A KR 1020000058413A KR 20000058413 A KR20000058413 A KR 20000058413A KR 20020027773 A KR20020027773 A KR 20020027773A
- Authority
- KR
- South Korea
- Prior art keywords
- contact
- organic
- forming
- organic arc
- etching
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 31
- 239000004065 semiconductor Substances 0.000 title claims abstract description 15
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 26
- 238000001312 dry etching Methods 0.000 claims abstract description 7
- 239000000758 substrate Substances 0.000 claims abstract description 5
- 238000005530 etching Methods 0.000 claims description 16
- 239000006117 anti-reflective coating Substances 0.000 abstract description 31
- 230000007547 defect Effects 0.000 abstract description 3
- 230000015572 biosynthetic process Effects 0.000 abstract description 2
- 239000010410 layer Substances 0.000 abstract 7
- 238000009413 insulation Methods 0.000 abstract 4
- 239000012044 organic layer Substances 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 4
- 238000004148 unit process Methods 0.000 description 3
- 239000005380 borophosphosilicate glass Substances 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 238000001035 drying Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 230000003667 anti-reflective effect Effects 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Drying Of Semiconductors (AREA)
Abstract
유기 ARC(Anti-Reflective Coating)를 적용하여 반도체 소자의 콘택을 형성하는 과정에서 야기되는 포토(photo)성 낫-오픈(not-open) 즉, 콘택 오픈 불량(contact not open)을 막을 수 있도록 한 반도체 소자의 콘택 형성방법이 개시된다.
이를 위해 본 발명에서는, 반도체 기판 상에 적층막 구조의 절연막을 형성하는 단계; 상기 절연막 상에 유기 ARC를 형성하는 단계; 상기 유기 ARC 상에 콘택 형성부를 한정하는 포토레지스트막을 형성하는 단계; 및 저압의 건식식각 설비 내에서 CF4를 식각가스로해서 상기 포토레지스트막에 의해 보호되지 못한 부분의 상기 유기막과 상기 절연막을 순차식각하여 콘택을 형성하는 단계로 이루어진 반도체 소자의 콘택 형성방법이 제공된다.
Description
본 발명은 반도체 소자 제조방법에 관한 것으로, 특히 유기 ARC(Anti-Reflective Coating)를 적용하여 반도체 소자의 콘택을 형성하는 과정에서 야기되는 포토(photo)성 낫-오픈(not-open) 즉, 콘택 오픈 불량(contact not open)을 막을 수 있도록 한 반도체 소자의 콘택 형성방법에 관한 것이다.
반도체 소자의 집적도가 커지고 디자인 룰이 감소함에 따라 단위 공정에서의공정 마진(margin) 역시 작아지고 있다. 이에 따라 현재의 0.18㎛의 미세 가공 공정을 구현하기 위해서는 포토레지스트에 무기 ARL(Anti-Reflective Layer)을 적용하는 것이 일반화되었다.
하지만 무기 ARL을 적용할 경우에는 FAB에서의 파티클 발생, 단위 공정 수의 증가(무기 ARL 막질 증착 전후에 유기 ARC에서는 필요치 않는 크리닝 공정과 건조 공정이 요구됨)등과 같은 공정 진행상의 문제가 수반되므로, 현재는 유기 ARC 막질로 변경되고 있는 추세라 할 수 있다.
유기 ARC의 경우, 무기 ARL과는 달리 포토(photo) 공정의 일부로서 속해 있어 막질 형성이 증착 공정이 아닌 코팅(coating)법에 의해 이루어지므로, 소자 제조시 별도의 크리닝 작업이나 건조 작업이 필요치 않아 단위 공정의 수를 줄일 수 있으며 파티클(particle) 발생이 없다는 장점을 지닌다.
도 1a 및 도 1b에는 상기 유기 ARC를 적용한 반도체 소자의 일반적인 콘택 형성방법을 도시한 공정수순도가 제시되어 있다. 이를 도 2에 제시된 공정블럭도를 참조하여 제 5 단계로 구분하여 살펴보면 다음과 같다.
제 1 단계(100)로서, 반도체 기판(10) 상에 "HT-USG/SiN/BPSG/HTO" 적층 구조의 절연막(12)을 형성한다.
제 2 단계(110)로서, 상기 절연막(12) 상에 유기 ARC(14)를 형성한다.
제 3 단계(120)로서, 상기 유기 ARC(14) 상에 포토레지스트막(16)을 형성한다.
제 4 단계(130)로서, 콘택 형성부를 한정하는 마스크를 이용해서 포토레지스트막(16)을 선택식각한다.
제 5 단계(140)로서, 식각처리된 상기 포토레지스트막(16)을 마스크로해서 건식식각 설비 내에서 유기 ARC(14)와 절연막(12)을 순차식각하여 콘택(h)을 형성하므로서, 본 공정 진행을 완료한다. 이때, 상기 유기 ARC(14)와 절연막(12)의 식각 공정은 CHF3를 식각 가스로해서 저압의 조건으로 진행된다.
그러나, 상기 공정 조건하에서 콘택(h) 형성을 이룰 경우에는 포토레지스트막(16)과 유기 ARC(14) 간의 식각률(etch-rate) 차이로 인해 포토성 낫-오픈 즉, 콘택 오픈 불량이 발생되는 문제가 야기된다.
이는 식각가스로 CHF3를 사용할 경우, 유기 ARC(14)가 포토레지스트막(16)과 같이 카본(carbon)기 성질을 띠기는 하나 포토레지스트막(16)에 비해 식각률이 매우 느리므로(통상, 포토레지스트막:유기 ARC 간의 식각률 = 1:0.5 정도라 보면 된다) 유기 ARC(14)를 건식식각하는 과정에서 마스크로 사용되는 포토레지스트막(16)의 소모(consume)량이 너무 많아져, 이후 절연막(12) 식각시 포토레지스트막(16)이 마스크 역할을 제대로 할 수 없게 되는 상태가 발생되기 때문이다.
이에 본 발명의 목적은, 콘택 형성시 유기 ARC를 15 ~25mTorr의 저압에서 CF4가스를 이용해서 건식식각하므로써, 유기 ARC를 식각하는 과정에서 야기되던 마스크용 포토레지스트막의 소모량을 감소시켜 콘택 오픈 불량이 발생되는 것을 막을수 있도록 한 반도체 소자의 콘택 형성방법을 제공함에 있다.
도 1a 및 도 1b는 유기 ARC가 적용된 반도체 소자의 콘택 형성방법을 보인 공정수순도,
도 2는 도 1a ~ 도 1b에 대응되는 종래의 콘택 형성방법을 보인 공정블럭도,
도 3은 도 1a ~ 도 1b에 대응되는 본 발명에 의한 콘택 형성방법을 보인 공정블럭도이다.
상기 목적을 달성하기 위하여 본 발명에서는, 반도체 기판 상에 적층막 구조의 절연막을 형성하는 단계; 상기 절연막 상에 유기 ARC를 형성하는 단계; 상기 유기 ARC 상에 콘택 형성부를 한정하는 포토레지스트막을 형성하는 단계; 및 저압의 건식식각 설비 내에서 CF4를 식각가스로해서 상기 포토레지스트막에 의해 보호되지 못한 부분의 상기 유기막과 상기 절연막을 순차식각하여 콘택을 형성하는 단계로 이루어진 반도체 소자의 콘택 형성방법이 제공된다.
이때, 상기 저압이란 15 ~25mTorr 정도의 압력을 나타낸다.
상기와 같이 유기 ARC를 저압에서 CF4가스를 이용하여 식각할 경우, "포토레지스트막:유기 ARC" 간의 식각률을 "1:1 이상"의 비율로 제어할 수 있게 되므로 유기 ARC를 건식식각하는 과정에서 야기되던 포토레지스트막의 소모량을 현격하게 줄일 수 있게 된다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 대해 상세히 설명한다.
도 3은 본 발명에서 제안된 유기 ARC를 적용한 반도체 소자의 콘택 형성방법을 보인 공정블럭도로서, 이를 도 1a 및 도 1b에 제시된 공정수순도를 참조하여 제 5 단계로 구분하여 설명하면 다음과 같다.
제 1 단계(200)로서, 반도체 기판(10) 상에 "HT-USG/SiN/BPSG/HTO" 적층 구조의 절연막(12)을 형성한다.
제 2 단계(210)로서, 상기 절연막(12) 상에 유기 ARC(14)를 형성한다.
제 3 단계(220)로서, 상기 유기 ARC(14) 상에 포토레지스트막(16)을 형성한다.
제 4 단계(230)로서, 콘택 형성부를 한정하는 마스크를 이용해서 포토레지스트막(16)을 선택식각한다.
제 5 단계(240)로서, 식각처리된 상기 포토레지스트막(16)을 마스크로 이용해서 건식식각 설비 내에서 유기 ARC(14)와 절연막(12)을 순차식각하여 콘택(h)을 형성하므로서, 본 공정 진행을 완료한다. 이때, 상기 유기 ARC(14)와 절연막(12)의 식각 공정은 CF4를 식각 가스로해서 저압(예컨대, 15 ~25mTorr 정도의 압력)의 조건으로 진행된다.
이와 같이 공정을 실시할 경우, "포토레지스트막(16):유기 ARC(14)" 간의 식각률을 "1:1 이상"의 비율로 제어할 수 있게 되므로 유기 ARC(14)를 건식식각하는 과정에서 발생되던 포토레지스트막의 소모량을 기존 대비 현격하게 줄일 수 있게 되고, 아울러 절연막(12) 식각시 포토레지스트막(16)이 마스킹 역할을 제대로 수행할 수 있게 되므로, 콘택 오픈 불량이 발생되는 것을 근본적으로 막을 수 있게 된다.
이상에서 살펴본 바와 같이 본 발명에 의하면, 콘택 형성시 절연막 상의 유기 ARC를 15 ~25mTorr의 저압에서 CF4가스를 이용해서 건식식각해 주므로써, 유기 ARC를 식각하는 과정에서 야기되던 마스크용 포토레지스트막의 소모량을 기존대비 월등하게 줄일 수 있게 되므로, 콘택 오픈 불량이 발생하지 않게 된다.
Claims (2)
- 반도체 기판 상에 적층막 구조의 절연막을 형성하는 단계;상기 절연막 상에 유기 ARC를 형성하는 단계;상기 유기 ARC 상에 콘택 형성부를 한정하는 포토레지스트막을 형성하는 단계; 및저압의 건식식각 설비 내에서 CF4를 식각가스로해서 상기 포토레지스트막에 의해 보호되지 못한 부분의 상기 유기막과 상기 절연막을 순차식각하여 콘택을 형성하는 단계로 이루어진 것을 특징으로 하는 반도체 소자의 콘택 형성방법.
- 제 1항에 있어서, 상기 저압은 15 ~25mTorr 범위 내의 압력인 것을 특징으로 하는 반도체 소자의 콘택 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000058413A KR20020027773A (ko) | 2000-10-05 | 2000-10-05 | 반도체 소자의 콘택 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000058413A KR20020027773A (ko) | 2000-10-05 | 2000-10-05 | 반도체 소자의 콘택 형성방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20020027773A true KR20020027773A (ko) | 2002-04-15 |
Family
ID=19691888
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020000058413A KR20020027773A (ko) | 2000-10-05 | 2000-10-05 | 반도체 소자의 콘택 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20020027773A (ko) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19980026094A (ko) * | 1996-10-07 | 1998-07-15 | 김광호 | 패턴 형성 방법 |
| KR19980045338A (ko) * | 1996-12-10 | 1998-09-15 | 김영환 | 반도체 소자의 제조방법 |
| KR19990063377A (ko) * | 1997-12-24 | 1999-07-26 | 가네꼬 히사시 | 반도체 장치 제조 방법 |
| KR20000045433A (ko) * | 1998-12-30 | 2000-07-15 | 김영환 | 반도체소자의 게이트전극 형성방법 |
-
2000
- 2000-10-05 KR KR1020000058413A patent/KR20020027773A/ko not_active Application Discontinuation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19980026094A (ko) * | 1996-10-07 | 1998-07-15 | 김광호 | 패턴 형성 방법 |
| KR19980045338A (ko) * | 1996-12-10 | 1998-09-15 | 김영환 | 반도체 소자의 제조방법 |
| KR19990063377A (ko) * | 1997-12-24 | 1999-07-26 | 가네꼬 히사시 | 반도체 장치 제조 방법 |
| KR20000045433A (ko) * | 1998-12-30 | 2000-07-15 | 김영환 | 반도체소자의 게이트전극 형성방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6010829A (en) | Polysilicon linewidth reduction using a BARC-poly etch process | |
| JPH11330245A (ja) | 半導体装置のコンタクト形成方法 | |
| KR20020027773A (ko) | 반도체 소자의 콘택 형성방법 | |
| KR100643487B1 (ko) | 반도체 소자의 미세 패턴 형성방법 | |
| KR20090045754A (ko) | 하드마스크를 이용하는 반도체 소자의 패턴 형성 방법 | |
| KR101016334B1 (ko) | 반도체 소자의 게이트 전극 형성방법 | |
| JP2000173996A (ja) | 半導体装置およびその製造方法 | |
| KR20000061225A (ko) | 반도체소자의 트렌치 형성방법 | |
| KR20020036255A (ko) | 반도체 소자의 미세 콘택 홀 형성방법 | |
| KR100434312B1 (ko) | 반도체 소자의 콘택홀 형성 방법 | |
| KR0172293B1 (ko) | 반도체 장치의 콘택홀 형성방법 | |
| KR100609234B1 (ko) | 하부 반사방지막의 얕은 트랜치 절연 형성 방법 | |
| KR100376978B1 (ko) | 반도체소자의 콘택홀 형성방법 | |
| KR100516771B1 (ko) | 반도체 소자의 게이트 전극 형성방법 | |
| KR950003224B1 (ko) | 다층배선 구조를 갖는 반도체 장치의 제조방법 | |
| KR100668726B1 (ko) | 반도체 소자의 비트라인 콘택 형성방법 | |
| KR100356478B1 (ko) | 반도체 소자의 게이트 전극 형성 방법 | |
| KR100256809B1 (ko) | 반도체 소자의 콘택홀 형성방법 | |
| US20080003822A1 (en) | Method for fabricating semiconductor device | |
| KR0168200B1 (ko) | 반도체 장치의 다층 막질 식각 방법 | |
| KR100721590B1 (ko) | 반도체소자의 제조방법 | |
| KR100284311B1 (ko) | 비아 콘택 저항의 개선을 위한 반도체소자 제조방법 | |
| KR0172856B1 (ko) | 미세패턴 형성방법 | |
| KR20030002835A (ko) | 고선택비를 이용한 반도체소자의 식각방법 | |
| KR20040039776A (ko) | 반도체소자의 게이트전극 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |