KR20020027681A - 에스램셀의 제조 방법 - Google Patents
에스램셀의 제조 방법 Download PDFInfo
- Publication number
- KR20020027681A KR20020027681A KR1020000058253A KR20000058253A KR20020027681A KR 20020027681 A KR20020027681 A KR 20020027681A KR 1020000058253 A KR1020000058253 A KR 1020000058253A KR 20000058253 A KR20000058253 A KR 20000058253A KR 20020027681 A KR20020027681 A KR 20020027681A
- Authority
- KR
- South Korea
- Prior art keywords
- cell
- word line
- metal
- forming
- manufacturing
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 19
- 229910052751 metal Inorganic materials 0.000 claims abstract description 31
- 239000002184 metal Substances 0.000 claims abstract description 31
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 17
- 229920005591 polysilicon Polymers 0.000 claims abstract description 17
- 238000000034 method Methods 0.000 claims abstract description 13
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims abstract description 8
- 239000010937 tungsten Substances 0.000 claims abstract description 8
- 229910052721 tungsten Inorganic materials 0.000 claims abstract description 8
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 5
- 229910052802 copper Inorganic materials 0.000 claims abstract description 5
- 239000010949 copper Substances 0.000 claims abstract description 5
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 4
- 238000012546 transfer Methods 0.000 claims description 13
- 239000004065 semiconductor Substances 0.000 claims description 7
- 239000000758 substrate Substances 0.000 claims description 7
- 239000010410 layer Substances 0.000 claims description 6
- 239000011229 interlayer Substances 0.000 claims description 4
- 125000006850 spacer group Chemical group 0.000 claims description 4
- 239000010936 titanium Substances 0.000 claims description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 3
- 239000010941 cobalt Substances 0.000 claims description 3
- 229910017052 cobalt Inorganic materials 0.000 claims description 3
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims description 3
- 239000012535 impurity Substances 0.000 claims description 3
- 229910052719 titanium Inorganic materials 0.000 claims description 3
- 229920002120 photoresistant polymer Polymers 0.000 claims description 2
- 238000000059 patterning Methods 0.000 claims 5
- 239000011248 coating agent Substances 0.000 claims 1
- 238000000576 coating method Methods 0.000 claims 1
- 238000005468 ion implantation Methods 0.000 claims 1
- 230000003068 static effect Effects 0.000 abstract 1
- 239000010408 film Substances 0.000 description 9
- 238000010586 diagram Methods 0.000 description 4
- 238000013459 approach Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B10/00—Static random access memory [SRAM] devices
- H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
- G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
- G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
- G11C11/418—Address circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/14—Word line organisation; Word line lay-out
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
- Y10S257/903—FET configuration adapted for use as static memory cell
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 워드라인과 구동트랜지스터의 게이트간 단락이 발생하더라도 VCC 및 온도에 관계없이 인접셀의 페일을 억제하도록 한 SRAM셀의 제조 방법에 관한 것으로, 각각 두 개의 전송 트랜지스터, 구동 트랜지스터 및 부하트랜지스터를 형성하고, 상기 전송트랜지스터의 게이트에 워드라인을 접속시키며 상기 전송트랜지스터의 소스단과 상기 구동트랜지스터 중 일측 트랜지스터의 드레인단이 공통으로 접합되는 셀노드을 형성하고, 상기 셀노드에 타측 구동트랜지스터의 게이트를 접속시키는 단위셀을 되는 단위셀을 구성하고 상기 단위셀이 복수개 배열시키는 SRAM의 제조 방법에 있어서, 상기 단위셀의 각 워드라인을 스트랩핑시키거나, 상기 워드라인을 금속살리사이드구조로 형성하여 상기 단위셀 동작시 상기 셀노드의 전위를 VCC 레벨로 유지시키는 단계를 포함하여 이루어진다.
Description
본 발명은 메모리소자의 제조 방법에 관한 것으로, 특히 FCMOS(Full CMOS)에서의 콜드온도(Cold temerature)에서의 고전원전압(High VCC)현상 및 페일(Bit Fail) 발생률을 감소시키기 위한 SRAM의 제조 방법에 관한 것이다.
일반적으로, SRAM의 단위셀은 6개의 트랜지스터(6T)로 구성되는데, 구동트랜지스터(Drive transistor), 엑세스트랜지스터(Access transistor), 부하소자(Load element)로 구성된다.
여기서, 상기 구동트랜지스터 및 엑세스트랜지스터는 NMOS를 이용하며, 상기 부하소자는 저항, PMOS, FCMOS(Full CMOS), 폴리실리콘부하소자(Polysilicon load) 또는 TFT(Thin Film Transistor)를 이용한다. 최근에는 저전력, 대용량 메모리소자를 구현하기 위해 TFT를 부하소자로 적용하고 있다.
도 1은 종래기술에 따른 FCMOS형 SRAM셀의 셀어레이를 도시한 도면으로서, 각 SRAM셀의 단위셀은 각각의 게이트에 워드라인(WL)이 연결되고 드레인에 정비트라인(BL) 및 부비트라인(/BL)이 연결된 엑세스트랜지스터(Q1, Q3), 부하소자로서 소스단에 VCC가 인가된 PMOS(Q5, Q6), 상기 PMOS(Q5, Q6)의 드레인단과 상기 엑세스트랜지스터(Q1, Q3)의 소스단이 공통연결된 정셀노드(N) 및 부셀노드(/N), 상기PMOS(Q5, Q6)와 직렬로 연결되고 공통으로 게이트가 연결된 CMOS구조를 가지며 상기 CMOS의 게이트가 상기 정셀노드(N) 및 부셀노드(/N)에 교차결합되는 구동트랜지스터(Q2, Q4)로 구성된다. 여기서, 상기 구동트랜지스터(Q2, Q4) 및 엑세스트랜지스터(Q1, Q3)는 NMOS이고, 상기 구동트랜지스터(Q2, Q4)의 소스에 VSS가 인가된다.
도 2는 종래기술에 따른 구동트랜지스터의 게이트와 워드라인이 단락되어 브릿지노드가 발생된 FCMOS SRAM의 단위셀을 도시한 도면이다.
도 2에 도시된 것처럼, 폴리실리콘을 워드라인(WL)으로 이용하면, 폴리실리콘 게이트 형성시 파티클(Particle) 또는 기타의 원인에 의해서 구동트랜지스터 (Q2, Q4)의 게이트와 워드라인(WL)이 단락되는데, 도 1에 도시된 것처럼, 워드라인 (WL)과 셀노드(N) 및 부셀노드(/N)간에 브릿지노드(Bridge node)에 의한 저항경로 (Rbrg)가 존재하게 된다.
이 때, 정셀노드(N)의 전위(VN)는 다음과 같다.
여기서, 워드라인저항(RWL) 및 구동트랜지스터인 NMOS(Q2)의 채널저항(RD)은 물질의 특성상 온도 및 VCC 레벨의 변화에 따라 저항값이 변하게 되는데 워드라인저항은 16㏀까지의 범위를 갖는다.
따라서, 다음의 두가지 경우가 존재하게 되어 페일(Fail)을 유발한다.
첫번째, 저 VCC(Low VCC) 및/또는 핫온도(Hot temperature)인 경우에 RD>> RWL(+Rbrg)가 되는데, 이 때, 정셀노드전위(VN)는 VCC로 변하고 부셀노드전위(V/N)가 0이 되므로, 브릿지노드가 하이상태가 되어 워드라인(WL)은 하이상태를 유지함에 따라 브릿지셀만의 단일 비트 페일이 유발된다(A).
두번째, 고 VCC(High VCC) 및/또는 콜드온도(Cold temperature)인 경우에 RD<< RWL(+Rbrg)가 되는데, 이 때 정셀노드전위(VN)가 VCC/2이므로 부셀노드(V/N)의 전위는 여전히 하이로 유지되며, VN도 VCC/2보다 작은 레벨을 계속 유지함에 따라 브릿지셀의 워드라인전압(VWL)은 다음과 같다.
여기서, Rbrg를 무시하는 경우, 브릿지셀의 워드라인전압(VWL)은 V2L= VN< Vcc/2로 감소하며, 인접셀까지 페일을 유발할 수 있다(B). 따라서, 측정조건을 저 VCC(Low VCC)(핫 온도)에서 고 VCC(High Vcc)(콜드 온도)으로 점차적으로 움직이면, 첫번째(A) 경우에서 두번째(B) 경우로 변환되는 시점에서 페일 모드는 단일 비트 페일에서 로우페일(Row fail)로 달라질 수 있다.
이상과 같은 원리로 도 3과 같이 워드라인과 구동트랜지스터의 게이트간 브릿지가 발생하는 경우 컬럼리페어(Column repair)를 하여도 인접셀에서 콜드온도에서의 고 VCC(High VCC) 페일이 발생하게 되며, 이를 스크린하지 못할 경우 클레임(Claim)과 같은 심각한 상황을 초래할 수 있다. 도 3을 참조하여 자세히 설명하면, Vfp는 페일이 유발되는 임계 워드라인전압(Critical WL Voltage)으로서 브릿지된 경우 페일 양상이 가장 심하며, 마이크로브릿지(Micro bridge)로 갈수록 첫번째(A) 경우에 접근하여 페일 비트수가 감소함을 알 수 있다. 즉, 워드라인전압(VWL)이 Vfp보다 작은 영역에서 페일이 유발된다.
본 발명은 상기 종래기술의 문제점을 해결하기 위해 안출한 것으로서, 저온 및 저동작전원에서 워드라인과 구동트랜지스터의 게이트사이에 브릿지가 발생하더라도 워드라인과 브릿지저항을 감소시켜 온도 및 VCC 레벨에 관계없이 인접셀의 페일을 억제하는데 적합한 SRAM셀의 제조 방법을 제공함에 그 목적이 있다.
도 1은 종래기술에 따른 FCMOS형 SRAM셀 어레이를 도시한 도면,
도 2는 종래기술에 따른 구동트랜지스터의 게이트와 워드라인간 브릿지저항을 나타낸 도면,
도 3은 종래기술에 따른 워드라인 브릿지에 의한 워드라인 전압 분포를 나타낸 그래프,
도 4a 내지 도 4c는 본 발명의 제 1 실시예에 따른 SRAM셀의 제조 방법을 도시한 도면,
도 5는 본 발명의 제 2 실시예에 따른 SRAM셀의 제조 방법을 도시한 도면,
도 6은 본 발명의 제 2 실시예에 따른 각 셀의 워드라인이 스트랩핑된 SRAM셀 어레이를 도시한 회로도.
*도면의 주요 부분에 대한 부호의 설명
11 : 반도체기판 12 : 필드산화막
13 : 게이트패턴 13a : 워드라인
14 : 층간절연막 15 : 스페이서
16 : 감광막 17 : 금속살리사이드
상기의 목적을 달성하기 위한 본 발명은 각각 두 개의 전송 트랜지스터, 구동 트랜지스터 및 부하트랜지스터를 형성하고, 상기 전송트랜지스터의 게이트에 워드라인을 접속시키며 상기 전송트랜지스터의 소스단과 상기 구동트랜지스터 중 일측 트랜지스터의 드레인단이 공통으로 접합되는 셀노드을 형성하고, 상기 셀노드에 타측 구동트랜지스터의 게이트를 접속시키는 단위셀을 되는 단위셀을 구성하고 상기 단위셀이 복수개 배열시키는 SRAM의 제조 방법에 있어서, 상기 단위셀의 각 워드라인을 스트랩핑시켜 상기 단위셀 동작시 상기 셀노드의 전위를 VCC 레벨로 유지시키는 단계를 포함하여 이루어짐을 특징으로 하고, 본 발명의 SRAM셀의 제조 방법은 각각 두 개의 전송 트랜지스터, 구동 트랜지스터 및 부하트랜지스터를 형성하고, 상기 전송트랜지스터의 게이트에 워드라인을 접속시키며 상기 전송트랜지스터의 소스단과 상기 구동트랜지스터 중 일측 트랜지스터의 드레인단이 공통으로 접합되는 셀노드을 형성하고, 상기 셀노드에 타측 구동트랜지스터의 게이트를 접속시키는 단위셀을 되는 단위셀을 구성하고 상기 단위셀이 복수개 배열시키는 SRAM의 제조 방법에 있어서, 상기 단위셀의 각 워드라인을 금속살리사이드구조로 형성하여 상기 단위셀 동작시 상기 셀노드의 전위를 VCC 레벨로 유지시키는 단계를 포함하여 이루어짐을 특징으로 한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
통상적으로 채널저항은 소자설계에 따라 다소 차이가 있으나, 상온에서 VCC에 따라서 10㏀∼40㏀의 값을 가지며 워드라인저항(RWL)은 워드라인 구조 및 스트랩핑(Stapping) 방법에 따라 다르나, 도우프드 폴리실리콘(Doped polysilicon)을 이용하는 경우 16㏀(64 셀의 경로의 전체 저항)정도의 값을 가진다.
따라서, 본 발명의 실시예에서는 셀노드의 전위(VN)가 구동트랜지스터의 채널저항(RD)과 브릿지저항(Rbrg) 및 워드라인(RWL)의 저항비에 의해서 발생되는 비트페일을 방지하기 위해 워드라인의 저항만을 감소시키는 방법을 제안한다.
도 4a 내지 도 4c는 본 발명의 제 1 실시예에 따른 FCMOS형 SRAM셀의 워드라인 저항을 감소시키는 방법을 도시한 도면이다.
도 4a에 도시된 바와 같이, 반도체기판(11)에 소자분리공정을 이용하여 소자간 격리를 위한 필드산화막(12)을 형성하고, 상기 필드산화막(12)이 형성된 반도체기판(11)상에 마스크산화막(14)을 포함하는 다수의 게이트패턴(13)을 형성한다. 이 때, 상기 게이트패턴(13)은 폴리실리콘을 이용한다.
도 4b에 도시된 바와 같이, 상기 게이트패턴(13)을 마스크로 이용한 고농도 불순물 이온주입으로 소스/드레인(도시 생략)을 형성한 후, 상기 게이트패턴(13)의 양측벽에 접하는 스페이서(15)를 형성한다. 여기서, 상기 소스/드레인은 LDD(Lightly Doped Drain)형태로 형성한다.
이어서, 상기 게이트패턴(13)을 포함한 전면에 감광막(16)을 도포하고 노광 및 현상으로 워드라인이 형성될 영역을 오픈시킨다. 이후, 상기 오픈된 영역의 게이트패턴(13)은 워드라인(13a)으로 일컫는다.
도 4c에 도시된 바와 같이, 상기 감광막(16)의 오픈으로 노출된 워드라인 (13a)상의 마스크산화막(14)을 제거한 후, 텅스텐(W), 티타늄(Ti) 또는 코발트(Co)중 어느 하나의 금속을 증착 및 열처리하여 상기 워드라인(13a)의 상면에 금속살리사이드(17)를 형성한다.
상기와 같이 금속살리사이드를 형성하면 통상의 폴리실리콘(12Ω)을 이용하는 워드라인에 비해 그 저항이 1천배 정도 작게 되어 채널저항이 워드라인저항과 브릿지저항을 합한 값보다 훨씬 크다.
그리고, 상기와 같이 살리사이드구조의 워드라인을 형성하면 RD≫Rbrg+RWL를 유지하므로 셀동작시 워드라인이 턴온(Turn on)되면, 셀노드전위(VN)가 VCC×[RD/(RD+Rbrg+RWL)]에 의해 VCC을 만족하게 되어 VCC 및 온도에 따라서 인접셀이 페일되는 현상을 억제한다. 또한, 페일된 셀이 컬럼리페어(Cloum repair)된 후 인접하는 셀의 페일을 억제한다.
도 5는 본 발명의 제 2 실시예에 따른 워드라인저항의 감소 방법을 도시한 도면으로서, 폴리실리콘을 이용하여 각 셀의 워드라인(21)을 형성한 후, 상기 워드라인을 포함한 전면에 층간절연막(22)을 형성한다.
이어서, 상기 층간절연막(22)을 선택적으로 패터닝하여 워드라인(21)이 소정부분이 노출되는 콘택홀을 형성하고, 상기 콘택홀을 포함한 전면에 텅스텐, 알루미늄 또는 구리 중 어느 하나의 금속(23)을 증착하여 워드라인(21)을 스트랩핑한다.
도 6은 도 5에 따른 단위 FCMOS형 SRAM셀의 어레이를 도시한 도면으로서, 각 단위셀마다 워드라인을 스트랩핑하여 총 워드라인저항을 감소시킨다.
즉, 도 6에 도시된 것처럼 텅스텐, 알루미늄 또는 구리 중 어느 하나의 금속을 이용하여 각 셀의 워드라인을 스트랩핑하면, 워드라인총저항(RWL)은 스트랩핑저항과 금속저항의 합으로 구할 수 있는데, 통상적으로 폴리실리콘과 금속의 적층시폴리실리콘의 저항은 50Ω이고, 금속저항은 수 Ω에 불과하여 적층막의 총저항은 60Ω에 불과하다.
다시 말하면, 각 셀의 워드라인 스트랩핑을 실시하면, 워드라인총저항이 60Ω에 불과하여 RD≫Rbrg+RWL를 유지하므로 고 VCC 및 콜드온도에서의 페일을 발생시키지 않는다. 또한, 셀동작시 워드라인이 턴온(Turn on)되면, 셀노드전위(VN)가 VCC×[RD/(RD+Rbrg+RWL)]에 의해 VCC을 만족하게 되어 VCC 및 온도에 따라서 인접셀이 페일되는 현상을 억제한다. 또한, 페일된 셀이 컬럼리페어(Cloum repair)된 후 인접하는 셀의 페일을 억제한다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상술한 바와 같은 본 발명은 금속살리사이드 구조의 워드라인을 형성하거나 또는 각 셀의 워드라인을 금속으로 스트랩핑하여 워드라인의 총저항을 감소시키므로써 구동트랜지스터의 게이트와 워드라인이 단락시에도 VCC 및 온도에 관계없이셀노드의 전위를 VCC에 접근시킬 수 있고, 이로 인해 비트페일을 리페어한 후에도높은 VCC 및 콜드 온도에서의 상황에서도 인접셀의 페일 발생을 방지하여 소자의 수율 및 신뢰성을 향상시킬 수 있는 효과가 있다.
Claims (9)
- 각각 두 개의 전송 트랜지스터, 구동 트랜지스터 및 부하트랜지스터를 형성하고, 상기 전송트랜지스터의 게이트에 워드라인을 접속시키며 상기 전송트랜지스터의 소스단과 상기 구동트랜지스터 중 일측 트랜지스터의 드레인단이 공통으로 접합되는 셀노드을 형성하고, 상기 셀노드에 타측 구동트랜지스터의 게이트를 접속시키는 단위셀을 되는 단위셀을 구성하고 상기 단위셀이 복수개 배열시키는 SRAM의 제조 방법에 있어서,상기 단위셀의 각 워드라인을 스트랩핑시켜 상기 단위셀 동작시 상기 셀노드의 전위를 VCC 레벨로 유지시키는 단계를 포함하여 이루어짐을 특징으로 하는 SRAM셀의 제조 방법.
- 제 1 항에 있어서,상기 워드라인을 스트랩핑시키는 단계는,폴리실리콘을 선택적으로 패터닝하여 상기 워드라인을 형성하는 단계; 및상기 폴리실리콘상에 텅스텐, 구리 또는 알루미늄 중 어느 하나의 금속을 형성하는 단계를 포함하여 이루어짐을 특징으로 하는 SRAM셀의 제조 방법.
- 각각 두 개의 전송 트랜지스터, 구동 트랜지스터 및 부하트랜지스터를 형성하고, 상기 전송트랜지스터의 게이트에 워드라인을 접속시키며 상기 전송트랜지스터의 소스단과 상기 구동트랜지스터 중 일측 트랜지스터의 드레인단이 공통으로 접합되는 셀노드을 형성하고, 상기 셀노드에 타측 구동트랜지스터의 게이트를 접속시키는 단위셀을 되는 단위셀을 구성하고 상기 단위셀이 복수개 배열시키는 SRAM의 제조 방법에 있어서,상기 단위셀의 각 워드라인을 금속살리사이드구조로 형성하여 상기 단위셀 동작시 상기 셀노드의 전위를 VCC 레벨로 유지시키는 단계를 포함하여 이루어짐을 특징으로 하는 SRAM셀의 제조 방법.
- 제 3 항에 있어서,상기 워드라인은 금속살리사이드구조로 형성하는 단계는,반도체기판상에 폴리실리콘을 형성하는 단계;상기 폴리실리콘을 선택적으로 패터닝하여 상기 워드라인을 형성하는 단계;상기 워드라인상에 금속을 형성하는 단계; 및상기 금속을 열처리하여 상기 워드라인의 표면에 금속살리사이드를 형성하는 단계를 포함하는 것을 특징으로 하는 SRAM셀의 제조 방법.
- 제 4 항에 있어서,상기 금속은 텅스텐, 티타늄 또는 코발트 중 어느 하나의 금속을 이용하는 것을 특징으로 하는 SRAM셀의 제조 방법.
- SRAM셀의 제조 방법에 있어서,반도체기판상에 마스크산화막, 폴리실리콘으로 이루어지는 다수의 게이트패턴을 형성하는 단계;상기 게이트패턴의 측벽에 스페이서를 형성하는 단계;상기 게이트패턴 및 스페이서를 마스크로 이용한 고농도 불순물이온주입을 실시하여 상기 반도체기판에 불순물접합층을 형성하는 단계;상기 게이트패턴을 포함한 전면에 감광막을 도포하고 노광 및 현상하여 후속 워드라인이 형성될 게이트패턴을 오픈시키는 단계;상기 오픈된 게이트패턴상의 마스크산화막을 제거하는 단계;상기 마스크산화막을 제거하여 노출된 게이트패턴상에 금속을 형성하는 단계; 및상기 금속을 열처리하여 상기 게이트패턴상에 금속살리사이드구조의 워드라인을 형성하는 단계를 포함하여 이루어짐을 특징으로 하는 SRAM셀의 제조 방법.
- 제 6 항에 있어서,상기 금속은 텅스텐, 티타늄 또는 코발트 중 어느 하나의 금속을 이용하는 것을 특징으로 하는 SRAM셀의 제조 방법.
- 각각 두 개의 전송 트랜지스터, 구동 트랜지스터 및 부하트랜지스터를 형성하고, 상기 전송트랜지스터의 게이트에 워드라인을 접속시키며 상기 전송트랜지스터의 소스단과 상기 구동트랜지스터 중 일측 트랜지스터의 드레인단이 공통으로 접합되는 셀노드을 형성하고, 상기 셀노드에 타측 구동트랜지스터의 게이트를 접속시키는 단위셀을 되는 단위셀을 구성하고 상기 단위셀이 복수개 배열시키는 SRAM셀의 제조 방법에 있어서,반도체기판상에 폴리실리콘을 형성하는 단계;상기 폴리실리콘을 선택적으로 패터닝하여 상기 각 단위셀의 워드라인을 형성하는 단계;상기 워드라인을 포함한 전면에 층간절연막을 형성하는 단계;상기 층간절연막을 선택적으로 패터닝하여 상기 워드라인이 노출되는 콘택홀을 형성하는 단계;상기 콘택홀을 포함한 전면에 금속을 형성하는 단계; 및상기 금속을 선택적으로 패터닝하여 상기 단위셀의 각 워드라인을 스트랩핑시키는 단계를 포함하여 이루어짐을 특징으로 하는 SRAM셀의 제조 방법.
- 제 8 항에 있어서,상기 금속은 텅스텐, 구리 또는 알루미늄 중 어느 하나의 금속을 이용하는 것을 특징으로 하는 SRAM셀의 제조 방법
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2000-0058253A KR100490648B1 (ko) | 2000-10-04 | 2000-10-04 | 에스램셀의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2000-0058253A KR100490648B1 (ko) | 2000-10-04 | 2000-10-04 | 에스램셀의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20020027681A true KR20020027681A (ko) | 2002-04-15 |
| KR100490648B1 KR100490648B1 (ko) | 2005-05-24 |
Family
ID=19691757
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2000-0058253A KR100490648B1 (ko) | 2000-10-04 | 2000-10-04 | 에스램셀의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100490648B1 (ko) |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63296264A (ja) * | 1988-05-02 | 1988-12-02 | Hitachi Ltd | スタティックｒａｍ |
| US5264385A (en) * | 1991-12-09 | 1993-11-23 | Texas Instruments Incorporated | SRAM design with no moat-to-moat spacing |
| KR100266381B1 (ko) * | 1996-10-28 | 2000-10-02 | 윤종용 | 반도체메모리장치 |
| KR100265770B1 (ko) * | 1998-06-12 | 2000-09-15 | 윤종용 | 워드라인 보다 짧은 비트라인을 갖는 에스램 셀 |
| JP2000003966A (ja) * | 1998-06-15 | 2000-01-07 | Nec Corp | 半導体記憶装置及びその製造方法 |
| KR100464941B1 (ko) * | 1998-12-24 | 2005-04-06 | 주식회사 하이닉스반도체 | 풀 씨모스 에스램 셀 제조 방법 |
-
2000
- 2000-10-04 KR KR10-2000-0058253A patent/KR100490648B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR100490648B1 (ko) | 2005-05-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9673195B2 (en) | Semiconductor device having sufficient process margin and method of forming same | |
| US5266507A (en) | Method of fabricating an offset dual gate thin film field effect transistor | |
| US7598133B2 (en) | Semiconductor memory device and a method of manufacturing the same | |
| US5348897A (en) | Transistor fabrication methods using overlapping masks | |
| US7187036B2 (en) | Connection structure for SOI devices | |
| US6525382B1 (en) | Semiconductor memory device and method of manufacturing the same | |
| KR100490648B1 (ko) | 에스램셀의 제조 방법 | |
| US5893737A (en) | Method for manufacturing semiconductor memory device | |
| US6198149B1 (en) | Semiconductor device having novel insulating film structure | |
| US20020027227A1 (en) | Semiconductor memory device having a trench and a gate electrode vertically formed on a wall of the trench | |
| US5960278A (en) | Method of manufacturing SRAM cell | |
| US7714395B2 (en) | Static random access memory and fabricating method thereof | |
| KR0170311B1 (ko) | 스태틱 랜덤 억세스 메모리 및 그 제조방법 | |
| US6251713B1 (en) | Method of making an SRAM storage cell with N channel thin film transistor load devices | |
| KR100325464B1 (ko) | 자기 정렬된 금속 플러그를 이용한 ｃｍｏｓ 메모리소자의 제조 방법 | |
| JPH07287994A (ja) | 半導体記憶装置及びその製造方法 | |
| KR100287164B1 (ko) | 반도체장치 및 그 제조방법 | |
| JPH06151773A (ja) | スタティック型半導体記憶装置およびその製造方法 | |
| KR20000041239A (ko) | 반도체 메모리 소자의 제조방법 | |
| KR100333693B1 (ko) | 고저항부하형에스램셀제조방법 | |
| JPH04262574A (ja) | 半導体記憶装置 | |
| JPH11204659A (ja) | 半導体装置 | |
| KR100265346B1 (ko) | 반도체소자 제조방법 | |
| JPH04233755A (ja) | スタティックランダムアクセス・メモリセルとスタティックランダムアクセスｍｏｓｆｅｔメモリセル | |
| KR20010060718A (ko) | 게이트 전극 사이의 상호 확산을 방지하기 위한 ｃｍｏｓ트랜지스터 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110429 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |