KR20020019782A - manufacturing method of bump for flip chip - Google Patents
manufacturing method of bump for flip chip Download PDFInfo
- Publication number
- KR20020019782A KR20020019782A KR1020000053042A KR20000053042A KR20020019782A KR 20020019782 A KR20020019782 A KR 20020019782A KR 1020000053042 A KR1020000053042 A KR 1020000053042A KR 20000053042 A KR20000053042 A KR 20000053042A KR 20020019782 A KR20020019782 A KR 20020019782A
- Authority
- KR
- South Korea
- Prior art keywords
- bump
- bonding pad
- flip chip
- solder
- manufacturing
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 24
- 229910000679 solder Inorganic materials 0.000 claims abstract description 42
- 238000000034 method Methods 0.000 claims abstract description 31
- 239000006071 cream Substances 0.000 claims abstract description 22
- 238000007639 printing Methods 0.000 claims description 6
- 229910052751 metal Inorganic materials 0.000 claims description 4
- 239000002184 metal Substances 0.000 claims description 4
- 238000010438 heat treatment Methods 0.000 claims description 3
- 239000004065 semiconductor Substances 0.000 abstract description 16
- 229910001218 Gallium arsenide Inorganic materials 0.000 abstract description 12
- 238000007650 screen-printing Methods 0.000 abstract description 4
- 238000002844 melting Methods 0.000 abstract description 2
- 230000008018 melting Effects 0.000 abstract description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 10
- 239000000758 substrate Substances 0.000 description 7
- 230000001154 acute effect Effects 0.000 description 3
- 230000002542 deteriorative effect Effects 0.000 description 3
- 238000007747 plating Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000009736 wetting Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/818—Bonding techniques
- H01L2224/81801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/1026—Compound semiconductors
- H01L2924/1032—III-V
- H01L2924/10329—Gallium arsenide [GaAs]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Wire Bonding (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
Description
본 발명은 플립칩용 범프 제조 방법에 관한 것으로서, 더욱 상세하게는 GHz 대역 갈륨비소 반도체 칩의 입출력 패드와 회로기판을 상호 연결시키는 범프를 제조함에 있어 고주파 특성의 저하 없이 생산 단가를 절감할 수 있는 플립칩용 범프의 제조방법에 관한 것이다.The present invention relates to a bump manufacturing method for a flip chip, and more particularly, a flip that can reduce production cost without deteriorating high frequency characteristics in manufacturing a bump interconnecting an input / output pad and a circuit board of a gallium arsenide semiconductor chip. A method for manufacturing a bump for a chip.
정보통신 및 전자기기의 급속한 보급으로서 구성 전자부품의 소형화가 요구됨에 따라서 반도체 칩의 크기가 커지고, 반도체 칩의 입출력 본딩 패드의 수가 많아지고 또한 반도체 칩 패키지의 크기가 작아지고 있기 때문에 본딩 패드와 리드를 금속 와이어로 전기적으로 연결하는 와이어 본딩에 의한 접속 방법에는 한계가 있었다.As the rapid expansion of information and communication and electronic devices requires miniaturization of component electronic components, the size of semiconductor chips increases, the number of input / output bonding pads of semiconductor chips increases, and the size of semiconductor chip packages decreases. There was a limit in the connection method by wire bonding which electrically connects with a metal wire.
따라서, 최근에는 반도체의 입출력 수가 증가함에 따라서 접합밀도를 증가시키고 반도체 칩의 특성을 개선하기 위한 플립칩 방법이 사용되고 있다. 이 플립칩 방법은 반도체 칩의 본딩 패드에 도전성 범프를 형성시킨 후, 범프가 아래로 향하도록 하여 회로기판의 도전성 패턴과 직접 본딩을 한 반도체 칩을 제조하는 것이다.Therefore, in recent years, a flip chip method for increasing the bonding density and improving the characteristics of a semiconductor chip has been used as the number of input / output of a semiconductor increases. In this flip chip method, a conductive bump is formed on a bonding pad of a semiconductor chip, and then the semiconductor chip is directly bonded with a conductive pattern of a circuit board with the bump facing downward.
이러한 플립칩은 반도체 칩과 접속 패드 사이의 거리가 짧아 전기적 특성이 우수하며, 또한 마이크로 스트립 라인의 경우에 필요로 하는 비어 홀 제조 공정이 필요 없어 공정 단가를 낮출 수 있는 장점이 있는데, 특히 우수한 고주파 특성이요구되는 GHz 대역 갈륨비소계 모놀리식 마이크로웨이브 집적회로(MMIC: Monolithic Microwave Integrated Circuit)에서는 위와 같은 장점이 있는 플립칩의적용이 절실히 요구되고 있다.The flip chip has a short electrical distance between the semiconductor chip and the connection pad, and thus has excellent electrical characteristics. Also, the flip chip does not need a via hole manufacturing process, which is required in the case of the micro strip line. In the GHz band Gallium Arsenide Monolithic Microwave Integrated Circuit (MMIC), which requires characteristics, the application of flip chips having the above advantages is urgently required.
한편 플립칩에는 도1과 같이 신호선(signal line:11)과 접지선(ground line:12)으로 구성된 CPW(Coplanar Waveguide)의 회로 배선이 요구되고 있다. 이러한 플립칩은 상기의 회로 패턴의 임의 위치에 범프를 형성하고, 하면에는 외부 소자와의 연결용 회로 패턴 기판과 범프로 연결된다.Meanwhile, as illustrated in FIG. 1, a flip chip requires circuit wiring of a coplanar waveguide (CPW) including a signal line 11 and a ground line 12. The flip chip forms a bump at an arbitrary position of the circuit pattern, and a bottom surface of the flip chip is connected to the circuit pattern substrate for connecting to an external element and the bump.
상기 도1에서와 같은 회로 구조에서는 본딩 패드가 별도로 설정되어 있지 않기 때문에 범프를 형성하기 위해서는 범프 형성 위치에 사진 식각 공정으로 마스크 작업을 한 후 선별적인 도금에 의하여 범프를 제조하고 있다.In the circuit structure as shown in FIG. 1, since the bonding pads are not separately set, bumps are manufactured by selective plating after performing a mask operation on a bump forming position by a photolithography process.
그 한 예로서 선 출원된 미국 특허 제4273859호에서는 사진식각공정으로 범프를 제작하고 있으나, 이 도금 방법에 의한 범프의 제작은 공정수도 많기 때문에 신뢰성의 저하와 공정비의 상승을 가져오게 되는 단점을 지니고 있다.As an example, US Patent No. 4273859, previously filed, manufactures bumps by a photolithography process. However, the bumps produced by the plating method have a number of processes, which leads to a decrease in reliability and an increase in process costs. I have it.
위와 같은 회로 구조에서 공정비가 저렴한 솔더 인쇄 후 범프를 제조하는 공법이 적용하기 어려운 이유는 인쇄된 솔더 크림이 리플로우( reflow )가열과정에서, 금속 전극에 용융된 솔더가 작은 침수(wetting) 각도로 침수되어 범프형상을 유지할 수 없기 때문이다.In the above circuit structure, the process of manufacturing bumps after inexpensive solder printing is difficult to apply because the printed solder cream is reflowed, and the molten solder at the metal electrode has a small wetting angle. This is because it is submerged and cannot maintain the bump shape.
이와 같이 종래의 플립 칩용 CPW 회로 구조에는 솔더 인쇄 방법에 의한 범프 제작에 어려움이 있어서 공정비가 고가이며 신뢰도가 낮은 도금 방법을 사용해야하는 결점이 있었다.As described above, the conventional CPW circuit structure for flip chip has difficulty in manufacturing bumps by a solder printing method, and thus has a drawback of using a plating method having a high process cost and low reliability.
본 발명의 목적은 상술의 결점을 해결하기 위하여 플립칩 본딩에 있어 특유한 패턴의 본딩 패드를 기존의 CPW 회로 구조의 신호선과 접지선에 형성하여, 고주파 특성의 저하 없이 솔더의 스크린 프린팅 방법으로 범프를 용이하게 제조할 수 있는 플립 칩용 범프 제조방법에 의해 공정의 단순화, 자동화의 용이성, 저가격화의 장점을 지닌 플립칩 실장을 제공하는데 있다.An object of the present invention is to form a bonding pad of a unique pattern in flip chip bonding in the signal line and ground line of the conventional CPW circuit structure in order to solve the above-mentioned drawbacks, to facilitate bumps by solder screen printing method without deterioration of high frequency characteristics By providing a bump manufacturing method for flip chip that can be easily manufactured to provide a flip chip mounting having the advantages of simplicity of process, ease of automation, low cost.
도 1는 종래의 CPW 구조의 사시도,1 is a perspective view of a conventional CPW structure,
도 2a는 본 발명에 따른 본딩 패드 사시도,2A is a perspective view of a bonding pad according to the present invention;
도 2b는 도 2a 의 단면도,2b is a cross-sectional view of FIG.
도 2c는 본 발명에 따른 플립칩 접착과정을 나타내는 단면도,2C is a cross-sectional view illustrating a flip chip bonding process according to the present invention;
도 3은 본 발명에 따른 플립칩용 범프의 제조공정순서도,3 is a manufacturing process flowchart of the bump for flip chip according to the present invention;
도 4a 내지 4f는 본 발명의 일 실시례에 따라 형성된 여러 형태의 본딩 패드 패턴도.4A to 4F are various types of bonding pad patterns formed in accordance with one embodiment of the present invention.
<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>
A : 플립칩(flip chip) 10 : 갈륨비소기판A: flip chip 10: gallium arsenide substrate
11 : 신호선 12 : 접지선11: signal line 12: ground wire
13 : 신호선과 본딩 패드와의 연결부13 connection between signal line and bonding pad
14 : 접지선과 본딩 패드와의 연결부14: connection portion between the ground wire and the bonding pad
20 : 본딩 패드(bonding pad)20: bonding pad
30 : 솔더크림 40 : 범프30: solder cream 40: bump
50 : 회로패턴 기판 60 : 갈륨비소 반도체 칩50: circuit pattern substrate 60: gallium arsenide semiconductor chip
70 : 인쇄회로 기판70: printed circuit board
이와 같은 목적을 달성하기 위해서 본 발명에서는 CPW 회로상의 신호선과 접지선에 솔더 범프가 위치할 본딩 패드를 형성하는 단계,In order to achieve the above object, the present invention provides a method of forming a bonding pad on a signal line and a ground line of a CPW circuit, in which solder bumps are to be located;
상기 패드 상에 솔더 크림을 인쇄하는 단계와,Printing solder cream on the pad;
상기 솔더 크림을 가열하여 범프를 형성하는 단계를 포함하는 플립칩 범프 제조방법을 제공한다.It provides a flip chip bump manufacturing method comprising the step of forming a bump by heating the solder cream.
또한 본 발명에서는 신호선 및 접지선과 본딩패드와의 연결부에서 목이 좁아지는 구조를 채택하여 본딩 패드에 프린팅된 솔더의 퍼짐성을 제한하도록 하였으며, 연결부의 형상이 신호선 및 접지선을 기준으로 90도 또는 그 이하의 각도를 유지하는 것을 특징으로 하는 플립칩용 범프 제조방법을 제공한다.In addition, the present invention adopts a structure in which the neck is narrowed at the connection portion between the signal line and the ground line and the bonding pad to limit the spreadability of the solder printed on the bonding pad, and the shape of the connection portion is 90 degrees or less based on the signal line and the ground line. Provided is a bump manufacturing method for flip chip, which maintains an angle.
본 발명을 첨부된 도면을 참조하여 상세히 기술하면 다음과 같다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.
도2(a)는 신호선(11)과 접지선(12)에 형성된 본딩 패드(20)를 개략적으로 나타내는 사시도이며, 도2(b)는 솔더 크림(30)이 인쇄된 후의 도2(a)를 절단한 단면도이고, 도2(c)는 본 발명에 따른 플립칩 실장도면이며, 도3은 본 발명의 공정 순서를 전체적으로 나타내는 도면이다.FIG. 2 (a) is a perspective view schematically showing the bonding pads 20 formed on the signal line 11 and the ground line 12, and FIG. 2 (b) shows FIG. 2 (a) after the solder cream 30 has been printed. Fig. 2 (c) is a flip chip mounting diagram according to the present invention, and Fig. 3 is a view showing the whole process sequence of the present invention.
도2(a)의 갈륨비소 기판(10) 상에 신호선(11)과 접지선(12)의 전극을 형성하는 공정에 있어서 일정한 형상의 본딩 패드(20)는 동시에 형성된다.In the process of forming the electrodes of the signal line 11 and the ground line 12 on the gallium arsenide substrate 10 of Fig. 2A, bonding pads 20 having a constant shape are formed at the same time.
상기 본딩 패드(20)의 형상은 용융된 솔더의 퍼짐성을 제한하여 범프(40)를 용이하게 제조할 수 있는 형상이 바람직하다. 또한, 상기 본딩 패드(20)의 형상은 고주파 특성에 밀접한 관계를 갖고 있기 때문에 원하는 주파수 대역에서의 본딩 패드(20) 형상을 선정함으로써, 고주파 특성의 저하 없이 용이하게 플립칩 실장을 할 수 있다.The shape of the bonding pad 20 is preferably a shape that can easily manufacture the bump 40 by limiting the spreadability of the molten solder. In addition, since the shape of the bonding pad 20 has a close relationship with the high frequency characteristic, by selecting the shape of the bonding pad 20 in a desired frequency band, flip chip mounting can be easily performed without deteriorating the high frequency characteristic.
도 4a 내지 4f는 본 발명에서 제시된 솔더의 퍼짐을 제한하기 위하여 고안된 다양한 형상의 본딩 패드(20)를 나타낸다.4A-4F show bonding pads 20 of various shapes designed to limit the spread of the solder presented herein.
상기 각각의 본딩 패드(20)는, 접지선(12)에는 금속이 증착되지 않도록 형성되므로 솔더 크림(30)의 퍼짐성이 제한된다.Since each of the bonding pads 20 is formed so that no metal is deposited on the ground wire 12, the spreadability of the solder cream 30 is limited.
그래서, 신호선(11)의 길이 방향을 기준으로, 상기 신호선(11)과 본딩 패드(20)의 연결부(13)가 수평 및 90도의 각도를 갖는 경우, 도 4a와 같이 형성되고 이는 40∼50㎓대역에서 적용이 가능하다.Thus, when the connecting portion 13 of the signal line 11 and the bonding pad 20 has an angle of horizontal and 90 degrees with respect to the longitudinal direction of the signal line 11, it is formed as shown in FIG. Applicable in the band.
또, 도 4b, 4c, 4d, 4f는 90도 이내의 예각을 이루는 경우로서 20∼30㎓대역에서 적용이 가능하다.4B, 4C, 4D, and 4F are applicable to a band of 20 to 30 dB as a case of forming an acute angle within 90 degrees.
상기 두 가지 경우를 모두 포함한 경우로서, 도 4e와 같이 형성할 때도 역시 20∼30㎓대역에서 적용이 가능하다.In the case of including both of the above cases, it is also possible to apply in the 20 ~ 30 ㎓ band when forming as shown in Figure 4e.
상기의 일정 주파수 대역에서 우수한 고주파 특성을 갖는 본딩 패드(20)에도 2b와 같이 스크린 프린팅 방법으로 솔더 크림(30)을 인쇄한 후, 200℃ 근방에서의 리플로우 온도로 가열하여 솔더를 용융시켜서 도 2c에서와 같이 아래로 볼록한 솔더 범프(40)를 형성한다. 이렇게 하여 솔더 범프(40)가 형성된 갈륨비소 반도체 칩(60)은, 용도에 따라 상기 갈륨비소 반도체 칩(60)과 동일한 갈륨비소기판(10)이나 타 재질의 기판일 수도 있는 인쇄회로기판(70)상에 위치되며 범프(40)가 형성된 본 발명의 본딩 패드(20)구조와 거의 동일한 외부 소자와의 연결용 회로패턴기판(50)에 실장하여 플립칩 접합을 이룬다.After the solder cream 30 is printed on the bonding pad 20 having excellent high frequency characteristics in the predetermined frequency band by the screen printing method as in 2b, the solder is melted by heating to a reflow temperature near 200 ° C. As shown in 2c, a convex solder bump 40 is formed. The gallium arsenide semiconductor chip 60 in which the solder bumps 40 are formed in this way may be the same gallium arsenide substrate 10 as the gallium arsenide semiconductor chip 60 or a printed circuit board 70 which may be made of another material, depending on the purpose. ) Is mounted on the circuit pattern substrate 50 for connection with an external element which is substantially the same as the structure of the bonding pad 20 of the present invention in which the bumps 40 are formed.
여기서 솔더는 납(Pb)이 없는 또는 납계의 솔더이며, 이 때 범프(40)의 높이는 30∼120㎛ 간격 정도인 것이 고주파특성에 있어 바람직하다.In this case, the solder is lead-free or lead-based solder, and the bump 40 has a height of about 30 to 120 µm, which is preferable for high frequency characteristics.
접지선(12)의 본딩 패드(20)를 형성함에 있어, 솔더 크림(30)을 인쇄한 후 리플로우 과정에서 솔더가 본딩 패드(20)에 접착된 상태를 유지하도록 하고, 상기 접지선(12)은 금 박막이 피복된 경우 전도성이 우수하면서 납땜이 잘되므로 가장 바람직하다.In forming the bonding pad 20 of the ground wire 12, after the solder cream 30 is printed, the solder remains bonded to the bonding pad 20 in the reflow process, and the ground wire 12 is In the case where the gold thin film is coated, it is most preferable because of excellent conductivity and good soldering.
솔더 크림(30)은 스크린 마스크 패턴을 본딩 패드(20)와 정렬한 후, 본딩 패드(20)의 위치에 정확하게 스크린 프린터로 솔더 크림(30)을 인쇄한다. 솔더 크림(30)이 도포된 갈륨비소기판(10)의 반도체 소자는 온도 200℃ 부근에서 가열하여 솔더 크림(30)을 용융시키며, 용융된 솔더크림(30)은 본딩 패드(20) 상에 응고하여 위로 볼록한 형상의 범프(40)를 형성한다. 여기서 이후 공정에서의 플립칩 본딩을 위하여 용융점이 높은 솔더를 사용할 수도 있다.The solder cream 30 aligns the screen mask pattern with the bonding pad 20, and then prints the solder cream 30 with the screen printer accurately at the position of the bonding pad 20. The semiconductor element of the gallium arsenide substrate 10 coated with the solder cream 30 is heated at a temperature of about 200 ° C. to melt the solder cream 30, and the molten solder cream 30 solidifies on the bonding pad 20. To form bumps 40 of the convex shape. Here, a high melting point solder may be used for flip chip bonding in a subsequent process.
한편 고주파 매칭회로를 구성하기 위하여 커패시턴스 성분과 인덕턴스 성분의 스터브(stub)를 부가 사용할 수 있으며, 완성된 범프가 회로기판의 본딩 및 필요에 따른 성형수지의 충진은 종래의 플립칩 제조 방식대로 하면 된다.On the other hand, a stub of capacitance component and inductance component may be additionally used to construct a high frequency matching circuit, and the bonding of the completed bumps and the filling of the molding resin as necessary may be performed using a conventional flip chip manufacturing method. .
40㎓범위에서 본 발명의 도 4a와 같은 본딩 패드(20) 구조에 솔더 범프(40)를 형성하여 제작한 플립칩 실장한 경우는 도 1과 같은 기존의 CPW 구조에 도금 방법으로 범프(40)를 제작한 후 플립칩 실장한 경우와 비교할 때 대등한 고주파 특성이 측정된다.In the case of flip chip mounting in which the solder bumps 40 are formed in the bonding pad 20 structure as shown in FIG. 4A of the present invention in the range of 40 범, the bumps 40 are plated in the conventional CPW structure as shown in FIG. 1. After fabrication, comparable high frequency characteristics are measured when compared with the case of flip chip mounting.
따라서 본 발명에 따른 본딩 패드(20)를 적용하고 스크린 프린팅의 공정으로 플립칩용 범프(40)를 제작하므로, 플립칩 실장 공정의 단순화, 자동화의 용이성, 저가격화에 유리하며, 특히 GHz대역 갈륨비소계 모놀리식 마이크로웨이브 집적회로의 플립칩 제작시 유용하게 적용될 수 있다.Therefore, applying the bonding pad 20 according to the present invention and manufacturing the bump chip 40 for the flip chip as a screen printing process, it is advantageous to simplify the flip chip mounting process, ease of automation, low cost, in particular GHz band gallium ratio It can be usefully applied in flip chip fabrication of sub-system monolithic microwave integrated circuits.
다음에 본 발명의 특징을 보다 용이하게 이해할 수 있도록 일 특정 예를 들어 기술하나, 본 발명은 이에 한정되지 않고 본 발명의 범주 및 특허 청구범위 내에서 수정 및 변형이 가능함은 본 발명이 속하는 분야에 숙지된 자라면 용이하게 이해될 수 있을 것이다.Next, one specific example will be described so that the features of the present invention can be more easily understood, but the present invention is not limited thereto, and modifications and variations are possible within the scope of the present invention and the claims. Those who are familiar with it will be easily understood.
(실시례 1)(Example 1)
기존의 CPW 회로 패턴에서는 본딩 패드가 설정되어 있지 못하기 때문에 솔더 크림이 리플로우 과정에서 침수되어 솔더 크림 인쇄에 의한 범프 제작이 어려운 문제점을 지니고 있어, 본 실시례1에서는 CPW 회로 구조에 솔더의 퍼짐을 제한할 수 있도록 신호선과 접지선의 제작 과정과 동시에 도 4에서와 같이 각각의 본딩 패드(20)를 제작하였다.Since the bonding pad is not set in the existing CPW circuit pattern, solder cream is submerged in the reflow process, which makes it difficult to fabricate bumps by solder cream printing. Each bonding pad 20 was fabricated as shown in FIG.
즉, 신호선의 길이 방향을 기준으로 연결부(13)가 수평 및 90도의 각도를 갖는 경우(도 4a);That is, when the connecting portion 13 has an angle of horizontal and 90 degrees with respect to the longitudinal direction of the signal line (FIG. 4A);
90도 이내의 예각을 이루는 경우(도 4b, 4c, 4d, 4f);Acute angles within 90 degrees (FIGS. 4B, 4C, 4D, 4F);
연결부(13)가 수평 및 90도의 각도를 갖는 경우와 예각을 이루는 경우를 모두 포함한 경우(도 4e);를 각기 형성하였다.When the connecting portion 13 includes both the horizontal and the angle of 90 degrees and the case of forming an acute angle (Fig. 4e); respectively formed.
20㎓부터 60㎓까지 대역에서 주파수에 따른 1000 마이크론 길이의 50Ω 라인과 100×100마이크론 본딩 패드에 있어 상기 형성된 도 4a∼4f에서와 같은 본딩 패드(20)의 형상에 따른 입력반사계수(Input Reflection Coefficient: S11)의 변화를 측정하였으며, 이때 신호선(11)의 폭(w)과 신호선(11) 및 접지선(12)과의 간격(g)의 관계는 w+2g = 100 마이크론으로 설정하였다.Input reflection coefficient according to the shape of the bonding pad 20 as shown in Figs. 4A to 4F formed in the 50 Ω line and the 100 × 100 micron bonding pad according to the frequency in the band from 20 Hz to 60 Hz Coefficient: S 11 ) was measured, and the relationship between the width w of the signal line 11 and the distance g between the signal line 11 and the ground line 12 was set to w + 2g = 100 microns.
20㎓부터 60㎓까지 측정 분석한 결과, 도 1과 같은 기존 CPW 구조에서의 고주파 특성은 S11이 20㎓에서 -26㏈, 30㎓에서 -23㏈, 40㎓에서 -22㏈, 50㎓에서 -24㏈, 60㎓에서 -37㏈를 얻었으며, 도 4a와 같은 본딩 패드 형상의 경우 S11이 20㎓에서 -23㏈, 30㎓에서 -23㏈, 40㎓에서 -23㏈, 50㎓에서 -35㏈, 60㎓에서 -17.8㏈를 얻었다.As a result of measuring and analyzing from 20 kHz to 60 kHz, the high-frequency characteristics of the conventional CPW structure as shown in Fig. 1 show that S 11 is -26 Hz at 20 Hz, -23 Hz at 30 Hz, -22 Hz at 40 Hz, and -22 Hz at 50 Hz -37 형상 at -24 ㏈, 60 ㎓, and in the bonding pad shape as shown in Fig. 4A, S 11 was -23 ㎓ at 20 ㏈, -23 ㎓ at 30 ㏈, -23 ㎓ at 40 ㎓, and 50 ㎓ at -17.8 ms at -35 ms and 60 ms.
도 4b의 경우 S11이 20㎓에서 -25㏈, 30㎓에서 -19.8㏈, 40㎓에서 -18㏈, 50㎓에서 -19㏈, 60㎓에서 -25.4㏈를 얻었다.In the case of FIG. 4B, S 11 obtained -25 ㎓ at 20 ㏈, -19.8 ㎓ at 30 ㏈, -18 ㎓ at 40 ㎓, -19 ㎓ at 50 ㎓, -25.4 ㎓ at 60 ㎓.
도 4c의 경우 S11이 20㎓에서 -19.8㏈, 30㎓에서 -16.7㏈, 40㎓에서 -15.9㏈, 50㎓에서 -18.4㏈, 60㎓에서 -35.1㏈를 얻었다.In the case of Fig. 4c, S 11 obtained -19.8 kV at 20 kV, -16.7 kV at 30 kV, -15.9 kV at 40 kV, -18.4 kV at 50 kV, and -35.1 kV at 60 kV.
도 4d의 경우 S11이 20㎓에서 -27㏈, 30㎓에서 -20.7㏈, 40㎓에서 -18.3㏈, 50㎓에서 -18.9㏈, 60㎓에서 -23.4㏈를 얻었다.In the case of FIG. 4D, S 11 obtained -27 ㎓ at 20 ㏈, -20.7 ㎓ at 30 ㏈, -18.3 ㏈ at 40 ㎓, -18.9 ㎓ at 50 ㎓, and -23.4 ㎓ at 60 ㎓.
도 4e의 경우 S11이 20㎓에서 -30㏈, 30㎓에서 -20.6㏈, 40㎓에서 -16.7㏈, 50㎓에서 -16㏈, 60㎓에서 -19.2㏈를 얻었다.In the case of FIG. 4E, S 11 obtained -30 ㎓ at 20 ㏈, -20.6 ㎓ at 30 ㏈, -16.7-at 40 ㎓, -16 ㎓ at 50 ㎓, -19.2 ㏈ at 60 ㎓.
도 4f의 경우 S11이 20㎓에서 -30㏈, 30㎓에서 -20.4㏈, 40㎓에서 -16.5㏈, 50㎓에서 -15.7㏈, 60㎓에서 -19.0㏈를 얻었다.In the case of FIG. 4F, S 11 obtained -30 Hz at 20 Hz, -20.4 Hz at 30 Hz, -16.5 Hz at 40 Hz, -15.7 Hz at 50 Hz, and -19.0 Hz at 60 Hz.
따라서 CPW 회로구조의 도 1과 비교하여, 본 실시례1에서 제시된 도 4a 회로 구조의 경우 40㎓이하에서는 대등한 S11을 갖고 있었고, 50㎓대역에서는 -35㏈로 매우 우수한 것으로 측정되어 도 4a 회로 구조는 20㎓ ∼ 50㎓ 범위에서 적용할 경우 적합하였다. 아울러 도 4b의 경우 20㎓ 대역, 도 4c의 경우 60㎓ 대역, 도 4d의 경우20㎓ 대역, 도 4e의 경우 20㎓ 대역, 도 4f의 경우 20㎓ 대역에서 우수한 특성을 나타내었다.Therefore, compared with FIG. 1 of the CPW circuit structure, the circuit structure of FIG. 4A shown in Example 1 had a comparable S 11 below 40 mW, and was found to be very excellent at -35 mW in the 50 mW band. The circuit structure was suitable when applied in the range of 20 Hz to 50 Hz. In addition, in the case of FIG. 4B, the band of 20 ,, the band of 60 ㎓ of FIG. 4C, the band of 20 도 of FIG. 4D, the band of 20 도 of FIG. 4E, and the band of 20 경우 of FIG.
본 발명에서 제안된 패턴(도 4a 내지 4f)의 특성은 도 4f를 기준으로 도4a 및 4b, 그리고 도 4d의 경우 30㎓ 이상에서 S11이 우수한 특성을 얻었으며, 도 4c의 경우 60㎓대역에서 탁월한 성능을 보였고, 도 4e와 4f는 동일한 결과를 나타내었다. 이상의 실험 결과를 표 1에 나타낸다.The characteristics of the patterns (FIGS. 4A to 4F) proposed in the present invention are superior to S 11 in Figs. 4A and 4B, and in Fig. 4D based on Fig. 4F. Excellent performance was obtained in FIGS. 4E and 4F showed the same result. Table 1 shows the results of the above experiment.
표 1Table 1
이와 같이 본딩 패드 형상의 변화는 고주파 특성에 밀접한 관계를 갖고 있기 때문에 원하는 주파수에서의 본딩 패드의 형상을 선정하여 본 발명에 따른 플립칩 범프 제작을 함으로써, 고주파 특성의 저하 없이 용이하게 플립칩 실장이 가능하다.Since the shape of the bonding pad has a close relationship with the high frequency characteristic, the shape of the bonding pad at the desired frequency is selected and the flip chip bump is manufactured according to the present invention, so that the flip chip mounting can be easily performed without deteriorating the high frequency characteristic. It is possible.
따라서, 본 발명은 플립칩, 특히 GHz 대역에 이용되는 갈륨비소 반도체의 플립칩용 범프 제작에 있어서, 솔더의 퍼짐을 제한하기 위한 본딩 패드를 신호선과 접지선 제작 과정에서 동시에 형성하여, 본딩 패드상에 솔더 크림 프린팅에 이어서 리플로우 공정으로 범프를 간단히 제작함으로써, 공정의 단순화, 자동화의 용이성, 저가격화의 장점을 지닌 플립칩 실장이 가능한 이점이 있다.Therefore, in the bump fabrication of flip chip, especially gallium arsenide semiconductor flip chip used in GHz band, bonding pads for limiting the spreading of solder are simultaneously formed during the signal line and the ground line manufacturing process, By simply manufacturing the bumps in the reflow process following the cream printing, flip chip mounting with the advantages of simplification, ease of automation, and low cost is possible.
Claims (3)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2000-0053042A KR100394377B1 (en) | 2000-09-07 | 2000-09-07 | manufacturing method of bump for flip chip |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2000-0053042A KR100394377B1 (en) | 2000-09-07 | 2000-09-07 | manufacturing method of bump for flip chip |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20020019782A true KR20020019782A (en) | 2002-03-13 |
| KR100394377B1 KR100394377B1 (en) | 2003-08-14 |
Family
ID=19687900
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2000-0053042A KR100394377B1 (en) | 2000-09-07 | 2000-09-07 | manufacturing method of bump for flip chip |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100394377B1 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100691015B1 (en) * | 2005-11-10 | 2007-03-09 | 주식회사 하이닉스반도체 | Formative method of flip chip bump |
| CN115285930A (en) * | 2022-07-25 | 2022-11-04 | 武汉衷华脑机融合科技发展有限公司 | Micro-needle and flat cable inverse welding connecting structure and preparation process thereof |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5482200A (en) * | 1994-02-22 | 1996-01-09 | Delco Electronics Corporation | Method for applying solder to a fine pitch flip chip pattern |
| US5528203A (en) * | 1994-09-26 | 1996-06-18 | Endgate Corporation | Coplanar waveguide-mounted flip chip |
| JP3303226B2 (en) * | 1996-02-09 | 2002-07-15 | 日本電信電話株式会社 | Flip chip mounting structure |
| JP4343286B2 (en) * | 1998-07-10 | 2009-10-14 | シチズンホールディングス株式会社 | Manufacturing method of semiconductor device |
-
2000
- 2000-09-07 KR KR10-2000-0053042A patent/KR100394377B1/en not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100691015B1 (en) * | 2005-11-10 | 2007-03-09 | 주식회사 하이닉스반도체 | Formative method of flip chip bump |
| CN115285930A (en) * | 2022-07-25 | 2022-11-04 | 武汉衷华脑机融合科技发展有限公司 | Micro-needle and flat cable inverse welding connecting structure and preparation process thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100394377B1 (en) | 2003-08-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7674362B2 (en) | Method for fabrication of a conductive bump structure of a circuit board | |
| US7102230B2 (en) | Circuit carrier and fabrication method thereof | |
| US5844307A (en) | Plastic molded IC package with leads having small flatness fluctuation | |
| JP3235452B2 (en) | High frequency integrated circuit device | |
| US5773897A (en) | Flip chip monolithic microwave integrated circuit with mushroom-shaped, solder-capped, plated metal bumps | |
| US8963313B2 (en) | Heterogeneous chip integration with low loss interconnection through adaptive patterning | |
| JP2010118534A (en) | Semiconductor device and method of manufacturing same | |
| KR100394377B1 (en) | manufacturing method of bump for flip chip | |
| JPH08148597A (en) | Semiconductor module | |
| JPH09162230A (en) | Electronic circuit device and its manufacturing method | |
| US6884656B2 (en) | Semiconductor device having a flip-chip construction | |
| KR100715410B1 (en) | Hybrid integrated circuit | |
| JPH04264731A (en) | Formation of electrical connection contact and mounting board using it | |
| JPH10178144A (en) | Coaxial electrode structure of bga-type electronic part | |
| US5892270A (en) | Chip on board assembly without wire bonding | |
| JPH09252080A (en) | High-frequency integrated circuit | |
| JPH03120736A (en) | Semiconductor device | |
| KR100359668B1 (en) | Printed Circuits Board pattern of CPW configurations for flip chip packing | |
| JPH0363813B2 (en) | ||
| CN107706157A (en) | The manufacture method of fixing body and the fixing body | |
| JP2004014568A (en) | Semiconductor device | |
| KR0161617B1 (en) | Apparatus and method for bga packaga with tab | |
| JP2002252322A (en) | Electronic component packaging board and its manufacturing method | |
| JP3879267B2 (en) | Electronic component and manufacturing method thereof | |
| JPH05235108A (en) | Manufacture of film carrier tape |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120731 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20130802 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20160729 Year of fee payment: 14 |
|
| FPAY | Annual fee payment |
Payment date: 20170802 Year of fee payment: 15 |
|
| LAPS | Lapse due to unpaid annual fee |