JPH05235108A - Manufacture of film carrier tape - Google Patents
Manufacture of film carrier tapeInfo
- Publication number
- JPH05235108A JPH05235108A JP4001179A JP117992A JPH05235108A JP H05235108 A JPH05235108 A JP H05235108A JP 4001179 A JP4001179 A JP 4001179A JP 117992 A JP117992 A JP 117992A JP H05235108 A JPH05235108 A JP H05235108A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- solder
- film carrier
- carrier tape
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 13
- 229910000679 solder Inorganic materials 0.000 claims abstract description 51
- 239000002184 metal Substances 0.000 claims abstract description 31
- 229910052751 metal Inorganic materials 0.000 claims abstract description 31
- 238000000034 method Methods 0.000 claims abstract description 25
- 238000007747 plating Methods 0.000 claims abstract description 15
- 239000004065 semiconductor Substances 0.000 claims description 47
- 239000010931 gold Substances 0.000 claims description 16
- 229910052737 gold Inorganic materials 0.000 claims description 7
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 5
- 229910052718 tin Inorganic materials 0.000 claims description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 2
- 238000005304 joining Methods 0.000 claims description 2
- 239000000853 adhesive Substances 0.000 abstract description 10
- 230000001070 adhesive effect Effects 0.000 abstract description 10
- 239000011888 foil Substances 0.000 abstract description 10
- 239000000463 material Substances 0.000 abstract description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 abstract description 3
- 229910052802 copper Inorganic materials 0.000 abstract description 3
- 239000010949 copper Substances 0.000 abstract description 3
- 238000002844 melting Methods 0.000 abstract description 3
- 230000008018 melting Effects 0.000 abstract description 3
- 239000011521 glass Substances 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 239000011347 resin Substances 0.000 description 4
- 229920005989 resin Polymers 0.000 description 4
- 238000005476 soldering Methods 0.000 description 4
- 239000004642 Polyimide Substances 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 230000005496 eutectics Effects 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- 229910015363 Au—Sn Inorganic materials 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 2
- ISWSIDIOOBJBQZ-UHFFFAOYSA-N Phenol Chemical compound OC1=CC=CC=C1 ISWSIDIOOBJBQZ-UHFFFAOYSA-N 0.000 description 2
- 238000005219 brazing Methods 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 229910000765 intermetallic Inorganic materials 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
Landscapes
- Engineering & Computer Science (AREA)
- Ceramic Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明はフィルムキャリアテープ
の製造方法に関し、特に、リードに半導体チップが接合
されて、フィルムキャリア半導体装置を構成するフィル
ムキャリアテープの製造方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a film carrier tape, and more particularly to a method for manufacturing a film carrier tape in which a semiconductor chip is bonded to a lead to form a film carrier semiconductor device.
【０００２】[0002]
【従来の技術】従来のフィルムキャリアテープの構造
は、図４（ａ）および（ｂ）に示されるように、ポリイ
ミド等の絶縁フィルム１の両側縁部に搬送および位置決
め用のスプロケットホール２が、一定の間隔で設けられ
ている。また、絶縁フィルム１の幅方向中央部には、矩
形の開口されたデバイスホール３が絶縁フィルム１の長
手方向に所定のピッチで設けられている。各デバイスホ
ール３の周囲には、リード４が配置されている。このリ
ード４のデバイスホール３の側の端部は、デバイスホー
ル３内に延在し、リード４の他端部には、電器選別用パ
ッド５が形成されている。2. Description of the Related Art As shown in FIGS. 4 (a) and 4 (b), the structure of a conventional film carrier tape has sprocket holes 2 for carrying and positioning on both side edges of an insulating film 1 made of polyimide or the like. It is provided at regular intervals. In addition, rectangular device holes 3 are provided in the central portion in the width direction of the insulating film 1 at a predetermined pitch in the longitudinal direction of the insulating film 1. Leads 4 are arranged around each device hole 3. An end portion of the lead 4 on the device hole 3 side extends into the device hole 3, and an electric appliance selection pad 5 is formed on the other end portion of the lead 4.
【０００３】デバイスホール３の周囲には、絶縁フィル
ム１の枠を形成するサスペンダ６が設けられており、こ
のサスペンダ６の外側には、アウターリードボンディン
グホール（以下、ＯＬＢホールと云う）３ａが設けられ
ている。その先端部がデバイスホール３内に突出してい
るリード４は、その中間部がサスペンダ６により支持さ
れることにより、その変形が防止されている。A suspender 6 for forming a frame of the insulating film 1 is provided around the device hole 3, and an outer lead bonding hole (hereinafter referred to as an OLB hole) 3a is provided outside the suspender 6. Has been. The lead 4 having its tip projecting into the device hole 3 is prevented from being deformed by the intermediate part thereof being supported by the suspender 6.
【０００４】次に、従来のフィルムキャリアテープの製
造方法の一例について説明する。Next, an example of a conventional method for manufacturing a film carrier tape will be described.
【０００５】先ず、ポリイミド等の絶縁フィルム１に搬
送および位置決め用のスプロケットホール１、デバイス
ホール３およびＯＬＢホール３ａを形成した後に、銅等
の金属箔が接着される。次いで、この金属箔が接着され
た絶縁フィルム１の両面にレジスタ膜を形成した後に、
金属箔上のレジスタ膜を感光・現像した後に当該金属箔
をエッチングして、所望のリード４および電気選別用パ
ッド５が形成される。そして、次に、リード４および電
気選別用パッド５の表面に、金等の金属膜をメッキによ
り形成することにより、フィルムキャリアテープが形成
される。First, a sprocket hole 1 for transporting and positioning, a device hole 3 and an OLB hole 3a are formed in an insulating film 1 made of polyimide or the like, and then a metal foil such as copper is bonded. Then, after forming a register film on both surfaces of the insulating film 1 to which the metal foil is adhered,
After the resist film on the metal foil is exposed and developed, the metal foil is etched to form desired leads 4 and electrical selection pads 5. Then, a film carrier tape is formed by forming a metal film of gold or the like on the surfaces of the leads 4 and the electrical selection pad 5 by plating.
【０００６】次に、フィルムキャリアテープを使用した
フィルムキャリア型半導体装置の従来の製造方法につい
て説明する。Next, a conventional method of manufacturing a film carrier type semiconductor device using a film carrier tape will be described.
【０００７】図４（ａ）および（ｂ）に見られるよう
に、フィルムキャリアテープのデバイスホール３の中央
には、半導体チップ７が配置されており、この半導体チ
ップ７には、その電極端子上に、金属突起物のバンプ７
ａが形成されている。このバンプ７ａとリード４とを、
熱圧着法または共晶法等によるインナーリードボンディ
ング（以下、ＩＬＢと云う）により接続する（図４
（ａ）および（ｂ）参照）。このようにして、デバイス
ホール３に半導体チップ７を配置して、リード４および
バンプ７ａを介して半導体チップ７をフィルムキャリア
テープに固定した後、半導体チップ７の表面または図５
（ａ）に示されるようにデバイスホール３内をポッディ
ング法等により樹脂８ａにより封止する。その後、半導
体チップ７がフィルムキャリアテープ上に搭載された状
態において、電気選別用パッド５に接触子を接触させる
ことにより、半導体チップ７の電気選別試験およびバー
ンイン試験が実施され、不良品が除去される。これによ
り、フィルムキャリア半導体装置が完成する。As shown in FIGS. 4 (a) and 4 (b), a semiconductor chip 7 is arranged in the center of the device hole 3 of the film carrier tape, and the semiconductor chip 7 has electrode terminals above the electrode terminals. On the bump 7 of the metal protrusion
a is formed. The bump 7a and the lead 4 are
Connection is made by inner lead bonding (hereinafter referred to as ILB) by a thermocompression bonding method or a eutectic method (FIG. 4).
(See (a) and (b)). In this way, the semiconductor chip 7 is arranged in the device hole 3, and the semiconductor chip 7 is fixed to the film carrier tape through the leads 4 and the bumps 7a.
As shown in (a), the inside of the device hole 3 is sealed with a resin 8a by a padding method or the like. After that, in a state where the semiconductor chip 7 is mounted on the film carrier tape, a contactor is brought into contact with the electric selection pad 5 to perform an electric selection test and a burn-in test of the semiconductor chip 7 and remove defective products. It As a result, the film carrier semiconductor device is completed.
【０００８】このフィルムキャリア半導体装置は、図５
（ｂ）に示されるように、プリント基板１０上に実装さ
れるが、その方法を以下に説明する。This film carrier semiconductor device is shown in FIG.
As shown in (b), it is mounted on the printed circuit board 10, and its method will be described below.
【０００９】先ず、リード４を所望の長さに切断して、
半導体チップ７をフィルムキャリアテープから分離す
る。そして、半導体チップ７を接着剤８ｂによりプリン
ト基板１０上に固着する。次に、リード４をプリント基
板１０上のボンデイングパッド９にアウターリードボン
ディング（以下、ＯＬＢと云う）する。これにより、フ
ィルムキャリア半導体装置のプリント基板１０上に対す
る実装が完了する。First, the lead 4 is cut into a desired length,
The semiconductor chip 7 is separated from the film carrier tape. Then, the semiconductor chip 7 is fixed onto the printed circuit board 10 with the adhesive 8b. Next, the leads 4 are outer lead bonded (hereinafter referred to as OLB) to the bonding pads 9 on the printed board 10. This completes the mounting of the film carrier semiconductor device on the printed circuit board 10.
【００１０】フィルムキャリァテープを使用したフィル
ムキャリア半導体装置は、バンプ７ａおよびリード４の
数が多くなっても、全てのバンプ７ａとリード４を同時
にボンデイングすることができるために、ＩＬＢに要す
る時間が短いという利点を有するとともに、フィルムキ
ャリアテープを使用するために、作業の自動化が容易に
なるという利点がある。The film carrier semiconductor device using the film carrier tape can bond all the bumps 7a and the leads 4 at the same time even if the number of the bumps 7a and the leads 4 is large. In addition to having the advantage of being short, the use of a film carrier tape has the advantage of facilitating automation of the work.
【００１１】一方において、フィルムキャリア半導体装
置は、Ａu −Ａｕの熱圧着、Ａｕ−Ｓｎの共晶法、導電
性接着剤および半田を使用したろう付け等によりプリン
ト基板に実装される。また、抵抗、コンデンサおよび半
導体チップをプラスチックパッケージまたはセラミック
パッケージに封止した半導体装置等の部品は、一般的に
半田を使用したろう付けによりプリント基板に実装され
る。この場合には、先ず、印刷法等により、プリント基
板上のボンディングパッド上に半田ペーストを塗布し
て、次に、接着剤を使用して半導体装置および抵抗等の
部品をプリント基板上の所定位置に接着仮止めし、次い
で赤外線加熱炉、熱風加熱炉および加熱蒸気槽等にプリ
ント基板を挿入して、前記半田ペーストを溶融させて、
半導体装置および抵抗等の部品をプリント基板上に実装
される。On the other hand, the film carrier semiconductor device is mounted on a printed board by Au-Au thermocompression bonding, Au-Sn eutectic method, brazing using a conductive adhesive and solder, and the like. In addition, components such as a semiconductor device in which a resistor, a capacitor, and a semiconductor chip are sealed in a plastic package or a ceramic package are generally mounted on a printed circuit board by brazing using solder. In this case, first, a solder paste is applied to the bonding pads on the printed circuit board by a printing method or the like, and then a semiconductor device and parts such as resistors are placed at predetermined positions on the printed circuit board using an adhesive. Adhesive temporary fixing to, then insert the printed board into an infrared heating furnace, hot air heating furnace, heating steam tank, etc., to melt the solder paste,
Components such as a semiconductor device and a resistor are mounted on a printed circuit board.
【００１２】このような半田リフロー法による実装にお
いては、多くの部品を同時に実装することができ、作業
効率が良好になるという利点がある。しかしながら、フ
ィルムキャリア半導体装置の場合には、半田リフロー法
により実装が行われると、前述のように、サスペンダー
６が絶縁フィルム１により形成されているために、実装
時における熱により、このサスペンダー６が変形して、
ＯＬＢ側のリード先端部の高さにバラツキが発生する。
このために、半田リフロー法においては、フィルムキャ
リア半導体装置を実装する場合には、実装時にリード先
端部をプリント基板に向けて押圧しておくことが必要と
なる。従って、フィルムキャリア半導体装置における実
装は、加熱ツールをリードに押し当てながら行う方法が
一般的である。In the mounting by such a solder reflow method, there is an advantage that many parts can be mounted at the same time and the working efficiency is improved. However, in the case of the film carrier semiconductor device, when mounting is performed by the solder reflow method, since the suspenders 6 are formed of the insulating film 1 as described above, the suspenders 6 are not heated by the heat during mounting. Transform,
The height of the lead tip on the OLB side varies.
Therefore, in the solder reflow method, when mounting the film carrier semiconductor device, it is necessary to press the lead tips toward the printed circuit board during mounting. Therefore, mounting on the film carrier semiconductor device is generally performed by pressing the heating tool against the leads.
【００１３】また、一般的なプリント基板は、ガラスエ
ポキシまたはガラスフェノール等の樹脂を主成分として
いるために耐熱性が比較的低く、Ａｕ−Ａｕ熱圧着法お
よびＡｕ−Ｓｎ共晶法等による実装は適当ではない。こ
のために、ガラスエポキシまたはガラスフェノール等の
樹脂を主成分とするプリント基板に半導体装置等の部品
を実装する場合には、導電性接着剤または半田を使用し
て接続される場合が多い。なお、導電性接着剤は、フィ
ルムキャリア半導体装置のＯＬＢに広く使用されている
が、接続電気抵抗が高いという欠点があり、使用するこ
とのできる半導体装置が制約される。メモリ、マイクロ
コンピュータおよびゲートアレイ等の高速にて動作する
半導体装置においては、導電性接着剤で実装する方法は
不適である。これらの半導体装置の場合には、半田によ
り実装する方が望ましい。また、フィルムキャリア半導
体装置の場合には、リードにＡｕ、Ｓｎまたは半田等の
金属がメッキされている。Ｓｎまたは半田メッキされた
リードは、半田付けにより半導体装置を実装する場合に
好適である。しかし、Ｓｎメッキしたリードには、Ｓｎ
にホイスカーが発生し易いという欠点がある。A general printed circuit board has a relatively low heat resistance because it contains a resin such as glass epoxy or glass phenol as a main component, and is mounted by the Au-Au thermocompression bonding method, the Au-Sn eutectic method or the like. Is not appropriate. For this reason, when a component such as a semiconductor device is mounted on a printed circuit board containing a resin such as glass epoxy or glass phenol as a main component, a conductive adhesive or solder is often used for connection. Although the conductive adhesive is widely used for the OLB of the film carrier semiconductor device, it has a drawback that the connection electric resistance is high, which limits the semiconductor devices that can be used. In a semiconductor device that operates at high speed such as a memory, a microcomputer, and a gate array, the method of mounting with a conductive adhesive is not suitable. In the case of these semiconductor devices, it is desirable to mount them by soldering. In the case of a film carrier semiconductor device, the leads are plated with a metal such as Au, Sn or solder. Sn or solder-plated leads are suitable for mounting a semiconductor device by soldering. However, Sn-plated leads are not
There is a drawback that whiskers tend to occur.
【００１４】一方、半田メッキしたリードは、ＩＬＢ時
に接続部（ボンディング部）近傍の半田メッキ層の半田
が溶融して、この半田が接続部に集中して半田玉が形成
され、リードと半導体チップとの間が、この半田玉によ
り接続される恐れがある。従って、このような事態を回
避するためには、半田メッキ層の厚さが約１μｍと薄く
なるようにメッキ条件を管理するとともに、ＩＬＢ条件
も適正に管理する必要がある。しかし、このように半田
メッキ層の厚さを管理するものとしても、ＯＬＢ時にお
いては、半田メッキ層の厚さが１μｍ程度と薄いため
に、安定してＯＬＢを行うことができない。また、リー
ドにＡｕメッキされている場合には、リードと半導体チ
ップとを容易に、且つ安定して接合することが可能であ
るが、Ａｕメッキ層の厚さが厚い場合においては、半田
によるＯＬＢ時に、Ａｕメッキ層と半田との接続境界に
おいて、ＡｕおよびＳｎ等の拡散により金属間化合物が
生成され、接続強度が著しく低下する。例えば、約２．
０μｍを越える厚さでＡｕメッキしたリードを半田によ
りプリント基板に接続すると、当初においては接続部に
おいて５０乃至１００ｇまたはそれ以上の十分な強度を
っ有している。しかし、このプリント基板に接続された
半導体装置を、温度が１５０°Ｃの条件において２００
乃至３００時間加速試験を行うと、接続部の強度が１０
ｇ以下に劣化してしまうという結果になる。On the other hand, in the solder-plated lead, the solder in the solder-plated layer near the connecting portion (bonding portion) is melted at the time of ILB, and this solder is concentrated on the connecting portion to form a solder ball. There is a risk that the solder ball will be connected to this. Therefore, in order to avoid such a situation, it is necessary to manage the plating conditions so that the thickness of the solder plating layer is as thin as about 1 μm, and also properly manage the ILB conditions. However, even if the thickness of the solder plating layer is managed as described above, the OLB cannot be stably performed at the time of OLB because the thickness of the solder plating layer is as thin as about 1 μm. Further, when the lead is plated with Au, the lead and the semiconductor chip can be bonded easily and stably, but when the thickness of the Au plated layer is large, the OLB by soldering is used. At the connection boundary between the Au plated layer and the solder, an intermetallic compound is sometimes generated due to the diffusion of Au and Sn and the connection strength is significantly reduced. For example, about 2.
When Au-plated leads having a thickness of more than 0 μm are connected to a printed circuit board by soldering, the connection initially has a sufficient strength of 50 to 100 g or more. However, the semiconductor device connected to this printed circuit board is heated to 200 ° C under the condition of a temperature of 150 ° C.
After conducting an acceleration test for 300 hours, the strength of the connection part is 10
This results in deterioration of g or less.
【００１５】このような接続部の強度の劣化は、接続部
に発生する金属間化合物が原因であり、Ａｕの量が多い
程加速される。従って、従来は、半田により実装される
フィルムキャリア半導体装置用のフィルムアキャリアテ
ープは、Ａｕメッキ層の厚さを管理して製造されている
のが一般である。この場合に、接続部における半田に対
するＡｕの割合は、約２重量％を上限とすることが望ま
しいということが知られている。The deterioration of the strength of the connecting portion is caused by the intermetallic compound generated in the connecting portion, and is accelerated as the amount of Au increases. Therefore, conventionally, a film carrier tape for a film carrier semiconductor device mounted by solder is generally manufactured by controlling the thickness of the Au plating layer. In this case, it is known that it is desirable that the upper limit of the ratio of Au to the solder in the connecting portion is about 2% by weight.
【００１６】[0016]
【発明が解決しようとする課題】上述した従来のフィル
ムキャリアテープの製造方法においては、下記のような
欠点がある。即ち、近年、フィルムキャリア半導体装置
を含む半導体装置は多ピン化の傾向にあり、このために
リードと基板との接続面積が縮小され、ＯＬＢ時にリー
ドにメッキされたＡｕに対して、半田の量が十分でない
ことがある。しかし、ＩＬＢにおける半導体チップとリ
ードとの安定した接続を保持し、且つＯＬＢにおける接
続部の初期強度を確保するためには、メッキの厚さを薄
くすることには限界があり、このために配線上の信頼性
が劣化する惧れがあるという欠点がある。The above-mentioned conventional method for manufacturing a film carrier tape has the following drawbacks. That is, in recent years, semiconductor devices including film carrier semiconductor devices have a tendency to have a large number of pins, which reduces the connection area between the leads and the substrate, and the amount of solder with respect to the Au plated on the leads during OLB. May not be enough. However, in order to maintain a stable connection between the semiconductor chip and the lead in the ILB and to secure the initial strength of the connection portion in the OLB, there is a limit to reducing the plating thickness, and for this reason, the wiring is The drawback is that the above reliability may deteriorate.
【００１７】[0017]
【課題を解決するための手段】本発明のフィルムキャリ
アテープの製造方法は、絶縁性を有するフィルム上に、
少なくとも搬送および位置決め用のスプロケットホール
および所定形状のリードを形成する工程と、半導体チッ
プとの接合を行うインナーリード部のみに、選択的に第
１の金属層をメッキ法により形成する工程と、アウター
リードボンディングを行うリードの一方の面に、第２の
金属層を印刷法により形成する工程と、を含むことを特
徴としている。The method for producing a film carrier tape according to the present invention comprises:
A step of forming at least a sprocket hole for carrying and positioning and leads of a predetermined shape; a step of selectively forming a first metal layer only on an inner lead portion for joining with a semiconductor chip by a plating method; And a step of forming a second metal layer on one surface of the lead to be lead-bonded by a printing method.
【００１８】なお、前記第２の金属層を印刷法により形
成した後に、当該第２の金属層をリフローさせる工程を
含んでもよく、また前記第１の金属層を、金、錫および
半田の何れかの金属により形成し、前記第２の金属層を
半田により形成してもよい。A step of reflowing the second metal layer after forming the second metal layer by a printing method may be included, and the first metal layer may be any of gold, tin and solder. Alternatively, the second metal layer may be formed of solder and the second metal layer may be formed of solder.
【００１９】[0019]
【実施例】次に、本発明について図面を参照して説明す
る。DESCRIPTION OF THE PREFERRED EMBODIMENTS Next, the present invention will be described with reference to the drawings.
【００２０】図１（ａ）、（ｂ）、（ｃ）および（ｄ）
と、図２（ａ）および（ｂ）は、本発明の第１の実施例
における工程順に示される半導体装置の縦断面図ならび
に平面図である。1 (a), (b), (c) and (d)
2A and 2B are a longitudinal sectional view and a plan view of the semiconductor device shown in the order of steps in the first embodiment of the present invention.
【００２１】本実施例においては、図１（ａ）および図
２（ａ）に示されるように、先ず、ポリイミド等の絶縁
フィルム１に、スプロケットホール２、デバイスホール
３およびＯＬＢホール３ａがプレス法等により形成され
た後に、接着剤１ａを介して絶縁フィルム１に銅等の金
属箔１１が接着される。In this embodiment, as shown in FIGS. 1 (a) and 2 (a), first, the sprocket hole 2, the device hole 3 and the OLB hole 3a are pressed by an insulating film 1 such as polyimide. Etc., the metal foil 11 made of copper or the like is bonded to the insulating film 1 via the adhesive 1a.
【００２２】次に、図１（ｂ）に示されるように、レジ
スタ膜１２ａを使用してフォトリリグラフィー法によ
り、金属箔１１上のレジスタ膜１２ａをパターニングし
た後、金属箔１１を選択的にエッチングして、一端に電
気選別用パッド５５を有しており、他端がデバイスホー
ル内に延在するリード４が形成される。Next, as shown in FIG. 1B, after patterning the register film 12a on the metal foil 11 by photolithography using the register film 12a, the metal foil 11 is selectively removed. By etching, the lead 4 having the electrical selection pad 55 at one end and extending into the device hole at the other end is formed.
【００２３】次いで、図１（ｃ）に示されるように、レ
ジスト膜１２ａを除去した後に、更にレジスタ膜１２ｂ
を用いてサスペンダー６上のリード４を含むデバイスホ
ール３内のリード４が選択的にメッキされ、金メッキ層
１３が厚さ１〜２μｍ程度に形成される。このメッキ層
の金属としては前述のＳｎおよび半田等によってもよ
い。Next, as shown in FIG. 1C, after removing the resist film 12a, the resist film 12b is further removed.
Using, the leads 4 in the device hole 3 including the leads 4 on the suspenders 6 are selectively plated, and the gold plating layer 13 is formed to have a thickness of about 1 to 2 μm. The metal of this plating layer may be the above-mentioned Sn, solder, or the like.
【００２４】次に、図１（ｄ）に示されるように、レジ
スタ膜１２ｂを除去し、ＯＬＢを行うリード４上にメタ
ルマスク１４を使用して、印刷法により半田ペースト層
１５が形成される。この場合の半田ペースト層１５を形
成する範囲は、図２（ａ）に示されるように、ＯＬＢホ
ール６内のリード４上において帯状に形成された範囲で
ある。次いで、このフィルムキャリアテープ全体を、半
田の溶融温度、即ち一般的には２００〜２５０°Ｃ程度
に加熱して、半田ペースト１５を溶融させる。溶融され
た半田ペーストは、図２（ｂ）に示されるように、表面
張力によりＯＬＢホール３ａ内のリード４全面に半田層
が形成され、ＩＬＢ側の部分のリード４と、ＯＬＢ側の
部分のリード４のメッキの材料および膜厚が異なったフ
ィルムキャリアテープが得られる。Next, as shown in FIG. 1D, the resist film 12b is removed, and a solder paste layer 15 is formed by a printing method using a metal mask 14 on the leads 4 for OLB. .. In this case, the range in which the solder paste layer 15 is formed is a range formed in a strip shape on the lead 4 in the OLB hole 6, as shown in FIG. Next, the entire film carrier tape is heated to the melting temperature of the solder, that is, generally about 200 to 250 ° C. to melt the solder paste 15. As shown in FIG. 2B, the molten solder paste forms a solder layer on the entire surface of the lead 4 in the OLB hole 3a due to surface tension, and the lead 4 in the portion on the ILB side and the portion on the OLB side are formed. Film carrier tapes having different plating materials and film thicknesses of the leads 4 can be obtained.
【００２５】次に、図３（ａ）および（ｂ）は、本発明
の第２の実施例における工程順に示される半導体装置の
平面図ならびに縦断面図である。Next, FIGS. 3A and 3B are a plan view and a longitudinal sectional view of a semiconductor device shown in the order of steps in the second embodiment of the present invention.
【００２６】本実施例においては、半田ペースト層１５
を印刷法により形成するまでの工程については、前述の
第１の実施例の場合と同様であるが、それ以降の工程に
ついては差異がある。図３（ａ）に示されるように、半
田ペースト層１５はＯＬＢを行うリード４上においての
み形成される。また、図３（ｂ）に示されるように、半
田ペースト層１５を形成した後に、半田ペーストを溶融
することなく、リード４の一方の面のみに形成する方法
である。In this embodiment, the solder paste layer 15
The steps up to the formation by the printing method are the same as in the case of the first embodiment described above, but there are differences in the subsequent steps. As shown in FIG. 3A, the solder paste layer 15 is formed only on the lead 4 for OLB. Further, as shown in FIG. 3B, after forming the solder paste layer 15, the solder paste is formed on only one surface of the lead 4 without melting the solder paste.
【００２７】フイルムキャリアテープのＯＬＢのピッチ
またはリード４の幅が小さくなると、リード４上に形成
される半田ペースト層１５を溶融する際に、リード４の
ピッチが小さいと隣接するリード４との間に半田プリッ
ジが発生し、フィルムキャリアテープの製造歩留りが低
下する。また、リード４の幅が小さい場合にはリード４
の表面張力が不十分となり、リード４と隣接するリード
間に形成される半田ペースト層１５が、リード４の周囲
に集まらずにリード４から脱落してしまい、リード４表
面の半田の量が不十分となる。また、リード４のピッチ
が一定でない場合には、リード４間の半田の量が異なっ
てくるために、リード４により各リード上の半田の量に
差異を生じることも考えられる。このような場合におい
ても、本実施例によれば、上記問題点は一切発生せず、
安定した半田量の半田ペースト層１５をリード４上に形
成することができる。When the pitch of the OLB of the film carrier tape or the width of the lead 4 becomes small, when the solder paste layer 15 formed on the lead 4 is melted, when the pitch of the lead 4 is small, the space between the lead 4 and the adjacent lead 4 becomes small. Solder bridging occurs in the film, which reduces the manufacturing yield of the film carrier tape. If the width of the lead 4 is small, the lead 4
Has insufficient surface tension, and the solder paste layer 15 formed between the lead 4 and the adjacent lead drops off from the lead 4 without gathering around the lead 4, and the amount of solder on the surface of the lead 4 becomes unclear. Will be enough. Further, when the pitch of the leads 4 is not constant, the amount of solder between the leads 4 is different, so that it is possible that the leads 4 cause a difference in the amount of solder on each lead. Even in such a case, according to the present embodiment, the above problems do not occur at all,
The solder paste layer 15 having a stable amount of solder can be formed on the leads 4.
【００２８】また、本実施例においては、全てＯＬＢを
行う部分の絶縁フィルムには当該ＯＬＢホールが形成さ
れているが、印刷法により、半田ペースト１５を形成す
る際にはリード４の変形等が発生し易いために、ＯＬＢ
ホール３ａを形成しないフィルムキャリアテープの方
が、リード４の変形等もなく、安定したフィルムキャリ
アテープの製造を行うことができる。Further, in the present embodiment, the OLB holes are formed in the insulating film in all the portions where the OLB is performed, but when the solder paste 15 is formed by the printing method, the leads 4 are not deformed. Because it is easy to occur, OLB
The film carrier tape having no holes 3a can be manufactured more stably without deformation of the leads 4.
【００２９】[0029]
【発明の効果】以上説明したように、本発明は、リード
に形成される金属層の厚さおよび材料が、ＩＬＢ側とＯ
ＬＢ側において異なるように形成されるために、半導体
チップとリードおよび基板のボンディングパッドとリー
ドとを、何れも良好な状態に接合することが可能とな
り、信頼性の高いフィルムキャリアテープの製造方法を
提供することができるという効果がある。As described above, according to the present invention, the thickness and material of the metal layer formed on the lead are the same as those on the ILB side and the O side.
Since it is formed differently on the LB side, it is possible to bond the semiconductor chip and the lead and the bonding pad and the lead of the substrate to each other in a good state, and to provide a highly reliable method of manufacturing a film carrier tape. There is an effect that it can be provided.
【図１】本発明の第１の実施例における半導体装置の縦
断面図である。FIG. 1 is a vertical sectional view of a semiconductor device according to a first embodiment of the present invention.
【図２】本発明の第１の実施例における半導体装置の平
面図および縦断面図である。FIG. 2 is a plan view and a vertical sectional view of a semiconductor device according to a first embodiment of the present invention.
【図３】本発明の第２の実施例における半導体装置の平
面図および縦断面図である。FIG. 3 is a plan view and a vertical sectional view of a semiconductor device according to a second embodiment of the present invention.
【図４】従来例における半導体装置の平面図および縦断
面図である。FIG. 4 is a plan view and a vertical sectional view of a semiconductor device in a conventional example.
【図５】従来例における半導体装置の縦断面図である。FIG. 5 is a vertical cross-sectional view of a semiconductor device in a conventional example.
１ 絶縁フィルム １ａ、８ｂ 接着剤 ２ スプロケットホール ３ デバイスホール ３ａ ＯＬＢホール ４ リード ５ 電気選別用パッド ６ サスペンダー ７ 半導体チップ ７ａ バンプ ８ａ 樹脂 ９ ボンディングパッド １０ プリント基板 １１ 金属箔 １２ａ、１２ｂ レジスト膜 １３ 金メッキ層 １４ メタルマスク １５ 半田ペースト層 1 Insulating film 1a, 8b Adhesive 2 Sprocket hole 3 Device hole 3a OLB hole 4 Lead 5 Electrical selection pad 6 Suspender 7 Semiconductor chip 7a Bump 8a Resin 9 Bonding pad 10 Printed circuit board 11 Metal foil 12a, 12b Resist film 13 Gold plating layer 14 metal mask 15 solder paste layer
Claims (3)
も搬送および位置決め用のスプロケットホールおよび所
定形状のリードを形成する工程と、 半導体チップとの接合を行うインナーリード部のみに、
選択的に第１の金属層をメッキ法により形成する工程
と、 アウターリードボンディングを行うリードの一方の面
に、第２の金属層を印刷法により形成する工程と、 を含むことを特徴とするフィルムキャリアテープの製造
方法。1. A step of forming at least a sprocket hole for transporting and positioning and a lead of a predetermined shape on an insulating film, and only an inner lead portion for joining a semiconductor chip,
And a step of selectively forming a first metal layer by a plating method, and a step of forming a second metal layer on one surface of a lead for outer lead bonding by a printing method. Method for manufacturing film carrier tape.
た後に、当該第２の金属層をリフローさせる工程を含む
請求項１記載のフィルムキャリアテープの製造方法。2. The method for producing a film carrier tape according to claim 1, further comprising the step of reflowing the second metal layer after forming the second metal layer by a printing method.
の何れかの金属により形成され、前記第２の金属層が半
田により形成される請求項１および２記載のフィルムキ
ャリアテープの製造方法。3. The film carrier tape according to claim 1, wherein the first metal layer is formed of any metal of gold, tin and solder, and the second metal layer is formed of solder. Production method.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4001179A JPH05235108A (en) | 1992-01-08 | 1992-01-08 | Manufacture of film carrier tape |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4001179A JPH05235108A (en) | 1992-01-08 | 1992-01-08 | Manufacture of film carrier tape |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05235108A true JPH05235108A (en) | 1993-09-10 |
Family
ID=11494225
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4001179A Withdrawn JPH05235108A (en) | 1992-01-08 | 1992-01-08 | Manufacture of film carrier tape |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05235108A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0926720A3 (en) * | 1997-12-16 | 2000-01-12 | Shinko Electric Industries Co. Ltd. | Tape carrier manufacture |
| US20140313683A1 (en) * | 2011-11-09 | 2014-10-23 | Lg Innotek Co., Ltd. | Tape carrier package and method of manufacturing the same |
-
1992
- 1992-01-08 JP JP4001179A patent/JPH05235108A/en not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0926720A3 (en) * | 1997-12-16 | 2000-01-12 | Shinko Electric Industries Co. Ltd. | Tape carrier manufacture |
| US6192579B1 (en) | 1997-12-16 | 2001-02-27 | Shinko Electric Industries Co., Ltd. | Tape carrier and manufacturing method therefor |
| US20140313683A1 (en) * | 2011-11-09 | 2014-10-23 | Lg Innotek Co., Ltd. | Tape carrier package and method of manufacturing the same |
| US9674955B2 (en) * | 2011-11-09 | 2017-06-06 | Lg Innotek Co., Ltd. | Tape carrier package, method of manufacturing the same and chip package |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4237607A (en) | Method of assembling semiconductor integrated circuit | |
| US6214156B1 (en) | Semiconductor device mounted on board by flip-chip and method for mounting the same | |
| US7470568B2 (en) | Method of manufacturing a semiconductor device | |
| JPH04192596A (en) | Mounting structure of electronic component | |
| EP0482940B1 (en) | Method of forming an electrical connection for an integrated circuit | |
| JPH05235108A (en) | Manufacture of film carrier tape | |
| JPH07114216B2 (en) | Method of mounting film carrier type semiconductor device | |
| JPH063821B2 (en) | Double-sided protective coat type TAB tape carrier | |
| JP2748771B2 (en) | Film carrier semiconductor device and method of manufacturing the same | |
| JPH10261735A (en) | Semiconductor device and its manufacture | |
| JP3450838B2 (en) | Manufacturing method of electronic component package | |
| JPH03129745A (en) | Mounting of semiconductor device | |
| JP2001210676A (en) | Semiconductor device and manufacturing method | |
| JPH10116927A (en) | Connecting terminal and method for its formation | |
| JPH05243327A (en) | Film carrier-type semiconductor device | |
| JP2626081B2 (en) | Film carrier semiconductor device | |
| JP2555878B2 (en) | Method of manufacturing film carrier tape | |
| JP2882130B2 (en) | Method for manufacturing semiconductor device | |
| JPH1187906A (en) | Semiconductor device and packaging method therefor | |
| JPH0758244A (en) | Semiconductor package and manufacture thereof | |
| JP2741611B2 (en) | Substrate for flip chip bonding | |
| JPH02252248A (en) | Manufacture of semiconductor device | |
| JPH0485944A (en) | Film carrier tape and its manufacture | |
| JPH1140605A (en) | Tape carrier package | |
| JPH04356935A (en) | Bump-electrode formation and mounting structure of semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990408 |