JPH10261735A - Semiconductor device and its manufacture - Google Patents

Semiconductor device and its manufacture

Info

Publication number
JPH10261735A
JPH10261735A JP9084344A JP8434497A JPH10261735A JP H10261735 A JPH10261735 A JP H10261735A JP 9084344 A JP9084344 A JP 9084344A JP 8434497 A JP8434497 A JP 8434497A JP H10261735 A JPH10261735 A JP H10261735A
Authority
JP
Japan
Prior art keywords
pins
pin
semiconductor device
mounting
μpga
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9084344A
Other languages
Japanese (ja)
Inventor
Taku Kikuchi
卓 菊池
Takashi Miwa
孝志 三輪
Tetsuya Hayashida
哲哉 林田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP9084344A priority Critical patent/JPH10261735A/en
Publication of JPH10261735A publication Critical patent/JPH10261735A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49171Fan-out arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3421Leaded components
    • H05K3/3426Leaded components characterised by the leads

Landscapes

  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a surface mount type area array package having narrow pitch. SOLUTION: A μPGA.IC has a wiring board 10 wherein inner terminals 12 and external terminals 13 which are connected by an electric wiring 14 are formed on both of the surfaces. Wires 23 bridge an electrode pad of a pellet 22 which is fixed on the wiring board 10 by a bonding layer 21 and the inner terminals 12. The pellet 22, the inner terminals 12 and the wires 23 are plastic-molded by a resin sealing member 25. Micropins 27 whose outer diameters are set to be 30-100 μm and whose length are set to be 0.5-1.2 mm are soldered on the respective external terminals 13. Thereby, since the outer diameter of the micropin 27 is thin, the pitch between pins can be narrowed, and the mounting density can be increased in the area arrangement of the micropins 27. Surface-mount is possible by abutting the micropins 27 against the land of a mounting board. Imperfection such as short-circuiting between pins which is to be caused by collapse of solder bumps of a BGA can be prevented by maintaining a gap between the μPGA.IC and the mounting board.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、半導体装置の製造
技術、特に、外部端子がエリアに配置された表面実装形
パッケージを備えている半導体装置の製造技術に関する
もので、例えば、多ピンで小型かつ低価格の半導体集積
回路装置(以下、ICという。)に利用して有効なもの
に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a technology for manufacturing a semiconductor device, and more particularly to a technology for manufacturing a semiconductor device having a surface mount type package in which external terminals are arranged in an area. The present invention also relates to a device which is effective when used for a low-cost semiconductor integrated circuit device (hereinafter, referred to as an IC).

【0002】[0002]

【従来の技術】多ピン化が進む今日、クワッド・フラッ
ト・パッケージ(QFP)ICやテープ・キャリア・パ
ッケージ(TCP)ICのような周辺部からピン(外部
端子)を取り出すパッケージでは、ピッチが狭くなるた
め、パッケージの製造限界とボード・アセンブリの限界
に近づいている。そこで、パッケージの主面全体に外部
端子を配置することによってパッケージのサイズを大き
くせずに多ピンを実現する表面実装形ICとして、ボー
ル・グリッド・アレーパッケージ(以下、BGAとい
う。)を備えているICが提案されている。
2. Description of the Related Art Today, as the number of pins increases, packages having pins (external terminals) from peripheral portions, such as quad flat package (QFP) ICs and tape carrier package (TCP) ICs, have a narrow pitch. As a result, it is approaching the limits of package manufacturing and board assembly. Therefore, a ball grid array package (hereinafter, referred to as BGA) is provided as a surface mount IC that realizes a large number of pins without increasing the size of the package by arranging external terminals on the entire main surface of the package. Some ICs have been proposed.

【0003】すなわち、このBGAを備えているIC
(以下、BGA・ICという。)は、内部端子群と外部
端子群とが表側主面と裏側主面とにそれぞれ形成されて
いるとともに、各内部端子と各外部端子とが互いに電気
的に接続されている配線基板を備えており、配線基板の
内部端子を形成された側の主面には半導体ペレットがボ
ンディングされているとともに、内部端子群にボンディ
ングワイヤによって電気的に接続されており、配線基板
の半導体ペレット側主面が半導体ペレットを含めて樹脂
封止体によって樹脂封止されており、そして、配線基板
の反対側主面で露出されている各外部端子には半田バン
プがそれぞれ突設されている。
That is, an IC provided with this BGA
(Hereinafter referred to as BGA-IC), an internal terminal group and an external terminal group are formed on a front main surface and a rear main surface, respectively, and each internal terminal and each external terminal are electrically connected to each other. A semiconductor pellet is bonded to the main surface of the wiring substrate on the side on which the internal terminals are formed, and is electrically connected to the internal terminal group by bonding wires. The semiconductor pellet-side main surface of the board is resin-sealed with a resin sealing body including the semiconductor pellet, and solder bumps are projected from each external terminal exposed on the opposite main surface of the wiring board. Have been.

【0004】ちなみに、外部端子がエリアに配置された
エリア・アレー・パッケージとして、ピン・グリッド・
アレーパッケージ(以下、PGAという。)が、従来か
ら知られている。ところが、PGAは挿入形パッケージ
であるため、配線基板の各外部端子に外径が2mm以上
で長さが3mm以上のピンが銀ろう付け法や打ち込み法
によって固着されている。
Incidentally, as an area array package in which external terminals are arranged in areas, a pin grid package is used.
An array package (hereinafter, referred to as PGA) has been conventionally known. However, since PGA is an insertion type package, pins having an outer diameter of 2 mm or more and a length of 3 mm or more are fixed to each external terminal of the wiring board by a silver brazing method or a driving method.

【0005】なお、BGAおよびPGAを述べてある例
としては、株式会社日経BP社発行「VLSIパッケー
ジング技術(下)」1993年5月31日発行 P17
3〜P178、がある。
[0005] As an example describing BGA and PGA, see "VLSI Packaging Technology (Lower)" published by Nikkei BP Co., Ltd., published on May 31, 1993, p.
3 to P178.

【0006】[0006]

【発明が解決しようとする課題】しかしながら、前記し
たBGAにおいては、半田バンプの外径が大きいため、
かつまた、実装ボードへのリフロー半田付けの際に半田
バンプの潰れが発生してピン間ショートが引き起こされ
るため、ピン間ピッチの狭小化に限界がある。
However, in the above-mentioned BGA, since the outer diameter of the solder bump is large,
In addition, during reflow soldering to a mounting board, the solder bumps are crushed and short-circuits between pins are caused, so that there is a limit to narrowing the pitch between pins.

【0007】また、前記したPGAにおいては、挿入形
パッケージであるため、外径が2mm以上で長さが3m
m以上のピンが必要になり、ピン間ピッチの狭小化およ
び電気的特性の向上に限界がある。
Further, since the above-mentioned PGA is an insertion type package, its outer diameter is 2 mm or more and its length is 3 m.
m or more pins are required, and there is a limit to narrowing the pitch between pins and improving electrical characteristics.

【0008】本発明の目的は、ピン間ピッチを狭小化す
ることができる新規な表面実装形エリア・アレー・パッ
ケージを備えている半導体装置を提供することにある。
An object of the present invention is to provide a semiconductor device having a novel surface-mount area array package capable of reducing the pitch between pins.

【0009】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
The above and other objects and novel features of the present invention will become apparent from the description of the present specification and the accompanying drawings.

【0010】[0010]

【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を説明すれば、次の通り
である。
The outline of a typical invention among the inventions disclosed in the present application is as follows.

【0011】すなわち、配線基板に複数個の内部端子と
複数個の外部端子とがそれぞれ形成されているととも
に、各内部端子および各外部端子はそれぞれ電気的に接
続されており、前記各内部端子には配線基板に固着され
た半導体ペレットが電気的に接続され、前記各外部端子
には各ピンがそれぞれ機械的かつ電気的に接続されてい
る半導体装置において、前記ピンは外径が30μm〜1
00μmで長さが0.5mm〜1.2mmに形成されて
いることを特徴とする。
That is, a plurality of internal terminals and a plurality of external terminals are respectively formed on the wiring board, and each of the internal terminals and each of the external terminals are electrically connected to each other. Is a semiconductor device in which a semiconductor pellet fixed to a wiring board is electrically connected, and each pin is mechanically and electrically connected to each of the external terminals, wherein the pin has an outer diameter of 30 μm to 1 μm.
It is characterized by being formed with a length of 0.5 mm to 1.2 mm with a thickness of 00 μm.

【0012】前記ピン(以下、マイクロピンという。)
は前記外部端子に半田付けによって接続することができ
る。また、前記マイクロピンは前記外部端子にワイヤボ
ンディングによって接続することもできる
The above-mentioned pins (hereinafter referred to as micro pins).
Can be connected to the external terminals by soldering. Further, the micro pins can be connected to the external terminals by wire bonding.

【0013】前記した半導体装置は実装ボードに、各マ
イクロピンが実装ボードの各ランドにそれぞれ突き当て
られてリフロー半田付けされることにより、表面実装さ
れる。
The above-described semiconductor device is surface-mounted on a mounting board by reflow soldering each micro pin against each land of the mounting board.

【0014】前記した手段によれば、マイクロピンの外
径が極細いため、ピン間ピッチは充分に狭小化すること
ができ、ピン配置がエリア形であるため、実装密度を大
きく設定することができる。さらに、長さが極短いた
め、マイクロピンを実装ボードのランドに突き当てての
表面実装が可能になる。しかも、マイクロピンが実装ボ
ードのランドに突き当てられた状態になるため、半導体
装置と実装ボードとの間隔を維持することができ、BG
Aにおける半田バンプの潰れによるピン間ショート不良
等の発生を未然に防止することができる。
According to the above-mentioned means, since the outer diameter of the micropin is extremely small, the pitch between the pins can be sufficiently narrowed, and since the pin arrangement is in the form of an area, the mounting density can be set high. . Further, since the length is extremely short, it is possible to mount the micro pins on the lands of the mounting board by surface mounting. Moreover, since the micro pins are in contact with the lands of the mounting board, the distance between the semiconductor device and the mounting board can be maintained, and
It is possible to prevent short-circuit between pins due to the collapse of the solder bumps in A.

【0015】[0015]

【発明の実施の形態】図1は本発明の一実施形態である
半導体装置を示しており、(a)は上側半分が平面断面
図、下側半分が底面図、(b)は正面断面図である。図
2以降は本発明の一実施形態であるその半導体装置の製
造方法を示す各説明図である。
1A and 1B show a semiconductor device according to an embodiment of the present invention. FIG. 1A is a plan sectional view of an upper half, a bottom view is a lower half, and FIG. It is. FIG. 2 is an explanatory view showing a method for manufacturing the semiconductor device according to an embodiment of the present invention.

【0016】本実施形態において、本発明に係る半導体
装置は、エリア形配置の外部端子に極細で極短いマイク
ロピンが固着された表面実装形PGA(以下、μPGA
という。)を備えているICとして構成されている。こ
のμPGAを備えているIC(以下、μPGA・ICと
いう。)32は図1に示されているように構成されてい
る。
In the present embodiment, the semiconductor device according to the present invention has a surface-mounted PGA (hereinafter referred to as μPGA) in which a micro pin and a micro pin are fixed to external terminals arranged in an area shape.
That. ). An IC (hereinafter, referred to as μPGA · IC) 32 including the μPGA is configured as shown in FIG.

【0017】すなわち、μPGA・IC32は内部端子
12群と外部端子13群とが表側主面と裏側主面とにそ
れぞれ形成されている配線基板10を備えており、各内
部端子12と各外部端子13とは配線基板10のベース
11を貫通した電気配線14によって互いに電気的に接
続されている。半導体素子群を含む半導体集積回路が作
り込まれた半導体ペレット(以下、ペレットという。)
22は配線基板10の内部端子12側主面においてフエ
イスアップに配置されて配線基板10のベース11の上
面における中央部にボンディング層21によって固着
(ボンディング)されている。ペレット22のボンディ
ング面と反対側の主面には電極パッドが複数個、外周辺
部に環状に配置されてそれぞれ形成されており、各電極
パッドには配線基板10の各内部端子12との間にワイ
ヤ23がそれぞれ橋絡されている。配線基板10のペレ
ット側主面および側面には樹脂封止体25がペレット2
2、内部端子12群およびワイヤ23群を樹脂封止する
ように成形されている。また、配線基板10の反対側主
面で露出されている各外部端子13にはマイクロピン2
7がそれぞれ半田付けにより固着されている。そして、
このμPGA・IC32は次に説明される製造方法によ
って製造されている。
That is, the μPGA IC 32 has a wiring board 10 in which a group of internal terminals 12 and a group of external terminals 13 are formed on a front main surface and a rear main surface, respectively. 13 are electrically connected to each other by an electric wiring 14 penetrating the base 11 of the wiring board 10. A semiconductor pellet in which a semiconductor integrated circuit including a semiconductor element group is built (hereinafter, referred to as a pellet).
Reference numeral 22 denotes a face-up arrangement on the main surface of the wiring board 10 on the side of the internal terminals 12, and is fixed (bonded) to the center of the upper surface of the base 11 of the wiring board 10 by a bonding layer 21. A plurality of electrode pads are formed on the main surface opposite to the bonding surface of the pellet 22 and are arranged in a ring around the outer periphery. Each electrode pad is formed between each of the internal terminals 12 of the wiring board 10. The wires 23 are respectively bridged. A resin sealing body 25 is formed on the pellet-side main surface and the side surface of the wiring substrate 10 by the pellet 2.
2. Molded so as to seal the internal terminals 12 and the wires 23 with resin. Each external terminal 13 exposed on the opposite main surface of the wiring board 10 has a micro pin 2
7 are fixed by soldering. And
This μPGA · IC 32 is manufactured by a manufacturing method described below.

【0018】以下、本発明の一実施形態であるμPGA
・ICの製造方法を説明する。この説明により、μPG
A・IC32の構成の詳細が共に明らかにされる。
Hereinafter, μPGA according to an embodiment of the present invention will be described.
-A method for manufacturing an IC will be described. According to this description, μPG
The details of the configuration of the A-IC 32 will be clarified together.

【0019】本実施形態において、μPGA・ICの製
造方法には、図2に示されている配線基板10が使用さ
れている。配線基板10は絶縁性を有する基板が使用さ
れて正方形の平板形状に形成されたベース11を備えて
いる。ベース11の外径はペレットの外径よりも大きく
設定されている。本実施形態において、ベース11はガ
ラス繊維にエポキシ樹脂が含浸されたガラス・エポキシ
樹脂を使用して多層構造(図示せず)に形成されてい
る。但し、ベース11はセラミック等の他の絶縁基板を
使用して形成することができる。
In this embodiment, the wiring board 10 shown in FIG. 2 is used in the method of manufacturing the μPGA IC. The wiring substrate 10 includes a base 11 formed of a square plate using an insulating substrate. The outer diameter of the base 11 is set larger than the outer diameter of the pellet. In the present embodiment, the base 11 is formed in a multilayer structure (not shown) using glass epoxy resin in which glass fiber is impregnated with epoxy resin. However, the base 11 can be formed using another insulating substrate such as a ceramic.

【0020】ベース11の一主面(以下、上面とす
る。)には小径の四角形薄板形状に形成された内部端子
12が複数個(ペレットの電極パッドに対応する数とす
る。)、正方形の外形線上に整列されて固着されてい
る。また、ベース11の下面には小径の円形薄板形状に
形成された外部端子13が内部端子12に対応する数だ
け、正方形の全面に略均等になるように散点的に配置さ
れて固着されている。本実施形態において、内部端子1
2群および外部端子13群はベース11の表面に被着さ
れた銅箔がリソグラフィー処理およびエッチング処理に
よってパターンニングされて形成されている。但し、内
部端子12および外部端子13はスクリーン印刷法やめ
っき法、メタルマスクによる蒸着法等によって形成して
もよい。
On one principal surface (hereinafter, referred to as an upper surface) of the base 11, a plurality of (scored to the number corresponding to the electrode pads of the pellets) a plurality of internal terminals 12 formed in a small-diameter rectangular thin plate shape are square. It is aligned and fixed on the outline. On the lower surface of the base 11, the number of external terminals 13 formed in the shape of a small-diameter circular thin plate are dispersed and arranged in a number corresponding to the number of the internal terminals 12 so as to be substantially uniform over the entire surface of the square. I have. In the present embodiment, the internal terminal 1
The second group and the external terminal 13 group are formed by patterning a copper foil adhered to the surface of the base 11 by lithography and etching. However, the internal terminals 12 and the external terminals 13 may be formed by a screen printing method, a plating method, an evaporation method using a metal mask, or the like.

【0021】ベース11の上面に配置された内部端子1
2とベース11の下面に配置された外部端子13とは各
内部端子12同士および各外部端子13同士がそれぞれ
電気的に独立されて、ベース11の内部に配線された電
気配線14によって互いに電気的に接続されている。多
数本が互いに電気的に絶縁した状態で配線された電気配
線14は、多層構造に形成されたベース11の各層にパ
ターニングされた後にスルーホールによって上層と下層
とが互いに接続されることにより所謂多層配線構造に形
成されている。
Internal terminal 1 arranged on the upper surface of base 11
The internal terminals 12 and the external terminals 13 are electrically independent from each other and electrically connected to the external terminals 13 disposed on the lower surface of the base 11 by an electric wiring 14 disposed inside the base 11. It is connected to the. A large number of electrical wirings 14, which are wired in a state of being electrically insulated from each other, are so-called multi-layered by connecting the upper and lower layers to each other by through holes after being patterned on each layer of the base 11 formed in a multilayer structure. It is formed in a wiring structure.

【0022】本実施形態において、ベース11の上面お
よび下面にはソルダレジストと呼ばれる保護膜15がそ
れぞれ被着されており、上面の各内部端子12および下
面の各外部端子13は保護膜15からその主面をそれぞ
れ露出されている。
In this embodiment, a protective film 15 called a solder resist is applied to the upper and lower surfaces of the base 11, respectively, and the internal terminals 12 on the upper surface and the external terminals 13 on the lower surface are separated from the protective film 15 by the protective film 15. The main surfaces are each exposed.

【0023】以上の構成に係る配線基板10にはペレッ
トボンディング工程およびワイヤボンディング工程にお
いて、図3に示されているように、ペレット22がボン
ディング層21によってボンディングされるとともに、
ペレット22の上面における外周辺部に配されて形成さ
れた各電極パッドと配線基板10の各内部端子12との
間にワイヤ23が両端をボンディングされて橋絡され
る。
In the pellet bonding step and the wire bonding step, the pellet 22 is bonded by the bonding layer 21 to the wiring board 10 having the above-described structure, as shown in FIG.
Wires 23 are bonded at both ends and bridged between each electrode pad formed on the outer peripheral portion of the upper surface of the pellet 22 and each internal terminal 12 of the wiring board 10.

【0024】詳細な説明は省略するが、このμPGA・
ICに使用されるペレット22は半導体装置の製造工程
における所謂前工程において、ウエハ状態にて所望の半
導体素子群を含む集積回路を適宜作り込まれる。そし
て、集積回路(図示せず)が作り込まれたペレット22
は配線基板10の中央部に載置され得る略正方形の小片
にダイシングされており、その一方の主面(上面)にお
ける周辺部には導電性金属を用いて形成された電極パッ
ドが複数個、ワイヤ23の一端部をボンディングし得る
ように配されて形成されている。
Although detailed description is omitted, the μPGA
In the pellet 22 used for the IC, an integrated circuit including a desired semiconductor element group is appropriately formed in a wafer state in a so-called pre-process in a semiconductor device manufacturing process. Then, a pellet 22 in which an integrated circuit (not shown) is formed
Is diced into small pieces of a substantially square shape that can be placed at the center of the wiring board 10, and a plurality of electrode pads formed using a conductive metal are One end of the wire 23 is provided so as to be bondable.

【0025】ペレットおよびワイヤボンディング作業に
よって配線基板10にペレット22が機械的かつ電気的
に接続されると、図3に示されている配線基板とペレッ
トとの組立体(以下、組立体という。)24が製造され
たことになる。
When the pellet 22 is mechanically and electrically connected to the wiring board 10 by the pellet and wire bonding operation, an assembly of the wiring board and the pellet shown in FIG. 3 (hereinafter, referred to as an assembly). 24 are manufactured.

【0026】次に、この組立体24には樹脂封止体25
が図4に示されているように成形される。樹脂封止体2
5が成形された組立体(以下、成形体という。)26に
おける樹脂封止体25の内部には、ペレット22、内部
端子12群、ワイヤ23群および配線基板10の一部が
樹脂封止されている。成形体26の配線基板10におけ
るベース11のペレット取付面と反対側の端面は、樹脂
封止体25の下面において表面から露出しており、外部
端子13群が露出した状態になっている。
Next, this assembly 24 includes a resin sealing body 25.
Are molded as shown in FIG. Resin sealing body 2
The pellet 22, the internal terminals 12 group, the wires 23 group, and a part of the wiring board 10 are resin-sealed inside the resin sealing body 25 in the assembly (hereinafter, referred to as a molded body) 26 in which the mold 5 is formed. ing. An end surface of the molded body 26 opposite to the pellet mounting surface of the base 11 of the wiring board 10 is exposed from the surface on the lower surface of the resin sealing body 25, and the external terminals 13 are exposed.

【0027】その後、図5に示されているように、成形
体26における配線基板10のベース11の下面に露出
した各外部端子13には各マイクロピン27がリフロー
半田付け法によってそれぞれ機械的かつ電気的に接続さ
れる。
Thereafter, as shown in FIG. 5, each of the external terminals 13 exposed on the lower surface of the base 11 of the wiring board 10 in the molded body 26 is mechanically and micro-pinned by a reflow soldering method. Electrically connected.

【0028】図5(a)に示されているように、マイク
ロピン27はコバール(Fe−Ni−Co系合金)が使
用されて略画鋲形状に形成されている。マイクロピン2
7は針部28の外径が30μm〜100μmで、外部端
子13に半田付けされた状態の全長が0.5mmが1.
2mmになるように設定されており、マイクロピン27
の鍔部29の外径は外部端子13の外径と略等しく設定
されている。図示しないが、マイクロピン27にはニッ
ケル(Ni)めっき被膜と金(Au)めっき被膜とが被
着されている。
As shown in FIG. 5A, the micro pins 27 are formed in a substantially thumbtack shape using Kovar (Fe-Ni-Co alloy). Micro pin 2
7 has a needle part 28 having an outer diameter of 30 μm to 100 μm and a total length of 0.5 mm when soldered to the external terminal 13.
It is set to be 2 mm.
The outer diameter of the flange 29 is set substantially equal to the outer diameter of the external terminal 13. Although not shown, the micro pins 27 are coated with a nickel (Ni) plating film and a gold (Au) plating film.

【0029】以上の構成に係るマイクロピン27は治具
40に装着される。治具40は石英ガラス等の耐熱性材
料が使用されて配線基板10よりも大きめの四角形の平
板形状に形成された本体41を備えており、本体41の
厚さはマイクロピン27の針部28の長さよりも長く設
定されている。本体41にはピン保持孔42が配線基板
10の外部端子13と同数個、各外部端子13にそれぞ
れ対向するように配列されて、厚さ方向に貫通するよう
に開設されている。ピン保持孔42の内径はマイクロピ
ン27の針部28の外径よりも大きく、かつ、マイクロ
ピン27の鍔部29よりも小さく設定されている。マイ
クロピン27は治具40に針部28をピン保持孔42に
上から挿入されて鍔部29を本体41の上面におけるピ
ン保持孔42の開口縁部に係合された状態に装着され
る。
The micro pins 27 according to the above configuration are mounted on a jig 40. The jig 40 includes a main body 41 made of a heat-resistant material such as quartz glass and formed in a rectangular flat plate shape larger than the wiring board 10. The thickness of the main body 41 is the needle portion 28 of the micro pin 27. Is set longer than the length. The body 41 has the same number of pin holding holes 42 as the external terminals 13 of the wiring board 10, arranged so as to face each external terminal 13, and is opened so as to penetrate in the thickness direction. The inner diameter of the pin holding hole 42 is set to be larger than the outer diameter of the needle 28 of the micropin 27 and smaller than the flange 29 of the micropin 27. The micro pin 27 is attached to the jig 40 with the needle portion 28 inserted into the pin holding hole 42 from above and the flange portion 29 engaged with the opening edge of the pin holding hole 42 on the upper surface of the main body 41.

【0030】他方、図5(a)に示されているように、
各外部端子13の露出面には半田付け部を形成するため
の予備半田部30が、スクリーン印刷法や浸漬半田付け
法(半田ディップ法)等によって予め形成される。本実
施形態において、予備半田部30は融点が摂氏320°
であるPb−5wt%Snの高融点半田材料が使用され
て形成されている。
On the other hand, as shown in FIG.
On the exposed surface of each external terminal 13, a preliminary soldering portion 30 for forming a soldering portion is formed in advance by a screen printing method, an immersion soldering method (solder dipping method), or the like. In the present embodiment, the preliminary soldering part 30 has a melting point of 320 ° C.
Is formed by using a high melting point solder material of Pb-5 wt% Sn.

【0031】外部端子13に予備半田部30が形成され
た成形体26は、マイクロピン27が装着された治具4
0に設置される。この際、各マイクロピン27の鍔部2
9に各外部端子13がそれぞれ当接するように位置合わ
せされる。
The molded body 26 having the external terminal 13 and the preliminary solder portion 30 formed thereon is connected to the jig 4 on which the micro pins 27 are mounted.
Set to 0. At this time, the flange 2 of each micro pin 27
9 and the external terminals 13 are positioned so as to abut each other.

【0032】続いて、リフロー半田付け処理(図示せ
ず)により、各外部端子13の予備半田部30がそれぞ
れ加熱溶融された後に冷却固化されると、図5(b)に
示されているように、成形体26の各外部端子13と各
マイクロピン27の鍔部29との間には各半田付け部
(以下、ピン接続部という。)31がそれぞれ形成され
る。このとき、予備半田部30は高融点半田材料によっ
て形成されているため、比較的高温の熱処理が実施され
る。
Subsequently, by the reflow soldering process (not shown), the spare solder portions 30 of the external terminals 13 are each heated and melted, and then cooled and solidified, as shown in FIG. 5B. Each soldered portion (hereinafter, referred to as a pin connection portion) 31 is formed between each external terminal 13 of the molded body 26 and the flange portion 29 of each micro pin 27. At this time, since the preliminary solder portion 30 is formed of a high melting point solder material, a relatively high temperature heat treatment is performed.

【0033】以上のようにして成形体26の各外部端子
13には各マイクロピン27が各ピン接続部31によっ
て機械的に接続された状態になるとともに、成形体26
の集積回路がピン接続部31を介して各マイクロピン2
7にそれぞれ電気的に接続された状態になるため、図1
に示されているμPGA・IC32が製造されたことに
なる。
As described above, the micro pins 27 are mechanically connected to the external terminals 13 of the molded body 26 by the respective pin connecting portions 31.
Of each micro pin 2 via the pin connection 31
7 are electrically connected to each other.
The μPGA IC 32 shown in FIG.

【0034】以上のように製造され構成されたμPGA
・IC32は、実装ボード33に図6に示されているよ
うに表面実装される。すなわち、図6(a)に示されて
いるように、予備半田部35が形成された各ランド34
に各マイクロピン27の下端がそれぞれ突き当たるよう
に位置合わせされて、μPGA・IC32が実装ボード
33に設置される。本実施形態において、実装ボード3
3のランド34についての予備半田部35は、融点が摂
氏183°であるPb−62wt%Snの通常の半田材
料が使用されて形成されている。
ΜPGA manufactured and configured as described above
The IC 32 is surface-mounted on the mounting board 33 as shown in FIG. That is, as shown in FIG. 6A, each land 34 on which the preliminary solder portion 35 is formed is formed.
The μPGA IC 32 is mounted on the mounting board 33 so that the lower ends of the micro pins 27 abut against each other. In this embodiment, the mounting board 3
The pre-soldering portion 35 for the third land 34 is formed using a normal solder material of Pb-62 wt% Sn having a melting point of 183 degrees Celsius.

【0035】続いて、リフロー半田付け処理(図示せ
ず)により、各予備半田部35が加熱溶融された後に冷
却固化されると、各半田付け部(以下、実装半田付け部
という。)36が図6(b)に示されているようにそれ
ぞれ同時に形成される。このとき、実装ボード33のラ
ンド34についての予備半田部35は、低融点半田によ
って形成されているため、比較的低温の熱処理が実施さ
れる。したがって、高融点半田によって先に半田付け処
理されたμPGA・IC32の各ピン接続部31が、実
装半田付け部36の半田付け処理によって溶融されてし
まうことはない。
Subsequently, when each spare solder portion 35 is heated and melted and cooled and solidified by a reflow soldering process (not shown), each solder portion (hereinafter, referred to as a mounting solder portion) 36 is formed. As shown in FIG. 6B, they are formed simultaneously. At this time, since the preliminary solder portion 35 for the land 34 of the mounting board 33 is formed of low melting point solder, a relatively low temperature heat treatment is performed. Therefore, the respective pin connection portions 31 of the μPGA · IC 32 soldered with the high melting point solder are not melted by the soldering process of the mounting soldering portion 36.

【0036】また、各マイクロピン27と各ランド34
との間に若干の位置ずれが発生していても、各マイクロ
ピン27が各ランド34に突き当たった状態になってい
ることにより、実装半田付け部36がセルフアライメン
ト機能を発揮するため、各マイクロピン27は各ランド
34に各実装半田付け部36によって確実に機械的かつ
電気的に接続される。
Each micro pin 27 and each land 34
Even if there is a slight displacement between the micro-pins 27 and the lands 34, the mounting soldering portion 36 exhibits a self-alignment function. The pins 27 are securely and mechanically and electrically connected to the lands 34 by the respective soldering portions 36.

【0037】さらに、各マイクロピン27が各ランド3
4に突き当たった状態になっていることにより、μPG
A・IC32の荷重をマイクロピン27群が支持する状
態になるため、μPGA・IC32と実装ボード33と
の間隔は設計通りにかつ均一に維持される。したがっ
て、BGA・ICにおける半田バンプの潰れによるピン
間ショート等の発生は、未然に防止されることになる。
その結果、表面実装するに際してのリフロー半田付け処
理の温度管理においてマージン(余裕)を広げることが
できる。
Further, each micro pin 27 is connected to each land 3
4, the μPG
Since the group of micro pins 27 supports the load of the A · IC 32, the distance between the μPGA · IC 32 and the mounting board 33 is maintained as designed and uniform. Therefore, the occurrence of a short circuit between pins due to the crushing of the solder bumps in the BGA IC is prevented beforehand.
As a result, it is possible to widen a margin in temperature control of the reflow soldering process at the time of surface mounting.

【0038】次に作用を説明する。配線基板10と実装
ボード33との熱膨張係数の差により、スクリーニング
試験における熱サイクル試験時や、μPGA・IC32
の実稼働時等において、μPGA・IC32と実装ボー
ド33とに大きな熱的変動が作用すると、μPGA・I
C32と実装ボード33との間の膨張変形量および収縮
変形量に大きな差が発生することにより、実装半田付け
部36に応力が加わって実装半田付け部36に剥離や亀
裂が発生するという問題点がある。
Next, the operation will be described. Due to the difference in the thermal expansion coefficient between the wiring board 10 and the mounting board 33, the heat resistance during the heat cycle test in the screening test and the μPGA · IC32
When a large thermal fluctuation acts on the μPGA IC 32 and the mounting board 33 during the actual operation of the
When a large difference occurs between the amount of expansion deformation and the amount of contraction deformation between the C32 and the mounting board 33, stress is applied to the mounting soldering portion 36, and peeling or cracking occurs in the mounting soldering portion 36. There is.

【0039】しかし、本実施形態においては、図6
(b)に示されているように、μPGA・IC32と実
装ボード33との間には極細で長さを有するマイクロピ
ン27が介設されているため、熱的変動時における熱膨
張係数差によるμPGA・IC32と実装ボード33と
の変形量の差は、マイクロピン27における弾性変形に
よって吸収される。その結果、実装半田付け部36の剥
離やクラックの発生が防止される。
However, in this embodiment, FIG.
As shown in (b), since the micro pins 27 having a very small length are interposed between the μPGA IC 32 and the mounting board 33, the micro pins 27 due to the difference in thermal expansion coefficient at the time of thermal fluctuation. The difference in the amount of deformation between the μPGA · IC 32 and the mounting board 33 is absorbed by the elastic deformation of the micropin 27. As a result, peeling and cracking of the mounting soldered portion 36 are prevented.

【0040】また、本実施形態においては、ピン接続部
31はマイクロピン27の鍔部28に形成されているこ
とにより、半田付け面積が増加されているため、半田付
け強度が増大され、かつ、熱応力を幅広く分散させるこ
とができる。したがって、ピン接続部31の熱応力によ
る疲労破壊を防止することができる。
Further, in this embodiment, since the pin connection portion 31 is formed on the flange portion 28 of the micro pin 27, the soldering area is increased, so that the soldering strength is increased, and Thermal stress can be widely dispersed. Therefore, it is possible to prevent fatigue destruction of the pin connection portion 31 due to thermal stress.

【0041】ところで、μPGA・IC32が実装ボー
ド33にマイクロピン27群によって機械的かつ電気的
に接続された実装構造体について電気的特性検査等によ
って不良が検出された場合には、リペアによって再使用
することがμPGA・IC32の製造歩留り向上の観点
から望ましい。このような場合に本実施形態において
は、μPGA・IC32と実装ボード33とは分離する
ことができるため、リペアが可能であり、μPGA・I
C32の製造歩留りを向上させることができる。
By the way, when a defect is detected by an electrical characteristic test or the like in a mounting structure in which the μPGA IC 32 is mechanically and electrically connected to the mounting board 33 by a group of micro pins 27, it is reused by repair. It is desirable from the viewpoint of improving the production yield of the μPGA · IC 32. In such a case, in the present embodiment, the μPGA · IC 32 and the mounting board 33 can be separated from each other, so that repair can be performed.
The production yield of C32 can be improved.

【0042】μPGA・IC32と実装ボード33とを
分離させたい場合には、実装半田付け部36を形成して
いる低融点半田の融点よりも幾分高めの作業温度に加熱
される。この加熱によって実装半田付け部36が溶融す
るため、μPGA・IC32を実装ボード33から引き
離すことによって、μPGA・IC32は実装ボード3
3からマイクロピン27の下端において分離させること
ができる。
When it is desired to separate the μPGA IC 32 from the mounting board 33, it is heated to a working temperature slightly higher than the melting point of the low melting point solder forming the mounting soldering portion 36. Since the soldering portion 36 is melted by this heating, the μPGA IC 32 is separated from the mounting board 33 so that the μPGA IC 32
3 at the lower end of the micropin 27.

【0043】前記実施形態によれば次の効果が得られ
る。 (1) 外部端子に機械的かつ電気的に接続されるマイ
クロピンの外径を30μm〜100μmで、マイクロピ
ンの長さを0.5mm〜1.2mmに設定することによ
り、各マイクロピンを実装ボードの各ランドにそれぞれ
突き当てて機械的かつ電気的に接続することができるた
め、μPGA・ICを実装ボードに表面実装することが
できる。
According to the above embodiment, the following effects can be obtained. (1) Each micropin is mounted by setting the outer diameter of the micropin, which is mechanically and electrically connected to the external terminal, to 30 μm to 100 μm and the length of the micropin to 0.5 mm to 1.2 mm. Since the lands can be mechanically and electrically connected to the lands of the board, the μPGA IC can be surface-mounted on the mounting board.

【0044】(2) マイクロピンの外径を極細く設定
することにより、ピン間ピッチを充分に狭小化すること
ができるとともに、マイクロピンの配置がエリア形であ
るため、実装密度を大きく設定することができる。
(2) By setting the outer diameter of the micro pins to be extremely small, the pitch between the pins can be sufficiently narrowed, and since the arrangement of the micro pins is in the form of an area, the mounting density is set high. be able to.

【0045】(3) 長さを極短く設定することによ
り、マイクロピンを実装ボードのランドに突き当てての
表面実装を可能にさせるとともに、マイクロピンが実装
ボードのランドに突き当てられた状態になることでμP
GA・ICと実装ボードとの間隔を維持することができ
るため、BGAにおける半田バンプの潰れによるピン間
ショート不良等の発生を未然に防止することができる。
(3) By setting the length to be extremely short, it is possible to mount the micropins on the lands of the mounting board to enable surface mounting, and to set the micropins in contact with the lands of the mounting board. Becoming μP
Since the gap between the GA / IC and the mounting board can be maintained, it is possible to prevent short-circuit between pins due to crushing of solder bumps in the BGA.

【0046】(4) マイクロピンを実装基板のランド
に半田付けすることにより、μPGA・ICと実装ボー
ドとの熱膨張係数差に基づく熱的変動時におけるμPG
A・ICと実装ボードとの変形量の差をピンの弾性変形
によって吸収することができるため、実装半田付け部に
剥離やクラックが発生するのを防止することができる。
(4) By soldering the micro pins to the lands of the mounting board, the μPG at the time of thermal fluctuation based on the thermal expansion coefficient difference between the μPGA · IC and the mounting board.
Since the difference in the amount of deformation between the AIC and the mounting board can be absorbed by the elastic deformation of the pins, it is possible to prevent peeling and cracking from occurring at the mounting soldering portion.

【0047】(5) 熱的変動時における応力による実
装半田付け部での剥離やクラックの発生を防止すること
により、μPGA・ICが実装ボードに半田付けによっ
て実装された実装体の耐久性を高めることができ、実装
体の品質および信頼性を高めることができる。
(5) The durability of the mounted body in which the μPGA IC is mounted on the mounting board by soldering is prevented by preventing the occurrence of peeling or cracking at the soldered portion due to stress due to thermal fluctuation. And the quality and reliability of the package can be improved.

【0048】(6) 実装半田付け部をμPGA・IC
のピン接続部の半田材料よりも低融点の半田材料を用い
て形成することにより、μPGA・ICと実装ボードと
を容易に分離することができるため、リペアが可能にな
り、その結果、μPGA・ICの製造歩留りを向上させ
ることができる。
(6) The mounting soldering part is made of μPGA.IC
By using a solder material having a lower melting point than the solder material of the pin connection part, the μPGA · IC can be easily separated from the mounting board, so that repair becomes possible. The manufacturing yield of IC can be improved.

【0049】(7) マイクロピンの一端に形成した鍔
部を外部端子に半田付けしてピン接続部を形成すること
により、ピン接続部の半田付け面積を増加することがで
きるため、半田付け強度を増大し、かつ、応力を幅広く
分散させることができる。その結果、μPGA・ICの
ピン接続部31の応力による疲労破壊を防止することが
できる。
(7) By forming the pin connection by soldering the flange formed at one end of the micro pin to the external terminal, the soldering area of the pin connection can be increased, so that the soldering strength is increased. And stress can be widely dispersed. As a result, it is possible to prevent fatigue destruction due to stress of the pin connection portion 31 of the μPGA · IC.

【0050】図7は本発明の実施形態2であるμPGA
・ICの製造方法におけるピン接続工程を示しており、
(a)はワイヤボンディング工程を示す正面断面図、
(b)は切断工程を示す一部切断正面図である。
FIG. 7 shows μPGA according to the second embodiment of the present invention.
-It shows the pin connection process in the IC manufacturing method,
(A) is a front sectional view showing a wire bonding step,
(B) is a partially cut front view showing a cutting step.

【0051】本実施形態2が前記実施形態1と異なる点
は、マイクロピンが外部端子にワイヤボンディングによ
って機械的かつ電気的に接続される点にある。すなわ
ち、図7(a)に示されているように、ワイヤ43がネ
イルヘッド・ボンディング装置のキャピラリー44に挿
通されて、先端が外部端子13にネイルヘッド・ボンデ
ィングされる。続いて、図7(b)に示されているよう
に、外部端子13に一端がボンディングされたワイヤ4
3が適当な長さに繰り出され、所定の位置でカッター4
5によって切断される。この作用により、外部端子13
にはワイヤボンディングによって形成されたマイクロピ
ン(以下、ワイヤボンディングマイクロピンという。)
27Aが機械的かつ電気的に接続された状態になる。図
示しないが、その後、キャピラリー44からテール出し
されたワイヤ43の先端部に放電トーチによってボール
が形成される。以降、前記作用が繰り返されることによ
り、全ての外部端子13にワイヤボンディングマイクロ
ピン27Aが機械的かつ電気的に接続される。
The second embodiment differs from the first embodiment in that micropins are mechanically and electrically connected to external terminals by wire bonding. That is, as shown in FIG. 7A, the wire 43 is inserted into the capillary 44 of the nail head bonding apparatus, and the tip is nail-head bonded to the external terminal 13. Subsequently, as shown in FIG. 7B, the wire 4 having one end bonded to the external terminal 13 is formed.
3 is fed out to an appropriate length, and a cutter 4 is fixed at a predetermined position.
5 cut. By this action, the external terminal 13
Are micro pins formed by wire bonding (hereinafter referred to as wire bonding micro pins).
27A is mechanically and electrically connected. Although not shown, then, a ball is formed by a discharge torch at the tip of the wire 43 tailed from the capillary 44. Thereafter, by repeating the above operation, the wire bonding micro pins 27A are mechanically and electrically connected to all the external terminals 13.

【0052】以上の外部端子13へのワイヤボンディン
グマイクロピン27Aの接続に際して、ワイヤ43は金
線や銅線等の導電性を有する線材であって、外径が30
μm〜100μmの線材が使用される。外部端子13に
一端がボンディングされたワイヤ43の切断長さは、
0.5mm〜1.2mmに設定される。
When connecting the wire bonding micro pins 27A to the external terminals 13 described above, the wire 43 is a conductive wire such as a gold wire or a copper wire and has an outer diameter of 30 mm.
A wire of μm to 100 μm is used. The cut length of the wire 43 having one end bonded to the external terminal 13 is
It is set to 0.5 mm to 1.2 mm.

【0053】本実施形態2によれば、ワイヤボンディン
グによって外部端子13に接続されたワイヤボンディン
グマイクロピン27Aは、極細で極短く設定されている
ため、前記実施形態1と同様の作用および効果が奏され
る。
According to the second embodiment, since the wire bonding micro pins 27A connected to the external terminals 13 by wire bonding are set to be extremely fine and extremely short, the same functions and effects as those of the first embodiment are exerted. Is done.

【0054】なお、図7において、外部端子13にワイ
ヤボンディングマイクロピン27Aがワイヤボンディン
グによって接続されるワーク26Aは、ペレット22が
配線基板10にバンプ(図示せず)によって形成された
接続端子部23Aによって機械的かつ電気的に接続され
ており、樹脂封止体25Aはポッティング法によって接
続端子部23A群を樹脂封止するように成形されてい
る。
In FIG. 7, the work 26A to which the wire bonding micro-pins 27A are connected to the external terminals 13 by wire bonding includes a connection terminal 23A in which the pellet 22 is formed on the wiring board 10 by bumps (not shown). Are mechanically and electrically connected to each other, and the resin sealing body 25A is molded by a potting method so as to resin seal the connection terminal portion 23A group.

【0055】以上本発明者によってなされた発明を実施
形態に基づき具体的に説明したが、本発明は前記実施形
態に限定されるものではなく、その要旨を逸脱しない範
囲で種々変更可能であることはいうまでもない。
Although the invention made by the present inventor has been specifically described based on the embodiments, the present invention is not limited to the above-described embodiments, and can be variously modified without departing from the gist thereof. Needless to say.

【0056】例えば、融点の互いに異なる半田材料同士
の組み合わせは、摂氏320°の半田と摂氏183°の
半田とを使用するに限らず、融点の温度差が相異なる任
意の半田材料同士の組み合わせを使用することができ
る。
For example, the combination of solder materials having different melting points is not limited to the use of 320 ° C. solder and 183 ° C. solder, but may be any combination of solder materials having different melting point temperature differences. Can be used.

【0057】マイクロピンは外部端子に半田付けによっ
て機械的かつ電気的に接続するに限らず、導電性接着材
によって接続してもよい。また、ワイヤボンディングピ
ンはネイルヘッドボンディング法により接続するに限ら
ず、ウエッジボンディング法により接続してもよい。
The micro pins are not limited to being mechanically and electrically connected to the external terminals by soldering, but may be connected by a conductive adhesive. The wire bonding pins are not limited to be connected by the nail head bonding method, but may be connected by the wedge bonding method.

【0058】配線基板にペレットを機械的かつ電気的に
接続した後にマイクロピンを外部端子に機械的かつ電気
的に接続するに限らず、配線基板にペレットを機械的か
つ電気的に接続する前にマイクロピンを外部端子に機械
的かつ電気的に接続してもよい。
The method is not limited to connecting the micro pins mechanically and electrically to the external terminals after mechanically and electrically connecting the pellets to the wiring board, but also to connecting the micro pins to the wiring board mechanically and electrically. The micro pins may be mechanically and electrically connected to the external terminals.

【0059】配線基板とペレットとの機械的かつ電気的
接続は、ワイヤボンディング法およびフリップ・チップ
法を使用するに限らず、テープ・オートメイテッド・ボ
ンディング(TAB)法を使用してもよい。
The mechanical and electrical connection between the wiring substrate and the pellet is not limited to the wire bonding method and the flip chip method, but may be a tape automated bonding (TAB) method.

【0060】また、マイクロピンは配線基板のペレット
と反対側の端面に配列する(所謂、キャビティーアッ
プ)に限らず、配線基板のペレット側端面に配設(所
謂、キャビティーダウン)してもよい。
The micro pins are not limited to being arranged on the end face of the wiring substrate opposite to the pellet (so-called cavity up), but may be arranged on the pellet-side end face of the wiring board (so-called cavity down). Good.

【0061】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野である樹脂封
止形のμPGA・ICに適用した場合について説明した
が、それに限定されるものではなく、気密封止形のμP
GA・ICに適用することができる。特に、本発明は、
小型軽量、多ピンで、しかも、低価格が要求される半導
体装置に利用して優れた効果が得られる。
In the above description, the case where the invention made by the inventor is mainly applied to the resin-sealed μPGA · IC which is the field of application as the background has been described, but the invention is not limited to this. Airtight sealed μP
It can be applied to GA / IC. In particular, the present invention
An excellent effect can be obtained when used in a semiconductor device that is small and lightweight, has many pins, and requires low cost.

【0062】[0062]

【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、次
の通りである。
The effects obtained by typical aspects of the invention disclosed in the present application will be briefly described as follows.

【0063】エリア形に配列された外部端子に外径が3
0μm〜100μmで長さが0.5mm〜1.2mmの
マイクロピンを機械的かつ電気的に接続することによ
り、マイクロピンを実装ボードのランドにそれぞれ突き
当てて機械的かつ電気的に接続することができるため、
半導体装置を実装ボードに表面実装することができる。
The external terminals arranged in the area form have an outer diameter of 3
By mechanically and electrically connecting micro pins having a length of 0 μm to 100 μm and a length of 0.5 mm to 1.2 mm, the micro pins are respectively mechanically and electrically connected to the lands of the mounting board. Can be
The semiconductor device can be surface-mounted on a mounting board.

【0064】外径を極細く設定することにより、ピン間
ピッチを充分に狭小化することができるとともに、マイ
クロピンがエリア形であるため、実装密度を大きく設定
することができる。
By setting the outer diameter to be extremely small, the pitch between pins can be sufficiently reduced, and the mounting density can be set to be large because the micropins are area-shaped.

【0065】長さを極短く設定することにより、マイク
ロピンを実装ボードのランドに突き当てての表面実装を
可能にさせるとともに、マイクロピンが実装ボードのラ
ンドに突き当てられた状態になることで半導体装置と実
装ボードとの間隔を維持することができるため、BGA
における半田バンプの潰れによるピン間ショート不良等
の発生を未然に防止することができる。
By setting the length to be extremely short, it is possible to mount the micropins on the lands of the mounting board to enable surface mounting, and to set the micropins in contact with the lands of the mounting board. Since the distance between the semiconductor device and the mounting board can be maintained, the BGA
In this case, it is possible to prevent the occurrence of a short-circuit between pins due to the collapse of the solder bumps.

【0066】マイクロピンは半導体装置の大きさやピン
数、必要な電気的特性および要求される仕様に対応し
て、外径が30μm〜100μmで、長さが0.5mm
〜1.2mmの適当な値に設定することが望ましい。外
径が30μmよりも小さいと、マンクロピンの機械的強
度が不足する。反対に、外径が100μmを超えると、
マイクロピンの実装密度が急激に低下してしまう。長さ
が0.5mmよりも短いと、前述した応力緩和効果や接
続信頼性が低下する。反対に、長さが1.2mmを超え
ると、表面実装状態において、マイクロピンが撓んでし
まうため、表面実装が不可能になってしまう。
The micropin has an outer diameter of 30 μm to 100 μm and a length of 0.5 mm according to the size and the number of pins of the semiconductor device, required electric characteristics and required specifications.
It is desirable to set an appropriate value of ~ 1.2 mm. When the outer diameter is smaller than 30 μm, the mechanical strength of mancropine is insufficient. Conversely, if the outer diameter exceeds 100 μm,
The mounting density of the micro pins is rapidly reduced. When the length is shorter than 0.5 mm, the above-described stress relaxation effect and connection reliability are reduced. Conversely, if the length exceeds 1.2 mm, the micropins are bent in the surface mounting state, so that surface mounting becomes impossible.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施形態であるμPGA・ICを示
し、(a)は上側半分が平面断面図、下側半分が底面
図、(b)は正面断面図である。
1A and 1B show a μPGA IC according to an embodiment of the present invention, in which FIG. 1A is a plan sectional view of an upper half, a bottom view is a lower half, and FIG.

【図2】本発明の一実施形態であるμPGA・ICの製
造方法に使用される配線基板を示しており、(a)は上
側半分が平面図、下側半分が底面図であり、(b)は一
部切断正面図である。
FIGS. 2A and 2B show a wiring board used in a method of manufacturing a μPGA IC according to an embodiment of the present invention, wherein FIG. 2A is a plan view of an upper half, a bottom view of a lower half, and FIG. () Is a partially cut front view.

【図3】ペレットおよびワイヤボンディング後を示して
おり、(a)は上側半分が平面図、下側半分が底面図で
あり、(b)は一部切断正面図である。
3A and 3B show a pellet and after wire bonding. FIG. 3A is a plan view of an upper half, a bottom view of a lower half, and FIG. 3B is a partially cut front view.

【図4】樹脂封止体成形後を示しており、(a)は上側
半分が平面断面図、下側半分が底面図であり、(b)は
一部切断正面図である。
4A and 4B show a state after molding of a resin sealing body, wherein FIG. 4A is a plan sectional view of an upper half, a bottom view is a lower half, and FIG. 4B is a partially cut front view.

【図5】マイクロピンの半田付け工程を示しており、
(a)は半田付け前の一部切断正面図、(b)は半田付
け後の正面図である。
FIG. 5 shows a micropin soldering process;
(A) is a partially cut front view before soldering, (b) is a front view after soldering.

【図6】μPGA・ICの実装工程を示しており、
(a)は実装前の正面図、(b)は実装後の正面図であ
る。
FIG. 6 shows a mounting process of μPGA · IC,
(A) is a front view before mounting, and (b) is a front view after mounting.

【図7】本発明の実施形態2であるμPGA・ICの製
造方法におけるマイクロピン接続工程を示しており、
(a)はワイヤボンディング工程を示す正面断面図、
(b)は切断工程を示す一部切断正面図である。
FIG. 7 shows a micro-pin connection step in a method of manufacturing a μPGA-IC according to a second embodiment of the present invention;
(A) is a front sectional view showing a wire bonding step,
(B) is a partially cut front view showing a cutting step.

【符合の説明】[Description of sign]

10…配線基板、11…ベース、12…内部端子、13
…外部端子、14…電気配線、15…保護膜、21…ボ
ンディング層、22…ペレット、23…ワイヤ、24…
組立体、25…樹脂封止体、26…成形体、27…マイ
クロピン、28…針部、29…鍔部、30…予備半田
部、31…半田付け部(ピン接続部)、32…μPGA
・IC(半導体装置)、33…実装ボード、34…ラン
ド、35…予備半田部、36…実装半田付け部、40…
治具、41…本体、42…ピン保持孔、23A…接続端
子部、25A…樹脂封止体、26A…ワーク、27A…
ワイヤボンディングマイクロピン、43…ワイヤ、44
…キャピラリー、45…カッター。
10: wiring board, 11: base, 12: internal terminal, 13
... external terminals, 14 ... electric wiring, 15 ... protective film, 21 ... bonding layer, 22 ... pellets, 23 ... wires, 24 ...
Assembly: 25: Resin sealed body, 26: Molded body, 27: Micro pin, 28: Needle part, 29: Flange part, 30: Spare solder part, 31: Soldering part (pin connection part), 32: μPGA
· IC (semiconductor device), 33: mounting board, 34: land, 35: spare soldering part, 36: mounting soldering part, 40 ...
Jig, 41 ... body, 42 ... pin holding hole, 23A ... connection terminal, 25A ... resin sealing body, 26A ... work, 27A ...
Wire bonding micro pins, 43 ... wires, 44
... capillary, 45 ... cutter.

Claims (10)

【特許請求の範囲】[Claims] 【請求項1】 配線基板に複数個の内部端子と複数個の
外部端子とがそれぞれ形成されているとともに、各内部
端子および各外部端子はそれぞれ電気的に接続されてお
り、前記各内部端子には配線基板に固着された半導体ペ
レットが電気的に接続され、前記各外部端子には各ピン
がそれぞれ機械的かつ電気的に接続されている半導体装
置において、 前記ピンは外径が30μm〜100μmで長さが0.5
mm〜1.2mmに設定されていることを特徴とする半
導体装置。
A plurality of internal terminals and a plurality of external terminals are respectively formed on a wiring board, and each of the internal terminals and each of the external terminals are electrically connected to each other. Is a semiconductor device in which a semiconductor pellet fixed to a wiring board is electrically connected, and each pin is mechanically and electrically connected to each of the external terminals, wherein the pin has an outer diameter of 30 μm to 100 μm. 0.5 length
A semiconductor device characterized in that the distance is set to be in the range of mm to 1.2 mm.
【請求項2】 前記ピンは前記外部端子に半田付けされ
ていることを特徴とする請求項1に記載の半導体装置。
2. The semiconductor device according to claim 1, wherein said pins are soldered to said external terminals.
【請求項3】 前記ピンは一端部に鍔部を有し、この鍔
部の一端面において前記外部端子に半田付けされている
ことを特徴とする請求項2に記載の半導体装置。
3. The semiconductor device according to claim 2, wherein the pin has a flange at one end and is soldered to the external terminal at one end of the flange.
【請求項4】 前記ピンは実装に使用される半田材料の
融点よりも高い融点の半田材料によって前記外部端子に
半田付けされていることを特徴とする請求項2または3
に記載の半導体装置。
4. The pin is soldered to the external terminal with a solder material having a melting point higher than a melting point of a solder material used for mounting.
3. The semiconductor device according to claim 1.
【請求項5】 前記ピンは前記外部端子にワイヤボンデ
ィングによって形成されていることを特徴とする請求項
1に記載の半導体装置。
5. The semiconductor device according to claim 1, wherein the pins are formed on the external terminals by wire bonding.
【請求項6】 請求項1に記載の半導体装置を製造する
半導体装置の製造方法であって、 外径が30μm〜100μmで長さが0.5mm〜1.
2mmのピンが予め準備され、このピンが前記外部端子
に機械的かつ電気的に接続されることを特徴とする半導
体装置の製造方法。
6. The method of manufacturing a semiconductor device according to claim 1, wherein the outer diameter is 30 μm to 100 μm and the length is 0.5 mm to 1 μm.
A method of manufacturing a semiconductor device, wherein a 2 mm pin is prepared in advance, and the pin is mechanically and electrically connected to the external terminal.
【請求項7】 前記ピンの一端部に鍔部が予め形成さ
れ、この鍔部の一端面が前記外部端子に半田付けされる
ことを特徴とする請求項6に記載の半導体装置の製造方
法。
7. The method according to claim 6, wherein a flange is formed at one end of the pin in advance, and one end of the flange is soldered to the external terminal.
【請求項8】 前記ピンは実装に使用される半田材料の
融点よりも高い融点の半田材料によって前記外部端子に
半田付けされることを特徴とする請求項6または7に記
載の半導体装置の製造方法。
8. The semiconductor device according to claim 6, wherein the pins are soldered to the external terminals with a solder material having a melting point higher than a melting point of a solder material used for mounting. Method.
【請求項9】 請求項1に記載の半導体装置を製造する
半導体装置の製造方法であって、 外径が30μm〜100μmのワイヤの一端が前記外部
端子にボンディングされた後に、このワイヤが長さ0.
5mm〜1.2mmに切断されて前記ピンが形成される
ことを特徴とする半導体装置の製造方法。
9. The method of manufacturing a semiconductor device according to claim 1, wherein the wire having an outer diameter of 30 μm to 100 μm is bonded to one end of the external terminal, and then the length of the wire is increased. 0.
A method of manufacturing a semiconductor device, wherein the pin is formed by cutting the pin to 5 mm to 1.2 mm.
【請求項10】 前記ワイヤがネイルヘッド・ワイヤボ
ンディング法によって前記外部端子にボンディングされ
ることを特徴とする請求項9に記載の半導体装置の製造
方法。
10. The method according to claim 9, wherein the wire is bonded to the external terminal by a nail head wire bonding method.
JP9084344A 1997-03-18 1997-03-18 Semiconductor device and its manufacture Pending JPH10261735A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9084344A JPH10261735A (en) 1997-03-18 1997-03-18 Semiconductor device and its manufacture

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9084344A JPH10261735A (en) 1997-03-18 1997-03-18 Semiconductor device and its manufacture

Publications (1)

Publication Number Publication Date
JPH10261735A true JPH10261735A (en) 1998-09-29

Family

ID=13827901

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9084344A Pending JPH10261735A (en) 1997-03-18 1997-03-18 Semiconductor device and its manufacture

Country Status (1)

Country Link
JP (1) JPH10261735A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001217342A (en) * 2000-02-03 2001-08-10 Ngk Spark Plug Co Ltd Wiring board with lead pin and lead pin used therefor
JP2002222831A (en) * 2001-01-29 2002-08-09 Dow Corning Toray Silicone Co Ltd Flip-chip semiconductor device
JP2008029960A (en) * 2006-07-28 2008-02-14 Kyocera Corp Reactive apparatus and method for manufacturing reactive apparatus
WO2018198196A1 (en) * 2017-04-25 2018-11-01 ヤマハ発動機株式会社 Inspection device, mounting device, and inspection method
WO2024014314A1 (en) * 2022-07-13 2024-01-18 ソニーセミコンダクタソリューションズ株式会社 Semiconductor device, mounted board and electronic device

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001217342A (en) * 2000-02-03 2001-08-10 Ngk Spark Plug Co Ltd Wiring board with lead pin and lead pin used therefor
JP2002222831A (en) * 2001-01-29 2002-08-09 Dow Corning Toray Silicone Co Ltd Flip-chip semiconductor device
JP4568440B2 (en) * 2001-01-29 2010-10-27 東レ・ダウコーニング株式会社 Flip chip type semiconductor device and semiconductor device
JP2008029960A (en) * 2006-07-28 2008-02-14 Kyocera Corp Reactive apparatus and method for manufacturing reactive apparatus
WO2018198196A1 (en) * 2017-04-25 2018-11-01 ヤマハ発動機株式会社 Inspection device, mounting device, and inspection method
JPWO2018198196A1 (en) * 2017-04-25 2019-12-12 ヤマハ発動機株式会社 Inspection device, mounting device, inspection method
WO2024014314A1 (en) * 2022-07-13 2024-01-18 ソニーセミコンダクタソリューションズ株式会社 Semiconductor device, mounted board and electronic device

Similar Documents

Publication Publication Date Title
JP2570637B2 (en) MCM carrier
JP4614586B2 (en) Method for manufacturing hybrid integrated circuit device
US9520374B2 (en) Semiconductor device, substrate and semiconductor device manufacturing method
JP2001015679A (en) Semiconductor device and manufacture thereof
JPH0888245A (en) Semiconductor device
JPH11219984A (en) Semiconductor device package, its manufacture and circuit board therefor
JPH08186151A (en) Semiconductor device and manufacture thereof
JP2006339595A (en) Semiconductor device
JP2000150560A (en) Bump forming method, bump forming bonding tool, semiconductor wafer, semiconductor chip, semiconductor device, manufacture thereof, circuit substrate and electronic machine
US7572674B2 (en) Method for manufacturing semiconductor device
JPH10261735A (en) Semiconductor device and its manufacture
JPH0964244A (en) Semiconductor device and its manufacture
JP4038021B2 (en) Manufacturing method of semiconductor device
JP2000150705A (en) Semiconductor device and manufacture thereof
JPH0817870A (en) Semiconductor device
JP3180041B2 (en) Connection terminal and method of forming the same
JP2001044326A (en) Semiconductor device and manufacture thereof
JP4175339B2 (en) Manufacturing method of semiconductor device
JPH08236575A (en) Semiconductor device and manufacturing method thereof
JP2000252324A (en) Semiconductor package and manufacture thereof
JPH1187906A (en) Semiconductor device and packaging method therefor
JPH09199631A (en) Structure and fabrication method of semiconductor device
JPH08181168A (en) Semiconductor device
JPH09148334A (en) Bump, semiconductor chip, package having the bumps, mounting method and semiconductor device
JPH09326421A (en) Manufacture of semiconductor device