JPH0485944A - Film carrier tape and its manufacture - Google Patents

Film carrier tape and its manufacture

Info

Publication number
JPH0485944A
JPH0485944A JP2201842A JP20184290A JPH0485944A JP H0485944 A JPH0485944 A JP H0485944A JP 2201842 A JP2201842 A JP 2201842A JP 20184290 A JP20184290 A JP 20184290A JP H0485944 A JPH0485944 A JP H0485944A
Authority
JP
Japan
Prior art keywords
lead
plating
plating layer
film
leads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2201842A
Other languages
Japanese (ja)
Inventor
Koichi Takegawa
光一 竹川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2201842A priority Critical patent/JPH0485944A/en
Publication of JPH0485944A publication Critical patent/JPH0485944A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto

Landscapes

  • Wire Bonding (AREA)

Abstract

PURPOSE:To obtain a satisfactory contact condition by a method wherein a plating layer on the one of the surfaces of a lead and a plating layer on the other surface are made of same type of metal and their respective thicknesses are different from each other. CONSTITUTION:After a Cu layer 12 is formed on a base film 11, a resist film 13a which has patterns of leads and the like is provided. After Cu is selectively deposited on the Cu layer 12 by an electrolytic plating method to form the leads 14, Au plating is applied to form an Au plating layer 15a. Then a resist film 13b which has patterns of a device hole, an OLB hole, sprocket holes, etc., is provided on the upper surface of the base film 11 and the base film 11 is etched to form the sprocket holes 16a, the OLB hole 16b, the device hole 16c, etc. After the resist films 13a and 13b are removed, Cu is etched as a whole and Au plating is applied to the leads 14 to form Au plating layers 15b. With this constitution, a semiconductor chip can be bonded to the leads and the pad of a substrate can be bonded to the leads under satisfactory conditions.

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明はそのリードに半導体チップが接合されてフィル
ムキャリア半導体装置を構成するフィルムキャリアテー
プ及びその製造方法に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a film carrier tape that constitutes a film carrier semiconductor device by bonding semiconductor chips to its leads, and a method for manufacturing the same.

[従来の技術] 第4図は従来のフィルムキャリアテープを示す平面図、
第5図は同じくその断面図である。
[Prior Art] Fig. 4 is a plan view showing a conventional film carrier tape;
FIG. 5 is also a sectional view thereof.

ベースフィルム1はポリイミド等の絶縁フィルムを帯状
にしたものであり、その両側縁部には搬送及び位置決め
用のスプロケットホール2が一定の間隔で設けられてい
る。また、ベースフィルム1の幅方向中央部には、矩形
に開口されたデバイスホール3がベースフィルム1の長
手方向に所定のピッチで設けられている。各デバイスホ
ール3の周囲にはり−ド4が配置されている。このり一
ド4は、例えば、ベースフィルム1上に銅等の金属箔を
接着し、フォトレジスト法等を使用して、この金属箔を
選択的にエツチングして所定の形状に成形したものであ
り、リード4のデバイスホール3側の端部はデバイスホ
ール3内に延在し、リード4の他端部にはリード4と同
時に形成された電気選別用パッド5が形成されている。
The base film 1 is a band-shaped insulating film made of polyimide or the like, and sprocket holes 2 for conveyance and positioning are provided at regular intervals on both side edges thereof. Further, in the widthwise central portion of the base film 1, rectangular device holes 3 are provided at a predetermined pitch in the longitudinal direction of the base film 1. A beam 4 is arranged around each device hole 3. The adhesive 4 is, for example, made by bonding a metal foil such as copper onto the base film 1 and selectively etching this metal foil into a predetermined shape using a photoresist method or the like. The end of the lead 4 on the device hole 3 side extends into the device hole 3, and the other end of the lead 4 has an electrical selection pad 5 formed at the same time as the lead 4.

デバイスホール3の周囲には絶縁フィルムの枠であるサ
スペンダー6が設けられており、このサスペンダー6の
外側には○LBホール(アウタリードボンディングホー
ル)3aが設けられている。
A suspender 6, which is a frame of an insulating film, is provided around the device hole 3, and a LB hole (outer lead bonding hole) 3a is provided outside the suspender 6.

その先端部がデバイスホール3内に突出しているリード
4は、その中間部がサスペンダー6に支持されることに
より、変形が防止されている。
The lead 4, whose tip end protrudes into the device hole 3, is prevented from being deformed by having its middle part supported by suspenders 6.

次に、従来のフィルムキャリアテープの製造方法の1例
について説明する。
Next, an example of a conventional method for manufacturing a film carrier tape will be described.

先ず、ポリイミド等のベースフィルム1上に、無電解め
っき法又は蒸着法によりCu層を形成する。次に、フォ
トレジスト法により、このCu層上に所定のパターンで
レジスト膜を形成した後、電解めっき法により、レジス
ト膜が被着されていないCu層上にCuを選択的に析出
させて、リード4及びバッド5を形成する。その後、フ
ォトレジスト法により、ベースフィルム1を選択的にエ
ツチングして、デバイスホール3、OLBホール3a及
びスプロケットホール2等を形成する。次いで、前記レ
ジスト膜を除去した後、Cuを全体的にエツチングして
、リード4間等に残存するCu層を除去する。そして、
リード4等に所定のめっきを施す。これにより、フィル
ムキャリアテープが完成する。
First, a Cu layer is formed on a base film 1 made of polyimide or the like by electroless plating or vapor deposition. Next, a resist film is formed in a predetermined pattern on this Cu layer by a photoresist method, and then Cu is selectively deposited on the Cu layer on which the resist film is not adhered by an electrolytic plating method. Leads 4 and pads 5 are formed. Thereafter, the base film 1 is selectively etched using a photoresist method to form device holes 3, OLB holes 3a, sprocket holes 2, etc. Next, after removing the resist film, the entire Cu layer is etched to remove the Cu layer remaining between the leads 4 and the like. and,
Apply predetermined plating to lead 4, etc. This completes the film carrier tape.

次に、フィルムキャリアテープを使用したフィルムキャ
リア半導体装置の製造方法について説明する。
Next, a method for manufacturing a film carrier semiconductor device using a film carrier tape will be described.

フィルムキャリアテープのデバイスホール3の中央には
、半導体チップ7が配置される。この半導体チップ7に
はその電極端子上に金属突起物であるバンプ7aが形成
されている。そして、このバンプ7aとリード4とを熱
圧着法又は共晶法等によるインナーリードボンディング
(以下、■LBという)により接続する。
A semiconductor chip 7 is placed in the center of the device hole 3 of the film carrier tape. Bumps 7a, which are metal protrusions, are formed on the electrode terminals of this semiconductor chip 7. Then, the bump 7a and the lead 4 are connected by inner lead bonding (hereinafter referred to as ``LB'') using a thermocompression bonding method or a eutectic method.

このようにして、デバイスホール3に半導体チップ7を
配置し、リード4及びバンプ7aを介して半導体チップ
7をフィルムキャリアテープに固定した後、第6図に示
すように、半導体チップ7の表面に、所謂ポツティング
法により液状の樹脂8aを滴下する。そして、この樹脂
8aを硬化させることにより、半導体チップ8aの表面
を樹脂封止する。
In this way, after placing the semiconductor chip 7 in the device hole 3 and fixing the semiconductor chip 7 to the film carrier tape via the leads 4 and bumps 7a, as shown in FIG. , liquid resin 8a is dropped by a so-called potting method. Then, by curing the resin 8a, the surface of the semiconductor chip 8a is sealed with the resin.

その後、半導体チップ7がフィルムキャリアテープに搭
載された状態で、電気選別用パッド5に接触子を接触さ
せることにより、半導体チップ7の電気選別試験及びバ
イアス試験を実施して、不良品を取り除(。これにより
、フィルムキャリア半導体装置が゛完成する。
Thereafter, with the semiconductor chip 7 mounted on the film carrier tape, an electrical selection test and a bias test are performed on the semiconductor chip 7 by bringing a contact into contact with the electrical selection pad 5 to remove defective products. (Thus, the film carrier semiconductor device is completed.

このフィルムキャリア半導体装置は、第7図に示すよう
にして、プリント基板10上に実装する。
This film carrier semiconductor device is mounted on a printed circuit board 10 as shown in FIG.

即ち、先ず、リード4を所望の長さに切断して、半導体
チップ7をフィルムキャリアテープから分離する。そし
て、この半導体チップ7を接着剤8bによりプリント基
板10上に固着する。次に、リード4をプリント基板1
0上のポンディングパッド9にアウタリードボンディン
グ(以下、OLBという)する。これにより、フィルム
キャリア半導体装置のプリント基板10への実装が完了
する。
That is, first, the leads 4 are cut to a desired length and the semiconductor chip 7 is separated from the film carrier tape. Then, this semiconductor chip 7 is fixed onto the printed circuit board 10 with an adhesive 8b. Next, connect the leads 4 to the printed circuit board 1.
Outer lead bonding (hereinafter referred to as OLB) is performed to the bonding pad 9 on the 0. This completes the mounting of the film carrier semiconductor device onto the printed circuit board 10.

フィルムキャリアテープを使用したフィルムキャリア半
導体装置は、バンブ7a及びリード4の数が多くても、
全てのバンプ7a及びリード4を同時にボンディングす
ることができるため、ILBに要する時間が短いという
利点を有すると共に、フィルムキャリアテープを使用す
るため、作業の自動化が容易である等の利点も有してい
る。
A film carrier semiconductor device using a film carrier tape has a large number of bumps 7a and leads 4.
Since all the bumps 7a and leads 4 can be bonded at the same time, there is an advantage that the time required for ILB is short, and since a film carrier tape is used, there are also advantages such as easy automation of the work. There is.

ところで、フィルムキャリア半導体装置は、Au−Au
の熱圧着、Au−8nの共晶法、導電性接着剤及び半田
を使用したろう付は等によりプリント基板に実装される
。また、抵抗、コンデンサ及び半導体チップをプラスチ
ックパッケージ又はセラミックパッケージに封止した半
導体装置等の部品は、一般的に、半田を使用したろう付
けによりプリント基板に実装される。
By the way, the film carrier semiconductor device is made of Au-Au.
It is mounted on a printed circuit board by thermocompression bonding, Au-8n eutectic method, brazing using conductive adhesive and solder, etc. Further, components such as semiconductor devices in which a resistor, a capacitor, and a semiconductor chip are sealed in a plastic package or a ceramic package are generally mounted on a printed circuit board by brazing using solder.

この場合に、先ず、印刷法等により、プリント基板のポ
ンディングパッド上に半田ペーストを塗布し、次に、接
着剤を使用して半導体装置及び抵抗等の部品をプリント
基板上の所定位置に接着侃止めし、次いで、赤外線加熱
炉、熱風加熱炉及び加熱蒸気槽等にプリント基板を挿入
し前記半田ペーストを溶融して、半導体装置及び抵抗等
の部品をプリント基板に実装する。このような半田リフ
ロー法による実装は、多くの部品を同時に実装すること
ができ、作業効率が良好である等の利点がある。
In this case, first, solder paste is applied onto the bonding pads of the printed circuit board using a printing method, and then components such as semiconductor devices and resistors are bonded to predetermined positions on the printed circuit board using an adhesive. Then, the printed circuit board is inserted into an infrared heating furnace, a hot air heating furnace, a heated steam tank, etc., the solder paste is melted, and components such as semiconductor devices and resistors are mounted on the printed circuit board. Mounting using such a solder reflow method has advantages such as being able to mount many components at the same time and improving work efficiency.

しかしながら、フィルムキャリア半導体装置の場合には
、半田リフロー法により実装を行うと、前述の如く、サ
スペンダー6が絶縁フィルムで形成されているため、実
装時の熱のためにこのサスペンダー6が変形して、OL
B側のリード先端部の高さにバラツキが発生してしまう
。このため、半田リフロー法でフィルムキャリア半導体
装置を実装する場合には、実装時にリード先端部をプリ
ント基板に向けて押圧しておく必要がある。従って、フ
ィルムキャリア半導体装置の実装は、加熱ツールをリー
ドに押し当てながら行う方法が一般的である。
However, in the case of a film carrier semiconductor device, when mounting is performed by the solder reflow method, as described above, since the suspenders 6 are formed of an insulating film, the suspenders 6 are deformed due to the heat during mounting. , office lady
Variations occur in the height of the lead tips on the B side. Therefore, when mounting a film carrier semiconductor device using the solder reflow method, it is necessary to press the lead tips toward the printed circuit board during mounting. Therefore, mounting of a film carrier semiconductor device is generally carried out by pressing a heating tool against the leads.

また、一般的なプリント基板は、ガラスエポキシ又はガ
ラスフェノール等の樹脂を主成分としているため、耐熱
性が比較的低く N A u −A u熱圧着法及びA
u−8n共品法による実装は適していない。このため、
ガラスエポキシ又はガラスフェノール等の樹脂を主成分
とするプリント基板に半導体装置等の部品を実装する場
合は、導電性接着剤又は半田を使用して接続されること
が多い。
In addition, since general printed circuit boards are mainly composed of resins such as glass epoxy or glass phenol, their heat resistance is relatively low.
Implementation using the U-8N common product method is not suitable. For this reason,
When components such as semiconductor devices are mounted on a printed circuit board whose main component is a resin such as glass epoxy or glass phenol, they are often connected using a conductive adhesive or solder.

なお、導電性接着剤は、フィルムキャリア半導体装置の
OLBに広く使用されているが、接続電気抵抗が高いと
いう欠点があり、使用できる半導体装置が制約される。
Although conductive adhesives are widely used in OLBs of film carrier semiconductor devices, they have the disadvantage of high connection electrical resistance, which limits the types of semiconductor devices that can be used.

例えば、メモリ、マイコン及びゲートアレイ等の高速で
動作する半導体装置には導電性接着剤で実装する方法は
適していない。
For example, mounting with a conductive adhesive is not suitable for semiconductor devices that operate at high speed, such as memories, microcomputers, and gate arrays.

これらの半導体装置は、半田により実装することが好ま
しい。
These semiconductor devices are preferably mounted using solder.

ところで、フィルムキャリア半導体装置の場合は、リー
ドにAu1Sn又は半田等の金属がめっきされている。
By the way, in the case of a film carrier semiconductor device, the leads are plated with metal such as Au1Sn or solder.

Sn又は半田めっきされたリードは、半田付けにより半
導体装置を実装する場合に好適である。しかし、Snめ
っきしたリードにはSnホイスカーが発生しやすいとい
う欠点がある。
Leads plated with Sn or solder are suitable when a semiconductor device is mounted by soldering. However, Sn-plated leads have the disadvantage that Sn whiskers are likely to occur.

一方、半田めっきしたリードには、工LB時に接続部(
ボンディング部)近傍の半田めっき層の半田が溶解し、
この半田が接続部に集中して半田玉が形成され、この半
田玉によりリードと半導体チップとが接続されるという
虞れがある。従って、このような事態を回避するために
は、半田めっき層の厚さが約1μmと薄くなるようにめ
っき条件を管理すると共に、ILB条件も適正に管理す
る必要がある。しかし、このように半田めっき層の厚さ
を管理したとしても、OLB時においては、半田めっき
層の厚さが1μm程度と薄いために、安定してOLBを
行うことができない。
On the other hand, solder-plated leads have connection parts (
The solder in the solder plating layer near the bonding part will melt,
There is a risk that this solder will concentrate at the connection portion and form solder balls, which will connect the leads and the semiconductor chip. Therefore, in order to avoid such a situation, it is necessary to manage the plating conditions so that the thickness of the solder plating layer is as thin as about 1 μm, and also to appropriately manage the ILB conditions. However, even if the thickness of the solder plating layer is controlled in this manner, OLB cannot be performed stably during OLB because the thickness of the solder plating layer is as thin as about 1 μm.

また、リードにAuがめっきされている場合は、リード
と半導体チップとを容易に且つ安定して接合することが
できる。しかし、Auめっき層の厚さが厚い場合は、半
田によるOLB時に、Auめっき層と半田との接続界面
において、Au及びSn等の拡散により金属間化合物が
生成され、接続強度が著しく減少する。例えば、約2.
0μmを超える厚さでAuをめっきしたリードを半田に
よりプリント基板に接続すると、当初、接続部は、50
乃至100 g又はそれ以上の十分な強度を有している
。しかし、このプリント基板に接続した半導体装置を、
温度が150℃の条件で200乃至300時間加速試験
を行うと、接続部の強度が10g以下にまで劣化してし
まう。
Further, when the leads are plated with Au, the leads and the semiconductor chip can be easily and stably bonded. However, when the Au plating layer is thick, during OLB using solder, an intermetallic compound is generated by diffusion of Au, Sn, etc. at the connection interface between the Au plating layer and the solder, and the connection strength is significantly reduced. For example, about 2.
When a lead plated with Au with a thickness exceeding 0 μm is connected to a printed circuit board by soldering, the connection part initially has a thickness of 50 μm.
It has sufficient strength from 100 g to 100 g or more. However, the semiconductor device connected to this printed circuit board,
When an accelerated test is performed for 200 to 300 hours at a temperature of 150° C., the strength of the connection portion deteriorates to 10 g or less.

このような接続部の強度の劣化は、接続部に発生する金
属間化合物が原因であり、Auの量が多いほど加速され
る。従って、従来は、半田により実装されるフィルムキ
ャリア半導体装置用のフィルムキャリアテープは、Au
めっき層の厚さを管理して製造されている。この場合に
、接続部における半田に対するAuの割合は、約2重量
%を上限とすることが好ましいということが知られてい
る。
This deterioration in the strength of the connection portion is caused by intermetallic compounds generated in the connection portion, and is accelerated as the amount of Au increases. Therefore, conventionally, film carrier tapes for film carrier semiconductor devices mounted by solder are made of Au.
Manufactured by controlling the thickness of the plating layer. In this case, it is known that the upper limit of the proportion of Au to the solder in the connection portion is preferably about 2% by weight.

[発明が解決しようとする課題] しかしながら、従来のフィルムキャリアテープには以下
に示す問題点がある。
[Problems to be Solved by the Invention] However, conventional film carrier tapes have the following problems.

即ち、近時、フィルムキャリア半導体装置を含む半導体
装置は多ピン化の傾向が著しく、その結果、リードピッ
チは0.5mm以下というように狭ピッチになっている
。このため、リードと基板との接続面積が減少し、OL
B時に、リードにめっきされたAuに対して、半田の量
が十分ではないことがある。リードのAuめっき層の厚
さを減少することにより接続部におけるAuと半田との
割合を調整することも考えられるが、ILBにおける半
導体チップとリードとの安定した接続を得ると共に、O
LBにおける接続部の初期強度を確保するために、めっ
き厚の減少にも限度がある。
That is, in recent years, there has been a remarkable tendency for semiconductor devices including film carrier semiconductor devices to have a large number of pins, and as a result, the lead pitch has become narrower, such as 0.5 mm or less. Therefore, the connection area between the leads and the board is reduced, and the OL
At time B, the amount of solder may not be sufficient for the Au plated on the lead. It may be possible to adjust the ratio of Au and solder in the connection part by reducing the thickness of the Au plating layer on the lead, but it is possible to obtain a stable connection between the semiconductor chip and the lead in the ILB, and to reduce the thickness of the Au plating layer on the lead.
In order to ensure the initial strength of the connection part in LB, there is a limit to the reduction in plating thickness.

つまり、フィルムキャリア半導体装置においては、リー
ドのILB側の部分には特定の厚さ以上でAuめっき層
が形成されているか、又は特定の厚さ以下で半田めっき
層が形成されていることが好ましく、一方、リードのO
LB側の部分には特定の厚さ以下でAuめっき層が形成
されているか、又は特定の厚さ以上で半田めっき層が形
成されていることが好ましい。換言すると、フィルムキ
ャリアテープのリードの厚さを部分的に変化させるか、
2種以上の金属により部分的に異種金属をめっきするこ
とが好ましい。
In other words, in the film carrier semiconductor device, it is preferable that an Au plating layer be formed on the ILB side portion of the lead to a thickness of a certain value or more, or a solder plating layer be formed to a thickness of a certain value or less. , while the lead O
It is preferable that an Au plating layer is formed on the LB side portion with a thickness of a certain value or less, or a solder plating layer is formed with a thickness of a certain value or more. In other words, by partially changing the lead thickness of the film carrier tape,
It is preferable to partially plate different metals with two or more metals.

プラスチックパッケージの半導体装置の場合は、機械的
マスキングによりリードに部分的にめっきを行うことも
ある。しかし、フィルムキャリアテープの場合は、−船
釣に、リードは厚さが約35μm、幅が約100μmの
Cuからなり、機械的強度が比較的低く、リード変形が
発生しやすいため、機械的マスキングを使用した部分め
っきによりリードのILB側とOLB側とのめっき厚さ
が異なるようにすることは困難である。また、フォトレ
ジスト法によりマスキングを繰り返してリードを保護し
つつ、部分めっき又は異種めっきを施すことも考えられ
るが、そうすると、製造工程が増加し、且つ複雑化して
、フィルムキャリアテープの製造が極めて煩雑になる。
In the case of semiconductor devices in plastic packages, the leads may be partially plated by mechanical masking. However, in the case of film carrier tape, - for boat fishing, the lead is made of Cu with a thickness of about 35 μm and a width of about 100 μm, and its mechanical strength is relatively low and lead deformation easily occurs, so mechanical masking is required. It is difficult to make the plating thickness different between the ILB side and OLB side of the lead by partial plating using. It is also possible to perform partial plating or different plating while protecting the leads by repeating masking using a photoresist method, but this would increase and complicate the manufacturing process, making the manufacturing of the film carrier tape extremely complicated. become.

本発明はかかる問題点に鑑みてなされたものであって、
製造が容易であると共に、リードピッチが小さい場合も
ILB及び半田によるOLBを確実に行うことができて
、信頼性が高いフィルムキャリアテープ及びその製造方
法を提供することを目的とする。
The present invention has been made in view of such problems, and includes:
It is an object of the present invention to provide a film carrier tape that is easy to manufacture, can perform ILB and OLB using solder reliably even when the lead pitch is small, and has high reliability, and a method for manufacturing the same.

[課題を解決するための手段] 本発明に係るフィルムキャリアテープは、スプロケット
ホール及びデバイスホールが設けられたベースフィルム
と、このベースフィルムの一方の面に前記デバイスホー
ルに延出して設けられその両面に金属めっきが施された
リードとを有し、前記リードの一方の面のめっき層及び
他方の面のめっき層は同種の金属からなりその厚さが相
互に異なることを特徴とする。
[Means for Solving the Problems] The film carrier tape according to the present invention includes a base film provided with sprocket holes and device holes, and a base film provided on one side of the base film extending to the device holes, and both sides of the base film. The lead is plated with metal, and the plating layer on one side and the plating layer on the other side of the lead are made of the same kind of metal and have different thicknesses.

本発明に係る第1のフィルムキャリアテープの製造方法
は、絶縁性のベースフィルム上に金属層を形成する工程
と、この金属層上に所定のパターンの開口部を有するレ
ジスト膜を設ける工程と、このレジスト膜をマスクとし
て前記金属層上に前記所定のパターンで金属を析出させ
てリードを形成する工程と、前記レジスト膜をマスクと
してこのリード上に第1のめっき層を形成する工程と、
前記レジスト膜を除去する工程と、前記ベースフィルム
にデバイスホールを設ける工程と、前記リードに対しめ
っきを施して第2のめっき層を形成する工程とを存する
ことを特徴とする。
The first method for manufacturing a film carrier tape according to the present invention includes the steps of: forming a metal layer on an insulating base film; providing a resist film having openings in a predetermined pattern on the metal layer; forming a lead by depositing metal in the predetermined pattern on the metal layer using the resist film as a mask; forming a first plating layer on the lead using the resist film as a mask;
The method is characterized by comprising a step of removing the resist film, a step of providing a device hole in the base film, and a step of plating the lead to form a second plating layer.

また、本発明に係る第2のフィルムキャリアテープの製
造方法は、絶縁性のベースフィルムにデバイスホールを
設ける工程と、このベースフィルム上に金属箔を接合す
る工程と、前記ベースフィルムの両面にレジスト膜を被
着する工程と、前記金属箔上の前記レジスト膜を所定の
パターンに成形する工程と、このレジスト膜をマスクと
して前記金属箔をエツチングすることによりリードを得
る工程と、このリード上の前記レジスト膜を除去する工
程と、前記リードにめっきを施して第1のめっき層を形
成する工程と、残存している前記レジスト膜を除去する
工程と、前記リードにめっきを施して第2のめっき層を
形成する工程とを宵することを特徴とする。
In addition, the second method for manufacturing a film carrier tape according to the present invention includes a step of providing a device hole in an insulating base film, a step of bonding a metal foil onto this base film, and a resist on both sides of the base film. a step of forming the resist film on the metal foil into a predetermined pattern; a step of etching the metal foil using the resist film as a mask to obtain a lead; a step of removing the resist film; a step of plating the lead to form a first plating layer; a step of removing the remaining resist film; and a step of plating the lead to form a second plating layer. The method is characterized in that the step of forming a plating layer is performed overnight.

[作用コ 本発明においては、リードの両面に形成されているめっ
き層の厚さが相互に異なっている。これにより、例えば
、めっき金属がAuの場合は、Auめっき層の層厚が厚
い一方の面でリードを半導体チップに接合し、八しめっ
き層の層厚が薄い他方の面でリードをプリント基板に接
合することにより、rLB及びOLBとも良好な接合状
態で接続することができる。また、例えばめっき金属が
半田の場合は、半田めっき層の層厚が厚い一方の面でリ
ードをプリント基板に接続するようにし、半田めっき層
の層厚が薄い他方の面でリードを半導体チップに接続す
るようにすることにより、ILB及びOLBとも良好な
接続状態を得ることができる。
[Operations] In the present invention, the thicknesses of the plating layers formed on both sides of the lead are different from each other. For example, if the plating metal is Au, the leads can be bonded to the semiconductor chip on one side where the Au plating layer is thick, and the leads can be bonded to the printed circuit board on the other side where the plating layer is thin. By bonding to rLB and OLB, it is possible to connect with both rLB and OLB in a good bonding state. For example, if the plated metal is solder, connect the leads to the printed circuit board on one side with a thick solder plating layer, and connect the leads to the semiconductor chip on the other side with a thin solder plating layer. By connecting them, it is possible to obtain a good connection state with both the ILB and OLB.

ILB及びOLB時に好ましいめっき厚さは、リードピ
ッチ及びプリント基板のボンディングサイズ等により異
なる。リードにめっきされためっき金属がAuの場合に
は、ILB側の面のめっき厚さをOLB側の面のめっき
厚さに比して厚くする必要がある。そして、リードと半
導体チップとを良好な状態で接続するためには、ILB
側の面のAuめっき厚さが0.2μm以上であることが
好ましい。また、OLB側の面のAuめっき厚さが2.
0μmを超えると、OLB時に半田とAuとの金属間化
合物が生成されて、接続部の強度が低下するため、OL
B側の面のめっき厚さは2.0μm以下であることが好
ましい。
The preferred plating thickness for ILB and OLB differs depending on the lead pitch, bonding size of the printed circuit board, etc. When the plating metal plated on the lead is Au, the plating thickness on the ILB side surface needs to be thicker than the plating thickness on the OLB side surface. In order to connect the leads and the semiconductor chip in good condition, the ILB
It is preferable that the Au plating thickness on the side surface is 0.2 μm or more. Also, the Au plating thickness on the OLB side surface is 2.
If it exceeds 0 μm, an intermetallic compound between the solder and Au will be generated during OLB and the strength of the connection will decrease.
The plating thickness on the B side surface is preferably 2.0 μm or less.

これと同様に、リードにめっきされためっき金属が半田
の場合は、ILB側の面のめっき厚さをOLB側の面の
めっき厚さに比して薄くする必要がある。そして、リー
ドと半導体チップとを良好な状態で接合するためには、
ILB側の面の半田めっき厚さが3.0μm以下である
ことが好ましい。
Similarly, if the plating metal plated on the lead is solder, the plating thickness on the ILB side surface needs to be thinner than the plating thickness on the OLB side surface. In order to bond the leads and the semiconductor chip in good condition,
It is preferable that the solder plating thickness on the ILB side surface is 3.0 μm or less.

また、OLB側の面の半田めっき厚さは、良好な接合状
態でOLEを行うために、2.0μm以上であることが
好ましい。
Further, the solder plating thickness on the OLB side surface is preferably 2.0 μm or more in order to perform OLE with a good bonding state.

また、本発明の第1の製造方法においては、レジスト膜
を使用してベースフィルム上に所定のパターンでリード
を形成し、その後前記レジスト膜を使用して、前記リー
ド上に第1のめっき層を形成する。そして、前記ベース
フィルムにデバイスホール等を設けて前記リードの裏面
を露出させた後、前記リードにめっきを施して第2のめ
っき層を形成する。これにより、リードの上面には2層
のめっき層が設けられ、下面には1層のめっき層が設け
られて、表裏面でめっき層の厚さが異なるリードを得る
ことができる。この場合に、第1のめっき層はリード形
成時のレジスト膜をそのまま使用するので、製造工程数
の増加を抑制できる。
Further, in the first manufacturing method of the present invention, leads are formed in a predetermined pattern on a base film using a resist film, and then a first plating layer is formed on the leads using the resist film. form. After a device hole or the like is provided in the base film to expose the back surface of the lead, the lead is plated to form a second plating layer. As a result, two plating layers are provided on the top surface of the lead, and one plating layer is provided on the bottom surface of the lead, making it possible to obtain a lead in which the thickness of the plating layer differs between the front and back surfaces. In this case, since the first plating layer uses the resist film used when forming the leads as is, an increase in the number of manufacturing steps can be suppressed.

更に、本発明の第2の製造方法においては、先ず、ベー
スフィルムにデバイスホール等を設けた後に、このベー
スフィルム上に金属箔を接合する。
Furthermore, in the second manufacturing method of the present invention, first, device holes and the like are provided in a base film, and then a metal foil is bonded onto this base film.

ソシテ、ベースフィルムの両面にレジスト膜を被着し、
前記金属箔上の前記レジスト膜をパターニングした後、
このレジスト膜をマスクとし前記金属箔をエツチングし
てリードを得る。次に、コノリード上のレジスト膜を除
去し、前記リードにめっきを施して第1のめっき層を形
成する。次いで、残存しているレジストを完全に除去し
た後、前記リードに対しめっきを施して、第2のめっき
層を形成する。これにより、表裏面でめっき層の厚さが
異なるリードを得ることができる。
A resist film is applied to both sides of the base film,
After patterning the resist film on the metal foil,
Using this resist film as a mask, the metal foil is etched to obtain leads. Next, the resist film on the lead is removed, and the lead is plated to form a first plating layer. Next, after completely removing the remaining resist, the leads are plated to form a second plating layer. This makes it possible to obtain a lead in which the thickness of the plating layer differs between the front and back surfaces.

[実施例コ 次に、本発明の実施例について添付の図面を参照して説
明する。
[Embodiments] Next, embodiments of the present invention will be described with reference to the accompanying drawings.

第1図(a)乃至(d)は本発明の第1の実施例に係る
フィルムキャリアテープの製造方法を工程順に示す断面
図である。
FIGS. 1(a) to 1(d) are cross-sectional views showing a method for manufacturing a film carrier tape according to a first embodiment of the present invention in order of steps.

先ず、第1図(a)に示すように、無電解めっき法又は
蒸着法により、ポリイミド等からなるベースフィルム1
1上にCu層12を形成する。
First, as shown in FIG. 1(a), a base film 1 made of polyimide or the like is formed by electroless plating or vapor deposition.
A Cu layer 12 is formed on top of the Cu layer 12.

次に、第1図(b)に示すように、フォトレジスト法に
より、00層12上にリード等のパターンが開口された
レジストM 13 aを設ける。そして、電解めっき法
により、00層12上にCuを選択的に析出させて、リ
ード14を形成する。その後、このリード14上にAu
をめっきして、第1のAuめっき層15aを形成する。
Next, as shown in FIG. 1(b), a resist M 13 a in which a pattern such as a lead is opened is provided on the 00 layer 12 by a photoresist method. Then, Cu is selectively deposited on the 00 layer 12 by electrolytic plating to form the leads 14. After that, Au is placed on this lead 14.
is plated to form a first Au plating layer 15a.

次に、ベースフィルム11の上面にデバイスホール、O
LBホール及びスプロケットホール等のパターンが開口
されたレジストj!13bを!ける。
Next, a device hole is formed on the upper surface of the base film 11.
Resist j with patterns such as LB holes and sprocket holes opened! 13b! Let's go.

次に、第1図(C)に示すように、レジスト膜13bt
−マスクとしてベースフィルム11に対シエッチングを
施し、スプロケットホール16a10LBホール16b
及びデバイスホール16c等を形成する。
Next, as shown in FIG. 1(C), the resist film 13b is
- Apply anti-etching to the base film 11 as a mask, and sprocket holes 16a10LB holes 16b
A device hole 16c and the like are formed.

次に、第1図(d)に示すように、レジスト膜13a、
13bを除去した後、Cuを全体的にエツチングする。
Next, as shown in FIG. 1(d), the resist film 13a,
After removing 13b, the entire Cu is etched.

これにより、ベースフィルム11に接触していない部分
のCu層12が除去される。
As a result, portions of the Cu layer 12 that are not in contact with the base film 11 are removed.

その後、電解めっき法により、リード14にAuをめっ
きして、第2のAuめっき層15bを形成する。
Thereafter, the lead 14 is plated with Au by electrolytic plating to form a second Au plating layer 15b.

このようにして製造したフィルムキャリアテープは、リ
ード14の上面に2層のAuめっき層15a、15bが
設けられており、リード14の下面には1層のAuめっ
き層15bが設けられている。従って、リード14の上
面のAuめっき層は下面のAuめっき層よりも厚くなっ
ている。また、本実施例においては、リード14の形成
に使用したレジスト膜13aを使用して、第1のAuめ
っき層15aをリード14上に選択的に形成するため、
従来の製造方法に比して、製造工程数の増加が少ない。
In the film carrier tape manufactured in this way, two Au plating layers 15a and 15b are provided on the upper surface of the lead 14, and one Au plating layer 15b is provided on the lower surface of the lead 14. Therefore, the Au plating layer on the top surface of the lead 14 is thicker than the Au plating layer on the bottom surface. Furthermore, in this embodiment, the first Au plating layer 15a is selectively formed on the leads 14 using the resist film 13a used to form the leads 14.
Compared to conventional manufacturing methods, the number of manufacturing steps increases less.

更に、リード14がベースフィルム11上に固定されて
いる状態でAuめっきを施すため、めっき工程における
リードの変形を抑制することができる。更にまた、本実
施例方法は、従来の部分厚めつき及び異種めっきの場合
と異なり、サスペンダーが設けられていないフィルムキ
ャリアテープにも適用することができる。
Furthermore, since Au plating is performed with the leads 14 fixed on the base film 11, deformation of the leads during the plating process can be suppressed. Furthermore, the method of this embodiment can be applied to film carrier tapes that are not provided with suspenders, unlike conventional partial thickness plating and dissimilar plating.

第2図は本実施例のフィルムキャリアテープを使用した
半導体装置の実装方法を示す断面図である。
FIG. 2 is a sectional view showing a method for mounting a semiconductor device using the film carrier tape of this example.

先ず、リード14の2層のAuめっき層を有する一方の
面を半導体チップ7のバンプ7aに接触させ、熱圧着法
又は共晶法等により、IJ−)’14と半導体チップ7
とを接合する。そして、この接合部を含む半導体チップ
7のバンプ7a形成面を樹脂8aで封止する。次に、各
リード14をOLBホール16bの外縁部側で切断し、
IJ−)’14をAuめっき層が1層である他方の面で
プリント基板10のパッド9に接触させて、例えば半田
でリード14とパッド9とを接合する。
First, one surface of the lead 14 having two Au plating layers is brought into contact with the bump 7a of the semiconductor chip 7, and the IJ-)' 14 and the semiconductor chip 7 are bonded together by thermocompression bonding, eutectic method, etc.
to join. Then, the surface of the semiconductor chip 7 on which the bumps 7a are formed, including this joint portion, is sealed with a resin 8a. Next, each lead 14 is cut at the outer edge side of the OLB hole 16b,
The other surface of the IJ-)' 14 having one Au plating layer is brought into contact with the pad 9 of the printed circuit board 10, and the lead 14 and the pad 9 are joined by, for example, solder.

この場合に、リード14と半導体チップ7との接合は、
2層のAuめっき層が設けられて比較的厚いAuめっき
層を有する側の面で行うため、■LBを良好な状態で行
うことができる。また、OLB側の面のAuめっき層の
層厚は比較的薄いため、OLBにおいてAuと半田との
金属間化合物が生成されに<<、良好な状態でOLBを
行うことができる。
In this case, the bonding between the leads 14 and the semiconductor chip 7 is as follows:
Since two Au plating layers are provided and the process is performed on the side having a relatively thick Au plating layer, LB can be performed in good condition. Further, since the thickness of the Au plating layer on the OLB side surface is relatively thin, an intermetallic compound between Au and solder is not generated in the OLB, and OLB can be performed in a good condition.

なお、良好な接合状態でILBを行うためには、ILB
側の面のAuめっき層の総厚は0.2μm以上、より好
ましくは0.5μm以上にする。また、OLB側の面の
適正なAuめっき層の厚さは、プリント基板のポンディ
ングパッドサイズ及びOLB時に接合部に供給される半
田の量により異なる。
In addition, in order to perform ILB in a good bonding state, ILB
The total thickness of the Au plating layer on the side surface is 0.2 μm or more, preferably 0.5 μm or more. Further, the appropriate thickness of the Au plating layer on the OLB side surface varies depending on the size of the bonding pad of the printed circuit board and the amount of solder supplied to the joint during OLB.

しかし、良好な接合状態でOLBを行うために、OLB
側の面のAuめっき層の厚さは2.0μm以下、より好
ましくは0.5μm以下にする。
However, in order to perform OLB in a good bonding state, OLB
The thickness of the Au plating layer on the side surface is 2.0 μm or less, more preferably 0.5 μm or less.

また、上述の実施例は、リードにAuをめっきする場合
のものであるが、リードにめっきする金属はこれにより
限定されるものではなく、例えば半田であってもよい。
Moreover, although the above-mentioned embodiment is a case where the leads are plated with Au, the metal to be plated on the leads is not limited to this, and may be solder, for example.

リードに半田をめっきする場合は、良好な接合状態でI
LB及びOLEを行うために、ILB側の面のめっき厚
さをOLB側の面のめっき厚さよりも薄く、且つ、IL
B側の面の半田めっき層の厚さは3.0μm以下とし、
OLB側の面の半田めっき層の厚さは2.0μm以上に
制御する。
When plating solder on the leads, make sure the joint is in good condition.
In order to perform LB and OLE, the plating thickness on the ILB side surface is thinner than the plating thickness on the OLB side surface, and
The thickness of the solder plating layer on the B side surface is 3.0 μm or less,
The thickness of the solder plating layer on the OLB side surface is controlled to be 2.0 μm or more.

第3図(a)乃至(e)は本発明の第2の実施例に係る
フォルムキャリアテープの製造方法を工程順に示す断面
図である。
FIGS. 3(a) to 3(e) are cross-sectional views showing, in order of steps, a method for manufacturing a form carrier tape according to a second embodiment of the present invention.

先ず、第3図(a)に示すように、テープ接着剤22が
塗布されたベースフィルム21に、ノザンチング加工等
により、スプロケットホール26a。
First, as shown in FIG. 3(a), a sprocket hole 26a is formed in the base film 21 coated with the tape adhesive 22 by a northing process or the like.

OLBホール26b及びデバイスホール26c等を形成
する。その後、このベースフィルム21上にCu箔24
aを接着する。
An OLB hole 26b, a device hole 26c, etc. are formed. After that, Cu foil 24 is placed on this base film 21.
Glue a.

次に、ベースフィルム21の両面にレジスト膜23a、
23bを塗布する。即ち、Cu箔24a上にレジスト膜
23aを塗布すると共に、スプロケットホール26a、
OLBホー/l/ 26 b及びデバイスホール26c
等を埋め込むようにしてレジスト膜23bを塗布する。
Next, on both sides of the base film 21, a resist film 23a,
Apply 23b. That is, the resist film 23a is applied on the Cu foil 24a, and the sprocket holes 26a,
OLB hole/l/ 26 b and device hole 26c
A resist film 23b is applied so as to embed it.

次に、第3図(C)に示すように、フォトレジスト法に
より、レジスト膜23aを所定のパターンで開口し、C
u箔24aを選択的にエツチングすることにより、リー
ド24等を形成する。
Next, as shown in FIG. 3(C), the resist film 23a is opened in a predetermined pattern by a photoresist method, and
Leads 24 and the like are formed by selectively etching the U foil 24a.

次に、第3図(d)に示すように、リード24が形成さ
れた側のレジスト膜23aのみを選択的に除去する。こ
のためには、例えば、リード24形成側のレジスト膜2
3aとデバイスホール260等に埋め込むレジスト膜2
3bとを異なる種類のレジストで形成し、レジスト膜2
3aを適切な溶剤等で除去する。これにより、レジスト
膜23aのみを選択的に除去することができる。次に、
Auめっきを行って、リード24上に第1のAuめっき
層25aを形成する。
Next, as shown in FIG. 3(d), only the resist film 23a on the side where the leads 24 are formed is selectively removed. For this purpose, for example, the resist film 2 on the side where the leads 24 are formed is
3a and the resist film 2 buried in the device hole 260, etc.
3b is formed with a different type of resist, and the resist film 2
3a is removed using a suitable solvent or the like. Thereby, only the resist film 23a can be selectively removed. next,
Au plating is performed to form a first Au plating layer 25a on the lead 24.

次いで、第3図(e)に示すように、レジスト膜23b
を除去する。その後、Auめっきを行って、ベースフィ
ルム21に接触していない部分のり−ド24に第2のA
uめっき層25bを被着する。
Next, as shown in FIG. 3(e), the resist film 23b is
remove. After that, Au plating is performed, and a second Au plating is applied to the part of the glue 24 that is not in contact with the base film 21.
A u plating layer 25b is deposited.

このようにして製造したキャリアフィルムテープは、リ
ード24の両面に形成されたAuめっき層の厚さが相互
に異なっている。従って、第1の実施例において説明し
たように、Auめっき層の総厚が厚い面でリードと半導
体チップとを接合すると、良好な接合状態でILBを行
うことができると共に、Auめっき層の厚さが薄い面で
半田によるOLEを行うと、Auと半田との金属間化合
物の生成が抑制できるため、良好な接合状態を得ること
ができる。
In the carrier film tapes manufactured in this way, the thicknesses of the Au plating layers formed on both sides of the leads 24 are different from each other. Therefore, as explained in the first embodiment, if the leads and the semiconductor chip are bonded on the surface where the total thickness of the Au plating layer is thick, ILB can be performed in a good bonding state, and the thickness of the Au plating layer If OLE is performed using solder on a thin surface, the formation of intermetallic compounds between Au and solder can be suppressed, and a good bonding state can be obtained.

なお、本実施例においても、第1の実施例で説明したよ
うに、リードに、Auに替えて半田をめっきしてもよい
Note that in this embodiment as well, the leads may be plated with solder instead of Au, as described in the first embodiment.

また、本実施例においては、リード24の上面のレジス
ト膜23aをデバイスホール26等を埋め込んだレジス
ト膜23bよりも先に除去したが、第3図(b)に示す
工程の後、レジスト膜23bを除去し、リード24をデ
バイスホール26側からAuめっきして、その後、レジ
スト膜23を除去し、再びAuめっきを行ってもよい。
Further, in this embodiment, the resist film 23a on the upper surface of the lead 24 was removed before the resist film 23b filled with the device hole 26 etc., but after the process shown in FIG. 3(b), the resist film 23b was removed. may be removed, the leads 24 may be plated with Au from the device hole 26 side, and then the resist film 23 may be removed and Au plating may be performed again.

これにより、リード24の上面のAuめっき層が下面の
Auめっき層に比して薄いフィルムキャリアテープを製
造することができる。
This makes it possible to manufacture a film carrier tape in which the Au plating layer on the upper surface of the lead 24 is thinner than the Au plating layer on the lower surface.

更に、Auめっき層25aを形成する前に、下地めっき
として、リード24の表面にNiをめっきしてもよい。
Furthermore, before forming the Au plating layer 25a, the surface of the lead 24 may be plated with Ni as base plating.

[発明の効果コ 以上説明したように本発明によれば、リードに被着され
ためっきの厚さがリードの両面で相互に異なっているか
ら、ILB及びOLBを夫々別個のリード面で行うこと
により、半導体チップとリード及び基板のパッドとリー
ドとをいずれも良好な状態で接合することができる。
[Effects of the Invention] As explained above, according to the present invention, since the thickness of the plating applied to the lead is different on both sides of the lead, ILB and OLB can be performed on separate lead surfaces. Accordingly, both the semiconductor chip and the leads and the pads of the substrate and the leads can be bonded in good condition.

また、本発明方法によれば、リードの一方の面にレジス
ト膜を被着した状態でめっきを行って他方の面に第1の
めっき層を形成し、その後前記レジスト膜を除去してめ
っきを行って前記リードに第2のめっき層を形成するか
ら、上述の構造のフィルムキャリアテープを容易に製造
することができる。
Further, according to the method of the present invention, plating is performed with a resist film adhered to one surface of the lead to form a first plating layer on the other surface, and then the resist film is removed and plating is performed. Since the second plating layer is formed on the leads, the film carrier tape having the above-described structure can be easily manufactured.

【図面の簡単な説明】[Brief explanation of drawings]

第1図(a)乃至(d)は本発明の第1の実施例に係る
フィルムキャリアテープの製造方法を工程順に示す断面
図、第2図は同じくそのフィルムキャリアテープを使用
した半導体装置の実装方法を示す断面図、第3図(a)
乃至(e)は本発明の第2の実施例に係るフォルムキャ
リアテープの製造方法を工程順に示す断面図、第4図は
従来のフィルムキャリアテープを示す平面図、第5図は
同しくその断面図、第6図は同じくそのフィルムキャリ
アテープを使用した半導体装置を示す断面図、第7図は
同じくそのフィルムキャリアテープを使用した半導体装
置の実装方法を示す断面図である。 1.11,21;ベースフィルム、2 lI Ei a
 +26a;スプロケットホール、3,16 C,26
C;デバイスホール、3a、18b、26b;OLBホ
ール、4,14,24; リード、5;パッド、6;サ
スペンダー 7;半導体チップ、7a;バンブ、8a;
樹脂、8b;接着剤、9:ボンディングパッド、10;
プリント基板、12;Cu層、13a、13b、23a
+ 23b;レジスト膜、15a+  15b、25a
、25b;Auめっき層、22;テープ接着剤
FIGS. 1(a) to (d) are cross-sectional views showing the manufacturing method of a film carrier tape according to the first embodiment of the present invention in the order of steps, and FIG. 2 is a mounting of a semiconductor device using the same film carrier tape. Cross-sectional view showing the method, Figure 3(a)
7(e) are cross-sectional views showing the manufacturing method of a form carrier tape according to the second embodiment of the present invention in order of steps, FIG. 4 is a plan view showing a conventional film carrier tape, and FIG. 5 is a cross-sectional view thereof. FIG. 6 is a sectional view showing a semiconductor device using the same film carrier tape, and FIG. 7 is a sectional view showing a method of mounting a semiconductor device using the same film carrier tape. 1.11, 21; Base film, 2 lI Ei a
+26a; Sprocket hole, 3, 16 C, 26
C; Device hole, 3a, 18b, 26b; OLB hole, 4, 14, 24; Lead, 5; Pad, 6; Suspender 7; Semiconductor chip, 7a; Bump, 8a;
Resin, 8b; Adhesive, 9: Bonding pad, 10;
Printed circuit board, 12; Cu layer, 13a, 13b, 23a
+ 23b; resist film, 15a + 15b, 25a
, 25b; Au plating layer, 22; tape adhesive

Claims (5)

【特許請求の範囲】[Claims] (1)スプロケットホール及びデバイスホールが設けら
れたベースフィルムと、このベースフィルムの一方の面
に前記デバイスホールに延出して設けられその両面に金
属めっきが施されたリードとを有し、前記リードの一方
の面のめっき層及び他方の面のめっき層は同種の金属か
らなりその厚さが相互に異なることを特徴とするフィル
ムキャリアテープ。
(1) A base film provided with a sprocket hole and a device hole, and a lead provided on one side of the base film to extend into the device hole and metal plated on both sides, and the lead A film carrier tape characterized in that the plating layer on one side and the plating layer on the other side are made of the same kind of metal and have different thicknesses.
(2)前記リードにめっきされた前記金属はAuであり
、前記リードの一方の面のめっき層の厚さは0.2μm
以上であり、前記リードの他方の面のめっき層の厚さは
前記一方の面のめっき層の厚さに比して薄く、且つ2.
0μm以下であることを特徴とする請求項1に記載のフ
ィルムキャリアテープ。
(2) The metal plated on the lead is Au, and the thickness of the plating layer on one side of the lead is 0.2 μm.
As described above, the thickness of the plating layer on the other side of the lead is thinner than the thickness of the plating layer on the one side, and 2.
The film carrier tape according to claim 1, wherein the film carrier tape has a thickness of 0 μm or less.
(3)前記リードにめっきされた前記金属は半田であり
、前記リードの一方の面のめっき層の厚さは2.0μm
以上であり、前記リードの他方の面のめっき層の厚さは
前記一方の面のめっき層の厚さに比して薄く、且つ3.
0μm以下であることを特徴とする請求項1に記載のフ
ィルムキャリアテープ。
(3) The metal plated on the lead is solder, and the thickness of the plating layer on one side of the lead is 2.0 μm.
3. The thickness of the plating layer on the other side of the lead is thinner than the thickness of the plating layer on the one side.
The film carrier tape according to claim 1, wherein the film carrier tape has a thickness of 0 μm or less.
(4)絶縁性のベースフィルム上に金属層を形成する工
程と、この金属層上に所定のパターンの開口部を有する
レジスト膜を設ける工程と、このレジスト膜をマスクと
して前記金属層上に前記所定のパターンで金属を析出さ
せてリードを形成する工程と、前記レジスト膜をマスク
としてこのリード上に第1のめっき層を形成する工程と
、前記レジスト膜を除去する工程と、前記ベースフィル
ムにデバイスホールを設ける工程と、前記リードに対し
めっきを施して第2のめっき層を形成する工程とを有す
ることを特徴とするフィルムキャリアテープの製造方法
(4) A step of forming a metal layer on an insulating base film, a step of providing a resist film having openings in a predetermined pattern on this metal layer, and a step of forming a metal layer on the metal layer using this resist film as a mask. forming a lead by depositing metal in a predetermined pattern; forming a first plating layer on the lead using the resist film as a mask; removing the resist film; A method for producing a film carrier tape, comprising the steps of providing a device hole and plating the leads to form a second plating layer.
(5)絶縁性のベースフィルムにデバイスホールを設け
る工程と、このベースフィルム上に金属箔を接合する工
程と、前記ベースフィルムの両面にレジスト膜を被着す
る工程と、前記金属箔上の前記レジスト膜を所定のパタ
ーンに成形する工程と、このレジスト膜をマスクとして
前記金属箔をエッチングすることによりリードを得る工
程と、このリード上の前記レジスト膜を除去する工程と
、前記リードにめっきを施して第1のめっき層を形成す
る工程と、残存している前記レジスト膜を除去する工程
と、前記リードにめっきを施して第2のめっき層を形成
する工程とを有することを特徴とするフィルムキャリア
テープの製造方法。
(5) A step of providing a device hole in an insulating base film, a step of bonding a metal foil onto this base film, a step of covering both sides of the base film with a resist film, and a step of forming a device hole on the metal foil. a step of forming a resist film into a predetermined pattern; a step of etching the metal foil using the resist film as a mask to obtain a lead; a step of removing the resist film on the lead; and a step of plating the lead. a step of plating the leads to form a first plating layer; a step of removing the remaining resist film; and a step of plating the leads to form a second plating layer. Method for manufacturing film carrier tape.
JP2201842A 1990-07-30 1990-07-30 Film carrier tape and its manufacture Pending JPH0485944A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2201842A JPH0485944A (en) 1990-07-30 1990-07-30 Film carrier tape and its manufacture

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2201842A JPH0485944A (en) 1990-07-30 1990-07-30 Film carrier tape and its manufacture

Publications (1)

Publication Number Publication Date
JPH0485944A true JPH0485944A (en) 1992-03-18

Family

ID=16447799

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2201842A Pending JPH0485944A (en) 1990-07-30 1990-07-30 Film carrier tape and its manufacture

Country Status (1)

Country Link
JP (1) JPH0485944A (en)

Similar Documents

Publication Publication Date Title
US5474957A (en) Process of mounting tape automated bonded semiconductor chip on printed circuit board through bumps
KR100466680B1 (en) Thin film attachment to laminate using a dendritic interconnection
JPH1012765A (en) Semiconductor package and its manufacture
JPH04234139A (en) Method for direct attachment of semicon- ductor chip to board
JPH1116933A (en) Manufacture of circuit board having metallic bump and semiconductor chip package using this circuit board
JPH065760A (en) Package lead for surface mountint type semiconductor device
JP2001237267A (en) Semiconductor device
JPH063821B2 (en) Double-sided protective coat type TAB tape carrier
JPH0362935A (en) Mounting method for film carrier type semiconductor device
JPH11135567A (en) Anisotropic conductive film and manufacture of semiconductor device
JP2003229513A (en) Substrate incorporating element and method of manufacturing the same
JPH0485944A (en) Film carrier tape and its manufacture
JPH03129745A (en) Mounting of semiconductor device
JPS63174337A (en) Formation of solder bump
JPH05235108A (en) Manufacture of film carrier tape
JP2000340594A (en) Transfer bump sheet and manufacture thereof
JP2002246510A (en) Wiring board, tape carrier and semiconductor device using it
JPH0758244A (en) Semiconductor package and manufacture thereof
JPH0385741A (en) Manufacture of semiconductor
JP2000294675A (en) Chip carrier, semiconductor device and manufacture of chip carrier
JP2000299399A (en) Semiconductor device
JP3021508B2 (en) Method of forming conductive protrusions
JPH02252251A (en) Film carrier tape
JPH05226385A (en) Packaging of semiconductor device
JP2023021807A (en) Mounting board and method for manufacturing mounting board