JP2741611B2 - Substrate for flip chip bonding - Google Patents

Substrate for flip chip bonding

Info

Publication number
JP2741611B2
JP2741611B2 JP1005468A JP546889A JP2741611B2 JP 2741611 B2 JP2741611 B2 JP 2741611B2 JP 1005468 A JP1005468 A JP 1005468A JP 546889 A JP546889 A JP 546889A JP 2741611 B2 JP2741611 B2 JP 2741611B2
Authority
JP
Japan
Prior art keywords
electronic component
solder
insulating substrate
ball
connection terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1005468A
Other languages
Japanese (ja)
Other versions
JPH02185053A (en
Inventor
文雄 宮川
秀安 岡沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP1005468A priority Critical patent/JP2741611B2/en
Publication of JPH02185053A publication Critical patent/JPH02185053A/en
Application granted granted Critical
Publication of JP2741611B2 publication Critical patent/JP2741611B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3431Leadless components

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、フリップチップ法あるいはCCB(Controlle
d Collapse Bonding)法と呼ばれる接続法(以下、フリ
ップチップ法という)を用いて、半導体素子等の電子部
品を絶縁性基板上にフェイスダウンで実装する場合に用
いる電子部品搭載用基板に関する。
DETAILED DESCRIPTION OF THE INVENTION [Industrial Application Field] The present invention relates to a flip chip method or a CCB (Controlle
The present invention relates to an electronic component mounting substrate used when electronic components such as semiconductor elements are mounted face-down on an insulating substrate by using a connection method (hereinafter, referred to as a flip chip method) called a d Collapse Bonding method.

[従来の技術] 半導体素子等の電子部品の電極を絶縁性基板やパッケ
ージ(以下、パッケージを含めて絶縁性基板という)に
形成された接続端子に接続する接続法として、従来よ
り、上記のようなフリップチップ法と呼ばれる接続法が
ある。
2. Description of the Related Art Conventionally, as a connection method for connecting electrodes of an electronic component such as a semiconductor element to connection terminals formed on an insulating substrate or a package (hereinafter, referred to as an insulating substrate including a package), as described above, There is a connection method called a simple flip chip method.

この接続法では、電子部品の電極上に形成されたほぼ
球状のはんだバンプを、絶縁性基板に形成された接続端
子上に直接に又は該接続端子上に備えられたはんだ層上
に重ね合わせて、前記はんだバンプやはんだ層を形成し
ているはんだをリフローしている。そして、電子部品の
電極を絶縁性基板に形成された接続端子に前記リフロー
したはんだを用いてはんだ付け接続している。そして、
電子部品を絶縁性基板上にフェイスダウンで実装してい
る。
In this connection method, a substantially spherical solder bump formed on an electrode of an electronic component is superimposed directly on a connection terminal formed on an insulating substrate or on a solder layer provided on the connection terminal. The solder forming the solder bumps and the solder layers is reflowed. The electrodes of the electronic component are connected to the connection terminals formed on the insulating substrate by soldering using the reflowed solder. And
Electronic components are mounted face down on an insulating substrate.

この接続法において、電子部品の電極上に形成された
はんだバンプには、その全体がはんだのみで形成されて
なるものと、Cuボールが芯材に用いられて、該ボールの
周囲がはんだで覆われてなるものとがある。
In this connection method, the solder bumps formed on the electrodes of the electronic component are entirely formed of solder only, and a Cu ball is used as a core material, and the periphery of the ball is covered with solder. There is something we do.

このフリップチップ法によれば、高集積化された半導
体素子等の電子部品であって、その上面の内外に多数の
電極が格子状等に備えられた電子部品を、ワイヤ等を介
さずに、絶縁性基板上にフェイスダウンで容易かつ的確
に実装できる。
According to the flip-chip method, an electronic component such as a highly integrated semiconductor element, in which a large number of electrodes are provided in a grid or the like on the inside and outside of the upper surface, without using wires or the like, It can be easily and accurately mounted face down on an insulating substrate.

[発明が解決しようとする課題] ところで、上記のようにして、フリップチップ法によ
り電子部品を絶縁性基板上にフェイスダウンで実装した
際には、絶縁性基板上に実装された電子部品が正常に動
作するか否かが検査される。そして、絶縁性基板上に実
装された電子部品が正常に動作しない不良品であること
が判明した場合には、一般に、絶縁性基板上に実装され
た電子部品を他の良品の電子部品と交換している。
[Problems to be Solved by the Invention] By the way, when the electronic component is mounted face down on the insulating substrate by the flip-chip method as described above, the electronic component mounted on the insulating substrate is normally It is checked whether it operates. If it is found that the electronic component mounted on the insulating substrate is a defective product that does not operate normally, the electronic component mounted on the insulating substrate is generally replaced with another good electronic component. doing.

しかしながら、絶縁性基板上に実装された電子部品を
他の電子部品と交換しようとして、電子部品の複数の各
電極を絶縁性基板の複数の各接続端子にそれぞれ接続し
ているはんだを再リフローし、電子部品を絶縁性基板上
から離脱させた場合には、電子部品の複数の各電極と該
各電極がはんだ付け接続された絶縁性基板の複数の各接
続端子とに亙って付着したはんだが、それらの各電極と
各接続端子とに均等に分割されて付着した状態とならず
に、それらの各電極と各接続端子とにはんだがランダム
に過大に又は過少に付着した状態となったり、又ははん
だバンプを形成している芯材のCuボールが電子部品の各
電極又は絶縁性基板の各接続端子のいずれか一方にラン
ダムに付着した状態となったりしてしまう。そして、そ
の後に、上記のようにして、電子部品を離脱させた絶縁
性基板上に他の電子部品をフリップチップ法によりフェ
イスダウンで再度実装し直すことが困難となってしま
う。
However, in order to replace the electronic component mounted on the insulating substrate with another electronic component, the solder connecting each of the plurality of electrodes of the electronic component to each of the plurality of connection terminals of the insulating substrate is reflowed. When the electronic component is detached from the insulating substrate, the solder adhered over the plurality of electrodes of the electronic component and the plurality of connection terminals of the insulating substrate to which the electrodes are connected by soldering. However, the solder is not randomly divided and adhered to each of the electrodes and the connection terminals, and the solder is randomly or excessively adhered to the respective electrodes and the connection terminals. Alternatively, the core Cu balls forming the solder bumps may be randomly attached to one of the electrodes of the electronic component or the connection terminals of the insulating substrate. After that, it becomes difficult to mount another electronic component face down again by the flip-chip method on the insulating substrate from which the electronic component has been detached as described above.

換言すれば、電子部品を離脱させた後の絶縁性基板の
各接続端子上には、はんだ層がランダムに過大に又は過
少に付着していたり、Cuボールが付着したり付着してい
なかったりしていて、他の電子部品の各電極を、該各電
極上に形成されたはんだバンプを用いて、電子部品を離
脱させた絶縁性基板の各接続端子にフリップチップ法に
より確実にはんだ付けし直すことが困難となってしま
う。
In other words, on each connection terminal of the insulating substrate after the electronic component is detached, the solder layer is randomly or excessively or insufficiently adhered, or the Cu ball is adhered or not adhered. Then, using the solder bumps formed on the respective electrodes, the respective electrodes of the other electronic components are securely re-soldered to the respective connection terminals of the insulating substrate from which the electronic components have been separated by the flip chip method. It becomes difficult.

そのため、従来は、上記のようにして、フリップチッ
プ法により、絶縁性基板上にフェイスダウンで実装した
電子部品が正常に動作しない不良品であることが判明し
た場合には、その電子部品を、該電子部品が実装された
絶縁性基板と共に、廃棄するしかなかった。
Therefore, conventionally, as described above, if it is determined by the flip-chip method that the electronic component mounted face-down on the insulating substrate is a defective product that does not operate properly, the electronic component, The electronic component has to be discarded together with the insulating substrate mounted thereon.

しかしながら、近時の高集積化された電子部品実装用
の絶縁性基板は、複雑な接続回路を持つ多層構造のセラ
ミック基板やセラミックパッケージ等であって、高価な
ものであり、上記のようにして、絶縁性基板を、それに
実装された不良品の電子部品と共に、廃棄することは、
電子部品を絶縁性基板上にフェイスダウンで実装して形
成する電子装置を高価なものとしてしまった。
However, in recent years, highly integrated insulating substrates for mounting electronic components are expensive, such as multilayer ceramic substrates and ceramic packages having complicated connection circuits, and as described above. Discarding the insulating substrate, together with the defective electronic components mounted on it,
Electronic devices formed by mounting electronic components face down on an insulating substrate have become expensive.

このことは、特に、複数の電子部品をまとめて実装す
る多数の複雑な接続回路を持つモジュール型の高価な絶
縁性基板において著しかった。
This is particularly remarkable in a modular expensive insulating substrate having a large number of complicated connection circuits for mounting a plurality of electronic components together.

また、電子部品の電極上にはんだバンプを形成した
り、電子部品の電極周囲にはんだバンプ形成用の層状の
ガラスダムを形成したりすることは、電子部品に高熱を
加える必要があって、熱に弱い電子部品の機能やその信
頼性が損なわれる虞があった。
Also, forming solder bumps on the electrodes of electronic components and forming a layered glass dam for forming solder bumps around the electrodes of the electronic components requires high heat to be applied to the electronic components. The function of the weak electronic component and its reliability may be impaired.

そこで、本発明者らは、はんだバンプを形成するため
の熱を電子部品に加えないようにするためには、はんだ
バンプを絶縁性基板側に形成すれば良いことに想到し
た。そして、はんだバンプを絶縁性基板側に形成した電
子部品搭載用基板であって、絶縁性基板上に電子部品を
フリップチップ法によりフェイスダウンで繰り返し的確
に実装し直すことの可能な電子部品搭載用基板を開発し
た。
The present inventors have conceived that the solder bumps may be formed on the insulating substrate side so that heat for forming the solder bumps is not applied to the electronic component. An electronic component mounting substrate having solder bumps formed on the insulating substrate side. The electronic component mounting substrate is capable of repeatedly and accurately mounting the electronic component face down on the insulating substrate by a flip chip method. A substrate was developed.

即ち、本発明は、はんだバンプを絶縁性基板側に形成
した電子部品搭載用基板であって、電子部品をフリップ
チップ法によりフェイスダウンで繰り返し実装し直すこ
との可能な電子部品搭載用基板を提供することを目的と
している。
That is, the present invention provides an electronic component mounting substrate in which solder bumps are formed on the insulating substrate side, wherein the electronic component can be repeatedly mounted face down by flip-chip method. It is intended to be.

[問題点を解決するための手段] 上記目的を達成するために、本発明の電子部品搭載用
基板は、絶縁性基板に形成された接続端子に、はんだバ
ンプ形成用のボールが、はんだが溶融する温度をかけて
も溶融しない金属を介して接合されて、その接続端子に
接合された箇所以外の前記ボールの周囲がはんだにより
覆われてなるはんだバンプが形成されていることを特徴
としている。
[Means for Solving the Problems] In order to achieve the above object, in the electronic component mounting substrate of the present invention, a solder bump forming ball is formed on a connection terminal formed on an insulating substrate by solder melting. A solder bump formed by joining via a metal that does not melt even when subjected to a high temperature, and surrounding the ball except for a portion joined to the connection terminal with solder.

また、本発明の電子部品搭載用基板においては、ボー
ルが接続端子に、銀ろうを介してろう付け接合された構
造とすることを好適としている。
Further, in the electronic component mounting board of the present invention, it is preferable that the ball is brazed to the connection terminal via a silver solder.

又は、ボールが接続端子に、該端子に形成された金属
めっき層又は前記ボール表面に形成された金属めっき層
を介して熱圧着により接合された構造とすることを好適
としている。
Alternatively, it is preferable that the ball be bonded to the connection terminal by thermocompression bonding via a metal plating layer formed on the terminal or a metal plating layer formed on the surface of the ball.

[作用] 本発明の電子部品搭載用基板においては、電子部品を
絶縁性基板上にフェイスダウンで搭載して、電子部品の
電極を直接に又は該電極上に形成されたはんだ層を介し
て絶縁性基板の接続端子上に形成されたはんだバンプに
重ね合わせた状態で、はんだバンプやはんだ層を形成し
ているはんだをリフローすることにより、電子部品の電
極を絶縁性基板の接続端子に前記リフローしたはんだを
用いて接続できる。そして、電子部品を絶縁性基板上に
フリップチップ法によりフェイスダウンで実装できる。
[Operation] In the electronic component mounting board of the present invention, the electronic component is mounted face down on the insulating substrate, and the electrodes of the electronic component are insulated directly or via the solder layer formed on the electrode. By reflowing the solder forming the solder bumps and the solder layer in a state of being superimposed on the solder bumps formed on the connection terminals of the insulating substrate, the electrodes of the electronic component are reflowed to the connection terminals of the insulating substrate. It can be connected by using solder. Then, the electronic component can be mounted face down on the insulating substrate by the flip chip method.

また、接続端子にボールを、はんだが溶融する温度を
かけても溶融しない金属を介して接合しているため、電
子部品の電極を絶縁性基板の接続端子に接続しているは
んだを再リフローして、電子部品を絶縁性基板上から離
脱させた場合に、ボールを接続端子上に確実に残留させ
ることができる。
Also, since the balls are bonded to the connection terminals via a metal that does not melt even when the temperature at which the solder melts, the solder connecting the electrodes of the electronic components to the connection terminals of the insulating substrate is reflowed. Thus, when the electronic component is detached from the insulating substrate, the ball can be reliably left on the connection terminal.

それと共に、接続端子上に残留させたボールの周囲表
面に作用する表面張力を利用して、電子部品の電極を絶
縁性基板の接続端子に接続しているはんだを、接続端子
上に残留させたボールの周囲に常に不足なく充分に付着
残留させた状態で、電子部品を絶縁性基板上から離脱さ
せることができる。
At the same time, using the surface tension acting on the peripheral surface of the ball left on the connection terminal, the solder connecting the electrode of the electronic component to the connection terminal of the insulating substrate was left on the connection terminal. The electronic component can be detached from the insulating substrate in a state where the electronic component is always sufficiently adhered and remained around the ball.

換言すれば、接続端子上に、ボールの周囲がはんだで
不足なく覆われてなるはんだバンプを常に的確に残した
状態で、電子部品を絶縁性基板上から離脱させることが
できる。
In other words, the electronic component can be detached from the insulating substrate with the solder bumps on the connection terminals where the periphery of the ball is covered with the solder without any shortage always being accurately left.

そして、その接続端子上に残留させたはんだバンプを
用いて、電子部品を離脱させた絶縁性基板上に他の電子
部品をフリップチップ法によりフェイスダウンで繰り返
し的確に実装し直すことができる。
Then, using the solder bumps left on the connection terminals, another electronic component can be repeatedly and accurately mounted face-down by the flip-chip method on the insulating substrate from which the electronic component has been detached.

また、接続端子上にボールを銀ろう又は金属めっき層
を介して接合した本発明の電子部品搭載用基板にあって
は、接続端子にボールを、はんだが溶融する温度をかけ
てもその接合状態が保持されるように、融点の高い銀ろ
う、金属めっき層を介して強固に接合できる。
Further, in the electronic component mounting board of the present invention in which the balls are bonded to the connection terminals via a silver solder or a metal plating layer, the balls are connected to the connection terminals even if the temperature at which the solder melts is applied. Can be firmly bonded through a silver brazing or metal plating layer having a high melting point so that

[実施例] 次に、本発明の実施例を図面に従い説明する。Example Next, an example of the present invention will be described with reference to the drawings.

第1図又は第2図は本発明の電子部品搭載用基板の好
適な実施例を示し、詳しくはそのはんだバンプ近傍の拡
大正面断面図である。以下に、この電子部品搭載用基板
を説明する。
FIG. 1 or FIG. 2 shows a preferred embodiment of the electronic component mounting substrate of the present invention, and is an enlarged front sectional view near the solder bumps thereof. Hereinafter, the electronic component mounting board will be described.

図において、12は、多層構造をした絶縁性基板であ
る。絶縁性基板12は、アルミナセラミックグリーンシー
トを複数枚積層して焼成して、形成している。
In the figure, reference numeral 12 denotes an insulating substrate having a multilayer structure. The insulating substrate 12 is formed by laminating and firing a plurality of alumina ceramic green sheets.

絶縁性基板12は、その最上層上面12aに、第1図又は
第2図に示したように、後述の電子部品の電極を接続す
るタングステンメタライズ等からなる複数の接続端子10
を所定ピッチで並べて形成している。そして、それらの
各接続端子10を、絶縁性基板12の層内を上下に貫通して
形成した回路26を介して、絶縁性基板12の層間に形成さ
れた内部回路(図示せず)に接続している。
As shown in FIG. 1 or FIG. 2, the insulating substrate 12 has a plurality of connection terminals 10 made of tungsten metallization or the like for connecting electrodes of electronic components to be described later, as shown in FIG.
Are arranged at a predetermined pitch. Then, each of the connection terminals 10 is connected to an internal circuit (not shown) formed between the layers of the insulating substrate 12 through a circuit 26 formed vertically penetrating the layer of the insulating substrate 12. doing.

絶縁性基板の最上層上面12aと、該最上層上面12aに形
成された複数の各接続端子10の表面周囲部分とは、第1
図又は第2図に示したように、アルミナセラミック層12
bで連続して覆っている。そして、そのアルミナセラミ
ック層12bの内側に、絶縁性基板の複数の各接続端子10
の表面中央部を露出させている。そして、絶縁性基板の
複数の各接続端子10の周囲に、アルミナセラミック層12
bからなるはんだバンプ形成用のダムを形成している。
The upper surface 12a of the uppermost layer of the insulating substrate and the surface peripheral portion of each of the plurality of connection terminals 10 formed on the uppermost surface 12a are the first
As shown in FIG. 2 or FIG.
It is continuously covered with b. A plurality of connection terminals 10 of the insulating substrate are provided inside the alumina ceramic layer 12b.
The central part of the surface is exposed. An alumina ceramic layer 12 is formed around the plurality of connection terminals 10 on the insulating substrate.
A dam for forming a solder bump made of b is formed.

このアルミナセラミック層12bを形成する場合には、
アルミナセラミックグリーンシートを複数枚積層して形
成した焼成前の絶縁性基板形成部材の最上層上面に、タ
ングステンメタライズペースト等からなる複数の接続端
子形成層を、スクリーン印刷法等を用いて、所定ピッチ
で並べて形成している。次いで、絶縁性基板形成部材の
最上層上面と、該最上層上面に形成された複数の各接続
端子形成層の表面周囲部分とに亙って、アルミナセラミ
ックペーストを、スクリーン印刷等により、連続して層
状に塗布している。そして、絶縁性基板形成部材を、接
続端子形成層と共に、焼成して、絶縁性基板12を形成す
る際に、同時に、前記アルミナセラミックペーストを焼
成して、絶縁性基板の最上層上面12aにアルミナセラミ
ック層12bを一体に形成している。
When forming this alumina ceramic layer 12b,
A plurality of connection terminal forming layers made of a tungsten metallized paste or the like are formed on the upper surface of the uppermost layer of the insulating substrate forming member before firing formed by laminating a plurality of alumina ceramic green sheets at a predetermined pitch using a screen printing method or the like. Are formed side by side. Next, the alumina ceramic paste is continuously applied by screen printing or the like over the upper surface of the uppermost layer of the insulating substrate forming member and the peripheral portions of the surfaces of the plurality of connection terminal forming layers formed on the uppermost layer. It is applied in layers. Then, when the insulating substrate forming member is fired together with the connection terminal forming layer to form the insulating substrate 12, at the same time, the alumina ceramic paste is fired, and the upper surface 12a of the insulating substrate is coated with alumina. The ceramic layer 12b is formed integrally.

アルミナセラミック層12bの内側に露出した各接続端
子10の表面中央部には、後述のはんだバンプ形成用の球
状のボール14を搭載している。そして、該ボール14の底
部を、はんだが溶融する例えば200℃の温度をかけても
溶融しない金属を介して各接続端子10上に接合してい
る。
At the center of the surface of each connection terminal 10 exposed inside the alumina ceramic layer 12b, a spherical ball 14 for forming a solder bump described later is mounted. The bottom of the ball 14 is joined to each connection terminal 10 via a metal that does not melt even when a temperature of, for example, 200 ° C. at which the solder melts is applied.

具体的には、ボール14に、例えば直径50〜100μmの
球形の金、銅又はコバール(Fe-Ni-Co合金)等からなる
ボールを用いている。
Specifically, a ball made of, for example, spherical gold, copper, or Kovar (Fe—Ni—Co alloy) having a diameter of 50 to 100 μm is used as the ball 14.

ボール14は、第1図に示したように、融点の高い銀ろ
う28を用いて、800℃前後の高温をかけて、各接続端子1
0上にろう付け接合している。
As shown in FIG. 1, the ball 14 is heated at a temperature of about 800 ° C. using a silver solder 28 having a high melting point so that each connection terminal 1
It is brazed on 0.

又は、ボール14を、第2図に示したように、500℃前
後の高温をかけて、金めっき等の金属めっき層が形成さ
れた各接続端子10上に、熱圧着により接合している。
Alternatively, as shown in FIG. 2, the ball 14 is bonded to each connection terminal 10 on which a metal plating layer such as gold plating is formed by applying a high temperature of about 500 ° C. by thermocompression bonding.

また、ボール14がコバール等で形成されていて、ボー
ル14を接続端子10上に直接に熱圧着しにくい場合には、
ボール14の周囲表面に金めっき等のめっき層を形成し、
該めっき層を介して、ボール14を各接続端子10上に、熱
圧着により確実且つ強固に接合している。
Further, when the ball 14 is formed of Kovar or the like and it is difficult to directly thermocompress the ball 14 onto the connection terminal 10,
Form a plating layer such as gold plating on the peripheral surface of the ball 14,
The balls 14 are securely and firmly joined to the connection terminals 10 by thermocompression bonding via the plating layers.

各接続端子10上に接合したボール14の周囲は、その接
続端子10に接合した箇所を除いて、はんだ16でほぼ均一
に隙間なく覆っている。
The periphery of the ball 14 bonded on each connection terminal 10 is covered with the solder 16 almost uniformly without a gap except for the portion bonded to the connection terminal 10.

ボール14の周囲をはんだ16で覆う際には、第3図に示
したように、絶縁性基板12の複数の各接続端子10上に接
合されたボール14上に亙ってシート状をしたはんだ16を
被せて、そのはんだ16をリフローしている。そして、絶
縁性基板の最上層上面12aに形成されたアルミナセラミ
ック層12bの表面に溶融して落下するはんだ16を、その
アルミナセラミック層12bの内側に露出した各接続端子1
0の表面中央部に自動的にセルフアライメントさせて集
結させている。そして、その集結させたはんだ16を、ア
ルミナセラミック層12bの内側に露出した各接続端子10
の表面中央部と各接続端子10上に接合された各ボール14
の周囲表面とに作用する表面張力を利用して、その各接
続端子10の表面中央部と各ボール14の周囲とに亙って自
動的にセルフアライメントさせて、ほぼ均一に隙間なく
付着させている。
When the periphery of the ball 14 is covered with the solder 16, as shown in FIG. 3, a sheet-like solder is formed over the ball 14 bonded on each of the plurality of connection terminals 10 of the insulating substrate 12. Then, the solder 16 is reflowed. Then, the solder 16 that melts and falls on the surface of the alumina ceramic layer 12b formed on the uppermost layer upper surface 12a of the insulating substrate is applied to each of the connection terminals 1 exposed inside the alumina ceramic layer 12b.
The self-alignment is automatically performed at the center of the surface of 0 to converge. Then, the collected solder 16 is connected to each connection terminal 10 exposed inside the alumina ceramic layer 12b.
Each ball 14 bonded on the center of the surface of the
Utilizing the surface tension acting on the peripheral surface of each ball, the self-alignment is automatically performed over the center of the surface of each connection terminal 10 and the periphery of each ball 14 so that they are almost uniformly attached without any gap. I have.

そして、絶縁性基板の最上層上面12aに形成された複
数の各接続端子10上に、ボール14の周囲をはんだ16でほ
ぼ均一に隙間なく覆ってなる、ほぼ球状をしたはんだバ
ンプ18を形成している。
Then, on each of the plurality of connection terminals 10 formed on the upper surface 12a of the uppermost layer of the insulating substrate, a substantially spherical solder bump 18 is formed, in which the periphery of the ball 14 is covered almost uniformly with the solder 16 without any gap. ing.

第1図又は第2図に示した電子部品搭載用基板は、以
上のように構成している。
The electronic component mounting substrate shown in FIG. 1 or FIG. 2 is configured as described above.

次に、この電子部品搭載用基板の使用例並びにその作
用を説明する。
Next, an example of use of the electronic component mounting board and its operation will be described.

先ず、電子部品20を絶縁性基板12上にフリップチップ
法によりフェイスダウンで実装する方法を述べる。
First, a method of mounting the electronic component 20 face down on the insulating substrate 12 by the flip chip method will be described.

第4図に示したように、電子部品20上に格子状などに
設けられた複数の各電極22上に、スクリーン印刷法等を
用いて、はんだ層24を形成しておく。そして、その電子
部品20を絶縁性基板12上にフェイスダウンで搭載して、
電子部品の複数の各電極22上のはんだ層24をそれに対応
する絶縁性基板の複数の各接続端子10上のはんだバンプ
18に重ね合わせる。そして、電子部品の各電極22上のは
んだ層24と絶縁性基板の各接続端子10上のボール14の周
囲のはんだ16とを、共にリフローする。
As shown in FIG. 4, a solder layer 24 is formed on a plurality of electrodes 22 provided in a grid or the like on the electronic component 20 by using a screen printing method or the like. Then, the electronic component 20 is mounted face down on the insulating substrate 12,
The solder layer 24 on each of the plurality of electrodes 22 of the electronic component is connected to the corresponding solder bump on each of the plurality of connection terminals 10 of the insulating substrate.
Overlay on 18. Then, the solder layer 24 on each electrode 22 of the electronic component and the solder 16 around the ball 14 on each connection terminal 10 on the insulating substrate are reflowed together.

又は、電子部品の各電極22上にはんだ層24を形成せず
に、電子部品の各電極22を絶縁性基板の各接続端子10上
のはんだバンプ18に直接に重ね合わせる。そして、ボー
ル14の周囲のはんだ16を、リフローする。
Alternatively, each electrode 22 of the electronic component is directly superimposed on the solder bump 18 on each connection terminal 10 of the insulating substrate without forming the solder layer 24 on each electrode 22 of the electronic component. Then, the solder 16 around the ball 14 is reflowed.

すると、第5図に示したように、各電極22上のはんだ
層24と各ボール14の周囲のはんだ16とが溶融して一体化
し、それらのはんだが電子部品の各電極22とそれに対応
する絶縁性基板の各接続端子10とに亙って付着した状態
となる。
Then, as shown in FIG. 5, the solder layer 24 on each electrode 22 and the solder 16 around each ball 14 are melted and integrated, and these solders correspond to each electrode 22 of the electronic component and the corresponding electrode 22. It is in a state of being attached to each connection terminal 10 of the insulating substrate.

又は、ボール14の周囲のはんだ16が溶融して、そのは
んだが電子部品の各電極22とそれに対応する絶縁性基板
の各接続端子10とに亙って付着した状態となる。
Alternatively, the solder 16 around the ball 14 is melted, and the solder adheres to each electrode 22 of the electronic component and the corresponding connection terminal 10 of the insulating substrate.

その結果、電子部品の各電極22が、それに対応する絶
縁性基板の各接続端子10に、はんだ付け接続されて、電
子部品20が、絶縁性基板12上にフェイスダウンで実装さ
れた状態となる。
As a result, each electrode 22 of the electronic component is soldered and connected to each corresponding connection terminal 10 of the insulating substrate, and the electronic component 20 is mounted face-down on the insulating substrate 12. .

次に、上記のようにして、絶縁性基板12上にフリップ
チップ法によりフェイスダウンで実装した電子部品20を
他の電子部品と交換する方法について述べる。
Next, a method of replacing the electronic component 20 mounted face down on the insulating substrate 12 by the flip-chip method as described above with another electronic component will be described.

第5図に示したように、電子部品の各電極22をそれに
対応する絶縁性基板の各接続端子10に接続しているはん
だ16を、200℃前後の温度に加熱して、再リフローす
る。そして、絶縁性基板12上から電子部品20をその上方
に離脱させる。
As shown in FIG. 5, the solder 16 connecting each electrode 22 of the electronic component to each corresponding connection terminal 10 of the insulating substrate is heated to a temperature of about 200 ° C. and reflowed. Then, the electronic component 20 is separated from above the insulating substrate 12 upward.

すると、絶縁性基板の各接続端子10上にボール14の底
部が、はんだ16が溶融する200℃前後の温度をかけても
溶融しない金属の銀ろうや金属めっき層を介して接合さ
れているため、上記のようにして、電子部品20を絶縁性
基板12上から離脱させた場合に、ボール14が絶縁性基板
12の各接続端子10上に接合された状態で確実に残る。
Then, on each connection terminal 10 of the insulating substrate, the bottom of the ball 14 is joined via a metal silver solder or a metal plating layer which does not melt even when a temperature of about 200 ° C. at which the solder 16 melts is applied. As described above, when the electronic component 20 is detached from the insulating substrate 12, the ball 14
It remains reliably in a state of being joined on each of the 12 connection terminals 10.

それと共に、ボール14の周囲表面に作用する表面張力
を受けて、電子部品の各電極22をそれに対応する絶縁性
基板の各接続端子10に接続しているはんだ16であって、
リフローされた溶融状態にあるはんだ16が、ボール14の
周囲に常に的確に充分に付着した状態で残る。
At the same time, the solder 16 that receives the surface tension acting on the peripheral surface of the ball 14 and connects each electrode 22 of the electronic component to each connection terminal 10 of the corresponding insulating substrate,
The reflowed solder 16 in the molten state always remains accurately and sufficiently attached around the ball 14.

換言すれば、ボール14の周囲にはんだ16が不足なく充
分に付着残留した状態のはんだバンプ18が、絶縁性基板
の各接続端子10上に確実に残った状態で、電子部品20が
絶縁性基板12上から離脱する。
In other words, with the solder bump 18 in a state where the solder 16 is sufficiently adhered and remaining around the ball 14 on the connection terminals 10 of the insulating substrate, the electronic component 20 is mounted on the insulating substrate. 12 Leave from above.

その結果、絶縁性基板の各接続端子10上に残った上記
はんだバンプ18を用いて、電子部品20を離脱させた絶縁
性基板12に他の電子部品をフリップチップ法によりフェ
イスダウンで繰り返し的確に実装し直すことができる。
As a result, using the solder bumps 18 remaining on each connection terminal 10 of the insulating substrate, the other electronic components are accurately and repeatedly face-down by flip-chip method to the insulating substrate 12 from which the electronic component 20 has been detached. Can be reimplemented.

[発明の効果] 以上説明したように、本発明の電子部品搭載用基板に
よれば、絶縁性基板上に半導体素子等の電子部品をフリ
ップチップ法によりフェイスダウンで的確に実装でき
る。
[Effects of the Invention] As described above, according to the electronic component mounting substrate of the present invention, electronic components such as semiconductor elements can be accurately mounted face-down on the insulating substrate by the flip chip method.

また、絶縁性基板上に実装した電子部品が正常に動作
しない不良品であることが判明した場合に、その電子部
品を絶縁性基板上から離脱させて、その絶縁性基板上に
他の電子部品をフリップチップ法によりフェイスダウン
で繰り返し的確に実装し直すことができる。そして、複
雑な回路を持つ多層構造をした高価なセラミック基板や
セラミックパッケージ等の絶縁性基板を無駄に廃棄せず
に、その絶縁性基板の有効利用が図れる。
Also, if it is determined that the electronic component mounted on the insulating substrate is a defective product that does not operate properly, the electronic component is separated from the insulating substrate, and another electronic component is placed on the insulating substrate. Can be repeatedly and accurately mounted face down by the flip chip method. Then, the insulating substrate such as an expensive ceramic substrate or a ceramic package having a multilayer structure having a complicated circuit can be effectively used without wasting the waste.

また、電子部品を絶縁性基板上にフリップチップ法に
より実装するためのはんだバンプを電子部品の電極側に
形成する必要をなくして、はんだバンプを形成する際
に、電子部品に高熱が加わって、電子部品の機能やその
信頼性が損なわれるのを防ぐことができる。
Also, there is no need to form a solder bump on the electrode side of the electronic component for mounting the electronic component on the insulating substrate by the flip chip method, and when forming the solder bump, high heat is applied to the electronic component, The function and reliability of the electronic component can be prevented from being impaired.

また、ボールを芯材にして、該ボールの周囲をはんだ
で覆って、はんだバンプを形成するため、ほぼ正確な整
然とした球状のはんだバンプを絶縁性基板の接続端子上
に容易かつ的確に形成したり、ボールの周囲表面に作用
する表面張力を利用して、ボールの周囲をはんだで過不
足なくほぼ均一に隙間なく覆ってなるはんだバンプを絶
縁性基板の接続端子上に容易かつ的確に形成したりでき
る。
In addition, since a ball is used as a core material and the periphery of the ball is covered with solder to form a solder bump, an almost accurate and orderly spherical solder bump is easily and accurately formed on the connection terminal of the insulating substrate. Or use the surface tension acting on the peripheral surface of the ball to easily and accurately form solder bumps, which cover the periphery of the ball with solder, almost uniformly and without gaps, on the connection terminals of the insulating substrate. Can be.

加えて、電子部品を絶縁性基板上にフリップチップ法
によりフェイスダウンで実装した状態において、電子部
品の電極を絶縁性基板の接続端子に接続しているはんだ
の分量を、そのはんだ内部に介在させたボールの体積分
減少させることができる。そして、電子部品や絶縁性基
板に比べて熱膨張係数の大きい前記はんだが、脆弱な電
子部品や絶縁性基板に及ぼす、両者の熱膨張係数の差に
基づく、熱応力の悪影響を減少させることができる。
In addition, when the electronic component is mounted face down by the flip chip method on the insulating substrate, the amount of solder that connects the electrodes of the electronic component to the connection terminals of the insulating substrate is interposed in the solder. Can reduce the volume of the ball. Then, the solder having a large thermal expansion coefficient as compared with the electronic component or the insulating substrate can reduce the adverse effect of thermal stress on the fragile electronic component or the insulating substrate, based on the difference between the two thermal expansion coefficients. it can.

【図面の簡単な説明】[Brief description of the drawings]

第1図又は第2図は本発明の電子部品搭載用基板のはん
だバンプ近傍の拡大正面断面図、第3図ははんだバンプ
形成用のボールの周囲をはんだで覆う場合の説明図、第
4図は本発明の電子部品搭載用基板に電子部品をフリッ
プチップ法によりフェイスダウンで実装する状態を示す
拡大正面断面図、第5図は本発明の電子部品搭載用基板
に電子部品をフリップチップ法によりフェイスダウンで
実装した状態を示す拡大正面断面図である。 10……接続端子、12……絶縁性基板、12a……最上層上
面、12b……アルミナセラミック層、14……ボール、16
……はんだ、18……はんだバンプ、20……電子部品、22
……電極、24……はんだ層。
1 or 2 is an enlarged front sectional view of the vicinity of a solder bump of an electronic component mounting board according to the present invention. FIG. 3 is an explanatory view of a case where the periphery of a ball for forming a solder bump is covered with solder. FIG. 5 is an enlarged front sectional view showing a state in which an electronic component is mounted face-down on the electronic component mounting board of the present invention by the flip-chip method. FIG. It is an enlarged front sectional view showing the state where it was mounted face down. 10 connection terminals, 12 insulating substrate, 12a top surface of uppermost layer, 12b alumina ceramic layer, 14 balls, 16
…… Solder, 18 …… Solder bump, 20 …… Electronic component, 22
... electrodes, 24 ... solder layers.

Claims (3)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】絶縁性基板に形成された接続端子に、はん
だバンプ形成用のボールが、はんだが溶融する温度をか
けても溶融しない金属を介して接合されて、その接続端
子に接合された箇所以外の前記ボールの周囲がはんだに
より覆われてなるはんだバンプが形成されていることを
特徴とする電子部品搭載用基板。
A solder bump forming ball is bonded to a connection terminal formed on an insulating substrate via a metal that does not melt even when a temperature at which the solder melts is applied, and is bonded to the connection terminal. An electronic component mounting board, wherein a solder bump is formed by covering the periphery of the ball except for a portion with solder.
【請求項2】ボールが接続端子に、銀ろうを介してろう
付け接合された請求項1記載の電子部品搭載用基板。
2. The electronic component mounting board according to claim 1, wherein the ball is brazed to the connection terminal via a silver solder.
【請求項3】ボールが接続端子に、該端子表面に形成さ
れた金属めっき層又は前記ボール表面に形成された金属
めっき層を介して接合された請求項1記載の電子部品搭
用基板。
3. The electronic component board according to claim 1, wherein the ball is bonded to the connection terminal via a metal plating layer formed on the surface of the terminal or a metal plating layer formed on the surface of the ball.
JP1005468A 1989-01-12 1989-01-12 Substrate for flip chip bonding Expired - Lifetime JP2741611B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1005468A JP2741611B2 (en) 1989-01-12 1989-01-12 Substrate for flip chip bonding

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1005468A JP2741611B2 (en) 1989-01-12 1989-01-12 Substrate for flip chip bonding

Publications (2)

Publication Number Publication Date
JPH02185053A JPH02185053A (en) 1990-07-19
JP2741611B2 true JP2741611B2 (en) 1998-04-22

Family

ID=11612072

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1005468A Expired - Lifetime JP2741611B2 (en) 1989-01-12 1989-01-12 Substrate for flip chip bonding

Country Status (1)

Country Link
JP (1) JP2741611B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009059745A (en) * 2007-08-30 2009-03-19 Kyocera Corp Light emitting device

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS512382A (en) * 1974-06-24 1976-01-09 Hitachi Ltd
JPS5710998A (en) * 1980-06-24 1982-01-20 Fujitsu Ltd Circuit board

Also Published As

Publication number Publication date
JPH02185053A (en) 1990-07-19

Similar Documents

Publication Publication Date Title
JP3262497B2 (en) Chip mounted circuit card structure
JP3320979B2 (en) How to mount a device directly on a device carrier
EP0624053B1 (en) Mounting device and method of connecting miniaturized electronic components by bump connections
KR0161365B1 (en) Electronic component and electronic component connecting structure
TW201237976A (en) Bump-on-lead flip chip interconnection
US7271028B1 (en) High density electronic interconnection
JP2915888B1 (en) Wiring board and manufacturing method thereof
KR100648039B1 (en) method of forming solder ball and related fabrication and structure of semiconductor package using the method
JPH06120671A (en) Multilayer wiring board embedded with component
JPH0258793B2 (en)
JP3847602B2 (en) Stacked semiconductor device, method for manufacturing the same, motherboard mounted with semiconductor device, and method for manufacturing motherboard mounted with semiconductor device
JP2741611B2 (en) Substrate for flip chip bonding
JP3838530B2 (en) Manufacturing method of semiconductor device
JP3813767B2 (en) Resin wiring board and manufacturing method thereof
KR100348126B1 (en) Semiconductor device and outer connecting terminal structured body, and method of manufacturing the semiconductor device
JPH10209591A (en) Wiring board
JP3585806B2 (en) Wiring board with pins
JP3432552B2 (en) Aluminum nitride multilayer substrate
US20070278677A1 (en) Semiconductor module featuring solder balls having lower melting point than that of solder electrode terminals of passive element device
JPH10116927A (en) Connecting terminal and method for its formation
JP2000151086A (en) Printed circuit unit and its manufacture
WO2023095447A1 (en) Electronic component package, circuit module and method for producing electronic component package
JP2633745B2 (en) Semiconductor device package
JP2894172B2 (en) Semiconductor device
JPS6197932A (en) Compression bonded semiconductor package