JPH1140605A - Tape carrier package - Google Patents

Tape carrier package

Info

Publication number
JPH1140605A
JPH1140605A JP9195729A JP19572997A JPH1140605A JP H1140605 A JPH1140605 A JP H1140605A JP 9195729 A JP9195729 A JP 9195729A JP 19572997 A JP19572997 A JP 19572997A JP H1140605 A JPH1140605 A JP H1140605A
Authority
JP
Japan
Prior art keywords
semiconductor chip
inner lead
device hole
inner leads
tape member
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP9195729A
Other languages
Japanese (ja)
Inventor
Seiichi Funakoshi
誠一 船越
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP9195729A priority Critical patent/JPH1140605A/en
Publication of JPH1140605A publication Critical patent/JPH1140605A/en
Abandoned legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto

Landscapes

  • Wire Bonding (AREA)

Abstract

PROBLEM TO BE SOLVED: To avoid occurrences of warpage or the like of inner leads as much as possible and to achieve positional accuracy of bonding, by forming the inner leads so as to traverse a device hole of a tape member, and fixing the inner leads to the tape member at both sides of the device hole. SOLUTION: Inner leads 2 are formed so as to traverse a device hole 5 which is formed in such a way that a semiconductor chip 4 can be arranged therein and bumps 3 are exposed to, and are fixed to a polyimide film 1 at both sides of the device hole 5. The semiconductor chip 4 is arranged so that each of the bumps 3 is located between the fixed end of one inner lead 2 and the fixed end of the other inner lead 2. More specifically, the arrangement is made such that the inner leads 2 traverse the chip 4. Since the individual inner leads 2 are fixed at both sides of the device hole 5, no deformation is caused by external force at the time of manufacturing, conveying and mounting, thereby keeping a carrier tape in a given form at the time of formation thereof.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、半導体集積回路の
TAB(Tape Automated Bonding)におけるTCP(Tape
Carrier Package)実装技術に係り、特にインナーリード
の実装精度の向上を図る構造に関する。
The present invention relates to a TCP (Tape Automated Bonding) of a semiconductor integrated circuit.
The present invention relates to a mounting technology for a carrier package, and more particularly to a structure for improving the mounting accuracy of an inner lead.

【0002】[0002]

【従来の技術】従来の技術を図面をもって説明する。図
3は従来のTCPを示す平面図であり、図4は、その断
面図である。図3または図4に示すように、TABにお
いては、半導体チップ10およびTCP用のポリイミド
フィルム7が用意される。該ポリイミドフィルム7には
半導体チップ10が配置されるデバイスホール11が形
成されている。さらに、半導体チップ10の電極端子と
の接続のためインナーリード部8が形成されている。イ
ンナーリード部8は、通常フォトリソグラフィで形成さ
れた銅箔等からなり、ポリイミドフィルム7上に接着剤
により固定されている。デバイスホール11には半導体
チップ10とバンプ9により接続する上記インナーリー
ド部8の先端部分が突出した状態で形成されている。即
ち、突出したインナーリード部8の先端部分は、ボンデ
ィング前は特に固定されていない構造になっている。こ
のため、デバイスホール11内に突出したインナーリー
ド部8の先端部分が変形する場合があり、ボンディング
前にバンプ9との正確な位置精度を保てないという問題
を含んでいた。
2. Description of the Related Art A conventional technique will be described with reference to the drawings. FIG. 3 is a plan view showing a conventional TCP, and FIG. 4 is a sectional view thereof. As shown in FIG. 3 or FIG. 4, in TAB, a semiconductor chip 10 and a polyimide film 7 for TCP are prepared. The polyimide film 7 has a device hole 11 in which the semiconductor chip 10 is arranged. Further, an inner lead portion 8 is formed for connection with an electrode terminal of the semiconductor chip 10. The inner lead portion 8 is usually made of a copper foil or the like formed by photolithography, and is fixed on the polyimide film 7 with an adhesive. In the device hole 11, a tip portion of the inner lead portion 8 connected to the semiconductor chip 10 by the bump 9 is formed in a protruding state. That is, the tip of the protruding inner lead portion 8 is not particularly fixed before bonding. For this reason, the tip portion of the inner lead portion 8 protruding into the device hole 11 may be deformed, and there is a problem that accurate positional accuracy with the bump 9 cannot be maintained before bonding.

【0003】また、ボンディング時の加熱によるテープ
の膨張による変形に対する補正を行わなくてはならなか
った。本発明は以上の問題を鑑み、外的衝撃や傷害に対
して強く、高信頼性で歩留まりの高いTCPを提供する
ものである。
Further, it is necessary to correct for deformation due to expansion of the tape due to heating during bonding. The present invention has been made in view of the above problems, and provides a highly reliable and high-yield TCP that is resistant to external impacts and injuries.

【0004】[0004]

【発明が解決しようとする課題】従来のTCPにおいて
は、半導体チップとポリイミドフィルムに形成されたリ
ードを接続するために、デバイスホール内に突出するイ
ンナーリード部を用いていた。インナーリード部の一方
はポリイミドフィルム上に接着剤により固定されてい
る。しかし、デバイスホール内の先端部、すなわち、半
導体チップのバンプに接する方の部分は固定されてはい
ないという構造になっており、製造工程中にリード先端
部に変形が生じ、ボンディング時に障害となっていた。
In the conventional TCP, an inner lead portion projecting into a device hole is used for connecting a semiconductor chip and a lead formed on a polyimide film. One of the inner lead portions is fixed on the polyimide film by an adhesive. However, the tip in the device hole, that is, the part in contact with the bump of the semiconductor chip has a structure that is not fixed, and the tip of the lead is deformed during the manufacturing process and becomes an obstacle during bonding. I was

【0005】本発明は、デバイスホール内においてイン
ナーリードの先端部が固定されていないことにより、テ
ープの製造時または運搬時に、外的衝撃や圧力、振動、
傷害に対して弱いという性質を改善し、インナーリード
のリード曲がりなどが起こり難くし、TCPを形成する
製造工程において、ボンディングの正確な位置精度が得
られ、ボンディング歩留まりの低下を防ぎ、製品の製造
コストや信頼性の面における改善を目的とするものであ
る。
According to the present invention, since the tip of the inner lead is not fixed in the device hole, external shock, pressure, vibration,
Improves the property of being vulnerable to injuries, makes it harder for inner leads to bend, etc., provides accurate positioning of bonding in the manufacturing process of forming TCP, prevents a decrease in bonding yield, and manufactures products. It aims to improve cost and reliability.

【0006】[0006]

【課題を解決するための手段】本発明による半導体装置
は、テープ部材に形成されたインナーリードに半導体チ
ップの電極がボンディングされるテープキャリアパッケ
ージを有し、該インナーリードは該半導体チップが配置
されるテープ部材のデバイスホールを横切るように形成
され、デバイスホールの両側においてテープ部材に固定
されている構造を有する。そして、インナーリードと半
導体チップのボンディングは半導体チップの表面に形成
されたバンプを介して行われるか、またはインナーリー
ドに形成されたバンプを介して行われる。また、インナ
ーリードは入力側のインナーリードと出力側のインナー
リードが合い対するように形成され、その数が入力側と
出力側で相違するような構造とすることができる。
A semiconductor device according to the present invention has a tape carrier package in which electrodes of a semiconductor chip are bonded to inner leads formed on a tape member, and the inner leads are provided with the semiconductor chip. And has a structure fixed to the tape member on both sides of the device hole. The bonding between the inner lead and the semiconductor chip is performed via a bump formed on the surface of the semiconductor chip or via a bump formed on the inner lead. Further, the inner leads may be formed so that the inner leads on the input side and the inner leads on the output side face each other, and the number of the inner leads may be different between the input side and the output side.

【0007】また、本発明によるテープキャリアは、半
導体チップの電極に接続されるリードが、半導体チップ
が配置されるテープ部材のデバイスホールを横切るよう
に形成され、該デバイスホールの両側においてテープ部
材に固定されていることを特徴とする。
Further, in the tape carrier according to the present invention, the leads connected to the electrodes of the semiconductor chip are formed so as to cross the device holes of the tape member on which the semiconductor chips are arranged, and the tape member is formed on both sides of the device holes. It is characterized by being fixed.

【0008】[0008]

【発明の実施の形態】本発明は以下の実施の形態を図面
をもって説明するが、本発明はここで説明する実施の形
態に限定されるものではない。下記実施の形態は多様に
変化することができる。
DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described with reference to the following embodiments with reference to the drawings, but the present invention is not limited to the embodiments described here. The following embodiments can be variously changed.

【0009】図1は本発明の実施の形態を示すTCPの
平面図である。また図2は本発明の実施の形態を示すT
CPの断面図である。図1または図2に示すように、そ
の端子上にバンプ3を有する半導体チップ4、および半
導体チップ4の外部配線のためのリードをその表面に有
するテープ部材であるポリイミドフィルム1を用意す
る。半導体チップ4と外部配線のためのリードはバンプ
3を介して相互に接続される。
FIG. 1 is a plan view of a TCP showing an embodiment of the present invention. FIG. 2 shows T according to the embodiment of the present invention.
It is sectional drawing of CP. As shown in FIG. 1 or 2, a semiconductor chip 4 having bumps 3 on its terminals and a polyimide film 1 which is a tape member having leads for external wiring of the semiconductor chip 4 on its surface are prepared. The semiconductor chip 4 and the lead for external wiring are connected to each other via the bump 3.

【0010】外部配線のためのリードは、例えば、ポリ
イミドフィルム1の表面に接着された銅箔の如き導電率
の高い金属箔をフォトリソグラフィーによりエッチング
してパターン化したもので、半導体チップ4と接続され
るインナーリード部2からなる。通常インナーリード部
2は、回路基板の配線と半田付け等により接続される。
図1および図2の実施形態においては、上記外部配線の
ためのリードはポリイミドフィルム1の上面に形成され
ているが、下面に形成することも可能である。
The leads for external wiring are formed by etching a metal foil having high conductivity such as a copper foil adhered to the surface of the polyimide film 1 by photolithography and patterning the metal foil, and are connected to the semiconductor chip 4. The inner lead portion 2 is formed. Usually, the inner lead portion 2 is connected to the wiring of the circuit board by soldering or the like.
1 and 2, the leads for the external wiring are formed on the upper surface of the polyimide film 1, but they may be formed on the lower surface.

【0011】テープ部材としてはポリイミドフィルムが
好適であるが、他の絶縁性フィルムを用いることもでき
特にポリイミドフィルムに限定されるものではない。バ
ンプ3としては半田バンプ、金バンプ、インジウムバン
プ等を用いることができ、溶着または熱圧着などにより
リードとの相互接続が行われる。なお、図1および図2
に示す実施形態においては、バンプ3は半導体チップ4
の中央部に形成されているが、バンプ3の位置はこれに
限定されるものではなく、例えば半導体チップ4の周辺
部に形成することもできる。さらに、バンプ3は本実施
の形態においては半導体チップ4上に形成されるが、半
導体チップ側ではなくインナーリード部側に形成するこ
とも可能である。
Although a polyimide film is suitable as the tape member, other insulating films can be used, and the tape member is not particularly limited to the polyimide film. As the bump 3, a solder bump, a gold bump, an indium bump, or the like can be used, and interconnection with a lead is performed by welding or thermocompression bonding. 1 and 2
In the embodiment shown in FIG.
However, the position of the bump 3 is not limited to this. For example, the bump 3 can be formed at the periphery of the semiconductor chip 4. Further, although the bumps 3 are formed on the semiconductor chip 4 in the present embodiment, they can be formed not on the semiconductor chip side but on the inner lead portion side.

【0012】本発明におけるインナーリード部2は、特
に、半導体チップ4が配置されバンプ3が露出するよう
に形成されたデバイスホール5を横切るように形成さ
れ、デバイスホール5の両端においてポリイミドフィル
ム1に固定されている。そして、インナーリード部2の
1つの固定された端と他の固定された端の間に半導体チ
ップ4のバンプ3を配置する構造になっている。即ち、
インナーリード部2がチップ4上を通過する構造をと
り、インナーリード部2はデバイスホール5の両側でポ
リイミドフィルム1に担持される。インナーリード部2
はデバイスホール5の両端において固定されているた
め、製造時や運搬時や装着時において外力による変形を
受けることがなく、キャリアテープ形成時の形状を保つ
ことができる。
The inner lead portion 2 according to the present invention is formed so as to cross the device hole 5 formed so that the semiconductor chip 4 is disposed and the bump 3 is exposed. Fixed. The bump 3 of the semiconductor chip 4 is arranged between one fixed end of the inner lead 2 and the other fixed end. That is,
The inner lead portion 2 has a structure passing over the chip 4, and the inner lead portion 2 is supported on the polyimide film 1 on both sides of the device hole 5. Inner lead 2
Is fixed at both ends of the device hole 5, it is not deformed by an external force at the time of manufacture, transportation, or mounting, and the shape at the time of forming the carrier tape can be maintained.

【0013】なお、本実施例においてはデバイスホール
6は半導体チップ4の形状より小さくバンプ3が露出す
る範囲で開けられている。他の方法として、デバイスホ
ール6の大きさを半導体チップより大きくすることも可
能である。この場合、デバイスホール6は半導体チップ
4よりも0.3mm〜1mm程度大きく開けられる。
In this embodiment, the device hole 6 is smaller than the shape of the semiconductor chip 4 and is formed in a range where the bump 3 is exposed. As another method, the size of the device hole 6 can be made larger than that of the semiconductor chip. In this case, the device hole 6 is formed about 0.3 mm to 1 mm larger than the semiconductor chip 4.

【0014】また、図1の実施例において、右側から伸
びているリードの数と左側から伸びているリードの数が
違うのは、例えば、入力と出力の端子数が違うためであ
る。従来からの入出力同数の端子には無駄がある場合が
あり、本実施例においては必要最小限の数のリードを配
置している。
In the embodiment of FIG. 1, the number of leads extending from the right side and the number of leads extending from the left side are different, for example, because the number of input and output terminals is different. There is a case where a conventional terminal having the same number of inputs and outputs is useless, and in this embodiment, a minimum number of leads are arranged.

【0015】また、全てのリードがデバイスホール5を
横切るように形成される必要はなく、例えば電源リード
や接地リードなどにおいてインナーリード部の幅を広く
し、十分な機械強度を有する場合などに、これら一部の
インナーリード部が従来技術のようにデバイスホールに
突出するような形状をとることができることはいうまで
もない。さらに本発明は、必要に応じてリードの数や長
さ、インナーリード部の幅、チップサイズの大きさなど
を変えることができることは言うまでもない。
Further, it is not necessary that all the leads are formed so as to cross the device hole 5. For example, when the width of the inner lead portion is increased in the power supply lead or the ground lead and the mechanical lead has sufficient mechanical strength, Needless to say, some of these inner lead portions can be shaped to protrude into device holes as in the prior art. Further, it goes without saying that the present invention can change the number and length of the leads, the width of the inner lead portion, the size of the chip size, and the like as necessary.

【0016】[0016]

【発明の効果】TCPのインナーリード部をデバイスホ
ールを横切るように形成し、その両端をフィルム上に固
定することにより、インナーリード部の位置精度を向上
させ、外的衝撃や傷害に対して強く、曲がりが生ぜず、
高信頼性で歩留まりが高いTCPを製造することが可能
となる。
According to the present invention, the inner lead portion of the TCP is formed so as to cross the device hole, and both ends thereof are fixed on a film, so that the positional accuracy of the inner lead portion is improved, and the inner lead portion is resistant to external impact and injury. , Without bending
It is possible to manufacture TCP with high reliability and high yield.

【0017】さらに、本発明を用いることにより、従来
の工程で使用した製造設備を変えることなく、テープボ
ンディングを行うことができる。そして、従来の工程の
ような熱膨張に対するボンディング位置の補正が不要と
なる。さらに、半導体チップの形状や端子の配置に合わ
せて、リードの配置や数を変えることにより、パッケー
ジサイズを小型化できる。その他、用途としてフィルム
パッケージ、テープBGAなどに用いることができる。
Further, by using the present invention, tape bonding can be performed without changing the manufacturing equipment used in the conventional process. Further, it is not necessary to correct the bonding position for the thermal expansion as in the conventional process. Furthermore, the package size can be reduced by changing the arrangement and the number of leads according to the shape of the semiconductor chip and the arrangement of the terminals. In addition, it can be used for a film package, a tape BGA, and the like.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1の実施形態に係る半導体装置を示
す平面図。
FIG. 1 is a plan view showing a semiconductor device according to a first embodiment of the present invention.

【図2】本発明の第1の実施形態に係る半導体装置を示
す断面図。
FIG. 2 is a sectional view showing the semiconductor device according to the first embodiment of the present invention.

【図3】従来の技術に係る半導体装置を示す平面図。FIG. 3 is a plan view showing a semiconductor device according to a conventional technique.

【図4】従来の技術に係る半導体装置を示す断面図。FIG. 4 is a sectional view showing a semiconductor device according to a conventional technique.

【符号の説明】[Explanation of symbols]

1…テープ部材 2…インナーリード部 3…バンプ 4…半導体チップ 5…デバイスホール 7…テープ部材 8…インナーリード部 9…バンプ 10…チップ 11…デバイスホール DESCRIPTION OF SYMBOLS 1 ... Tape member 2 ... Inner lead part 3 ... Bump 4 ... Semiconductor chip 5 ... Device hole 7 ... Tape member 8 ... Inner lead part 9 ... Bump 10 ... Chip 11 ... Device hole

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】テープ部材に形成されたインナーリードに
半導体チップの電極がボンディングされるテープキャリ
アパッケージにおいて、前記インナーリードは前記半導
体チップが配置される前記テープ部材のデバイスホール
を横切るように形成され前記デバイスホールの両側にお
いてテープ部材に固定されていることを特徴とする半導
体装置。
1. A tape carrier package wherein an electrode of a semiconductor chip is bonded to an inner lead formed on a tape member, wherein the inner lead is formed to cross a device hole of the tape member on which the semiconductor chip is arranged. A semiconductor device, wherein the semiconductor device is fixed to a tape member on both sides of the device hole.
【請求項2】前記インナーリードと前記半導体チップの
ボンディングは前記半導体チップの表面に形成されたバ
ンプを介して行われることを特徴とする請求項1に記載
の半導体装置。
2. The semiconductor device according to claim 1, wherein the bonding between the inner lead and the semiconductor chip is performed via a bump formed on a surface of the semiconductor chip.
【請求項3】前記インナーリードと前記半導体チップの
ボンディングは前記インナーリードに形成されたバンプ
を介して行われることを特徴とする請求項1に記載の半
導体装置。
3. The semiconductor device according to claim 1, wherein the bonding between the inner lead and the semiconductor chip is performed via a bump formed on the inner lead.
【請求項4】前記インナーリードは入力側のインナーリ
ードと出力側のインナーリードが合い対するように形成
され、その数が入力側と出力側で相違することを特徴と
する請求項1ないし請求項3のいずれか1項に記載の半
導体装置。
4. The apparatus according to claim 1, wherein said inner lead is formed so that an input inner lead and an output inner lead face each other, and the number of the inner leads is different between the input side and the output side. 4. The semiconductor device according to any one of 3.
【請求項5】半導体チップの電極に接続されるリード
が、半導体チップが配置されるテープ部材のデバイスホ
ールを横切るように形成され、該デバイスホールの両側
においてテープ部材に固定されていることを特徴とする
テープキャリア。
5. A lead connected to an electrode of a semiconductor chip is formed so as to cross a device hole of a tape member on which the semiconductor chip is disposed, and is fixed to the tape member on both sides of the device hole. And a tape carrier.
JP9195729A 1997-07-22 1997-07-22 Tape carrier package Abandoned JPH1140605A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9195729A JPH1140605A (en) 1997-07-22 1997-07-22 Tape carrier package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9195729A JPH1140605A (en) 1997-07-22 1997-07-22 Tape carrier package

Publications (1)

Publication Number Publication Date
JPH1140605A true JPH1140605A (en) 1999-02-12

Family

ID=16346000

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9195729A Abandoned JPH1140605A (en) 1997-07-22 1997-07-22 Tape carrier package

Country Status (1)

Country Link
JP (1) JPH1140605A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6720645B2 (en) 2002-05-16 2004-04-13 Oki Electric Industry Co., Ltd. Semiconductor device
KR100860515B1 (en) * 2001-05-01 2008-09-26 신꼬오덴기 고교 가부시키가이샤 Mounting substrate and structure having semiconductor element mounted on substrate
JP2016025297A (en) * 2014-07-24 2016-02-08 セイコーエプソン株式会社 Electronic component, method of manufacturing electronic component, electronic apparatus, and mobile

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100860515B1 (en) * 2001-05-01 2008-09-26 신꼬오덴기 고교 가부시키가이샤 Mounting substrate and structure having semiconductor element mounted on substrate
US6720645B2 (en) 2002-05-16 2004-04-13 Oki Electric Industry Co., Ltd. Semiconductor device
JP2016025297A (en) * 2014-07-24 2016-02-08 セイコーエプソン株式会社 Electronic component, method of manufacturing electronic component, electronic apparatus, and mobile

Similar Documents

Publication Publication Date Title
US6433414B2 (en) Method of manufacturing flexible wiring board
US6593648B2 (en) Semiconductor device and method of making the same, circuit board and electronic equipment
US20050103516A1 (en) Flip-chip mounting circuit board, manufacturing method thereof and integrated circuit device
US20020125561A1 (en) Film carrier tape, semiconductor assembly, semiconductor device, and method of manufacturing the same, mounted board, and electronic instrument
JPH0888245A (en) Semiconductor device
US6700208B1 (en) Surface mounting substrate having bonding pads in staggered arrangement
JP2001339043A (en) Semiconductor device and semiconductor module using the same
US7470568B2 (en) Method of manufacturing a semiconductor device
WO2000019515A1 (en) Semiconductor device and manufacturing method thereof, circuit board and electronic equipment
KR100198682B1 (en) Semiconductor device manufacturing method
JP3243684B2 (en) Device mounting structure
JPH1140605A (en) Tape carrier package
JPH10242328A (en) Circuit board, circuit module having the circuit board and electronic equipment having the circuit module
JPH06268141A (en) Mounting method for electronic circuit device
JPH06252326A (en) Multi-terminal component, wiring substrate and packaging structure of multi-terminal component
US6278183B1 (en) Semiconductor device and method for manufacturing the same
JPH0419806Y2 (en)
JP4053507B2 (en) Manufacturing method of semiconductor device
KR100235107B1 (en) Tab package
JPH09199631A (en) Structure and fabrication method of semiconductor device
JP2626081B2 (en) Film carrier semiconductor device
JP2003273148A (en) Flip chip mounting method
JP2882130B2 (en) Method for manufacturing semiconductor device
JPS6343897B2 (en)
JP2551373B2 (en) Tape carrier and semiconductor device manufacturing method using the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040625

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050307

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060606

A762 Written abandonment of application

Free format text: JAPANESE INTERMEDIATE CODE: A762

Effective date: 20060725