JPH09199631A - Structure and fabrication method of semiconductor device - Google Patents

Structure and fabrication method of semiconductor device

Info

Publication number
JPH09199631A
JPH09199631A JP8009274A JP927496A JPH09199631A JP H09199631 A JPH09199631 A JP H09199631A JP 8009274 A JP8009274 A JP 8009274A JP 927496 A JP927496 A JP 927496A JP H09199631 A JPH09199631 A JP H09199631A
Authority
JP
Japan
Prior art keywords
wiring board
semiconductor device
auxiliary plate
flexible wiring
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8009274A
Other languages
Japanese (ja)
Inventor
Mitsutoshi Nakamura
充逸 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP8009274A priority Critical patent/JPH09199631A/en
Publication of JPH09199631A publication Critical patent/JPH09199631A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

PROBLEM TO BE SOLVED: To improve junction reliability by moderating stress applied to a junction between a semiconductor device and a mother board keeping flexibility of a flexible wiring board by bringing an auxiliary plate coincident with the external appearance of the semiconductor device into surface contact with the flexible wiring board. SOLUTION: An auxiliary plate 15 is fixed to an active surface side or a non-active surface side of a semiconductor device 4 with an adhesive 16, and the auxiliary plate 15 and a flexible wiring board 2 are brought into surface contact. Further, the auxiliary plate 15 has a heavier weight of the semiconductor device excluding the weight of the auxiliary plate 15. Hereby, there is eliminated the loss of flexibility of the flexible wiring board 2, and there is moderated stress to a junction after a solder ball 8 melted and fixed to an external connection electrode 7 formed on the flexible wiring board 2 is joined with a connection terminal of a mother board to improve connection reliability. Deformation of the flexible wiring board 2 is corrected with the weight of the auxiliary plate 15, and hence packaging property onto the mother board is stabilized.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、半導体装置に係わ
り、特にフレキシブルテープをベースとした配線基板に
半導体素子を実装して成るパッケージの構造と製造方法
に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device, and more particularly to a structure and a manufacturing method of a package in which a semiconductor element is mounted on a wiring board based on a flexible tape.

【0002】[0002]

【従来の技術】近年、エレクトロニクス技術の著しい進
歩によって様々な民生用、産業用電子機器の小型、軽
量、薄型化、高性能化が急速に進んでいる。さらに民生
用電子機器においては、より安価な製品を提供すること
は必須項目であり、使用する電子部品においても薄型化
およびファインパターン化、小型化等に加え、より安価
な電子部品の提供も必須項目とならざるをえない状況で
ある。
2. Description of the Related Art In recent years, various consumer and industrial electronic devices have been rapidly reduced in size, weight, thickness, and performance due to remarkable progress in electronics technology. Furthermore, in consumer electronic devices, it is essential to provide cheaper products. In addition to thinning, fine patterning, and miniaturization of electronic components to be used, it is also necessary to provide cheaper electronic components. The situation is unavoidable.

【0003】電子部品の形態においても様々な種類が開
発されており、特に前述のような電子部品の小型化、高
性能化等を容易に実現するための手段として、ボールグ
リッドアレイのようなパッケージ形態が提案されてお
り、中でも比較的容易に安価なパッケージを提供するこ
とのできる、フレキシブルテープを配線基板のベースと
したボールグリッドアレイのパッケージ形態が提案され
ている。これは、長尺状のフレキシブルテープを用い、
リールツーリール方式でTAB実装技術を用い、ギャン
グボンディングと称する実装技術を用いて、半導体素子
を連続的に一括接合できる等の点から、生産性が向上で
き、結果的に安価なパッケージを提供することができる
という利点がある。これに対して、金属ワイヤを用いた
実装技術としてよく知られているのがワイヤボンディン
グであるが、これは金属ワイヤを一本づつ接続させてい
くために、半導体素子の電極数が増加する程、生産性は
低下する。また、金属ワイヤを用いないシングルポイン
トボンディングもよく知られている実装技術であるが、
これもワイヤボンディング同様、接合部を一箇所づつ接
続させていくために、生産性は低下する。これに対して
ギャングボンディングは半導体素子の電極数に関係なく
一括接合が可能であるため、生産性が低下することは全
くない。ところで、ギャングボンディングとは、ボンデ
ィングツールに熱と圧力を加え、半導体素子の電極とフ
レキシブルテープから成る配線基板に形成されたリード
とを一括接合する実装技術である。このようにフレキシ
ブルテープを用いて、TAB等の実装技術により完成さ
れたパッケージをテープボールグリッドアレイと称され
ており、特開昭63−14455や特開昭63−307
762にも、これに関連した構造提案がされている。
Various types of electronic parts have been developed, and in particular, as a means for easily realizing miniaturization and high performance of the electronic parts as described above, a package such as a ball grid array is used. A form has been proposed, and among them, a package form of a ball grid array using a flexible tape as a base of a wiring board is proposed, which can provide an inexpensive package relatively easily. This uses a long flexible tape,
The TAB mounting technology is used in the reel-to-reel method, and the mounting technology called gang bonding can be used to continuously and collectively bond the semiconductor elements. Therefore, the productivity can be improved, and as a result, an inexpensive package is provided. There is an advantage that you can. On the other hand, wire bonding is a well-known mounting technique using metal wires. However, as the number of electrodes in a semiconductor element increases as metal wires are connected one by one. , Productivity will decrease. Also, single-point bonding without using metal wires is a well-known mounting technique,
Similar to wire bonding, this also reduces the productivity because the joints are connected one by one. On the other hand, since the gang bonding enables collective bonding regardless of the number of electrodes of the semiconductor element, the productivity never decreases. By the way, gang bonding is a mounting technique in which heat and pressure are applied to a bonding tool to collectively bond electrodes of a semiconductor element and leads formed on a wiring board made of a flexible tape. A package completed by a mounting technique such as TAB using a flexible tape is called a tape ball grid array, and is disclosed in JP-A-63-14455 and JP-A-63-307.
762 also proposes a structure related to this.

【0004】図2はテープボールグリッドアレイと称す
る半導体装置の代表的な断面構造である。ここで図2
は、モールド剤にて樹脂封止されている半導体装置の状
態は図示されておらず、これについては、図3および図
4にて図示する。図3は特開昭63−14455にて提
案されているモールド剤供給方法にて樹脂封止されたテ
ープボールグリッドアレイと称する半導体装置の断面構
造であり、図4は特開昭63−307762にて提案さ
れているモールド剤供給方法にて樹脂封止されたテープ
ボールグリッドアレイと称する半導体装置の断面構造で
ある。
FIG. 2 shows a typical sectional structure of a semiconductor device called a tape ball grid array. Here, FIG.
Does not show the state of the semiconductor device which is resin-sealed with a molding agent, which is shown in FIGS. 3 and 4. FIG. 3 shows a cross-sectional structure of a semiconductor device called a tape ball grid array, which is resin-sealed by a molding agent supply method proposed in JP-A-63-14455, and FIG. 4 is shown in JP-A-63-307762. 2 is a cross-sectional structure of a semiconductor device called a tape ball grid array, which is resin-sealed by the method of supplying a molding agent proposed in the above.

【0005】図2において、2はフレキシブル配線基板
であり、ポリイミドやポリエステル等の柔軟性を持った
材料がベースである。フレキシブル配線基板2の一面上
には配線パターン3が形成されている。4は半導体素子
であり、5は半導体素子4の電極である。配線パターン
3の一端には半導体素子4の電極5と電気的に導通され
るリード6が半導体素子4の電極5の数だけ形成されて
いる。このリード6はフレキシブル配線基板2の中央に
設けられたデバイスホール9内にオーバーハングし、さ
らに半導体素子4を実装したときに半導体素子4のエッ
ジにショートしないようにフォーミングされている。ま
た、配線パターン3の他端はフレキシブル配線基板2の
一面上に形成された配線パターン3と同一面上に一定間
隔で平面的に配置された外部接続用電極7に接続されて
いる。リード6の先端は半導体素子4の電極5とギャン
グボンディングによって一括接合が成される。11はソ
ルダーレジストであり、少なくとも外部接続用電極7以
外はソルダーレジスト11にて保護されている。8は外
部接続用電極7上に搭載された半田ボールであり、外部
接続用電極7とマザーボードの接続端子とを電気的に中
継する役割をもつ。実際には、外部接続用電極7に搭載
された半田ボール8はリフローにてマザーボードの接続
端子へ半田付けされる。
In FIG. 2, reference numeral 2 denotes a flexible wiring board, which is based on a flexible material such as polyimide or polyester. A wiring pattern 3 is formed on one surface of the flexible wiring board 2. Reference numeral 4 is a semiconductor element, and 5 is an electrode of the semiconductor element 4. Leads 6 electrically connected to the electrodes 5 of the semiconductor element 4 are formed at one end of the wiring pattern 3 by the number of the electrodes 5 of the semiconductor element 4. The leads 6 are formed so as to overhang in a device hole 9 provided in the center of the flexible wiring board 2 and not to short-circuit to the edge of the semiconductor element 4 when the semiconductor element 4 is mounted. The other end of the wiring pattern 3 is connected to an external connection electrode 7 which is formed on one surface of the flexible wiring board 2 and is planarly arranged at a constant interval on the same surface as the wiring pattern 3. The tips of the leads 6 are collectively joined to the electrodes 5 of the semiconductor element 4 by gang bonding. Reference numeral 11 denotes a solder resist, which is protected by the solder resist 11 except at least the electrodes 7 for external connection. Reference numeral 8 is a solder ball mounted on the external connection electrode 7, and has a role of electrically relaying the external connection electrode 7 and the connection terminal of the motherboard. Actually, the solder balls 8 mounted on the external connection electrodes 7 are soldered to the connection terminals of the motherboard by reflow.

【0006】このようにしてフレキシブル配線基板2に
実装された半導体素子4は、外部環境から保護するため
に、モールド剤により樹脂封止される。モールド剤の供
給方式には様々な方法が提案されているが、特開昭63
−14455で提案されているモールド剤供給方式にて
形成された半導体装置1の断面構造を図3を用いて説明
する。図3において、図2と同符号のものは詳細な説明
は省略する。10はモールド剤であり金型を用いたトラ
ンスファーモールド方式にてモールド剤10の供給がさ
れており、半導体素子4はもちろんのこと、フレキシブ
ル配線基板2および配線パターン3の断面以外の全面が
モールド剤10にて樹脂封止されている。19は接触端
子であり、配線パターン3形成時に、この接触端子19
も形成され、モールド剤10で樹脂封止するときに上部
が露呈されるような構成となっている。ここで、接触端
子19は半田ボールではなく、フレキシブル配線基板2
にパターニングされた銅箔上に銅、ニッケル、金と順次
積載し、配線パターン3よりも高く形成されたものであ
る。接触端子19とマザーボード12の接続端子13と
の接続は、例えば接触端子19またはマザーボード12
の接続端子13へソルダーペースト等を供給し、両者を
半田接合する。
The semiconductor element 4 thus mounted on the flexible wiring board 2 is resin-sealed with a molding agent in order to protect it from the external environment. Various methods have been proposed as a method of supplying a molding agent.
The cross-sectional structure of the semiconductor device 1 formed by the molding agent supply system proposed by No. 14455 will be described with reference to FIG. In FIG. 3, detailed description of the same reference numerals as those in FIG. 2 is omitted. 10 is a molding agent, and the molding agent 10 is supplied by a transfer molding method using a mold, and not only the semiconductor element 4 but also the entire surface of the flexible wiring board 2 and the wiring pattern 3 except the cross section is molded. It is resin-sealed at 10. Reference numeral 19 denotes a contact terminal, which is used when the wiring pattern 3 is formed.
Is also formed so that the upper portion is exposed when the resin is sealed with the molding agent 10. Here, the contact terminals 19 are not the solder balls but the flexible wiring board 2
Copper, nickel, and gold are sequentially stacked on the copper foil patterned as described above, and are formed higher than the wiring pattern 3. The connection between the contact terminal 19 and the connection terminal 13 of the motherboard 12 is performed by, for example, the contact terminal 19 or the motherboard 12
The solder paste or the like is supplied to the connection terminal 13 of No. 1 and the two are solder-joined.

【0007】また、特開昭63−307762で提案さ
れているモールド剤供給方式にて形成された半導体装置
1の断面構造を図4を用いて説明する。図4において、
図2と同符号のものは詳細な説明は省略する。図4にお
いて、半導体素子4の全面およびフレキシブル配線基板
2の一部がモールド剤10にて樹脂封止されている。さ
らに、特開昭63−14455で提案されているモール
ド剤の供給方式にて形成された半導体装置1と同様にフ
レキシブル配線基板2および配線パターン3の断面以外
の全面がモールド剤10にて樹脂封止されている構造も
一例として提案されている。特開昭63−307762
で提案されているモールド剤10の供給方法は一例とし
て金型を用いたトランスファーモールド方式が採用され
ている。また、配線パターン3上に外部接続用電極7が
一体形成され、外部接続用電極7に半田ボール8が固着
されている。マザーボードの接続端子との接続は、半田
ボール8を溶融させ両者を固着させる。
The cross-sectional structure of the semiconductor device 1 formed by the molding agent supply system proposed in JP-A-63-307762 will be described with reference to FIG. In FIG.
Detailed description of the same reference numerals as those in FIG. 2 is omitted. In FIG. 4, the entire surface of the semiconductor element 4 and a part of the flexible wiring board 2 are resin-sealed with a molding agent 10. Further, like the semiconductor device 1 formed by the method of supplying a molding agent proposed in Japanese Patent Laid-Open No. 63-14455, the entire surface other than the cross section of the flexible wiring board 2 and the wiring pattern 3 is resin-sealed with the molding agent 10. A stopped structure has also been proposed as an example. JP-A-63-307762
The transfer molding method using a mold is adopted as an example of the method of supplying the molding agent 10 proposed in (1). External connection electrodes 7 are integrally formed on the wiring pattern 3, and solder balls 8 are fixed to the external connection electrodes 7. The connection with the connection terminal of the mother board is made by melting the solder balls 8 and fixing them.

【0008】いずれにせよ、半導体素子4の全面および
フレキシブル配線基板2の全面もしくは一部がモールド
剤10にて樹脂封止されているような半導体装置1の構
造である。
In any case, the structure of the semiconductor device 1 is such that the entire surface of the semiconductor element 4 and the entire surface or a part of the flexible wiring board 2 are resin-sealed with the molding agent 10.

【0009】[0009]

【発明が解決しようとする課題】従来技術で説明したテ
ープボールグリッドアレイと称する半導体装置の課題に
ついて説明する。大別すると、半導体装置をマザーボー
ド上へリフローにて実装するときの実装性に関する課題
と、半導体装置をマザーボード上へリフローにて実装し
た後の、接続信頼性に関する課題が挙げられる。いずれ
も、特開昭63−14455および特開昭63−307
762で提案されているモールド剤の供給方式を採用し
た場合に挙げられる課題となる。
A problem of a semiconductor device called a tape ball grid array described in the prior art will be described. Broadly speaking, there are problems regarding mountability when the semiconductor device is mounted on the motherboard by reflow and problems regarding connection reliability after the semiconductor device is mounted on the motherboard by reflow. Both are disclosed in JP-A-63-14455 and JP-A-63-307.
This is a problem to be raised when the molding agent supply system proposed in 762 is adopted.

【0010】先ずマザーボード上へ半導体装置をリフロ
ーにて実装するときの実装性に関する課題について図5
を用いて述べる。図5において、1は半導体装置でポリ
イミドテープやポリエステルテープ等を採用した、柔軟
性を持ったフレキシブル配線基板2をベースとした半導
体装置1の構造なため、リジッドな配線基板、例えばセ
ラミクス配線基板やガラエポ配線基板と比較すると、配
線基板自体が非常に反り易い。特に特開昭63−307
762で提案されているモールド剤供給方法により樹脂
封止をした場合、外部接続用電極7が平面的に配置され
るフレキシブル配線基板2の一面上の、特に外部接続用
電極7が位置する反対面上の範囲にモールド剤10が存
在していない。このため、フレキシブル配線基板2が反
っていた場合、その反りを矯正することはできない。し
たがって、図5に示したようにマザーボード12の接続
端子13と半導体装置1の半田ボール8との間に隙間1
4ができてしまい、リフローによる確実な半田付けは不
可能となり、接続不良が発生する要因となる。
First, regarding a problem regarding mountability when a semiconductor device is mounted on a mother board by reflow, FIG.
Will be described using. In FIG. 5, reference numeral 1 denotes a semiconductor device, which is a structure of the semiconductor device 1 based on a flexible wiring board 2 having flexibility, such as a polyimide tape or a polyester tape, so that a rigid wiring board such as a ceramics wiring board or The wiring board itself is very easily warped as compared with the glass epoxy wiring board. In particular, JP-A-63-307
When resin sealing is performed by the method for supplying a molding agent proposed in 762, one surface of the flexible wiring substrate 2 on which the external connection electrodes 7 are arranged in a plane, particularly the opposite surface on which the external connection electrodes 7 are located. The molding agent 10 does not exist in the upper range. Therefore, when the flexible wiring board 2 is warped, the warp cannot be corrected. Therefore, as shown in FIG. 5, a gap 1 is formed between the connection terminal 13 of the mother board 12 and the solder ball 8 of the semiconductor device 1.
4 becomes possible, and reliable soldering by reflow becomes impossible, which causes a connection failure.

【0011】次に、マザーボード上へ半導体装置をリフ
ローにて実装した後の接続信頼性に関する課題について
図6の要部断面拡大図を用いて述べる。図6において、
特開昭63−14455で提案されているモールド剤供
給方法により樹脂封止をした場合、フレキシブル配線基
板2および配線パターン3の断面以外は全てモールド剤
10にて樹脂封止されている。したがって、樹脂封止以
前は柔軟性を持ったフレキシブル配線基板2ではあった
が、一旦、モールド剤10で樹脂封止されてしまうと、
柔軟性は損なわれてしまう。フレキシブル配線基板2の
柔軟性を損なわずにマザーボード12の接続端子13へ
接触端子19を接合させると、接合部にストレスが加わ
った場合でも、フレキシブル配線基板2の柔軟性によっ
てストレスが緩和され、接合部に直接ストレスが集中す
ることは少なくなり、結果的に、接続信頼性は向上する
ことになる。しかし、図6のように一旦柔軟性が損なわ
れたフレキシブル配線基板2に形成された接触端子19
とマザーボード12の接続端子13とを例えばソルダー
ペースト21を用いて接合させると、接合部に直接スト
レスが加わり、最悪の場合はクラック20に至る。接合
部に加わるストレスは様々であり、熱的に生じるストレ
スや機械的に生じるストレス等がある。
Next, a problem relating to the connection reliability after the semiconductor device is mounted on the mother board by reflow will be described with reference to an enlarged cross-sectional view of a main part of FIG. In FIG.
When resin molding is performed by the method of supplying a molding agent proposed in Japanese Patent Laid-Open No. 63-14455, the molding agent 10 is used to mold everything except the cross section of the flexible wiring board 2 and the wiring pattern 3. Therefore, although the flexible wiring board 2 was flexible before the resin sealing, once the resin is sealed with the molding agent 10,
Flexibility is lost. If the contact terminals 19 are joined to the connection terminals 13 of the motherboard 12 without impairing the flexibility of the flexible wiring board 2, even if stress is applied to the joint portion, the flexibility of the flexible wiring board 2 relieves the stress, and The stress is less likely to be directly concentrated on the part, and as a result, the connection reliability is improved. However, as shown in FIG. 6, the contact terminals 19 formed on the flexible wiring board 2 whose flexibility has been once impaired.
When the and the connection terminal 13 of the mother board 12 are joined by using, for example, the solder paste 21, stress is directly applied to the joined portion, and in the worst case, the crack 20 is reached. There are various kinds of stress applied to the joint portion, and there are thermal stress, mechanical stress, and the like.

【0012】したがって、本発明はテープボールグリッ
ドアレイと称する半導体装置におけるフレキシブル配線
基板の柔軟性を損なうことなく、またフレキシブル配線
基板の反りも矯正でき、結果的にマザーボードへの実装
性が向上し且つ接続信頼性も向上させることができる半
導体装置を提供することを目的としたものである。
Therefore, the present invention can correct the warp of the flexible wiring board without deteriorating the flexibility of the flexible wiring board in the semiconductor device called tape ball grid array, and as a result, the mountability on the mother board is improved and An object of the present invention is to provide a semiconductor device capable of improving connection reliability.

【0013】[0013]

【課題を解決するための手段】本発明は、上述した目的
を達成するためのものであり、以下にその内容を図面に
示した実施例を用いて説明する。
SUMMARY OF THE INVENTION The present invention has been made to achieve the above-mentioned object, and its contents will be described below with reference to the embodiments shown in the drawings.

【0014】請求項1記載の半導体装置は、半導体装置
に用いられるフレキシブル配線基板の柔軟性を損なわな
いようにするため、およびフレキシブル配線基板の反り
を矯正させるために、補助板をフレキシブル配線基板に
面接触させたことを特徴とする構造である。
In the semiconductor device according to the first aspect of the present invention, in order to prevent the flexibility of the flexible wiring board used in the semiconductor device from being impaired and to correct the warp of the flexible wiring board, the auxiliary plate is formed on the flexible wiring board. It is a structure characterized by being in surface contact.

【0015】請求項2記載の半導体装置は、上述した請
求項1の特徴点に加え、少なくとも半導体素子の能動面
側または非能動面側に補助板を固着していることを特徴
とする構造である。
According to a second aspect of the present invention, in addition to the characteristic features of the first aspect, the semiconductor device has a structure in which an auxiliary plate is fixed to at least the active surface side or the inactive surface side of the semiconductor element. is there.

【0016】請求項3記載の半導体装置は、上述した請
求項1および請求項2の特徴点に加え、少なくとも半導
体素子の能動面側または非能動面側に固着された補助板
が補助板の重量を除外した半導体装置の重量よりも重い
ことを特徴とする構造である。
According to a third aspect of the present invention, in addition to the features of the first and second aspects described above, the auxiliary plate fixed to at least the active surface side or the inactive surface side of the semiconductor element is the weight of the auxiliary plate. The structure is characterized in that it is heavier than the weight of the semiconductor device excluding.

【0017】請求項4記載の半導体装置は、フレキシブ
ルテープからなる配線基板を形成する工程と、前記フレ
キシブルテープからなる前記配線基板へ半導体素子を実
装する工程と、前記半導体素子の能動面側および半導体
素子の近傍を樹脂封止する工程と、少なくとも前記半導
体素子の能動面側または非能動面側に補助板を固着させ
る工程とを含めた製造方法である。
According to another aspect of the semiconductor device of the present invention, a step of forming a wiring board made of a flexible tape, a step of mounting a semiconductor element on the wiring board made of the flexible tape, an active surface side of the semiconductor element and a semiconductor. The manufacturing method includes a step of resin-sealing the vicinity of the element, and a step of fixing an auxiliary plate to at least the active surface side or the inactive surface side of the semiconductor element.

【0018】[0018]

【作用】したがって、請求項1記載の半導体装置によれ
ば、半導体装置の外形に合致させた補助板をフレキシブ
ル配線基板と面接触させているだけなので、フレキシブ
ル配線基板の柔軟性を損なうことはない。このため、半
導体装置とマザーボードとの接合部に加わるストレスが
緩和でき接続信頼性が極めて向上する。
Therefore, according to the semiconductor device of the first aspect, since the auxiliary plate conforming to the outer shape of the semiconductor device is only in surface contact with the flexible wiring board, the flexibility of the flexible wiring board is not impaired. . Therefore, the stress applied to the joint between the semiconductor device and the mother board can be relieved, and the connection reliability is significantly improved.

【0019】これに加え、請求項2記載の半導体装置に
よれば、補助板が少なくとも半導体素子の能動面側また
は非能動面側に固着されているだけなので、フレキシブ
ル配線基板の柔軟性を損なうことなく請求項1による作
用をさらに容易に実現可能とさせることができる。
In addition to this, according to the semiconductor device of the second aspect, since the auxiliary plate is fixed only to at least the active surface side or the inactive surface side of the semiconductor element, the flexibility of the flexible wiring board is impaired. Therefore, the operation according to claim 1 can be realized more easily.

【0020】さらに、請求項3記載の半導体装置によれ
ば、補助板が、補助板の重量を除外した半導体装置の重
量よりも重いため、半導体装置をマザーボードへ実装す
る上での重りとなり、フレキシブル配線基板の反りを矯
正することができ、より実装性を向上させることができ
る。
Further, according to the semiconductor device of the third aspect, since the auxiliary plate is heavier than the weight of the semiconductor device excluding the weight of the auxiliary plate, it becomes a weight for mounting the semiconductor device on the mother board and is flexible. The warp of the wiring board can be corrected and the mountability can be further improved.

【0021】また、請求項4記載の半導体装置によれ
ば、請求項1から請求項3記載の作用を容易にしかも最
大限引き出せることのできる製造方法である。
According to the semiconductor device of the fourth aspect, the manufacturing method is capable of easily and maximally extracting the actions of the first to third aspects.

【0022】[0022]

【発明の実施の形態】図1は本発明実施例を模式的に示
した断面図である。図1において、1は半導体装置であ
り、2はフレキシブル配線基板である。フレキシブル配
線基板2は例えばポリイミドやポリエステル等の柔軟性
を持った材料を採用する。3は配線パターンであり、フ
レキシブル配線基板2の一面上に形成されている。この
配線パターン3の一端には半導体素子4の電極5と電気
的に導通されるリード6が形成されており、このリード
6はフレキシブル配線基板2の中央に設けられたデバイ
スホール9内にオーバーハングしている。また、リード
6の先端には半導体素子4の電極5と接続するバンプ1
8が設けられている。7は外部接続用電極であり、フレ
キシブル配線基板2に形成された配線パターン3と同一
面上に平面的に一定間隔で配置されている。この外部接
続用電極7はどのような形状でもよく、代表的な形状と
しては丸形や角形が挙げられ、本実施例では丸形を採用
した。8は外部接続用電極7に搭載された半田ボールで
あり、マザーボードの接続端子へリフローにて半田付け
される。したがって、半田ボール8は半導体装置1とマ
ザーボードとの電気的導通をとる役割を果たす。10は
モールド剤であり、半導体素子4の能動面および半導体
素子4の電極5とバンプ18との接合部近傍を例えばデ
ィスペンサーを用いた塗布方法、もしくは印刷機を用い
た塗布方法にて樹脂封止を行う。11はソルダーレジス
トであり、少なくとも外部接続用電極7は露出させ、そ
れ以外はソルダーレジスト11にて保護されている。外
部接続用電極7は半田ボール8を搭載するために、露出
させておく必要がある。15は補助板であり、少なくと
も半導体素子4の非能動面側に接着剤16を用いて固着
されている。補助板15の材質は例えば金属やプラスチ
ック樹脂等が挙げられ、半導体素子4の外形よりも広い
凹部17を設ける。この凹部17へ接着剤16を供給
し、図では半導体素子4の非能動面側へ補助板15を固
着させている。半導体素子4の能動面側へ補助板15を
固着させる場合もある。補助板15は、補助板15の重
量を除外した半導体装置1の重量よりも重くなければな
らない。こうすることで、フレキシブル配線基板2が多
少反っていても補助板15の重量でフレキシブル配線基
板2の反りを矯正することができる。補助板15の厚み
は特に規定はしない。
1 is a sectional view schematically showing an embodiment of the present invention. In FIG. 1, 1 is a semiconductor device and 2 is a flexible wiring board. The flexible wiring board 2 is made of a flexible material such as polyimide or polyester. A wiring pattern 3 is formed on one surface of the flexible wiring board 2. A lead 6 electrically connected to the electrode 5 of the semiconductor element 4 is formed at one end of the wiring pattern 3, and the lead 6 overhangs in a device hole 9 provided in the center of the flexible wiring board 2. doing. The bumps 1 connected to the electrodes 5 of the semiconductor element 4 are attached to the tips of the leads 6.
8 are provided. Reference numeral 7 is an external connection electrode, which is arranged on the same surface as the wiring pattern 3 formed on the flexible wiring substrate 2 in a plan view at regular intervals. The external connection electrode 7 may have any shape, and a typical shape is a round shape or a square shape. In this embodiment, the round shape is adopted. Reference numeral 8 is a solder ball mounted on the external connection electrode 7, and is soldered to the connection terminal of the mother board by reflow. Therefore, the solder balls 8 play a role of establishing electrical connection between the semiconductor device 1 and the mother board. 10 is a molding agent, which is resin-sealed around the active surface of the semiconductor element 4 and the vicinity of the joint between the electrode 5 of the semiconductor element 4 and the bump 18 by a coating method using a dispenser or a coating method using a printing machine. I do. Reference numeral 11 is a solder resist, at least the external connection electrode 7 is exposed, and the other parts are protected by the solder resist 11. The external connection electrode 7 needs to be exposed in order to mount the solder ball 8. Reference numeral 15 denotes an auxiliary plate, which is fixed to at least the non-active surface side of the semiconductor element 4 with an adhesive 16. The material of the auxiliary plate 15 is, for example, metal or plastic resin, and the recess 17 wider than the outer shape of the semiconductor element 4 is provided. An adhesive 16 is supplied to the recess 17 to fix the auxiliary plate 15 to the non-active surface side of the semiconductor element 4 in the figure. The auxiliary plate 15 may be fixed to the active surface side of the semiconductor element 4. The auxiliary plate 15 must be heavier than the weight of the semiconductor device 1 excluding the weight of the auxiliary plate 15. By doing so, even if the flexible wiring board 2 is slightly warped, the weight of the auxiliary plate 15 can correct the warpage of the flexible wiring board 2. The thickness of the auxiliary plate 15 is not particularly specified.

【0023】ところで上述の半導体装置1は、次に説明
するような製造工程および製造方法を経て完成される。
先ず、ポリイミドやポリエステル等、柔軟性を持ったフ
レキシブルテープにデバイスホール9と称する穴をプレ
スを用いて開ける。デバイスホール9の大きさは半導体
素子4の大きさによって決定される。
By the way, the above-mentioned semiconductor device 1 is completed through the manufacturing steps and manufacturing methods described below.
First, a hole called a device hole 9 is formed in a flexible tape such as polyimide or polyester using a press. The size of the device hole 9 is determined by the size of the semiconductor element 4.

【0024】次にデバイスホール9が形成されたフレキ
シブルテープに接着剤を用いて銅箔をラミネートする。
フレキシブルテープの厚みは例えば25μmから250
μmと幅広く、25μm間隔で厚みが設定されており、
目的や用途によって選択する。また、フレキシブルテー
プの幅は例えば35mm、48mm、70mmが挙げら
れ、これも目的や用途によって選択する。銅箔の厚みは
例えば18μm、25μm、35μmが挙げられ、目的
や用途によって選択する。また、銅箔の幅はフレキシブ
ルテープの幅等によって決定される。
Next, a copper foil is laminated on the flexible tape having the device hole 9 with an adhesive.
The thickness of the flexible tape is, for example, from 25 μm to 250
μm wide, the thickness is set at 25μm intervals,
Select according to purpose and application. The width of the flexible tape is, for example, 35 mm, 48 mm, or 70 mm, which is also selected depending on the purpose and application. The thickness of the copper foil is, for example, 18 μm, 25 μm, or 35 μm, and is selected depending on the purpose and application. The width of the copper foil is determined by the width of the flexible tape and the like.

【0025】次にエッチングにより銅箔をパターニング
し、配線パターン3および外部接続用電極7を形成す
る。エッチング前には、配線パターン3および外部接続
用電極7が形成されるべく銅箔の所定位置に露光、現像
等の処理を施すことはいうまでもない。こうしてエッチ
ングにて形成された配線パターン3の一端には半導体素
子4の電極5と電気的に導通されるリード6が形成され
る。リード6はデバイスホール9内にオーバーハングし
ている。また、半導体素子4のエッジとショートしない
ようフォーミングされている。 次に、リード6の先端
に半導体素子4の電極5と接続するためのバンプ18が
形成される。このバンプ18はリード6の先端に突起を
設けることで半導体素子4の電極5と接続させるような
構成であり、半導体素子4の電極5と接続されるべく範
囲以外および半導体素子4のエッジとショートする範囲
のリード6をハーフエッチングすることで形成される。
ここで、リード6がハーフエッチングされる以外の全て
の銅箔面はエッチングされないようカバーすることはい
うまでもない。
Next, the copper foil is patterned by etching to form the wiring pattern 3 and the external connection electrode 7. Needless to say, before etching, the copper foil is subjected to a treatment such as exposure and development at a predetermined position so that the wiring pattern 3 and the external connection electrode 7 are formed. A lead 6 electrically connected to the electrode 5 of the semiconductor element 4 is formed at one end of the wiring pattern 3 thus formed by etching. The lead 6 overhangs in the device hole 9. Further, it is formed so as not to short-circuit with the edge of the semiconductor element 4. Next, bumps 18 for connecting to the electrodes 5 of the semiconductor element 4 are formed at the tips of the leads 6. The bump 18 is configured to be connected to the electrode 5 of the semiconductor element 4 by providing a protrusion at the tip of the lead 6, and is short-circuited outside the range to be connected to the electrode 5 of the semiconductor element 4 and to the edge of the semiconductor element 4. It is formed by half-etching the lead 6 in the range.
Here, it goes without saying that all the copper foil surfaces other than the half-etched leads 6 are covered so as not to be etched.

【0026】次に、外部接続用電極7以外はソルダーレ
ジスト11にて保護される。外部接続用電極7には半田
ボール8が搭載されるため、露出させておく必要があ
る。その後バンプ18の形成された銅箔にはニッケルめ
っきが施され、ニッケルめっき上には金めっきが施され
る。このとき、バンプ18以外の導体面も同様にして、
ニッケルめっきおよび金めっきが施される。このように
してフレキシブル配線基板2が形成される。
Next, parts other than the external connection electrode 7 are protected by a solder resist 11. Since the solder balls 8 are mounted on the external connection electrodes 7, it is necessary to expose them. Thereafter, the copper foil on which the bumps 18 are formed is plated with nickel, and the nickel plating is plated with gold. At this time, the conductor surfaces other than the bumps 18 are also similarly processed.
Nickel plating and gold plating are applied. In this way, the flexible wiring board 2 is formed.

【0027】次に、リード6の先端に形成されたバンプ
18と、半導体素子4の電極5とを接続する。接続方式
はギャングボンディングと呼ばれ、ボンディングツール
に熱と圧力を加えバンプ18を潰しながら半導体素子4
の電極5と接合をする。ボンディングツールに加える熱
と圧力は、リード6の先端に形成されたバンプ18の厚
みや、半導体素子4の電極5の数等によって異なるの
で、条件だしを行いながら適正なボンディング条件を設
定する。また、長尺状のテープにフレキシブル配線基板
2が形成されているので、リールツーリール方式による
半導体素子4の実装が可能である。したがって、半導体
素子4を連続的にフレキシブル配線基板2に実装する、
いわゆるTAB実装方式が可能であるため、生産性が向
上し、結果的に安価な半導体装置1を容易に提供するこ
とができる。ここで本実施例では、フレキシブル配線基
板2に形成された配線パターン3の一端に形成されたリ
ード6の先端に半導体素子4の電極5と接続されるバン
プ18を設けたが、半導体素子4の電極5にバンプを設
けてもよい。
Next, the bump 18 formed at the tip of the lead 6 and the electrode 5 of the semiconductor element 4 are connected. The connection method is called gang bonding, and heat and pressure are applied to the bonding tool to crush the bumps 18 and the semiconductor element 4
The electrode 5 is joined. The heat and pressure applied to the bonding tool differ depending on the thickness of the bumps 18 formed at the tips of the leads 6, the number of electrodes 5 of the semiconductor element 4, and the like, so that appropriate bonding conditions are set while performing the condition setting. Further, since the flexible wiring board 2 is formed on the long tape, the semiconductor element 4 can be mounted by the reel-to-reel method. Therefore, the semiconductor element 4 is continuously mounted on the flexible wiring board 2,
Since the so-called TAB mounting method is possible, the productivity is improved, and as a result, the inexpensive semiconductor device 1 can be easily provided. In this embodiment, the bump 18 connected to the electrode 5 of the semiconductor element 4 is provided at the tip of the lead 6 formed at one end of the wiring pattern 3 formed on the flexible wiring board 2. A bump may be provided on the electrode 5.

【0028】次にフレキシブル配線基板2に実装された
半導体素子4の能動面および、半導体素子4の電極5と
バンプ18との接合部近傍を外部環境から保護するため
に、モールド剤10にて樹脂封止を行う。ここでいう接
合部近傍とは、半導体素子4の電極5とバンプ18との
接合部はもちろんのこと、少なくとも半導体素子4の断
面および、デバイスホール9にリード6がオーバーハン
グしている範囲のことをいう。モールド樹脂10は液状
樹脂を採用し、ディスペンサーを用いた塗布方式もしく
は、印刷機を用いた塗布方式にてモールド樹脂10の供
給を行う。
Next, in order to protect the active surface of the semiconductor element 4 mounted on the flexible wiring board 2 and the vicinity of the joint between the electrode 5 of the semiconductor element 4 and the bump 18 from the external environment, a resin is applied with a molding agent 10. Seal it. The vicinity of the joint portion here means not only the joint portion between the electrode 5 of the semiconductor element 4 and the bump 18, but also at least the cross section of the semiconductor element 4 and the range in which the leads 6 overhang in the device hole 9. Say. A liquid resin is adopted as the mold resin 10, and the mold resin 10 is supplied by a coating method using a dispenser or a coating method using a printing machine.

【0029】次に補助板15を少なくとも半導体素子4
の非能動面側に接着剤16を用いて固着する。補助板1
5の中央には、半導体素子4の外形よりわずかに大きい
凹部17が形成されており、この凹部17へ接着剤16
を供給し、補助板15を半導体素子4の非能動面側に固
着させる。凹部17の外形および深さは、実装される半
導体素子4の外形および厚みによって決定されるが、少
なくとも半導体装置1がマザーボード上へ搭載されたと
きに、フレキシブル配線基板2に補助板15が面接触す
ることが重要となる。補助板15は半導体素子4の能動
面側に固着させる場合もある。また、接着剤16は熱硬
化型樹脂で、且つ半導体装置1をマザーボードへ実装す
るときのリフロー温度に耐えるだけの耐熱性が要求され
る。ちなみにリフロー温度のピーク値は240度付近
で、時間にして10秒程度である。したがって、この環
境下に耐えられる接着剤16であり、併せて、半導体素
子4の非能動面側、および補助板15の材質と、いかな
る環境下においても密着性のよい接着剤16を採用す
る。モールド剤10と同じ材料を採用してもよい。この
ようにして、半導体素子4の非能動面側に固着された補
助板15はフレキシブル配線基板2とは固着されておら
ず、面接触している状態である。こうすることで、フレ
キシブル配線基板2の柔軟性を損なうことはない。ま
た、補助板15が、補助板15の重量を除外した半導体
装置1の重量よりも重いため、例えフレキシブル配線基
板2が反っていたとしても、補助板15が重りの役割を
果たし、反りを矯正することも可能となる。
Next, the auxiliary plate 15 is attached to at least the semiconductor element 4.
The adhesive 16 is used to fix the non-active surface side of the. Auxiliary plate 1
A recess 17 slightly larger than the outer shape of the semiconductor element 4 is formed in the center of the semiconductor chip 5.
Is supplied to fix the auxiliary plate 15 to the non-active surface side of the semiconductor element 4. The outer shape and the depth of the recess 17 are determined by the outer shape and the thickness of the semiconductor element 4 to be mounted. At least when the semiconductor device 1 is mounted on the mother board, the auxiliary plate 15 is in surface contact with the flexible wiring board 2. It becomes important to do. The auxiliary plate 15 may be fixed to the active surface side of the semiconductor element 4. Further, the adhesive 16 is a thermosetting resin, and is required to have heat resistance sufficient to withstand a reflow temperature when the semiconductor device 1 is mounted on a mother board. By the way, the peak value of the reflow temperature is around 240 degrees, and the time is about 10 seconds. Therefore, the adhesive 16 that can withstand this environment is used, and in addition, the material of the non-active surface side of the semiconductor element 4 and the material of the auxiliary plate 15 and the adhesive 16 having good adhesion under any environment are adopted. The same material as the molding agent 10 may be adopted. In this way, the auxiliary plate 15 fixed to the non-active surface side of the semiconductor element 4 is not fixed to the flexible wiring board 2 but is in surface contact therewith. By doing so, the flexibility of the flexible wiring board 2 is not impaired. Further, since the auxiliary plate 15 is heavier than the weight of the semiconductor device 1 excluding the weight of the auxiliary plate 15, even if the flexible wiring board 2 is warped, the auxiliary plate 15 functions as a weight and corrects the warp. It is also possible to do.

【0030】最後に、外部接続用電極7上へ半田ボール
8を溶融、固着させる。半田ボール8の溶融、固着時も
半導体装置1をマザーボードへ実装するときと同様に、
リフローにて接合される。このときのリフロー温度は上
述の通りである。このように本発明実施例によれば、テ
ープボールグリッドアレイと称する半導体装置における
フレキシブル配線基板の柔軟性を損なうことなく、且つ
フレキシブル配線基板の反りを容易に矯正することがで
き、結果的に半導体装置をマザーボードへ実装する上で
の実装性の向上が実現できると同時に、半導体装置をマ
ザーボードへ実装した後の接続信頼性の向上も実現可能
な半導体装置の提供が可能となる。
Finally, the solder balls 8 are melted and fixed onto the external connection electrodes 7. Even when the solder balls 8 are melted and fixed, as in the case of mounting the semiconductor device 1 on the motherboard,
Joined by reflow. The reflow temperature at this time is as described above. As described above, according to the embodiments of the present invention, the warp of the flexible wiring board can be easily corrected without impairing the flexibility of the flexible wiring board in the semiconductor device called a tape ball grid array, and as a result, the semiconductor It is possible to provide a semiconductor device that can improve mountability when mounting the device on a motherboard and at the same time can improve connection reliability after mounting the semiconductor device on the motherboard.

【0031】[0031]

【発明の効果】以上の説明から明かなように本発明はテ
ープボールグリッドアレイと称する半導体装置におい
て、少なくともフレキシブルテープを配線基板としたフ
レキシブル配線基板に実装された、半導体素子の能動面
側または非能動面側に補助板が接着剤にて固着され、補
助板とフレキシブル配線基板とは面接触しており、さら
に補助板は補助板の重量を除外した半導体装置の重量よ
りも重い構造としたため次のような効果を得ることがで
きる。
As is apparent from the above description, the present invention is a semiconductor device called a tape ball grid array, in which at least the active surface side or the non-side surface of a semiconductor element mounted on a flexible wiring board using a flexible tape as a wiring board. Since the auxiliary plate is fixed to the active surface side with an adhesive, the auxiliary plate and the flexible wiring board are in surface contact with each other, and the auxiliary plate has a structure heavier than the weight of the semiconductor device excluding the weight of the auxiliary plate. It is possible to obtain the effect like.

【0032】(1)フレキシブル配線基板の柔軟性を損
なうことは全くないため、フレキシブル配線基板に形成
された外部接続用電極に溶融、固着された半田ボール
を、マザーボードの接続端子へ接合した後の接合部への
ストレスが緩和でき、接続信頼性が極めて向上する。
(1) Since the flexibility of the flexible wiring board is not impaired at all, after the solder balls fused and fixed to the external connection electrodes formed on the flexible wiring board are joined to the connection terminals of the motherboard, The stress on the joint can be relieved and the connection reliability is greatly improved.

【0033】(2)補助板が、補助板の重量を除外した
半導体装置の重量よりも重いため、フレキシブル配線基
板が反っていても補助板の重量で反りを矯正することが
でき、マザーボードへの実装性が極めて安定する。
(2) Since the auxiliary plate is heavier than the weight of the semiconductor device excluding the weight of the auxiliary plate, even if the flexible wiring board is warped, the warp can be corrected by the weight of the auxiliary plate, and the auxiliary wiring to the motherboard. The mountability is extremely stable.

【0034】(3)以上のことから半導体装置とマザー
ボードとの接続信頼性および実装性を極めて向上させる
ことのできる半導体装置を容易に提供することが可能と
なる。また、少なくとも半導体素子の非能動面側へ補助
板を固着させることから、金属の補助板を用いて、さら
に導電性の接着剤で補助板を固着させれば放熱効果も充
分得られることはいうまでもない。
(3) From the above, it is possible to easily provide a semiconductor device capable of significantly improving the connection reliability and mountability between the semiconductor device and the motherboard. Further, since the auxiliary plate is fixed to at least the non-active surface side of the semiconductor element, it is said that a sufficient heat dissipation effect can be obtained by using a metal auxiliary plate and further fixing the auxiliary plate with a conductive adhesive. There is no end.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明実施例を模式的に示した断面図である。FIG. 1 is a sectional view schematically showing an embodiment of the present invention.

【図2】テープボールグリッドアレイと称する半導体装
置の代表的な断面構造図である。
FIG. 2 is a typical cross-sectional structural diagram of a semiconductor device called a tape ball grid array.

【図3】特開昭63−14455にて提案されているモ
ールド剤供給方法にて樹脂封止されたテープボールグリ
ッドアレイと称する半導体装置の断面構造図である。
FIG. 3 is a cross-sectional structural view of a semiconductor device called a tape ball grid array, which is resin-sealed by a molding agent supply method proposed in Japanese Patent Laid-Open No. 63-14455.

【図4】特開昭63−307762にて提案されている
モールド剤供給方法にて樹脂封止されたテープボールグ
リッドアレイと称する半導体装置の断面構造図である。
FIG. 4 is a sectional structural view of a semiconductor device called a tape ball grid array, which is resin-sealed by a method of supplying a molding agent proposed in Japanese Patent Laid-Open No. 63-307762.

【図5】マザーボード上へ半導体装置をリフローにて実
装するときの実装性に関する課題を図示した断面図であ
る。
FIG. 5 is a cross-sectional view illustrating a problem regarding mountability when a semiconductor device is mounted on a mother board by reflow.

【図6】マザーボード上へ半導体装置をリフローにて実
装した後の接続信頼性に関する課題の要部断面拡大図で
ある。
FIG. 6 is an enlarged cross-sectional view of a main part of a problem regarding connection reliability after a semiconductor device is mounted on a motherboard by reflow.

【符号の説明】[Explanation of symbols]

1 半導体装置 2 フレキシブル配線基板 3 配線パターン 4 半導体素子 5 電極 6 リード 7 外部接続用電極 8 半田ボール 9 デバイスホール 10 モールド剤 11 ソルダーレジスト 12 マザーボード 13 接続端子 14 隙間 15 補助板 16 接着剤 17 凹部 18 バンプ 19 接触端子 20 クラック 21 ソルダーペースト 1 Semiconductor Device 2 Flexible Wiring Board 3 Wiring Pattern 4 Semiconductor Element 5 Electrode 6 Lead 7 External Connection Electrode 8 Solder Ball 9 Device Hole 10 Molding Agent 11 Solder Resist 12 Motherboard 13 Connection Terminal 14 Gap 15 Auxiliary Plate 16 Adhesive 17 Recess 18 Bump 19 Contact terminal 20 Crack 21 Solder paste

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】フレキシブルテープからなる配線基板をベ
ースとし、前記フレキシブルテープからなる配線基板の
一面上に配線パターンが形成され、さらに前記配線パタ
ーンと同一面上に外部接続用電極が平面的に配置されて
おり、前記配線パターンの一端は半導体素子の電極と接
続され、他端は前記外部接続用電極と接続されて成り、
前記半導体素子の少なくとも能動面側および前記半導体
素子の近傍が樹脂封止された半導体装置において、前記
フレキシブルテープからなる前記配線基板と補助板とが
面接触していることを特徴とする半導体装置の構造。
1. A wiring board made of a flexible tape is used as a base, a wiring pattern is formed on one surface of the wiring board made of the flexible tape, and electrodes for external connection are planarly arranged on the same surface as the wiring pattern. One end of the wiring pattern is connected to the electrode of the semiconductor element, the other end is connected to the electrode for external connection,
In a semiconductor device in which at least the active surface side of the semiconductor element and the vicinity of the semiconductor element are resin-sealed, the wiring board made of the flexible tape and an auxiliary plate are in surface contact with each other. Construction.
【請求項2】請求項1に記載する半導体装置において、
前記補助板は、少なくとも前記半導体素子の能動面上ま
たは非能動面上に固着されていることを特徴とする半導
体装置の構造。
2. The semiconductor device according to claim 1, wherein
The structure of a semiconductor device, wherein the auxiliary plate is fixed to at least an active surface or an inactive surface of the semiconductor element.
【請求項3】請求項1に記載する半導体装置において、
前記補助板は、前記補助板の重量を除外した前記半導体
装置の重量よりも重いことを特徴とする半導体装置の構
造。
3. The semiconductor device according to claim 1, wherein
The structure of the semiconductor device, wherein the auxiliary plate is heavier than the weight of the semiconductor device excluding the weight of the auxiliary plate.
【請求項4】フレキシブルテープからなる配線基板の前
記配線基板に形成された配線パターンの一端と半導体素
子の電極とをボンディングするステップと、前記半導体
素子の少なくとも能動面側および前記半導体素子の近傍
をモールド樹脂で封止するステップと、少なくとも前記
半導体素子の前記能動面側または非能動面側に補助板を
固着するステップと、を含む半導体装置の製造方法。
4. A step of bonding one end of a wiring pattern formed on the wiring board of a wiring board made of a flexible tape to an electrode of a semiconductor element, and at least the active surface side of the semiconductor element and the vicinity of the semiconductor element. A method of manufacturing a semiconductor device, comprising: a step of sealing with a molding resin; and a step of fixing an auxiliary plate to at least the active surface side or the inactive surface side of the semiconductor element.
JP8009274A 1996-01-23 1996-01-23 Structure and fabrication method of semiconductor device Pending JPH09199631A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8009274A JPH09199631A (en) 1996-01-23 1996-01-23 Structure and fabrication method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8009274A JPH09199631A (en) 1996-01-23 1996-01-23 Structure and fabrication method of semiconductor device

Publications (1)

Publication Number Publication Date
JPH09199631A true JPH09199631A (en) 1997-07-31

Family

ID=11715891

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8009274A Pending JPH09199631A (en) 1996-01-23 1996-01-23 Structure and fabrication method of semiconductor device

Country Status (1)

Country Link
JP (1) JPH09199631A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999048145A1 (en) * 1998-03-19 1999-09-23 Hitachi, Ltd. Semiconductor device, method for manufacturing the same, and mounting structure of the same
US5998241A (en) * 1997-12-08 1999-12-07 Nec Corporation Semiconductor device and method of manufacturing the same
US6617675B2 (en) * 2000-12-15 2003-09-09 Matsushita Electric Industrial Co., Ltd. Semiconductor device and semiconductor device assembly
JP2007081881A (en) * 2005-09-14 2007-03-29 Nitto Denko Corp Sound-passing membrane, electronic component with sound-passing membrane, and manufacturing method of circuit board mounted with the electronic component

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5998241A (en) * 1997-12-08 1999-12-07 Nec Corporation Semiconductor device and method of manufacturing the same
CN1118097C (en) * 1997-12-08 2003-08-13 恩益禧电子股份有限公司 Semiconductor device and method of manufacturing the same
WO1999048145A1 (en) * 1998-03-19 1999-09-23 Hitachi, Ltd. Semiconductor device, method for manufacturing the same, and mounting structure of the same
US6617675B2 (en) * 2000-12-15 2003-09-09 Matsushita Electric Industrial Co., Ltd. Semiconductor device and semiconductor device assembly
JP2007081881A (en) * 2005-09-14 2007-03-29 Nitto Denko Corp Sound-passing membrane, electronic component with sound-passing membrane, and manufacturing method of circuit board mounted with the electronic component

Similar Documents

Publication Publication Date Title
US5874784A (en) Semiconductor device having external connection terminals provided on an interconnection plate and fabrication process therefor
US6410363B1 (en) Semiconductor device and method of manufacturing same
JP3526788B2 (en) Method for manufacturing semiconductor device
US7781264B2 (en) Method for fabricating flip-chip semiconductor package with lead frame as chip carrier
US6638790B2 (en) Leadframe and method for manufacturing resin-molded semiconductor device
US6084310A (en) Semiconductor device, lead frame, and lead bonding
US6060775A (en) Semiconductor device
JPH06302653A (en) Semiconductor device
JP2001015628A (en) Semiconductor device and substrate therefor
JP2000150760A (en) Terminal land frame and its manufacture
JPH09199631A (en) Structure and fabrication method of semiconductor device
JP4035949B2 (en) Wiring board, semiconductor device using the same, and manufacturing method thereof
JP3203228B2 (en) Semiconductor device and manufacturing method thereof
JP4038021B2 (en) Manufacturing method of semiconductor device
JP3271500B2 (en) Semiconductor device
JP2756791B2 (en) Resin-sealed semiconductor device
JPH0547836A (en) Mounting structure of semiconductor device
JP3576228B2 (en) Surface mount type semiconductor device
JPH11176849A (en) Manufacture of semiconductor device
JP2551243B2 (en) Semiconductor device
JP3045940B2 (en) Semiconductor device and manufacturing method thereof
JPH07226454A (en) Semiconductor device
KR100246848B1 (en) Land grid array and a semiconductor package having a same
JP2975783B2 (en) Lead frame and semiconductor device
JPS63107126A (en) Semiconductor device