JP2000150760A - Terminal land frame and its manufacture - Google Patents
Terminal land frame and its manufactureInfo
- Publication number
- JP2000150760A JP2000150760A JP10320535A JP32053598A JP2000150760A JP 2000150760 A JP2000150760 A JP 2000150760A JP 10320535 A JP10320535 A JP 10320535A JP 32053598 A JP32053598 A JP 32053598A JP 2000150760 A JP2000150760 A JP 2000150760A
- Authority
- JP
- Japan
- Prior art keywords
- frame
- land
- die pad
- resin
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/3201—Structure
- H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
- H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01075—Rhenium [Re]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、半導体装置を構成
した際、その底面で外部電極を構成するために、ランド
電極を有したターミナルランドフレームおよびその製造
方法に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a terminal land frame having land electrodes for forming external electrodes on the bottom surface of a semiconductor device when the semiconductor device is formed, and a method of manufacturing the same.
【０００２】[0002]
【従来の技術】近年、電子機器の小型化に対応するため
に、電子機器に搭載される半導体部品を高密度に実装す
ることが要求され、それにともなって、半導体部品の小
型、薄型化が加速度的に進んでいる。2. Description of the Related Art In recent years, in order to cope with miniaturization of electronic equipment, it has been required to mount semiconductor components mounted on electronic equipment at a high density. Is progressing.
【０００３】以下、従来の半導体部品として、樹脂封止
型半導体装置について説明する。現在、半導体装置をプ
リント基板表面に高密度に実装するために、半導体素子
を封止した正方形または長方形の封止樹脂の側面にガル
・ウイング形状のリード端子を多数配置したＱＦＰパッ
ケージ化技術が広く使用されている。しかしながら、半
導体素子の高機能化（高ＬＳＩ化）により、ＱＦＰパッ
ケージ化技術には、更に外部リード端子数を増やすこと
が強く望まれている。そこでＱＦＰパッケージの外形寸
法を大きくすることなく外部リード端子数を増やすため
に、現在、端子ピッチが０．３［mm］の狭ピッチＱＦＰ
パッケージが一部実用化されている。しかし、これらの
半導体装置は、その取り扱いにおいて端子リードの曲が
りが大きな問題になる。すなわち、狭ピッチＱＦＰパッ
ケージの製造および実装においては、リード曲がりによ
る半導体装置の製造歩留まりの低下、そしてプリント基
板への半導体実装時の歩留まり低下、および半導体装置
を実装したプリント基板の品質低下等に十分な対策が必
要になる。Hereinafter, a resin-sealed semiconductor device will be described as a conventional semiconductor component. At present, in order to mount semiconductor devices on the surface of a printed circuit board at high density, QFP packaging technology, in which a number of gull-wing-shaped lead terminals are arranged on the sides of a square or rectangular encapsulating resin encapsulating semiconductor elements, is widely used. It is used. However, as semiconductor devices become more sophisticated (higher LSI), there is a strong demand for QFP packaging technology to further increase the number of external lead terminals. Therefore, in order to increase the number of external lead terminals without increasing the external dimensions of the QFP package, a narrow pitch QFP with a terminal pitch of 0.3 [mm] is currently used.
Some packages have been put to practical use. However, in these semiconductor devices, bending of the terminal leads becomes a major problem in handling. That is, in the manufacture and mounting of a narrow pitch QFP package, the manufacturing yield of the semiconductor device is reduced due to the bending of the lead, the yield is reduced when the semiconductor is mounted on the printed circuit board, and the quality of the printed circuit board on which the semiconductor device is mounted is sufficiently reduced. Measures are needed.
【０００４】そのためＱＦＰパッケージの上述の課題を
解決するパッケージ技術として、ＢＧＡ（ボール・グリ
ッド・アレイ）パッケージが開発されている。図６４に
従来の樹脂封止型半導体装置であるＢＧＡパッケージの
断面構造を示す。[0004] Therefore, a BGA (ball grid array) package has been developed as a package technology for solving the above-mentioned problems of the QFP package. FIG. 64 shows a cross-sectional structure of a BGA package which is a conventional resin-encapsulated semiconductor device.
【０００５】図示するようにＢＧＡパッケージは、半導
体素子１は接着剤２を介して両面配線基板３の上面に搭
載、接着されている。両面配線基板３の上下面には配線
パターン４ａ，４ｂが形成され、その上下面の配線パタ
ーン４ａと配線パターン４ｂとは、スルーホール５の表
面に形成される導体６で電気的に接続されている。半導
体素子１の上面に形成された電極パッド７と配線パター
ン４ａとは金属細線８で電気的に接続される。この金属
細線８による電気的接続をする場所以外の配線パターン
４ａの表面は、ソルダーレジスト９で被覆されている。
半導体素子１、金属細線８、両面配線基板３は封止樹脂
１０によりモールドされて保護されている。As shown in the figure, in a BGA package, a semiconductor element 1 is mounted and adhered on an upper surface of a double-sided wiring board 3 via an adhesive 2. Wiring patterns 4a and 4b are formed on the upper and lower surfaces of the double-sided wiring board 3, and the wiring patterns 4a and 4b on the upper and lower surfaces are electrically connected by a conductor 6 formed on the surface of the through hole 5. I have. The electrode pads 7 formed on the upper surface of the semiconductor element 1 and the wiring patterns 4a are electrically connected by thin metal wires 8. The surface of the wiring pattern 4 a other than where the electrical connection is made by the thin metal wires 8 is covered with a solder resist 9.
The semiconductor element 1, the thin metal wires 8, and the double-sided wiring board 3 are protected by being molded with a sealing resin 10.
【０００６】そして両面配線基板３の下面の配線パター
ン４ｂの表面も一部を除いて、ソルダーレジスト９で被
覆されている。ソルダーレジスト９で被覆されていない
配線パターン４ｂの表面には、半田ボール１１が形成さ
れる。半田ボール１１は、両面配線基板３の下面で、格
子状に２次元的に配置される。そしてＢＧＡパッケージ
方式で実装された半導体装置をプリント基板に実装する
場合の電気的接続は半田ボール１１を介して行われるも
のである。The surface of the wiring pattern 4b on the lower surface of the double-sided wiring board 3 is also covered with a solder resist 9 except for a part. A solder ball 11 is formed on the surface of the wiring pattern 4b that is not covered with the solder resist 9. The solder balls 11 are two-dimensionally arranged in a grid on the lower surface of the double-sided wiring board 3. When a semiconductor device mounted by the BGA package method is mounted on a printed circuit board, electrical connection is made via solder balls 11.
【０００７】[0007]
【発明が解決しようとする課題】しかしながら前記従来
の樹脂封止型半導体装置はいずれも、下記のような種々
の問題点をそれぞれ有していた。However, each of the conventional resin-encapsulated semiconductor devices has various problems as described below.
【０００８】半導体素子の高機能化（高ＬＳＩ化）によ
り、ＱＦＰパッケージ化技術には、さらに外部リード端
子数を増やすことが強く望まれている。しかし、ＱＦＰ
パッケージに代表される樹脂封止型半導体装置は、その
取り扱いにおいて端子リードの曲がりが大きな問題にな
る。また、実装技術においても課題が多く、すなわち、
狭ピッチＱＦＰパッケージの製造および実装において
は、半導体装置の製造歩留まりの低下、プリント基板へ
の半導体実装時の歩留まり低下、および半導体装置を実
装したプリント基板の品質低下等に十分な対策が必要に
なる。With the advancement of functions (higher LSI) of semiconductor devices, it is strongly desired that the QFP packaging technology further increase the number of external lead terminals. But QFP
In a resin-encapsulated semiconductor device represented by a package, bending of terminal leads poses a major problem in handling. There are also many issues in mounting technology, that is,
In the manufacture and mounting of a narrow-pitch QFP package, sufficient measures must be taken to reduce the manufacturing yield of semiconductor devices, decrease the yield when mounting semiconductors on printed circuit boards, and reduce the quality of printed circuit boards on which semiconductor devices are mounted. .
【０００９】図６４に示したＢＧＡパッケージ方式の樹
脂封止型半導体装置は、半導体装置の下面に２次元的に
外部電極端子を配列することにより、同一パッケージサ
イズでＱＦＰパッケージよりも端子数を多くすることが
できるという特徴がある。しかし、その反面、ＱＦＰパ
ッケージに比べて劣る点もある。The resin-sealed semiconductor device of the BGA package type shown in FIG. 64 has a larger number of terminals than a QFP package with the same package size by arranging external electrode terminals two-dimensionally on the lower surface of the semiconductor device. There is a feature that can be. However, on the other hand, there is a point that it is inferior to the QFP package.
【００１０】すなわち、ＢＧＡパッケージ方式の樹脂封
止型半導体装置では、半導体素子を接着・支持する両面
配線基板が必要である。また、従来のＱＦＰパッケージ
の製造設備以外の新規製造設備の導入が不可欠となり、
設備コスト等が発生する。さらに、ＢＧＡパッケージ方
式では、通常、両面配線基板としてガラス・エポキシ樹
脂基板を使用する。このため半導体素子の樹脂接着・加
熱硬化工程で半導体素子に加わる歪み対策、半導体素子
の各電極パッドと両面配線基板の表面の配線パターンと
をワイヤーボンディングにより電気的に接続する工程で
の両面配線基板の反り対策、半導体素子を接着した面側
のみを樹脂封止することによる基板の反り対策、両面配
線基板の反りが多少あった場合における複数の半田ボー
ルの水平面の高さの均一性を確保すること等の製造技術
上解決すべき多くの課題がある。In other words, a resin-sealed semiconductor device of the BGA package type requires a double-sided wiring board for bonding and supporting a semiconductor element. In addition, the introduction of new manufacturing equipment other than the conventional QFP package manufacturing equipment becomes indispensable,
Equipment costs etc. are incurred. Further, in the BGA package system, a glass epoxy resin substrate is usually used as a double-sided wiring substrate. For this reason, a countermeasure against distortion applied to the semiconductor element in the resin bonding and heating and curing steps of the semiconductor element, and a double-sided wiring board in a step of electrically connecting each electrode pad of the semiconductor element and a wiring pattern on the surface of the double-sided wiring board by wire bonding To prevent warpage, to prevent warping of the board by sealing only the surface to which the semiconductor element is bonded, and to ensure uniformity in the horizontal plane height of a plurality of solder balls when there is some warpage in the double-sided wiring board There are many problems to be solved in terms of manufacturing technology.
【００１１】さらに、パッケージの信頼性、特に耐湿性
の保証も重要な検討課題となる。例えば、ガラス・エポ
キシ樹脂とモールドしている封止樹脂との界面の密着力
が弱い場合は、高温高湿試験・プレッシャ・クッカー試
験等の環境試験において品質保証が困難になるという課
題がある。Further, guaranteeing the reliability of the package, especially the moisture resistance, is also an important subject to be studied. For example, when the adhesive strength at the interface between the glass epoxy resin and the sealing resin molded is weak, there is a problem that quality assurance becomes difficult in environmental tests such as a high-temperature high-humidity test, a pressure cooker test, and the like.
【００１２】これらの諸課題の解決策として、セラミッ
ク製の両面配線基板の使用は非常に有効な方法である
が、その反面、基板コストが高いという欠点がある。As a solution to these problems, the use of a ceramic double-sided wiring board is a very effective method, but on the other hand, there is a drawback that the substrate cost is high.
【００１３】本発明は、上述した従来のリードフレーム
を用いたＱＦＰパッケージ技術および基板を用いたＢＧ
Ａパッケージ技術を用いた場合の樹脂封止型半導体装置
の製造工程、実装時の種々の課題に鑑みて、それら課題
を解決するものであり、小型、薄型の樹脂封止型半導体
装置を実現するために、それに適したターミナルランド
フレームおよびその製造方法ならびにそれを用いた樹脂
封止型半導体装置およびその製造方法を提供するもので
ある。また、はんだリフロー工程での信頼性を向上さ
せ、また基板実装後の機械的、熱的、強度不足などに起
因する電気的接続不良を低減し、実装信頼性の高い安価
なリードフレームタイプの電極底面露出型の樹脂封止型
半導体装置を実現できるターミナルランドフレームおよ
びその製造方法ならびにそれを用いた樹脂封止型半導体
装置およびその製造方法を提供するものである。The present invention relates to a conventional QFP package technology using a lead frame and a BG using a substrate.
In view of various problems during the manufacturing process and mounting of the resin-sealed semiconductor device using the A-package technology, these problems are solved, and a small and thin resin-sealed semiconductor device is realized. Therefore, it is an object of the present invention to provide a terminal land frame and a method of manufacturing the same, and a resin-sealed semiconductor device using the terminal land frame and a method of manufacturing the same. It also improves reliability in the solder reflow process, reduces electrical connection failures due to mechanical, thermal, and insufficient strength after mounting on the board. It is an object of the present invention to provide a terminal land frame capable of realizing a bottom-sealed resin-sealed semiconductor device, a method of manufacturing the same, and a resin-sealed semiconductor device using the same and a method of manufacturing the same.
【００１４】すなわち本発明の第１の目的は、信号接続
用リード部としてランド部を配する手段と、ダイパッド
部の固定手段とを講ずることにより、電極底面露出型の
小型の樹脂封止型半導体装置を実現することである。That is, a first object of the present invention is to provide a means for arranging a land as a signal connection lead part and a means for fixing a die pad part, so that a small resin-encapsulated semiconductor having an electrode bottom exposed type. The realization of the device.
【００１５】また、本発明の第２の目的は、信号接続用
リード部としてランド部をグリッド状に配する手段と、
ダイパッド部の固定手段とを講ずることにより、小型で
ピン数が多く、放熱性のよい電極底面露出型の樹脂封止
型半導体装置を実現することである。A second object of the present invention is to provide a means for arranging lands as grids as signal connection leads,
An object of the present invention is to realize a resin-encapsulated semiconductor device that is small in size, has a large number of pins, and has good heat dissipation and has an exposed electrode bottom surface by using a die pad fixing means.
【００１６】また、本発明の第３の目的は、ランド部お
よびダイパッド部の下面を封止樹脂から突出させた場合
における封止樹脂の保持力を高める手段を講ずることに
より、ランド部およびダイパッド部の封止樹脂からの剥
がれを抑制した電極底面露出型の樹脂封止型半導体装置
を実現することである。A third object of the present invention is to provide a method for increasing the holding force of the sealing resin when the lower surfaces of the land and the die pad are projected from the sealing resin. It is an object of the present invention to realize a resin-sealed semiconductor device of an electrode bottom-exposed type in which peeling from a sealing resin is suppressed.
【００１７】また、本発明の第４の目的は、グリッド状
に配したランド部の底面を切り欠く手段を講ずることに
より、実装接続信頼性の高い電極底面露出型の樹脂封止
型半導体装置を実現することである。A fourth object of the present invention is to provide a resin-encapsulated semiconductor device having an electrode bottom exposed type with high mounting connection reliability by taking measures to cut out the bottom of a land portion arranged in a grid. It is to realize.
【００１８】また、本発明の第５の目的は、ランド部お
よびダイパッド部の下面を封止樹脂から突出させた場合
における樹脂バリの発生を防止する手段を講ずることに
より、放熱特性のよいグリッド状に配したランド部を有
する電極底面露出型の樹脂封止型半導体装置を実現する
ことである。A fifth object of the present invention is to provide a grid-like structure having good heat radiation characteristics by taking measures to prevent the occurrence of resin burrs when the lower surfaces of the lands and die pads are projected from the sealing resin. The present invention is to realize a resin-sealed semiconductor device of an electrode bottom exposed type having a land portion disposed on a substrate.
【００１９】また、本発明の第６の目的は、吊りリード
を廃止し、搭載する半導体素子の大きさの変化に対応可
能で、信頼性の向上が可能なグリッド状配列のランド部
を有する小型の電極底面露出型の樹脂封止型半導体装置
を実現することである。Further, a sixth object of the present invention is to eliminate a suspension lead and to reduce the size of a land having a grid-like arrangement capable of responding to a change in the size of a semiconductor element to be mounted and improving reliability. The present invention is to realize a resin-sealed semiconductor device of an electrode bottom exposed type.
【００２０】さらに、本発明の第７の目的は、樹脂封止
型半導体装置を封止後、フレームから効率的に分離する
手段を講ずることにより、生産性のよい樹脂封止型半導
体装置の製造方法を提供することである。Further, a seventh object of the present invention is to manufacture a resin-encapsulated semiconductor device with good productivity by taking measures for efficiently separating the resin-encapsulated semiconductor device from the frame after encapsulating the resin-encapsulated semiconductor device. Is to provide a way.
【００２１】[0021]
【課題を解決するための手段】前記従来の課題を解決す
るために本発明のターミナルランドフレームは、フレー
ム枠と、前記フレーム枠の領域内に一体で設けられた薄
厚の固定部の領域と、前記固定部の領域内の略中央部に
一体で設けられた前記フレーム枠と同等の厚みよりなる
半導体素子搭載用のダイパッド部と、前記固定部の領域
内であって、前記ダイパッド部の周囲に一体で設けられ
て配置され、前記フレーム枠と同等の厚みよりなる複数
のランド部とよりなるターミナルランドフレームであっ
て、前記固定部はそれ自体が前記ランド部、前記ダイパ
ッド部から分離可能な薄さの薄厚部で構成されているタ
ーミナルランドフレームである。In order to solve the above-mentioned conventional problems, a terminal land frame according to the present invention comprises a frame, and a thin fixed region integrally provided in the frame. A die pad portion for mounting a semiconductor element having a thickness equivalent to that of the frame provided integrally at a substantially central portion in the region of the fixing portion, and in the region of the fixing portion, around the die pad portion. A terminal land frame, which is provided integrally and arranged, and includes a plurality of lands having a thickness equal to that of the frame, wherein the fixing portion itself is a thin portion that can be separated from the lands and the die pad. It is a terminal land frame composed of a thin part of the thickness.
【００２２】また、フレーム枠と、前記フレーム枠の領
域内に一体で設けられた薄厚の固定部の領域と、前記固
定部の領域内の略中央部に一体で設けられた前記フレー
ム枠と同等の厚みよりなる半導体素子搭載用のダイパッ
ド部と、前記固定部の領域内であって、前記ダイパッド
部の周囲に複数列を構成して一体で設けられて配置さ
れ、前記フレーム枠と同等の厚みよりなる複数のランド
部とよりなるターミナルランドフレームであって、前記
固定部はそれ自体が前記ランド部、前記ダイパッド部か
ら分離可能な薄さの薄厚部で構成されているターミナル
ランドフレームである。Also, a frame frame, a region of a thin fixed portion integrally provided in the region of the frame frame, and a frame frame integrally provided substantially in the center of the region of the fixed portion. A die pad portion for mounting a semiconductor element having a thickness of, and a plurality of rows are integrally provided and arranged around the die pad portion in a region of the fixed portion, and have a thickness equivalent to that of the frame. A terminal land frame including a plurality of land portions, wherein the fixed portion itself is a terminal land frame formed of a thin portion which is separable from the land portion and the die pad portion.
【００２３】また、フレーム枠と、前記フレーム枠の領
域内に一体で設けられた薄厚の固定部の領域と、前記固
定部の領域内の略中央部に一体で設けられた前記フレー
ム枠と同等の厚みよりなる半導体素子搭載用のダイパッ
ド部と、前記固定部の領域内であって、前記ダイパッド
部の周囲に複数列を構成して一体で設けられて配置さ
れ、前記フレーム枠の厚みより薄く、前記固定部より厚
く構成された複数のランド部とよりなるターミナルラン
ドフレームであって、前記固定部はそれ自体が前記ラン
ド部、前記ダイパッド部から分離可能な薄さの薄厚部で
構成されているターミナルランドフレームである。[0023] Also, a frame frame, a region of a thin fixed portion integrally provided in the region of the frame frame, and the same as the frame frame integrally provided in a substantially central portion of the region of the fixed portion. A die pad portion for mounting a semiconductor element having a thickness of, and in the area of the fixed portion, a plurality of rows are formed around the die pad portion and integrally provided and arranged, and are thinner than the thickness of the frame. A terminal land frame including a plurality of lands configured to be thicker than the fixing portion, wherein the fixing portion itself is formed of a thin portion having a thickness separable from the land portion and the die pad portion. Terminal land frame.
【００２４】さらに、フレーム枠と、前記フレーム枠の
領域内に一体で設けられた薄厚の固定部の領域と、前記
固定部の領域内の略中央部に一体で設けられた前記フレ
ーム枠と同等の厚みよりなる半導体素子搭載用の複数の
ポスト部と、前記固定部の領域内であって、前記ダイパ
ッド部の周囲に一体で設けられて配置され、前記フレー
ム枠と同等の厚みよりなる複数のランド部とよりなるタ
ーミナルランドフレームであって、前記固定部はそれ自
体が前記ランド部、前記ダイパッド部から分離可能な薄
さの薄厚部で構成されているターミナルランドフレーム
である。Further, a frame frame, a region of a thin fixed portion integrally provided in the region of the frame frame, and a frame frame integrally provided substantially in the center of the region of the fixed portion. A plurality of posts for mounting a semiconductor element having a thickness of, and a plurality of posts having a thickness equivalent to that of the frame frame, which are disposed integrally in the area of the fixing portion and around the die pad portion. A terminal land frame including a land portion, wherein the fixing portion itself is a terminal land frame which is constituted by a thin portion which is separable from the land portion and the die pad portion.
【００２５】そして具体的には、ダイパッド部はその大
きさが搭載する半導体素子よりも小さく構成されている
ターミナルランドフレームである。また、ダイパッド部
はその断面構造において、段差部を有しているターミナ
ルランドフレームである。また、ランド部はその断面構
造において、段差部を有しているターミナルランドフレ
ームである。また、ランド部はその上面に複数の溝部を
有し、溝部と溝部との間に半導体素子と接続する金属細
線の接続エリアが設けられているターミナルランドフレ
ームである。また、固定部の厚みは、フレーム枠の厚み
に対して１０〜２０［％］の厚みであるターミナルラン
ドフレームである。また、固定部の厚みは２５〜５０
［μｍ］であるターミナルランドフレームである。More specifically, the die pad portion is a terminal land frame whose size is smaller than the mounted semiconductor element. The die pad portion is a terminal land frame having a step in its cross-sectional structure. The land is a terminal land frame having a step in its cross-sectional structure. The land portion is a terminal land frame having a plurality of grooves on its upper surface, and a connection area for a thin metal wire connected to the semiconductor element is provided between the grooves. The thickness of the fixing portion is a terminal land frame having a thickness of 10 to 20% based on the thickness of the frame. The thickness of the fixing part is 25 to 50.
[Μm] is a terminal land frame.
【００２６】次に本発明のターミナルランドフレームの
製造方法は、フレーム枠を構成する金属板に対して、上
面と下面にそれぞれエッチングレジスト膜を形成する第
１の工程と、前記金属板の上面に形成したエッチングレ
ジスト膜に対して、少なくともダイパッド部およびラン
ド部を形成したい部分以外のエッチングレジスト膜を除
去して開口部を形成する第２の工程と、前記金属板の上
面からエッチングして、前記開口部から露出した金属板
部分を薄く加工して底部として固定部を形成するととも
に、エッチングされない領域にダイパッド部およびラン
ド部を形成する第３の工程と、前記金属板のエッチング
レジスト膜を除去し、フレーム枠を構成する金属板の領
域内に一体で設けられた薄厚の固定部の領域と、その固
定部の領域内に一体で設けられた前記フレーム枠と同等
の厚みよりなる半導体素子搭載用のダイパッド部と、前
記固定部の領域内であって、前記ダイパッド部の周囲に
一体で設けられて配置され、前記フレーム枠と同等の厚
みよりなる複数のランド部とよりなるターミナルランド
フレームを形成する第４の工程よりなるターミナルラン
ドフレームの製造方法である。Next, the method for manufacturing a terminal land frame according to the present invention comprises a first step of forming an etching resist film on the upper and lower surfaces of a metal plate constituting a frame, respectively, and a step of forming an etching resist film on the upper surface of the metal plate. For the formed etching resist film, a second step of forming an opening by removing the etching resist film other than at least a portion where a die pad portion and a land portion are to be formed, and etching from an upper surface of the metal plate, A third step of thinning the metal plate portion exposed from the opening to form a fixed portion as a bottom portion and forming a die pad portion and a land portion in a non-etched region, and removing an etching resist film of the metal plate. A thin fixed region integrally provided in a region of the metal plate forming the frame, and one region in the fixed region. A die pad portion for mounting a semiconductor element having a thickness equivalent to the thickness of the frame provided in the frame portion, and is arranged and provided integrally around the die pad portion in the region of the fixed portion, and This is a method for manufacturing a terminal land frame comprising a fourth step of forming a terminal land frame comprising a plurality of lands having the same thickness.
【００２７】また、フレーム枠を構成する金属板に対し
て、上面と下面にそれぞれエッチングレジスト膜を形成
する第１の工程と、前記金属板の上面に形成したエッチ
ングレジスト膜に対して、少なくともポスト部およびラ
ンド部を形成したい部分以外のエッチングレジスト膜を
除去して開口部を形成する第２の工程と、前記金属板の
上面からエッチングして、前記開口部から露出した金属
板部分を薄く加工して底部として固定部を形成するとと
もに、エッチングされない領域にポスト部およびランド
部を形成する第３の工程と、前記金属板のエッチングレ
ジスト膜を除去し、フレーム枠を構成する金属板の領域
内に一体で設けられた薄厚の固定部の領域と、その固定
部の領域内に一体で設けられた前記フレーム枠と同等の
厚みよりなる半導体素子搭載用のポスト部と、前記固定
部の領域内であって、前記ポスト部の周囲に一体で設け
られて配置され、前記フレーム枠と同等の厚みよりなる
複数のランド部とよりなるターミナルランドフレームを
形成する第４の工程よりなるターミナルランドフレーム
の製造方法である。A first step of forming an etching resist film on the upper and lower surfaces of the metal plate forming the frame, and a step of forming at least a post-etching resist film on the upper surface of the metal plate. A second step of forming an opening by removing an etching resist film other than a portion where a portion and a land portion are to be formed; and etching the metal plate portion exposed from the opening by thinning the metal plate portion exposed from the opening. Forming a fixed portion as a bottom portion and forming a post portion and a land portion in a region that is not etched, and removing an etching resist film of the metal plate to form a fixed portion as a bottom portion. And a semi-conductive member having a thickness equivalent to that of the frame integrally provided in the region of the thin fixing portion provided integrally with the frame portion. A terminal land comprising an element mounting post portion, and a plurality of land portions having a thickness equivalent to that of the frame frame, which are provided integrally and arranged around the post portion within a region of the fixed portion. It is a method for manufacturing a terminal land frame including a fourth step of forming a frame.
【００２８】また、フレーム枠を構成する金属板に対し
て、上面と下面にそれぞれエッチングレジスト膜を形成
する第１の工程と、前記金属板の上面に形成したエッチ
ングレジスト膜に対して、少なくともダイパッド部およ
びランド部を形成したい部分以外のエッチングレジスト
膜を除去して開口部を形成する第２の工程と、前記金属
板の上面からエッチングして、前記開口部から露出した
金属板部分を薄く加工して底部として固定部を形成する
とともに、エッチングされない領域にダイパッド部およ
びランド部を形成する第３の工程と、前記金属板の上面
のエッチングレジスト膜を除去した後、新規にエッチン
グレジスト膜を形成し、前記ランド部の上面の溝部を形
成したい部分の前記新規に形成したエッチングレジスト
膜を除去して開口部を形成する第４の工程と、前記金属
板の上面からエッチングして、前記開口部から露出した
金属板部分を加工してランド部の上面に溝部を形成する
第５の工程と、前記金属板のエッチングレジスト膜を除
去し、フレーム枠を構成する金属板の領域内に一体で設
けられた薄厚の固定部の領域と、その固定部の領域内に
一体で設けられた前記フレーム枠と同等の厚みよりなる
半導体素子搭載用のダイパッド部と、前記固定部の領域
内であって、前記ダイパッド部の周囲に一体で設けられ
て配置され、前記フレーム枠と同等の厚みよりなり、上
面に溝部を有した複数のランド部とよりなるターミナル
ランドフレームを形成する第６の工程よりなるターミナ
ルランドフレームの製造方法である。A first step of forming an etching resist film on the upper and lower surfaces of the metal plate forming the frame, and a step of forming at least a die pad on the etching resist film formed on the upper surface of the metal plate. A second step of forming an opening by removing an etching resist film other than a portion where a portion and a land portion are to be formed; and etching the metal plate portion exposed from the opening by thinning the metal plate portion exposed from the opening. Forming a fixed portion as a bottom portion and forming a die pad portion and a land portion in a region not to be etched, and removing an etching resist film on the upper surface of the metal plate, and then forming a new etching resist film. Then, the newly formed etching resist film at the portion where the groove is to be formed on the upper surface of the land is removed to form an opening. A fourth step of forming a groove on the upper surface of the land by processing a metal plate portion exposed from the opening by etching from an upper surface of the metal plate; The etching resist film is removed, and the region of the thin fixed portion provided integrally in the region of the metal plate constituting the frame, and the same as the frame provided integrally in the region of the fixed portion. A die pad portion for mounting a semiconductor element having a thickness, and in the region of the fixed portion, provided integrally and disposed around the die pad portion, having a thickness equal to that of the frame frame, and having a groove on the upper surface. It is a method of manufacturing a terminal land frame including a sixth step of forming a terminal land frame including a plurality of land portions.
【００２９】そして具体的には、第３の工程の金属板の
上面からエッチングして、開口部から露出した金属板部
分を薄く加工して底部として固定部を形成する工程は、
エッチングにより固定部の厚みを前記金属板の厚みに対
して１０〜２０［％］の厚みにするものである。More specifically, in the third step, the step of etching from the upper surface of the metal plate and thinning the metal plate portion exposed from the opening to form a fixed portion as a bottom portion includes:
The thickness of the fixed portion is made to be 10 to 20% of the thickness of the metal plate by etching.
【００３０】また、第３の工程の金属板の上面からエッ
チングして、開口部から露出した金属板部分を薄く加工
して底部として固定部を形成する工程は、エッチングに
より固定部の厚みを２５〜５０［μｍ］とするものであ
る。In the third step, the metal plate portion exposed from the opening is thinned by etching from the upper surface of the metal plate to form a fixed portion as a bottom portion. ５０50 [μm].
【００３１】本発明の樹脂封止型半導体装置は、フレー
ム枠の領域内であって、そのフレーム枠の厚みと同厚の
連結部と、連結部の領域内であって連結部の厚みよりも
極めて薄く加工され、底面部を構成する固定部と、固定
部の中央部領域に形成された半導体素子搭載用のダイパ
ッド部と、そのダイパッド部に対してその周囲に配置さ
れた信号接続用リード部であり、半導体装置を構成した
際は、その露出面が外部端子となるランド部とよりなる
ターミナルランドフレームより構成された樹脂封止型半
導体装置であって、ダイパッド部と、前記ダイパッド部
上に接着剤により接合された半導体素子と、前記半導体
素子の電極と金属細線により電気的に接続されたランド
部と、前記半導体素子、前記金属細線、前記ダイパッド
部、前記ランド部の一部を封止した封止樹脂とよりな
り、前記ランド部は、その底面が前記封止樹脂の面から
前記ターミナルランドフレームの固定部の厚み分だけ突
出して設けられている樹脂封止型半導体装置である。The resin-encapsulated semiconductor device according to the present invention includes a connecting portion having a thickness equal to the thickness of the frame within the region of the frame, and a connecting portion having a thickness equal to the thickness of the connecting portion within the region of the connecting portion. A fixed portion which is extremely thin and forms a bottom portion, a die pad portion for mounting a semiconductor element formed in a central region of the fixed portion, and a signal connection lead portion disposed around the die pad portion around the die pad portion When a semiconductor device is configured, the exposed surface is a resin-encapsulated semiconductor device including a terminal land frame including a land portion serving as an external terminal, and a die pad portion and a die pad portion on the die pad portion. A semiconductor element joined by an adhesive, a land portion electrically connected to an electrode of the semiconductor element by a thin metal wire, the semiconductor element, the thin metal wire, the die pad portion, and the land portion A resin-encapsulated semiconductor comprising a sealing resin partially sealed, and the land portion having a bottom surface protruding from a surface of the sealing resin by a thickness of a fixing portion of the terminal land frame. Device.
【００３２】また、フレーム枠の領域内であって、その
フレーム枠の厚みと同厚の連結部と、連結部の領域内で
あって連結部の厚みよりも極めて薄く加工され、底面部
を構成する固定部と、固定部の中央部領域に形成された
半導体素子搭載用のダイパッド部と、そのダイパッド部
に対してその周囲に複数列を構成して配置された信号接
続用リード部であり、半導体装置を構成した際は、その
露出面が外部端子となるエリア配置のランド部とよりな
るターミナルランドフレームより構成された樹脂封止型
半導体装置であって、ダイパッド部と、前記ダイパッド
部上に接着剤により接合された半導体素子と、前記半導
体素子と金属細線により電気的に接続された複数のラン
ド部と、前記半導体素子、前記金属細線、前記ダイパッ
ド部、前記ランド部の一部を封止した封止樹脂とよりな
り、前記ランド部は、その底面が前記封止樹脂の面から
前記ターミナルランドフレームの固定部の厚み分だけ突
出して設けられ、前記封止樹脂の面に複数列を構成して
エリア状に配置されている樹脂封止型半導体装置であ
る。Further, a connecting portion in the region of the frame and having the same thickness as the thickness of the frame is processed to be extremely thinner than the thickness of the connecting portion in the region of the connecting portion to form the bottom portion. A fixed portion, a die pad portion for mounting a semiconductor element formed in a central region of the fixed portion, and a signal connection lead portion arranged in a plurality of rows around the die pad portion, When the semiconductor device is configured, the exposed surface is a resin-encapsulated semiconductor device including a terminal land frame composed of land portions in an area arrangement serving as external terminals, a die pad portion, and a die pad portion on the die pad portion. A semiconductor element joined by an adhesive, a plurality of lands electrically connected to the semiconductor element by a thin metal wire, the semiconductor element, the thin metal wire, the die pad portion, and the land The land portion is provided with a bottom surface protruding from a surface of the sealing resin by a thickness of a fixing portion of the terminal land frame, and the land portion is formed of a sealing resin. This is a resin-encapsulated semiconductor device in which a plurality of rows are formed on a surface and arranged in an area.
【００３３】そして具体的には、ランド部の上面には複
数の溝部が設けられ、半導体素子の電極と接続した金属
細線は前記ランド部の上面の前記溝部と溝部との間に接
続されている樹脂封止型半導体装置である。More specifically, a plurality of grooves are provided on the upper surface of the land portion, and the thin metal wires connected to the electrodes of the semiconductor element are connected between the grooves on the upper surface of the land portion. This is a resin-sealed semiconductor device.
【００３４】また、ランド部はその断面形状において段
差部を有している樹脂封止型半導体装置である。The land portion is a resin-sealed semiconductor device having a step in its cross-sectional shape.
【００３５】本発明の樹脂封止型半導体装置の製造方法
は、フレーム枠の領域内であって、そのフレーム枠の厚
みと同厚の連結部と、連結部の領域内であって連結部の
厚みよりも極めて薄く加工され、底面部を構成する固定
部と、固定部の中央部領域に形成された半導体素子搭載
用のダイパッド部と、そのダイパッド部に対してその周
囲に配置された信号接続用リード部であり、半導体装置
を構成した際は、その露出面が外部端子となるランド部
とよりなるターミナルランドフレームを用意する工程
と、前記ダイパッド部上に接着剤を介して半導体素子を
接着する工程と、前記半導体素子の電極と前記ランド部
とを金属細線で接続する工程と、前記半導体素子、前記
ダイパッド部、前記金属細線、前記ランド部の領域を含
む前記ターミナルランドフレームの上面を封止樹脂によ
り封止する工程と、前記ターミナルランドフレームの前
記固定部と前記ダイパッド部との界面と前記固定部と前
記ランド部との界面と前記固定部と前記連結部との界面
に対して破断力を印加し、前記ターミナルランドフレー
ムと前記封止樹脂により封止された部分とを分離して、
前記ランド部がその底面は前記封止樹脂の面から前記タ
ーミナルランドフレームの固定部の厚み分だけ突出して
設けられている樹脂封止型半導体装置を得る工程とより
なる樹脂封止型半導体装置の製造方法である。According to the method of manufacturing a resin-encapsulated semiconductor device of the present invention, a connecting portion having a thickness equal to the thickness of the frame within the region of the frame is provided. A fixed part which is processed to be extremely thinner than the thickness and forms a bottom part, a die pad part for mounting a semiconductor element formed in a central area of the fixed part, and a signal connection arranged around the die pad part When a semiconductor device is configured, a step of preparing a terminal land frame including an exposed surface and a land portion serving as an external terminal; and bonding a semiconductor element to the die pad portion via an adhesive. Connecting the electrode of the semiconductor element to the land with a thin metal wire; and connecting the terminal element including the semiconductor element, the die pad portion, the thin metal wire, and the land portion. Sealing the upper surface of the terminal frame with a sealing resin, and an interface between the fixing portion and the die pad portion of the terminal land frame, an interface between the fixing portion and the land portion, the fixing portion, and the connecting portion. Apply a breaking force to the interface of, to separate the terminal land frame and the portion sealed by the sealing resin,
Obtaining a resin-encapsulated semiconductor device in which the land portion is provided with a bottom surface protruding from the surface of the encapsulation resin by the thickness of the fixing portion of the terminal land frame. It is a manufacturing method.
【００３６】そして具体的には、ターミナルランドフレ
ームの固定部とダイパッド部との界面と固定部とランド
部との界面と固定部と連結部との界面に対して破断力を
印加する手段は、ターミナルランドフレーム自体を引き
剥がすピールオフ手段である樹脂封止型半導体装置の製
造方法である。Specifically, the means for applying a breaking force to the interface between the fixed portion of the terminal land frame and the die pad portion, the interface between the fixed portion and the land portion, and the interface between the fixed portion and the connecting portion are as follows: This is a method for manufacturing a resin-encapsulated semiconductor device which is a peel-off means for peeling off a terminal land frame itself.
【００３７】また、ターミナルランドフレームの固定部
とダイパッド部との界面と固定部とランド部との界面と
固定部と連結部との界面に対して破断力を印加する手段
は、ターミナルランドフレーム自体を固定し、前記ダイ
パッド部および前記ランド部に対して突き上げ力を印加
して封止樹脂で封止した部分を押し上げる手段である樹
脂封止型半導体装置の製造方法である。The means for applying a breaking force to the interface between the fixed portion of the terminal land frame and the die pad portion, the interface between the fixed portion and the land portion, and the interface between the fixed portion and the connecting portion are the terminal land frame itself. Is a method of manufacturing a resin-encapsulated semiconductor device, which is a means for applying a pushing force to the die pad portion and the land portion to push up a portion sealed with a sealing resin.
【００３８】以上の構成により、本発明のターミナルラ
ンドフレームは、実装信頼性が良く、生産性のよい樹脂
封止型半導体装置に適したものである。With the above configuration, the terminal land frame of the present invention has a high mounting reliability and is suitable for a resin-encapsulated semiconductor device having high productivity.
【００３９】すなわち、ターミナルランドフレームの固
定部は、それ自体がランド部、ダイパッド部から分離可
能な薄さの薄厚部で構成されているため、それら接続界
面で破断されやすく、半導体素子を搭載し、樹脂封止型
半導体装置を構成した後は、容易にフレーム自体と樹脂
封止型半導体装置とを分離できる構造を有している。し
たがって、生産性が向上するターミナルランドフレーム
である。That is, since the fixing portion of the terminal land frame itself is composed of a thin portion which can be separated from the land portion and the die pad portion, the fixing portion is easily broken at the connection interface thereof, and the semiconductor element is mounted thereon. After the resin-encapsulated semiconductor device has been constructed, the structure is such that the frame itself and the resin-encapsulated semiconductor device can be easily separated. Therefore, the terminal land frame improves productivity.
【００４０】また本発明のターミナルランドフレームを
用いて樹脂封止型半導体装置を構成した後、フレーム自
体と樹脂封止型半導体装置とを分離する場合、ダイパッ
ド部やランド部は、溝部、段差部の構成を有することに
より封止樹脂との密着性が強化されるため、封止樹脂内
に信頼性よく残留した状態で、フレームと樹脂封止型半
導体装置とを分離できるものであり、樹脂封止後の製造
過程においては、工程の簡略化による製造コストの低減
に寄与できるものである。When a resin-encapsulated semiconductor device is formed using the terminal land frame of the present invention and then the frame itself and the resin-encapsulated semiconductor device are separated from each other, the die pad portion and the land portion may have grooves, step portions, or the like. Since the adhesiveness with the sealing resin is strengthened by having the configuration described above, the frame and the resin-encapsulated semiconductor device can be separated while remaining in the sealing resin with high reliability. In the manufacturing process after the stoppage, it is possible to contribute to a reduction in manufacturing cost by simplifying the process.
【００４１】また、本発明のターミナルランドフレーム
を用いた樹脂封止型半導体装置では、封止樹脂の底面に
ランド部が外部端子として配列されており、そしてその
ランド部は封止樹脂面から突出して配列されているた
め、基板実装時のスタンドオフを確保した構造を有して
いる。このランド部の突出、すなわちスタンドオフの高
さは、セルフで形成されるものであり、ターミナルラン
ドフレームの固定部の厚みがそのまま段差を構成して、
突出されるものである。すなわち、ターミナルランドフ
レームの上面を樹脂封止して、フレームの固定部とダイ
パッド部やランド部の接続界面を破断させてフレームを
分離するため、別処理なくセルフで外部電極としてのラ
ンドのスタンドオフを得ることができるものである。In the resin-sealed semiconductor device using the terminal land frame of the present invention, lands are arranged as external terminals on the bottom surface of the sealing resin, and the lands protrude from the sealing resin surface. It has a structure that ensures a stand-off when mounted on a substrate. The protrusion of the land, that is, the height of the standoff is formed by self, and the thickness of the fixed portion of the terminal land frame forms a step as it is,
It is protruding. In other words, the top surface of the terminal land frame is sealed with resin, and the connection interface between the fixed portion of the frame and the die pad portion or the land portion is broken to separate the frame. Can be obtained.
【００４２】[0042]
【発明の実施の形態】以下、本発明のターミナルランド
フレームおよびその製造方法ならびに樹脂封止型半導体
装置およびその製造方法の一実施形態について、図面を
参照しながら説明する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS One embodiment of a terminal land frame and a method of manufacturing the same, a resin-sealed semiconductor device and a method of manufacturing the same according to the present invention will be described below with reference to the drawings.
【００４３】まず本発明のターミナルランドフレームの
一実施形態について説明する。図１は本実施形態のター
ミナルランドフレームを示す平面図である。図２は本実
施形態のターミナルランドフレームを示す断面図であ
り、図１のＡ−Ａ１箇所の断面を示している。First, an embodiment of the terminal land frame of the present invention will be described. FIG. 1 is a plan view showing a terminal land frame of the present embodiment. FIG. 2 is a cross-sectional view showing the terminal land frame of the present embodiment, and shows a cross section taken along the line A-A1 in FIG.
【００４４】本実施形態のターミナルランドフレーム
は、フレーム枠１２と、フレーム枠１２領域内であって
フレーム枠１２の厚みと同厚の連結部１３と、連結部１
３の領域内であって連結部１３の厚みよりも極めて薄く
加工され、底面部を構成する固定部１４と、固定部１４
の中央部領域に形成された半導体素子搭載用の矩形状の
ダイパッド部１５と、そのダイパッド部１５に対してそ
の周囲に配置された信号接続用リード部であり、半導体
装置を構成した際は、その露出面が外部端子となるラン
ド部１６とより構成されている。ランド部１６は、搭載
した半導体素子と電気的な接続がなされる部位であり、
通常は金属細線により搭載した半導体素子とランド部１
６とが接続されるものである。また薄厚の固定部１４
は、樹脂封止後は、引き剥がし等により、剥ぎ取りが可
能であり、本実施形態のターミナルランドフレームに対
して半導体素子を搭載し、電気的接続、樹脂封止した後
は固定部１４を除去することにより、底面にランド部１
６の裏面が露出して外部端子を構成した樹脂封止型半導
体装置を構成できるものである。なお、ダイパッド部１
５は搭載すべき半導体素子よりも小型に構成されてお
り、樹脂封止型半導体装置を構成した際、半導体素子の
裏面に封止樹脂が回り込み、信頼性を向上できるよう構
成している。そしてそのダイパッド部１５の形状につい
ても、本実施形態では矩形状としているが、円形でもよ
く、また分割した形状でもよい。The terminal land frame according to the present embodiment includes a frame 12, a connecting portion 13 in the area of the frame 12 and having the same thickness as the thickness of the frame 12, and a connecting portion 1.
3, a fixing portion 14 which is processed to be extremely thinner than the thickness of the connecting portion 13 and forms a bottom portion;
A rectangular die pad portion 15 for mounting a semiconductor element formed in a central region of the semiconductor device, and a signal connection lead portion disposed around the die pad portion 15 when the semiconductor device is formed. The exposed surface is constituted by a land 16 serving as an external terminal. The land portion 16 is a portion that is electrically connected to the mounted semiconductor element.
Usually, a semiconductor element and a land part 1 mounted by a thin metal wire
6 are connected. In addition, the thin fixing part 14
After the resin sealing, the semiconductor element can be mounted on the terminal land frame of the present embodiment by peeling off or the like. By removing, land 1
6, a resin-encapsulated semiconductor device in which the back surface is exposed to form external terminals can be formed. In addition, the die pad part 1
Numeral 5 is smaller than the semiconductor element to be mounted, and when a resin-encapsulated semiconductor device is configured, the sealing resin flows around the back surface of the semiconductor element to improve reliability. The shape of the die pad portion 15 is rectangular in the present embodiment, but may be circular or divided.
【００４５】基本的な特徴は、薄く加工した固定部１４
上にダイパッド部１５、ランド部１６が形成されている
ため、ワイヤーボンド時の金属細線の接続も容易で生産
性が良いフレームを実現できる。そして本実施形態のタ
ーミナルランドフレームの固定部１４は、特にダイパッ
ド部１５の下面側および外部端子となるランド部１６の
裏面側に樹脂封止時に封止樹脂が回り込まないようにす
るマスク的な役割を果たし、この固定部１４の存在によ
って、ダイパッド部１５の下面や、ランド部１６の裏面
に樹脂バリが形成されるのを防止することができる。The basic feature is that the fixed portion 14 is made thin.
Since the die pad portion 15 and the land portion 16 are formed on the upper portion, it is easy to connect thin metal wires at the time of wire bonding, and a frame with good productivity can be realized. The fixing portion 14 of the terminal land frame according to the present embodiment serves as a mask for preventing the sealing resin from flowing around the resin pad on the lower surface side of the die pad portion 15 and the rear surface side of the land portion 16 serving as an external terminal. The presence of the fixing portion 14 can prevent resin burrs from being formed on the lower surface of the die pad portion 15 and the rear surface of the land portion 16.
【００４６】この固定部１４はフレーム材となる金属薄
板をエッチングすることにより、安価に確実に形成する
ことができる。The fixing portion 14 can be reliably formed at a low cost by etching a thin metal plate serving as a frame material.
【００４７】また、樹脂封止後に固定部１４を封止樹脂
から分離することにより、ランド部１６の下面が外部端
子を構成し、ダイパッド部１５の下面側が同じく固定部
１４の厚さ分だけ、スタンドオフが確保される。このた
め実装信頼性の良い電極底面露出型の樹脂封止型半導体
装置に適したターミナルランドフレームを実現できる。
また、同一材質の固定部１４によりダイパッド部１５、
ランド部１６を接続した構造であり、フレーム枠１２お
よび連結部１３、ダイパッド部１５、ランド部１６の各
上面は同一平面上にあり安価で生産性のよいターミナル
ランドフレームである。Further, by separating the fixing portion 14 from the sealing resin after the resin sealing, the lower surface of the land portion 16 constitutes an external terminal, and the lower surface side of the die pad portion 15 has the same thickness as the fixing portion 14. Standoff is ensured. Therefore, it is possible to realize a terminal land frame suitable for a resin-sealed semiconductor device of an electrode bottom exposed type having high mounting reliability.
In addition, the die pad portion 15, the fixing portion 14 of the same material,
This is a structure in which the land portions 16 are connected, and the upper surfaces of the frame frame 12 and the connecting portion 13, the die pad portion 15, and the land portion 16 are coplanar and are inexpensive and highly productive terminal land frames.
【００４８】なお、フレーム枠１２には、熱による膨張
を防止する応力緩和用のスリット１７を設け生産効率を
向上するようにしている。特にその配置については、連
結部１３の交点に配することが有効である。このスリッ
ト１７の配置により、半導体装置を構成した際、樹脂封
止後の封止樹脂の応力を緩和して、フレーム自体の反り
を防止することができるので、半導体装置の品質を向上
させ、また搭載した半導体素子に印加される応力を少な
くできるため電気特性を安定にすることができるもので
ある。The frame 12 is provided with a slit 17 for stress relaxation for preventing expansion due to heat so as to improve production efficiency. In particular, it is effective to dispose it at the intersection of the connecting portions 13. By arranging the slits 17, when a semiconductor device is configured, the stress of the sealing resin after resin sealing can be relaxed and the warpage of the frame itself can be prevented, so that the quality of the semiconductor device can be improved. Since the stress applied to the mounted semiconductor element can be reduced, the electric characteristics can be stabilized.
【００４９】本実施形態では、ターミナルランドフレー
ムのフレーム枠１２が２５０［μｍ］であり、固定部１
４の厚みはエッチング加工により、おおよそ５０［μ
ｍ］から２５［μｍ］、好ましくは３０［μｍ］の厚み
とし、フレーム全体厚、すなわち連結部１３の厚みの１
０〜２０［％］程度の厚み、好ましくは１５［％］の厚
みとしている。そして固定部１４の厚み寸法により、半
導体装置を構成した際の外部端子としてのスタンドオフ
高さを安定して確保することができる。この固定部１４
の厚みについては、樹脂封止後に固定部１４の引き剥が
しにより、ダイパッド部１５、ランド部１６が剥離して
封止樹脂内から落下するような力が印加しない厚みとす
ることが必要であり、固定部１４のみが封止樹脂から剥
がれて除去できる厚みとする必要がある。そのための厚
さとして、極力薄く加工し、フレーム全体厚、すなわち
連結部１３の厚みの１０〜２０［％］程度の厚み、好ま
しくは１５［％］の厚みとする。In this embodiment, the frame 12 of the terminal land frame is 250 μm,
The thickness of No. 4 is approximately 50 [μ] by etching.
m] to 25 [μm], preferably 30 [μm], and the entire frame thickness, that is, 1
The thickness is about 0 to 20%, preferably 15%. In addition, the standoff height as an external terminal when the semiconductor device is formed can be stably secured by the thickness dimension of the fixing portion 14. This fixing part 14
It is necessary to have a thickness such that a force such that the die pad portion 15 and the land portion 16 are peeled off and dropped from the sealing resin by peeling off the fixing portion 14 after resin sealing is applied, It is necessary that the thickness be such that only the fixing portion 14 can be peeled off from the sealing resin and removed. For this purpose, the thickness of the entire frame, that is, about 10 to 20% of the thickness of the connecting portion 13, and preferably 15% of the thickness of the connecting portion 13 is used.
【００５０】また、樹脂封止時に用いる封止金型におい
て、片方の金型は、この固定部１４の働きにより、封止
樹脂と接することがないため、樹脂バリの発生の防止の
他にも、樹脂封止後の離型のための押し出しピンや、封
止樹脂から金型変形を防止するための焼き入れ等を必要
としないため、金型構造を単純化することができるもの
である。In the sealing mold used for resin sealing, one of the molds does not come into contact with the sealing resin due to the function of the fixing portion 14, so that in addition to preventing the generation of resin burrs, In addition, since there is no need for an extrusion pin for releasing the mold after resin sealing or quenching for preventing deformation of the mold from the sealing resin, the mold structure can be simplified.
【００５１】この構成により、固定部１４上にダイパッ
ド部１５、ランド部１６を形成しているので、従来のリ
ードフレームのようなダイパッド部を保持する吊りリー
ド部が周辺部に延在しない構造が可能となり、ランドの
配置の自由度を向上させることができるとともに、ラン
ド部のピッチを確保し、ピン数も多ピン化に対応でき
る。さらに本実施形態のターミナルランドフレーム
は、、半導体装置の構成の際に樹脂封止するが、封止樹
脂の流出を止めるタイバーを設けていない構成である。According to this configuration, since the die pad portion 15 and the land portion 16 are formed on the fixing portion 14, a structure in which the suspension lead portion holding the die pad portion does not extend to the peripheral portion like a conventional lead frame. This makes it possible to improve the degree of freedom in arranging the lands, secure the pitch of the lands, and increase the number of pins. Further, the terminal land frame of the present embodiment has a configuration in which the resin is sealed at the time of configuring the semiconductor device, but the tie bar for stopping the outflow of the sealing resin is not provided.
【００５２】なお、本実施形態のターミナルランドフレ
ームは、図１に示したように複数個のパターンが左右、
上下の連続した配列になっているものである。The terminal land frame according to the present embodiment has a plurality of left and right patterns as shown in FIG.
It is a vertically continuous array.
【００５３】本実施形態におけるターミナルランドフレ
ームは、銅（Ｃｕ）素材のフレームに対して、下地メッ
キとしてニッケル（Ｎｉ）層が、その上にパラジウム
（Ｐｄ）層が、最上層に薄膜の金（Ａｕ）層がそれぞれ
メッキされた３層の金属メッキ済みのフレームである。
ただし、銅（Ｃｕ）素材以外にも４２アロイ材等の素材
を使用でき、また、ニッケル（Ｎｉ）、パラジウム（Ｐ
ｄ）、金（Ａｕ）以外の貴金属メッキが施されていても
よく、さらに、必ずしも３層メッキでなくてもよい。The terminal land frame according to the present embodiment has a nickel (Ni) layer as a base plating, a palladium (Pd) layer thereon, and a thin film of gold ( An Au) layer is a three-layer metal-plated frame in which each layer is plated.
However, a material such as 42 alloy material can be used other than the copper (Cu) material, and nickel (Ni), palladium (P
d) Noble metal plating other than gold (Au) may be applied, and the plating is not necessarily three-layer plating.
【００５４】次に本実施形態のターミナルランドフレー
ムの製造方法について図面を参照しながら説明する。図
３〜図６は、本実施形態のターミナルランドフレームの
製造方法を工程順に示した断面図である。Next, a method for manufacturing a terminal land frame according to the present embodiment will be described with reference to the drawings. 3 to 6 are sectional views showing a method of manufacturing the terminal land frame according to the present embodiment in the order of steps.
【００５５】まず図３に示すように、第１の工程とし
て、フレームを構成する銅材等よりなる金属板１８に対
して、上面と下面にそれぞれエッチングレジスト膜１９
を形成して、エッチングレジスト膜１９ａ，１９ｂをそ
れぞれ形成する。このエッチングレジスト膜１９ａにつ
いては、連結部、ダイパッド部およびランド部を構成し
たい部分に形成するものである。エッチングレジスト膜
１９ｂについては、金属板１８の裏面側を保護する目的
で形成する。First, as shown in FIG. 3, as a first step, an etching resist film 19 is formed on an upper surface and a lower surface of a metal plate 18 made of a copper material or the like constituting a frame.
To form etching resist films 19a and 19b, respectively. The etching resist film 19a is formed at a portion where a connection portion, a die pad portion, and a land portion are to be formed. The etching resist film 19b is formed for the purpose of protecting the back side of the metal plate 18.
【００５６】次に図４に示すように、第２の工程とし
て、エッチングレジスト膜１９ａ，１９ｂの所定の領域
をそれぞれ除去して、開口部２０ａ，２０ｂを形成す
る。この工程は、いわゆるエッチングしない領域のマス
クを形成するものである。Next, as shown in FIG. 4, as a second step, predetermined regions of the etching resist films 19a and 19b are respectively removed to form openings 20a and 20b. In this step, a mask for a so-called non-etching region is formed.
【００５７】次に図５に示すように、第３の工程とし
て、金属板１８を片面よりエッチングして、開口部２０
ａ，２０ｂ部分の厚みを薄く加工することにより、固定
部１４を形成するとともに、エッチングされない領域に
連結部１３、ダイパッド部１５およびランド部１６を形
成する。Next, as shown in FIG. 5, as a third step, the metal plate 18 is etched from one side to form an opening 20.
By fixing the thicknesses of the portions a and 20b, the fixing portion 14 is formed, and the connecting portion 13, the die pad portion 15 and the land portion 16 are formed in a region that is not etched.
【００５８】最後に図６に示すように、第４の工程とし
て、エッチングレジスト膜の除去を行い、底部が薄厚の
固定部１４であり、その面内にダイパッド部１５、ラン
ド部１６を有したターミナルランドフレームを形成でき
る。なお、この工程の後、通常はメッキ法によりメッキ
を行い、メッキとしては、Ｎｉ層、Ｐｄ層、Ａｕ層を積
層して３層の積層メッキを構成する。Finally, as shown in FIG. 6, as a fourth step, the etching resist film was removed, and the bottom portion was a thin fixing portion 14 having a die pad portion 15 and a land portion 16 in its surface. A terminal land frame can be formed. After this step, plating is usually performed by a plating method. As the plating, a Ni layer, a Pd layer, and an Au layer are laminated to form a three-layer laminated plating.
【００５９】なお、実際にはエッチングにより加工され
た断面形状は、連結部１３、ダイパッド部１５、ランド
部１６、それぞれの上部の表面のより固定部１４に近く
なるにしたがって内部に入り込むアンダーカットの現
象、すなわち断面形状が逆テーパー状となる現象が生じ
るため、ダイパッド部１５、ランド部１６においては樹
脂封止工程において樹脂が充填されると封止樹脂との接
合力が強くなるような構成を有することになる。ただし
このような構成では、連結部１３との樹脂界面では、樹
脂封止後に剥ぎ取りにより分離されにくくなる恐れがあ
り、この対策として、分離しやすくするため連結部１３
の上面をエッチングにより低くする方法や、連結部１３
上部にエッチングレジストの開口部を設け、エッチング
工程を加えることにより、エッチングされて上面と下面
とをほぼ垂直面にする方法があり、樹脂封止後のフレー
ムの分離を容易にすることができる。Incidentally, the cross-sectional shape processed by etching actually has an undercut of the connecting portion 13, the die pad portion 15, the land portion 16, and the undercut that enters the inside as the closer to the fixing portion 14 on the upper surface of each. Since the phenomenon, that is, the phenomenon that the cross-sectional shape becomes an inverse taper shape, occurs, the die pad portion 15 and the land portion 16 are configured such that when the resin is filled in the resin sealing step, the bonding force with the sealing resin becomes strong. Will have. However, in such a configuration, the resin interface with the connecting portion 13 may be difficult to be separated by peeling after sealing with the resin.
A method of lowering the upper surface by etching,
There is a method in which an opening of an etching resist is provided in an upper portion, and an etching process is performed so that the upper surface and the lower surface are etched so that the upper surface and the lower surface are substantially perpendicular to each other.
【００６０】次に本実施形態のターミナルランドフレー
ムを用いた樹脂封止型半導体装置について図面を参照し
ながら説明する。Next, a resin-sealed semiconductor device using the terminal land frame of this embodiment will be described with reference to the drawings.
【００６１】図７は本実施形態の樹脂封止型半導体装置
を示す図であり、図７（ａ）は、本実施形態の樹脂封止
型半導体装置を示す上面の斜視図であり、図７（ｂ）は
その下面の斜視図であり、図７（ｃ）は図７（ａ），
（ｂ）のＢ−Ｂ１箇所の断面としてランド部、ダイパッ
ド部を含む領域を切断した場合の断面図である。FIG. 7 is a diagram showing a resin-sealed semiconductor device of the present embodiment. FIG. 7A is a top perspective view showing the resin-sealed semiconductor device of this embodiment. FIG. 7B is a perspective view of the lower surface, and FIG.
FIG. 4B is a cross-sectional view when a region including a land portion and a die pad portion is cut as a cross-section taken along line BB of FIG.
【００６２】本実施形態の樹脂封止型半導体装置は、フ
レーム枠の領域内であって、そのフレーム枠の厚みと同
厚の連結部と、連結部の領域内であって連結部の厚みよ
りも極めて薄く加工され、底面部を構成する固定部と、
固定部の中央部領域に形成された半導体素子搭載用のダ
イパッド部と、そのダイパッド部に対してその周囲に配
置された信号接続用リード部であり、半導体装置を構成
した際は、その露出面が外部端子となるランド部とより
構成されたターミナルランドフレームよりなる電極底面
露出型の樹脂封止型半導体装置であり、ダイパッド部２
１と、そのダイパッド部２１上に接着剤２２により接合
された半導体素子２３と、その半導体素子２３と金属細
線２４により電気的に接続されたランド部２５と、半導
体素子２３、金属細線２４、およびダイパッド部２１、
ランド部２５の一部を封止した封止樹脂２６とより構成
されている。The resin-encapsulated semiconductor device according to the present embodiment has a connecting portion in the region of the frame and having the same thickness as the thickness of the frame, and a connecting portion in the region of the connecting portion and having a thickness greater than the thickness of the connecting portion. Is also extremely thin, with a fixed part that constitutes the bottom part,
A die pad portion for mounting a semiconductor element formed in a central region of the fixed portion; and a signal connection lead portion disposed around the die pad portion. When the semiconductor device is configured, the exposed surface thereof is provided. Is a resin-encapsulated semiconductor device of an electrode bottom exposed type comprising a terminal land frame constituted by a land portion serving as an external terminal, and a die pad portion 2
1, a semiconductor element 23 bonded to the die pad section 21 by an adhesive 22, a land section 25 electrically connected to the semiconductor element 23 by a thin metal wire 24, a semiconductor element 23, a thin metal wire 24, and Die pad part 21,
It is composed of a sealing resin 26 that seals a part of the land 25.
【００６３】そして本実施形態の樹脂封止型半導体装置
は、ランド部２５の底面部分は封止樹脂２６の面より突
出して露出しており、その突出量はスタンドオフを確保
した量であって、この樹脂封止型半導体装置を構成する
のに用いたターミナルランドフレームの固定部の厚さ分
だけ突出して構成されている。また、このランド部２５
のスタンドオフを確保して突出した底面部分は基板実装
時の外部端子２７を構成するものである。この構成によ
り、底面に外部端子を効率的に配列することができ、樹
脂封止型半導体装置として小型化を実現できるものであ
る。In the resin-encapsulated semiconductor device of this embodiment, the bottom surface of the land portion 25 is protruded from the surface of the encapsulation resin 26 and is exposed. The terminal protrudes by the thickness of the fixing portion of the terminal land frame used to constitute the resin-sealed semiconductor device. In addition, this land part 25
The bottom portion protruding while securing the standoff constitutes the external terminal 27 when the substrate is mounted. With this configuration, the external terminals can be efficiently arranged on the bottom surface, and the miniaturization can be realized as a resin-sealed semiconductor device.
【００６４】さらに、本実施形態の樹脂封止型半導体装
置では、外部端子２７およびダイパッド部２１が封止樹
脂２６の面、すなわち封止樹脂２６の下面から突出して
安定してスタンドオフ高さが予め確保されているため、
実装基板に実装する際の外部端子２７およびダイパッド
部２１と実装基板の電極との接合において、外部端子２
７をそのまま外部電極として用いることができ、実装基
板への実装のために外部端子２７に半田ボール等を付設
する必要はなく、製造工数、製造コスト的に有利とな
る。Further, in the resin-encapsulated semiconductor device of the present embodiment, the external terminals 27 and the die pad portion 21 protrude from the surface of the encapsulation resin 26, that is, the lower surface of the encapsulation resin 26, so that the stand-off height is stabilized. Because it is reserved in advance,
When bonding the external terminals 27 and the die pad portion 21 to the electrodes of the mounting substrate when mounting the semiconductor device on the mounting substrate, the external terminals 2
7 can be used as an external electrode as it is, and there is no need to attach solder balls or the like to the external terminals 27 for mounting on a mounting board, which is advantageous in terms of man-hours and manufacturing costs.
【００６５】また、本実施形態のようにダイパッド部２
１を有した樹脂封止型半導体装置は、樹脂底面より露出
する部分を実装基板に半田等により接続することによ
り、放熱特性がよくなり、また、実装基板に半田接合さ
れることにより、外部端子２７にかかる機械的、熱的応
力を分散することができ、接続信頼性が向上するもので
ある。Further, as in the present embodiment, the die pad 2
The resin-encapsulated semiconductor device having the structure 1 has an improved heat radiation characteristic by connecting a portion exposed from the resin bottom surface to the mounting board by soldering or the like. 27 can disperse the mechanical and thermal stresses, and the connection reliability is improved.
【００６６】次に本実施形態の樹脂封止型半導体装置の
製造方法について図面を参照しながら説明する。Next, a method for manufacturing the resin-encapsulated semiconductor device of the present embodiment will be described with reference to the drawings.
【００６７】図８〜図１３は本実施形態の樹脂封止型半
導体装置の製造方法を示す断面図であり、各工程順に示
している。8 to 13 are cross-sectional views showing a method for manufacturing the resin-encapsulated semiconductor device of the present embodiment, which is shown in the order of each step.
【００６８】まず図８に示すように、フレーム枠の領域
内であって、そのフレーム枠の厚みと同厚の連結部１３
と、連結部１３の領域内であって連結部１３の厚みより
も極めて薄く加工され、底面部を構成する固定部１４
と、固定部１４の中央部領域に形成された半導体素子搭
載用のダイパッド部１５と、そのダイパッド部１５に対
してその周囲に配置された信号接続用リード部であり、
半導体装置を構成した際は、その露出面が外部端子とな
るランド部１６とより構成されたターミナルランドフレ
ーム２８を用意する。First, as shown in FIG. 8, in the region of the frame, the connecting portion 13 having the same thickness as that of the frame is formed.
And the fixing portion 14 which is processed in the region of the connecting portion 13 to be extremely thinner than the thickness of the connecting portion 13 and constitutes a bottom surface portion.
A die pad portion 15 for mounting a semiconductor element formed in a central region of the fixing portion 14, and a signal connection lead portion disposed around the die pad portion 15;
When a semiconductor device is configured, a terminal land frame 28 having an exposed surface serving as an external terminal and a land portion 16 is prepared.
【００６９】次に図９に示すように、ターミナルランド
フレーム２８のダイパッド部１５上に銀ペースト等の導
電性の接着剤２２を介して半導体素子２３を接合する。
ここではダイパッド部１５は接合する半導体素子２３よ
りも小型であるため、半導体素子２３の裏面とターミナ
ルランドフレーム２８との間には隙間が形成される。Next, as shown in FIG. 9, a semiconductor element 23 is bonded onto the die pad portion 15 of the terminal land frame 28 via a conductive adhesive 22 such as a silver paste.
Here, since the die pad portion 15 is smaller than the semiconductor element 23 to be joined, a gap is formed between the back surface of the semiconductor element 23 and the terminal land frame 28.
【００７０】次に図１０に示すように、ダイパッド部１
５上に接合した半導体素子２３の電極パッド（図示せ
ず）とランド部１６とを金属細線２４により電気的に接
続する。Next, as shown in FIG.
The electrode pads (not shown) of the semiconductor element 23 bonded on the top 5 and the land portions 16 are electrically connected by the thin metal wires 24.
【００７１】次に図１１に示すように、ターミナルラン
ドフレーム２８の上面領域であって、連結部１３間の領
域を封止樹脂２６により樹脂封止し、半導体素子２３、
金属細線２４およびダイパッド部１５、ランド部１６の
外囲を封止する。この場合、ターミナルランドフレーム
２８の存在により、封止樹脂２６はその裏面側へは回り
込まず、フレームの裏面への樹脂バリの発生はない。Next, as shown in FIG. 11, the area between the connecting portions 13 in the upper surface area of the terminal land frame 28 is resin-sealed with a sealing resin 26, and the semiconductor element 23,
The outer periphery of the fine metal wire 24, the die pad portion 15, and the land portion 16 is sealed. In this case, due to the presence of the terminal land frame 28, the sealing resin 26 does not wrap around to the back surface side, and no resin burr is generated on the back surface of the frame.
【００７２】次に図１２に示すように、ターミナルラン
ドフレームから封止樹脂で封止した半導体素子２３部分
を分離させる。分離の方法としては、ターミナルランド
フレームを引き剥がす方法、いわゆるピールオフにより
分離可能である。このピールオフにより、ターミナルラ
ンドフレームの固定部１４からダイパッド部１５、ラン
ド部１６がその界面で破断されて分離するため、樹脂封
止型半導体装置を得ることができる。すなわちダイパッ
ド部１５、ランド部１６は、固定部１４の接続界面で破
断するものであり、固定部１４の厚みが２５〜５０［μ
ｍ］、好ましくは３０［μｍ］と極めて薄いものである
ため、封止樹脂２６に係合したダイパッド部１５、ラン
ド部１６をそのまま封止樹脂２６内に残した状態で、タ
ーミナルランドフレームの固定部１４、連結部１３を分
離できるものである。なお、封止樹脂２６と固定部１４
との界面は密着性が低いため、分離できるものである。
また、ターミナルランドフレームの固定部１４とダイパ
ッド部１５との界面と固定部１４とランド部１６との界
面と固定部１４と連結部１３との界面に対して破断力を
印加する手段は、ターミナルランドフレーム自体を固定
し、ダイパッド部１５およびランド部１６に対して突き
上げ力を印加して封止樹脂で封止した部分を押し上げる
手段でもよい。Next, as shown in FIG. 12, a portion of the semiconductor element 23 sealed with a sealing resin is separated from the terminal land frame. As a method of separation, the terminal land frame can be separated by peeling off, that is, by peeling off the terminal land frame. Due to this peel-off, the die pad portion 15 and the land portion 16 are separated from the fixing portion 14 of the terminal land frame at the interface thereof by separation, so that a resin-sealed semiconductor device can be obtained. That is, the die pad portion 15 and the land portion 16 break at the connection interface of the fixed portion 14, and the thickness of the fixed portion 14 is 25 to 50 [μ].
m], preferably 30 [μm], so that the terminal land frame is fixed while leaving the die pad portion 15 and the land portion 16 engaged with the sealing resin 26 in the sealing resin 26 as they are. The part 14 and the connecting part 13 can be separated. Note that the sealing resin 26 and the fixing portion 14
Can be separated because of low adhesion.
Means for applying a breaking force to the interface between the fixing portion 14 and the die pad portion 15, the interface between the fixing portion 14 and the land portion 16, and the interface between the fixing portion 14 and the connecting portion 13 of the terminal land frame are: A means for fixing the land frame itself and applying a pushing force to the die pad portion 15 and the land portion 16 to push up the portion sealed with the sealing resin may be used.
【００７３】以上のような各工程により、図１３に示す
ような、ターミナルランドフレームより構成され、半導
体装置としてのダイパッド部２１と、そのダイパッド部
２１上に接着剤２２により接合された半導体素子２３
と、その半導体素子２３と金属細線２４により電気的に
接続された半導体装置としてのランド部２５と、半導体
素子２３、金属細線２４、およびダイパッド部２１、ラ
ンド部２５の一部を封止した封止樹脂２６とより構成さ
れた電極底面露出型の樹脂封止型半導体装置を得ること
ができる。本実施形態で製造される樹脂封止型半導体装
置のランド部２５の突出した部分は、外部端子２７を構
成し、実装基板との接合において、スタンドオフを確保
しているものである。By the above-described steps, a terminal land frame as shown in FIG. 13 is formed, and a die pad portion 21 as a semiconductor device and a semiconductor element 23 bonded on the die pad portion 21 by an adhesive 22 are formed.
And a land portion 25 as a semiconductor device electrically connected to the semiconductor element 23 by a thin metal wire 24, and a semiconductor device 23, a thin metal wire 24, a die pad portion 21, and a part of the land portion 25 sealed. It is possible to obtain a resin-sealed semiconductor device of an electrode bottom exposed type composed of the stopper resin 26. The protruding portion of the land portion 25 of the resin-encapsulated semiconductor device manufactured in the present embodiment constitutes an external terminal 27 and secures a stand-off in bonding with the mounting substrate.
【００７４】次に本発明のターミナルランドフレームの
別の実施形態について説明する。図１４は本実施形態の
ターミナルランドフレームを示す平面図である。図１５
は本実施形態のターミナルランドフレームを示す断面図
であり、図１４のＣ−Ｃ１箇所の断面を示している。Next, another embodiment of the terminal land frame of the present invention will be described. FIG. 14 is a plan view showing the terminal land frame of the present embodiment. FIG.
14 is a cross-sectional view showing the terminal land frame of the present embodiment, and shows a cross section taken along the line CC of FIG.
【００７５】本実施形態のターミナルランドフレーム
は、フレーム枠２９と、フレーム枠２９領域内であって
フレーム枠２９の厚みと同厚の連結部３０と、連結部３
０の領域内であって連結部３０の厚みよりも極めて薄く
加工され、底面部を構成する固定部３１と、固定部３１
の中央部領域に形成された半導体素子搭載用の矩形状の
ダイパッド部３２と、そのダイパッド部３２に対してそ
の周囲に配置された信号接続用リード部であり、半導体
装置を構成した際は、その露出面が外部端子となるラン
ド部３３ａ，３３ｂとより構成されている。ランド部３
３ａとランド部３３ｂとは、ダイパッド部３２の周囲に
対して、エリア配置されており、図１４においては、外
側の配置はランド部３３ａを構成し、その内側の配置は
ランド部３３ｂを構成している。そしてランド部３３
ａ，３３ｂは、搭載した半導体素子と電気的な接続がな
される部位であり、通常は金属細線により搭載した半導
体素子とランド部３３ａ，３３ｂとが接続されるもので
ある。また薄厚の固定部３１は、樹脂封止後は、引き剥
がし等により、剥ぎ取りが可能であり、本実施形態のタ
ーミナルランドフレームに対して半導体素子を搭載し、
電気的接続、樹脂封止した後は固定部３１を除去するこ
とにより、底面にランド部３３ａ，３３ｂの裏面が露出
して外部端子を構成した樹脂封止型半導体装置を構成で
きるものである。なお、ダイパッド部３２は搭載すべき
半導体素子よりも小型に構成されており、樹脂封止型半
導体装置を構成した際、半導体素子の裏面に封止樹脂が
回り込み、信頼性を向上できるよう構成している。そし
てそのダイパッド部３２の形状についても、本実施形態
では矩形状としているが、円形でもよく、また分割した
形状でもよい。The terminal land frame of the present embodiment comprises a frame 29, a connecting portion 30 in the area of the frame 29 and having the same thickness as the thickness of the frame 29, and a connecting portion 3.
0, which is processed to be extremely thinner than the thickness of the connecting portion 30 to form a bottom surface portion;
A semiconductor device mounting rectangular die pad portion 32 formed in the central region of the semiconductor device, and a signal connection lead portion arranged around the die pad portion 32. When a semiconductor device is configured, The exposed surface is constituted by land portions 33a and 33b serving as external terminals. Land part 3
The area 3a and the land 33b are arranged in an area around the die pad 32. In FIG. 14, the outer arrangement forms the land 33a, and the inner arrangement forms the land 33b. ing. And the land 33
Reference numerals a and 33b denote portions where electrical connection is made with the mounted semiconductor element. Usually, the mounted semiconductor element and the lands 33a and 33b are connected by thin metal wires. After the resin sealing, the thin fixing portion 31 can be peeled off by peeling or the like, and the semiconductor element is mounted on the terminal land frame of the present embodiment,
After the electrical connection and resin sealing, by removing the fixing portion 31, the back surface of the land portions 33a and 33b is exposed on the bottom surface, so that a resin-sealed semiconductor device having external terminals can be formed. The die pad portion 32 is configured to be smaller than the semiconductor element to be mounted. When a resin-encapsulated semiconductor device is configured, the sealing resin wraps around the back surface of the semiconductor element to improve reliability. ing. The shape of the die pad portion 32 is rectangular in this embodiment, but may be circular or may be a divided shape.
【００７６】なお、フレーム枠２９には、熱による膨張
を防止する応力緩和用のスリット３４を設け生産効率を
向上するようにしている。特にその配置については、連
結部３０の交点に配することが有効である。このスリッ
ト３４の配置により、半導体装置を構成した際、樹脂封
止後の封止樹脂の応力を緩和して、フレーム自体の反り
を防止することができるので、半導体装置の品質を向上
させ、また搭載した半導体素子に印加される応力を少な
くできるため電気特性を安定にすることができるもので
ある。The frame 29 is provided with a slit 34 for stress relaxation for preventing expansion due to heat so as to improve production efficiency. In particular, it is effective to dispose it at the intersection of the connecting portions 30. By arranging the slits 34, when a semiconductor device is configured, the stress of the sealing resin after resin sealing can be relieved and the warpage of the frame itself can be prevented, so that the quality of the semiconductor device can be improved. Since the stress applied to the mounted semiconductor element can be reduced, the electric characteristics can be stabilized.
【００７７】本実施形態では、ターミナルランドフレー
ムのフレーム枠２９が２５０［μｍ］であり、固定部３
１の厚みはエッチング加工により、おおよそ５０［μ
ｍ］から２５［μｍ］とし、フレーム全体厚、すなわち
連結部３０の厚みの１０〜２０［％］程度の厚み、好ま
しくは１５［％］の厚みとしている。そして固定部３１
の厚み寸法により、半導体装置を構成した際の外部端子
としてのスタンドオフ高さを安定して確保することがで
きる。この固定部３１の厚みについては、樹脂封止後に
固定部３１の引き剥がしにより、ダイパッド部３２、ラ
ンド部３３ａ，３３ｂが剥離して封止樹脂内から落下す
るような力が印加しない厚みとすることが必要であり、
固定部３１のみが封止樹脂から剥がれて除去できる厚み
とする必要がある。そのための厚さとして、極力薄く加
工し、フレーム全体厚、すなわち連結部３０の厚みの１
０〜２０［％］程度の厚み、好ましくは１５［％］の厚
みとする。In the present embodiment, the frame 29 of the terminal land frame is 250 μm,
The thickness of 1 is approximately 50 [μ] by etching.
m] to 25 μm, and the thickness of the entire frame, that is, about 10 to 20% of the thickness of the connecting portion 30, and preferably 15%. And the fixing part 31
With the thickness dimension of, the stand-off height as an external terminal when a semiconductor device is formed can be stably secured. The thickness of the fixing portion 31 is set so that a force such that the die pad portion 32 and the lands 33a and 33b are peeled off and dropped from the sealing resin by peeling off the fixing portion 31 after resin sealing is applied. Need to be
It is necessary that the thickness be such that only the fixing portion 31 can be peeled off and removed from the sealing resin. As a thickness for this purpose, it is processed as thin as possible, and the thickness of the entire frame, that is, 1 of the thickness of the connecting portion 30
The thickness is about 0 to 20%, preferably 15%.
【００７８】また、本実施形態のターミナルランドフレ
ームは、図１４に示したように複数個のパターンが左
右、上下の連続した配列になっているものである。The terminal land frame according to the present embodiment has a plurality of patterns arranged continuously in the left, right, up and down directions as shown in FIG.
【００７９】以上、本実施形態のターミナルランドフレ
ームは、前述した図１，図２に示したターミナルランド
フレームの構成に対して、ランド部の配置をエリア配置
とし、搭載すべき半導体素子のピン数が多い場合には、
その多ピン化に対応してランド・グリッド・アレイ（Ｌ
ＧＡ）を構成することができるターミナルランドフレー
ムである。また、ランド部３３ａとランド部３３ｂとの
配置については、正格子状の配置や、千鳥状の配置等、
搭載する半導体素子の電極パッド数、電極パッドの配
置、間隔により適宜、設定できるものである。また本実
施形態では外側と内側との二重配置を例としているが、
搭載する半導体素子の電極パッド数、電極パッドの配
置、間隔により、三重、四重と適宜、設定し、ランド部
の大きさ、間隔、ダイパッド部の形状、大きさ等も適
宜、設定できるものである。さらに、ランド部３３ａよ
りランド３３ｂの表面積を少なくすることによりグリッ
ド状に配される外部端子の数を多くして、多端子化を図
ることができる。As described above, the terminal land frame according to the present embodiment is different from the terminal land frame shown in FIGS. If there are many
The land grid array (L
GA) can be configured as a terminal land frame. The arrangement of the land portions 33a and the land portions 33b may be a regular lattice-like arrangement, a staggered arrangement, or the like.
It can be appropriately set according to the number of electrode pads of the semiconductor element to be mounted, the arrangement of the electrode pads, and the interval. In the present embodiment, a double arrangement of the outside and the inside is taken as an example,
Depending on the number of electrode pads of the semiconductor element to be mounted, the arrangement and spacing of the electrode pads, triple and quadruple are appropriately set, and the size of the land portion, the interval, the shape and size of the die pad portion can also be appropriately set. is there. Furthermore, by reducing the surface area of the land 33b compared to the land 33a, the number of external terminals arranged in a grid can be increased, and the number of terminals can be increased.
【００８０】次に本実施形態のターミナルランドフレー
ムの製造方法について図面を参照しながら説明する。図
１６〜図１９は、本実施形態のターミナルランドフレー
ムの製造方法を工程順に示した断面図である。Next, a method for manufacturing the terminal land frame according to the present embodiment will be described with reference to the drawings. 16 to 19 are sectional views showing a method of manufacturing the terminal land frame according to the present embodiment in the order of steps.
【００８１】まず図１６に示すように、第１の工程とし
て、フレームを構成する銅材等よりなる金属板３５に対
して、上面と下面にそれぞれエッチングレジスト膜３６
を形成して、エッチングレジスト膜３６ａ，３６ｂをそ
れぞれ形成する。このエッチングレジスト膜３６ａにつ
いては、連結部、ダイパッド部およびランド部を構成し
たい部分に形成するものである。エッチングレジスト膜
３６ｂについては、金属板３５の裏面側を保護する目的
で形成する。First, as shown in FIG. 16, as a first step, an etching resist film 36 is formed on an upper surface and a lower surface of a metal plate 35 made of a copper material or the like constituting a frame.
To form etching resist films 36a and 36b, respectively. The etching resist film 36a is formed at a portion where a connection portion, a die pad portion, and a land portion are to be formed. The etching resist film 36b is formed for the purpose of protecting the back side of the metal plate 35.
【００８２】次に図１７に示すように、第２の工程とし
て、エッチングレジスト膜３６ａ，３６ｂの所定の領域
をそれぞれ除去して、開口部３７ａ，３７ｂ，３７ｃを
形成する。この工程は、いわゆるエッチングしない領域
のマスクを形成するものである。Next, as shown in FIG. 17, in a second step, predetermined portions of the etching resist films 36a and 36b are removed to form openings 37a, 37b and 37c. In this step, a mask for a so-called non-etching region is formed.
【００８３】次に図１８に示すように、第３の工程とし
て、金属板３５を片面よりエッチングして、開口部３７
ａ，３７ｂ，３７ｃ部分の厚みを薄く加工することによ
り、固定部３１を形成するとともに、エッチングされな
い領域に連結部３０、ダイパッド部３２およびランド部
３３ａ，３３ｂを形成する。Next, as shown in FIG. 18, as a third step, the metal plate 35 is etched from one side to form an opening 37.
By fixing the thicknesses of the portions a, 37b, and 37c, the fixed portion 31 is formed, and the connecting portion 30, the die pad portion 32, and the land portions 33a, 33b are formed in regions that are not etched.
【００８４】最後に図１９に示すように、第４の工程と
して、エッチングレジスト膜の除去を行い、底部が薄厚
の固定部３１であり、その面内にダイパッド部３２、ラ
ンド部３３ａ，３３ｂを有したターミナルランドフレー
ムを形成できる。なお、この工程の後、通常はメッキ法
によりメッキを行い、メッキとしては、Ｎｉ層、Ｐｄ
層、Ａｕ層を積層して３層の積層メッキを構成する。Finally, as shown in FIG. 19, as a fourth step, the etching resist film is removed, and the bottom portion is a thin fixing portion 31, and the die pad portion 32 and the land portions 33a, 33b are formed in the surface thereof. A terminal land frame having the same can be formed. After this step, plating is usually performed by a plating method.
Layer and an Au layer are laminated to form a three-layer laminated plating.
【００８５】次に本実施形態のターミナルランドフレー
ムを用いた樹脂封止型半導体装置について図面を参照し
ながら説明する。Next, a resin-sealed semiconductor device using the terminal land frame of the present embodiment will be described with reference to the drawings.
【００８６】図２０は本実施形態の樹脂封止型半導体装
置を示す図であり、図２０（ａ）は、本実施形態の樹脂
封止型半導体装置を示す上面の斜視図であり、図２０
（ｂ）はその下面の斜視図であり、図２０（ｃ）は図２
０（ａ），（ｂ）のＤ−Ｄ１箇所の断面としてランド
部、ダイパッド部を含む領域を切断した場合の断面図で
ある。FIG. 20 is a view showing a resin-sealed semiconductor device of this embodiment. FIG. 20A is a top perspective view showing the resin-sealed semiconductor device of this embodiment.
FIG. 20B is a perspective view of the lower surface, and FIG.
It is sectional drawing when the area | region containing a land part and a die pad part is cut | disconnected as a cross section of DD1 part of 0 (a), (b).
【００８７】本実施形態の樹脂封止型半導体装置は、フ
レーム枠の領域内であって、そのフレーム枠の厚みと同
厚の連結部と、連結部の領域内であって連結部の厚みよ
りも極めて薄く加工され、底面部を構成する固定部と、
固定部の中央部領域に形成された半導体素子搭載用のダ
イパッド部と、そのダイパッド部に対してその周囲に配
置された信号接続用リード部であり、半導体装置を構成
した際は、その露出面が外部端子となるエリア配置のラ
ンド部とより構成されたターミナルランドフレームより
なる電極底面露出型の樹脂封止型半導体装置であり、ダ
イパッド部３８と、そのダイパッド部３８上に接着剤３
９により接合された半導体素子４０と、その半導体素子
４０と金属細線４１により電気的に接続されたランド部
４２ａ，４２ｂと、半導体素子４０、金属細線４１、お
よびダイパッド部３８、ランド部４２ａ，４２ｂの一部
を封止した封止樹脂４３とより構成されている。The resin-encapsulated semiconductor device according to the present embodiment has a connecting portion in the region of the frame and having the same thickness as the thickness of the frame, and a connecting portion in the region of the connecting portion and having a thickness greater than the thickness of the connecting portion. Is also extremely thin, with a fixed part that constitutes the bottom part,
A die pad portion for mounting a semiconductor element formed in a central region of the fixed portion; and a signal connection lead portion disposed around the die pad portion. When the semiconductor device is configured, the exposed surface thereof is provided. Is a resin-encapsulated semiconductor device of an electrode bottom exposed type comprising a terminal land frame composed of land portions having areas arranged as external terminals, and a die pad portion 38 and an adhesive 3 on the die pad portion 38.
9, the semiconductor element 40, the land portions 42a and 42b electrically connected to the semiconductor element 40 by the thin metal wires 41, the semiconductor device 40, the thin metal wires 41, the die pad portion 38, and the land portions 42a and 42b. And a sealing resin 43 in which a part of the sealing resin is sealed.
【００８８】そして本実施形態の樹脂封止型半導体装置
は、エリア配置のランド部４２ａ，４２ｂの底面部分は
封止樹脂４３の面より突出して露出しており、その突出
量はスタンドオフを確保した量であって、この樹脂封止
型半導体装置を構成するのに用いたターミナルランドフ
レームの固定部の厚さ分だけ突出して構成されている。
また、このランド部４２ａ，４２ｂのスタンドオフを確
保して突出した底面部分は基板実装時の外部端子４４
ａ，４４ｂを構成するものである。この構成により樹脂
封止型半導体装置として小型化を実現できるものであ
る。In the resin-encapsulated semiconductor device according to the present embodiment, the bottom portions of the land portions 42a and 42b in the area arrangement are protruded and exposed from the surface of the encapsulating resin 43. And protrudes by the thickness of the fixing portion of the terminal land frame used to construct the resin-encapsulated semiconductor device.
The bottom portions of the lands 42a and 42b protruding while securing the stand-off are connected to the external terminals 44 when the substrate is mounted.
a, 44b. With this configuration, it is possible to reduce the size of the resin-sealed semiconductor device.
【００８９】さらに、本実施形態の樹脂封止型半導体装
置では、外部端子４４ａ，４４ｂおよびダイパッド部３
８が封止樹脂４３の面、すなわち封止樹脂４３の下面か
ら突出して安定してスタンドオフ高さが予め確保されて
いるため、実装基板に実装する際の外部端子４４ａ，４
４ｂおよびダイパッド部３８と実装基板の電極との接合
において、外部端子４４ａ，４４ｂをそのまま外部電極
として用いることができ、実装基板への実装のために外
部端子４４ａ，４４ｂに半田ボール等を付設する必要は
なく、製造工数、製造コスト的に有利となる。Further, in the resin-encapsulated semiconductor device of this embodiment, the external terminals 44a and 44b and the die pad portion 3
8 protrudes from the surface of the sealing resin 43, that is, the lower surface of the sealing resin 43, and the standoff height is stably secured in advance, so that the external terminals 44a, 4a when mounted on the mounting board are secured.
The external terminals 44a and 44b can be used as external electrodes as they are in bonding the 4b and the die pad portion 38 to the electrodes of the mounting board, and solder balls or the like are attached to the external terminals 44a and 44b for mounting on the mounting board. There is no need, which is advantageous in terms of man-hours and manufacturing costs.
【００９０】また、本実施形態のようにダイパッド部３
８を有した樹脂封止型半導体装置は、樹脂底面より露出
する部分を実装基板に半田等により接続することによ
り、放熱特性がよくなり、また、実装基板に半田接合さ
れることにより、外部端子４４ａ，４４ｂにかかる機械
的、熱的応力を分散することができ、接続信頼性が向上
するものである。Also, as in the present embodiment, the die pad 3
The resin-encapsulated semiconductor device having the above-mentioned structure improves the heat radiation characteristics by connecting the portion exposed from the resin bottom surface to the mounting board by soldering or the like. The mechanical and thermal stress applied to 44a, 44b can be dispersed, and the connection reliability is improved.
【００９１】次に本実施形態の樹脂封止型半導体装置の
製造方法について図面を参照しながら説明する。Next, a method for manufacturing the resin-encapsulated semiconductor device of the present embodiment will be described with reference to the drawings.
【００９２】図２１〜図２６は本実施形態の樹脂封止型
半導体装置の製造方法を示す断面図であり、各工程順に
示している。FIGS. 21 to 26 are sectional views showing a method of manufacturing the resin-encapsulated semiconductor device according to the present embodiment, which is shown in the order of each step.
【００９３】まず図２１に示すように、フレーム枠の領
域内であって、そのフレーム枠の厚みと同厚の連結部３
０と、連結部３０の領域内であって連結部３０の厚みよ
りも極めて薄く加工され、底面部を構成する固定部３１
と、固定部３１の中央部領域に形成された半導体素子搭
載用のダイパッド部３２と、そのダイパッド部３２に対
してその周囲に配置された信号接続用リード部であり、
半導体装置を構成した際は、その露出面が外部端子とな
るランド部３３ａ，３３ｂとより構成されたターミナル
ランドフレーム４５を用意する。First, as shown in FIG. 21, within the region of the frame, the connecting portion 3 having the same thickness as that of the frame is formed.
0, the fixing portion 31 which is processed in the region of the connecting portion 30 and is extremely thinner than the thickness of the connecting portion 30 to form the bottom surface portion.
A die pad portion 32 for mounting a semiconductor element formed in a central region of the fixed portion 31, and a signal connection lead portion disposed around the die pad portion 32,
When a semiconductor device is configured, a terminal land frame 45 is prepared, which has land portions 33a and 33b whose exposed surfaces serve as external terminals.
【００９４】次に図２２に示すように、ターミナルラン
ドフレーム４５のダイパッド部３２上に銀ペースト等の
導電性の接着剤３９を介して半導体素子４０を接合す
る。ここではダイパッド部３２は接合する半導体素子４
０よりも小型であるため、半導体素子４０の裏面とター
ミナルランドフレーム４５との間には隙間が形成され
る。Next, as shown in FIG. 22, the semiconductor element 40 is bonded onto the die pad 32 of the terminal land frame 45 via a conductive adhesive 39 such as a silver paste. Here, the die pad portion 32 is a semiconductor element 4 to be bonded.
Since it is smaller than zero, a gap is formed between the back surface of the semiconductor element 40 and the terminal land frame 45.
【００９５】次に図２３に示すように、ダイパッド部３
２上に接合した半導体素子４０の電極パッド（図示せ
ず）とランド部３３ａ，３３ｂとを金属細線４１により
電気的に接続する。Next, as shown in FIG.
The electrode pads (not shown) of the semiconductor element 40 bonded on the upper surface 2 and the lands 33 a and 33 b are electrically connected by the thin metal wires 41.
【００９６】次に図２４に示すように、ターミナルラン
ドフレーム４５の上面領域であって、連結部３０間の領
域を封止樹脂４３により樹脂封止し、半導体素子４０、
金属細線４１およびダイパッド部３２、ランド部３３
ａ，３３ｂの外囲を封止する。この場合、ターミナルラ
ンドフレーム４５の存在により、封止樹脂４３はその裏
面側へは回り込まず、フレームの裏面への樹脂バリの発
生はない。Next, as shown in FIG. 24, the region between the connecting portions 30 in the upper surface region of the terminal land frame 45 is resin-sealed with a sealing resin 43 so that the semiconductor element 40
Fine metal wire 41, die pad portion 32, land portion 33
a, 33b is sealed. In this case, due to the presence of the terminal land frame 45, the sealing resin 43 does not wrap around to the back surface side, and no resin burr is generated on the back surface of the frame.
【００９７】次に図２５に示すように、ターミナルラン
ドフレームから封止樹脂４３で封止した半導体素子４０
部分を分離させる。分離の方法としては、ターミナルラ
ンドフレームを引き剥がす方法、いわゆるピールオフに
より分離可能である。このピールオフにより、ターミナ
ルランドフレームからダイパッド部３２、ランド部３３
ａ，３３ｂが破断されて分離するため、樹脂封止型半導
体装置を得ることができる。すなわちダイパッド部３
２、ランド部３３ａ，３３ｂは、固定部３１の接続界面
で破断するものであり、固定部３１の厚みが２５〜５０
［μｍ］、好ましくは３０［μｍ］と極めて薄いもので
あるため、封止樹脂４３に係合したダイパッド部３２、
ランド部３３ａ，３３ｂをそのまま封止樹脂４３内に残
した状態で、ターミナルランドフレームの固定部３１、
連結部３０を分離できるものである。なお、封止樹脂４
３と固定部３１との界面は密着性が低いため、分離でき
るものである。Next, as shown in FIG. 25, a semiconductor element 40 sealed with a sealing resin 43 from a terminal land frame.
Separate parts. As a method of separation, the terminal land frame can be separated by peeling off, that is, by peeling off the terminal land frame. By this peel-off, the die pad portion 32 and the land portion 33 are separated from the terminal land frame.
Since a and 33b are broken and separated, a resin-sealed semiconductor device can be obtained. That is, the die pad portion 3
2. The land portions 33a and 33b break at the connection interface of the fixed portion 31, and the thickness of the fixed portion 31 is 25 to 50.
[Μm], preferably 30 [μm], so that the die pad portion 32 engaged with the sealing resin 43,
While the land portions 33a and 33b are left as they are in the sealing resin 43, the fixing portions 31 of the terminal land frame,
The connecting portion 30 can be separated. In addition, the sealing resin 4
Since the interface between 3 and the fixing portion 31 has low adhesion, it can be separated.
【００９８】以上のような各工程により、図２６に示す
ような、ターミナルランドフレームより構成され、半導
体装置としてのダイパッド部３８と、そのダイパッド部
３８上に接着剤３９により接合された半導体素子４０
と、その半導体素子４０と金属細線４１により電気的に
接続された半導体装置としてのランド部４２ａ，４２ｂ
と、半導体素子４０、金属細線４１、およびダイパッド
部３８、ランド部３３ａ，３３ｂの一部を封止した封止
樹脂４３とより構成された電極底面露出型の樹脂封止型
半導体装置を得ることができる。本実施形態で製造され
る樹脂封止型半導体装置のランド部３３ａ，３３ｂの突
出した部分は、外部端子４４ａ，４４ｂを構成し、実装
基板との接合において、スタンドオフを確保しているも
のである。By the above-described steps, a die pad portion 38 as a semiconductor device, which is composed of a terminal land frame as shown in FIG. 26, and a semiconductor element 40 bonded on the die pad portion 38 with an adhesive 39
And land portions 42a and 42b as a semiconductor device electrically connected to the semiconductor element 40 and the thin metal wire 41.
To obtain a resin-encapsulated semiconductor device of an electrode bottom-exposed type comprising a semiconductor element 40, a thin metal wire 41, a die pad portion 38, and a sealing resin 43 which seals a part of the lands 33a and 33b. Can be. The protruding portions of the lands 33a and 33b of the resin-encapsulated semiconductor device manufactured in the present embodiment constitute external terminals 44a and 44b, and secure a stand-off in joining with the mounting substrate. is there.
【００９９】次に図２７，図２８に示すようなターミナ
ルランドフレームを用いた場合の樹脂封止型半導体装置
の製造方法について説明する。図２７はターミナルラン
ドフレームを示す平面図であり、図２８は図２７のＥ−
Ｅ１箇所の断面図である。Next, a method of manufacturing a resin-encapsulated semiconductor device using a terminal land frame as shown in FIGS. 27 and 28 will be described. FIG. 27 is a plan view showing a terminal land frame, and FIG.
It is sectional drawing of E1 location.
【０１００】図２７，図２８に示すターミナルランドフ
レームは、図１４，図１５に示したターミナルランドフ
レームと同様な構成であるが、連結部を設けず、フレー
ム枠２９の領域内の固定部３１上にダイパッド部３２と
ランド部３３ａ，３３ｂとを連続で形成したものであ
る。この図２７，図２８に示したターミナルランドフレ
ームを用いて樹脂封止型半導体装置を製造する場合は、
ターミナルランドフレームの上面に対して、金型内で一
括で樹脂封止した後、ダイパッド部３２上に搭載した個
々の半導体素子ごとに封止樹脂をカッター刃により切断
することにより、一括で複数の樹脂封止型半導体装置を
得ることができる。The terminal land frame shown in FIGS. 27 and 28 has the same configuration as that of the terminal land frame shown in FIGS. 14 and 15, except that no connecting portion is provided and the fixing portion 31 in the area of the frame frame 29 is provided. The die pad 32 and the lands 33a and 33b are continuously formed thereon. When manufacturing a resin-encapsulated semiconductor device using the terminal land frame shown in FIGS. 27 and 28,
After collectively sealing the upper surface of the terminal land frame in a mold with a resin, the sealing resin is cut by a cutter blade for each semiconductor element mounted on the die pad portion 32, so that a plurality of pieces are collectively sealed. A resin-sealed semiconductor device can be obtained.
【０１０１】図２９，図３０はターミナルランドフレー
ムの上面に対して、一括で樹脂封止し、切断によって一
括で複数の樹脂封止型半導体装置を得る状態を示した図
である。図２９は概略を示す斜視図、図３０は概略を示
す断面図である。FIGS. 29 and 30 are views showing a state in which the upper surface of the terminal land frame is collectively sealed with resin, and a plurality of resin-sealed semiconductor devices are collectively obtained by cutting. FIG. 29 is a schematic perspective view, and FIG. 30 is a schematic sectional view.
【０１０２】図２９に示すように、図２７に示したよう
なターミナルランドフレーム４６に半導体素子を搭載
し、ランド部と金属細線によって電気的に接続した後、
封止樹脂４３により上面領域を封止し、カッター刃４７
により、個々の半導体素子領域の切断領域ラインＲｅの
封止樹脂４３を切断する。その結果、図３０に示すよう
に、ターミナルランドフレーム４６上の個々の半導体素
子４８の領域の封止樹脂４３が切断され、切断領域ライ
ンＲｅで分離した状態となり、その後はターミナルラン
ドフレームの引き剥がしにより、一括で複数の樹脂封止
型半導体装置を得ることができる。As shown in FIG. 29, after the semiconductor element is mounted on the terminal land frame 46 as shown in FIG. 27 and electrically connected to the lands by thin metal wires,
The upper surface area is sealed with the sealing resin 43, and the cutter blade 47 is sealed.
Thereby, the sealing resin 43 of the cutting region line Re of each semiconductor element region is cut. As a result, as shown in FIG. 30, the sealing resin 43 in the region of each semiconductor element 48 on the terminal land frame 46 is cut and separated at the cut region line Re, and thereafter, the terminal land frame is peeled off. Thereby, a plurality of resin-sealed semiconductor devices can be obtained at once.
【０１０３】本実施形態の特徴は、封止樹脂部分を切断
することにより効率のよい分離方法を提供できることで
リードフレームを切断することなく半導体装置を分離で
き、切断時間の短縮、切断刃の摩耗や寿命が長くなり生
産性が向上するものである。The feature of this embodiment is that the semiconductor device can be separated without cutting the lead frame by providing an efficient separation method by cutting the sealing resin portion, thereby reducing the cutting time and the wear of the cutting blade. And the service life is prolonged, and the productivity is improved.
【０１０４】次に本発明のターミナルランドフレームの
他の実施形態について説明する。図３１は本実施形態の
ターミナルランドフレームを示す平面図である。図３２
は本実施形態のターミナルランドフレームを示す断面図
であり、図３１のＦ−Ｆ１箇所の断面を示している。Next, another embodiment of the terminal land frame of the present invention will be described. FIG. 31 is a plan view showing the terminal land frame of the present embodiment. FIG.
31 is a cross-sectional view showing the terminal land frame of the present embodiment, and shows a cross section taken along a line FF1 in FIG.
【０１０５】本実施形態のターミナルランドフレーム
は、フレーム枠４９と、フレーム枠４９領域内であって
フレーム枠４９の厚みと同厚の連結部５０と、連結部５
０の領域内であって連結部５０の厚みよりも極めて薄く
加工され、底面部を構成する固定部５１と、固定部５１
の中央部領域に形成された半導体素子搭載用の矩形状の
ポスト部５２と、そのポスト部５２に対してその周囲に
配置された信号接続用リード部であり、半導体装置を構
成した際は、その露出面が外部端子となるランド部５３
ａ，５３ｂとより構成されている。ランド部５３ａとラ
ンド部５３ｂとは、ポスト部５２の周囲に対して、エリ
ア配置されており、図３１においては、外側の配置はラ
ンド部５３ａを構成し、その内側の配置はランド部５３
ｂを構成している。そしてランド部５３ａ，５３ｂは、
搭載した半導体素子と電気的な接続がなされる部位であ
り、通常は金属細線により搭載した半導体素子とランド
部５３ａ，５３ｂとが接続されるものである。また薄厚
の固定部５１は、樹脂封止後は、引き剥がし等により、
剥ぎ取りが可能であり、本実施形態のターミナルランド
フレームに対して半導体素子を搭載し、電気的接続、樹
脂封止した後は固定部５１を除去することにより、底面
にランド部５３ａ，５３ｂの裏面が露出して外部端子を
構成した樹脂封止型半導体装置を構成できるものであ
る。なお、ポスト部５２は搭載すべき半導体素子よりも
小さいエリアで配置されており、樹脂封止型半導体装置
を構成した際、半導体素子の裏面に封止樹脂が回り込
み、信頼性を向上できるよう構成している。そしてその
ポスト部５２の形状についても、本実施形態では矩形状
としているが、円形でもよい。The terminal land frame of the present embodiment comprises a frame 49, a connecting portion 50 in the region of the frame 49 and having the same thickness as the thickness of the frame 49,
0, which is processed to be extremely thinner than the thickness of the connecting portion 50 to form a bottom portion;
A rectangular post portion 52 for mounting a semiconductor element formed in a central region of the semiconductor device, and a signal connection lead portion arranged around the post portion 52. When a semiconductor device is configured, The land 53 whose exposed surface is an external terminal
a and 53b. The land portion 53a and the land portion 53b are arranged in an area around the post portion 52. In FIG. 31, the outer portion constitutes the land portion 53a, and the inner portion thereof constitutes the land portion 53.
b. And the land parts 53a and 53b
This is a portion that is electrically connected to the mounted semiconductor element, and is usually connected to the mounted semiconductor element and the lands 53a and 53b by thin metal wires. Also, after the resin sealing, the thin fixing portion 51 is peeled off or the like.
The semiconductor element is mounted on the terminal land frame of the present embodiment, and after the electrical connection and the resin sealing, the fixing portion 51 is removed, so that the land portions 53a and 53b are formed on the bottom surface. This makes it possible to constitute a resin-encapsulated semiconductor device in which the back surface is exposed to form external terminals. Note that the post portion 52 is arranged in an area smaller than the semiconductor element to be mounted, and when a resin-encapsulated semiconductor device is configured, the sealing resin wraps around the back surface of the semiconductor element to improve reliability. are doing. The shape of the post portion 52 is rectangular in this embodiment, but may be circular.
【０１０６】なお、フレーム枠４９には、熱による膨張
を防止する応力緩和用のスリット５４を設け生産効率を
向上するようにしている。特にその配置については、連
結部５０の交点に配することが有効である。このスリッ
ト５４の配置により、半導体装置を構成した際、樹脂封
止後の封止樹脂の応力を緩和して、フレーム自体の反り
を防止することができるので、半導体装置の品質を向上
させ、また搭載した半導体素子に印加される応力を少な
くできるため電気特性を安定にすることができるもので
ある。Note that the frame 49 is provided with a slit 54 for stress relaxation for preventing expansion due to heat so as to improve production efficiency. In particular, regarding the arrangement, it is effective to arrange at the intersection of the connecting portions 50. By arranging the slits 54, when a semiconductor device is configured, the stress of the sealing resin after resin sealing can be reduced, and the warpage of the frame itself can be prevented, thereby improving the quality of the semiconductor device. Since the stress applied to the mounted semiconductor element can be reduced, the electric characteristics can be stabilized.
【０１０７】本実施形態のように半導体素子を搭載する
部位が、ポスト部５２である特徴は、低熱抵抗に劣る反
面、水分による影響を抑制し、耐パッケージクラック性
に優れた樹脂封止型半導体装置を構成できる点である。
ポスト部５２を有した樹脂封止型半導体装置は、樹脂底
面より露出する部分が少なく、また半導体素子の底面が
樹脂で覆われているため、実装後の応力による半導体装
置の耐水性が高く信頼性に優れるものである。逆に半導
体素子を搭載する部位として、ダイパッド部を採用した
場合は、実装基板の接着が必要である反面、低熱抵抗化
が図れるものである。As in the present embodiment, the portion where the semiconductor element is mounted is the post portion 52. The post-mounting portion 52 has a low heat resistance, but is less likely to be affected by moisture and has excellent package crack resistance. The point is that the device can be configured.
Since the resin-encapsulated semiconductor device having the post portion 52 has a small portion exposed from the resin bottom surface and the bottom surface of the semiconductor element is covered with the resin, the semiconductor device has high water resistance due to stress after mounting and has high reliability. It has excellent properties. Conversely, when a die pad portion is employed as a portion on which a semiconductor element is mounted, it is necessary to bond a mounting substrate, but it is possible to achieve low thermal resistance.
【０１０８】その他、ターミナルランドフレームの各構
成要件については、前述した実施形態と同様であるので
省略する。[0108] Other components of the terminal land frame are the same as those in the above-described embodiment, and will not be described.
【０１０９】次に本実施形態のターミナルランドフレー
ムの製造方法について図面を参照しながら説明する。図
３３〜図３６は、本実施形態のターミナルランドフレー
ムの製造方法を工程順に示した断面図である。Next, a method for manufacturing the terminal land frame according to the present embodiment will be described with reference to the drawings. 33 to 36 are cross-sectional views illustrating a method of manufacturing the terminal land frame according to the present embodiment in the order of steps.
【０１１０】まず図３３に示すように、第１の工程とし
て、フレームを構成する銅材等よりなる金属板５５に対
して、上面と下面にそれぞれエッチングレジスト膜５６
を形成して、エッチングレジスト膜５６ａ，５６ｂをそ
れぞれ形成する。このエッチングレジスト膜５６ａにつ
いては、連結部、ポスト部およびランド部を構成したい
部分に形成するものである。エッチングレジスト膜５６
ｂについては、金属板５５の裏面側を保護する目的で形
成する。First, as shown in FIG. 33, as a first step, an etching resist film 56 is formed on an upper surface and a lower surface of a metal plate 55 made of a copper material or the like constituting a frame.
To form etching resist films 56a and 56b, respectively. The etching resist film 56a is formed at a portion where a connecting portion, a post portion, and a land portion are to be formed. Etching resist film 56
b is formed for the purpose of protecting the back surface side of the metal plate 55.
【０１１１】次に図３４に示すように、第２の工程とし
て、エッチングレジスト膜５６ａ，５６ｂの所定の領域
をそれぞれ除去して、開口部５７ａ，５７ｂ，５７ｃ，
５７ｄを形成する。この工程は、いわゆるエッチングし
ない領域のマスクを形成するものである。Next, as shown in FIG. 34, as a second step, predetermined regions of the etching resist films 56a, 56b are respectively removed to form openings 57a, 57b, 57c,
57d is formed. In this step, a mask for a so-called non-etching region is formed.
【０１１２】次に図３５に示すように、第３の工程とし
て、金属板５５を片面よりエッチングして、開口部５７
ａ，５７ｂ，５７ｃ，５７ｄ部分の厚みを薄く加工する
ことにより、固定部５１を形成するとともに、エッチン
グされない領域に連結部５０、ポスト部５２およびラン
ド部５３ａ，５３ｂを形成する。Next, as shown in FIG. 35, as a third step, the metal plate 55 is etched from one side to open the opening 57.
By fixing the thicknesses of the portions a, 57b, 57c, and 57d, the fixed portion 51 is formed, and the connecting portion 50, the post portion 52, and the land portions 53a, 53b are formed in the regions that are not etched.
【０１１３】最後に図３６に示すように、第４の工程と
して、エッチングレジスト膜の除去を行い、底部が薄厚
の固定部５１であり、その面内にポスト部５２、ランド
部５３ａ，５３ｂを有したターミナルランドフレームを
形成できる。なお、この工程の後、通常はメッキ法によ
りメッキを行い、メッキとしては、Ｎｉ層、Ｐｄ層、Ａ
ｕ層を積層して３層の積層メッキを構成する。Finally, as shown in FIG. 36, as a fourth step, the etching resist film is removed, and the bottom portion is a thin fixing portion 51, in which a post portion 52 and lands 53a and 53b are formed. A terminal land frame having the same can be formed. After this step, usually, plating is performed by a plating method, and the plating includes Ni layer, Pd layer, A
The u-layers are laminated to form a three-layer laminated plating.
【０１１４】次に本実施形態のターミナルランドフレー
ムを用いた樹脂封止型半導体装置について図面を参照し
ながら説明する。Next, a resin-sealed semiconductor device using the terminal land frame of the present embodiment will be described with reference to the drawings.
【０１１５】図３７は本実施形態の樹脂封止型半導体装
置を示す図であり、図３７（ａ）は、本実施形態の樹脂
封止型半導体装置を示す上面の斜視図であり、図３７
（ｂ）はその下面の斜視図であり、図３７（ｃ）は図３
７（ａ），（ｂ）のＧ−Ｇ１箇所の断面としてランド
部、ポスト部を含む領域を切断した場合の断面図であ
る。FIG. 37 is a view showing a resin-sealed semiconductor device of this embodiment. FIG. 37 (a) is a top perspective view showing the resin-sealed semiconductor device of this embodiment.
FIG. 37B is a perspective view of the lower surface, and FIG.
FIGS. 7A and 7B are cross-sectional views when a region including a land portion and a post portion is cut as a cross section at a GG1 point in FIGS.
【０１１６】本実施形態の樹脂封止型半導体装置は、フ
レーム枠の領域内であって、そのフレーム枠の厚みと同
厚の連結部と、連結部の領域内であって連結部の厚みよ
りも極めて薄く加工され、底面部を構成する固定部と、
固定部の中央部領域に形成された半導体素子搭載用のポ
スト部と、そのポスト部に対してその周囲に配置された
信号接続用リード部であり、半導体装置を構成した際
は、その露出面が外部端子となるエリア配置のランド部
とより構成されたターミナルランドフレームよりなる電
極底面露出型の樹脂封止型半導体装置であり、ポスト部
５８と、そのポスト部５８上に接着剤５９により接合さ
れた半導体素子６０と、その半導体素子６０と金属細線
６１により電気的に接続されたランド部６２ａ，６２ｂ
と、半導体素子６０、金属細線６１、およびポスト部５
８、ランド部６２ａ，６２ｂの一部を封止した封止樹脂
６３とより構成されている。The resin-encapsulated semiconductor device according to the present embodiment has a connecting portion in the region of the frame and having the same thickness as the thickness of the frame, and a connecting portion in the region of the connecting portion and having a thickness larger than that of the connecting portion. Is also extremely thin, with a fixed part that constitutes the bottom part,
A post portion for mounting a semiconductor element formed in the central region of the fixed portion, and a signal connection lead portion disposed around the post portion for forming the semiconductor device. Is a resin-encapsulated semiconductor device of an electrode bottom exposed type composed of a terminal land frame composed of land portions having areas arranged as external terminals, and bonded to a post portion 58 by an adhesive 59 on the post portion 58 Semiconductor element 60 and lands 62a, 62b electrically connected to the semiconductor element 60 by a thin metal wire 61.
And the semiconductor element 60, the thin metal wire 61, and the post part 5.
8, and a sealing resin 63 that seals a part of the lands 62a and 62b.
【０１１７】そして本実施形態の樹脂封止型半導体装置
は、エリア配置のランド部６２ａ，６２ｂの底面部分は
封止樹脂６３の面より突出して露出しており、その突出
量はスタンドオフを確保した量であって、この樹脂封止
型半導体装置を構成するのに用いたターミナルランドフ
レームの固定部の厚さ分だけ突出して構成されている。
また、このランド部６２ａ，６２ｂのスタンドオフを確
保して突出した底面部分は基板実装時の外部端子６４
ａ，６４ｂを構成するものである。この構成により樹脂
封止型半導体装置として小型化を実現できるものであ
る。In the resin-encapsulated semiconductor device according to the present embodiment, the bottom portions of the land portions 62a and 62b in the area arrangement are protruded and exposed from the surface of the encapsulating resin 63, and the protruding amount secures the stand-off. And protrudes by the thickness of the fixing portion of the terminal land frame used to construct the resin-encapsulated semiconductor device.
The bottom portions of the lands 62a and 62b that protrude while securing the stand-off are the external terminals 64 when the substrate is mounted.
a, 64b. With this configuration, it is possible to reduce the size of the resin-sealed semiconductor device.
【０１１８】さらに、本実施形態の樹脂封止型半導体装
置では、外部端子６４ａ，６４ｂおよびポスト部５８が
封止樹脂６３の面、すなわち封止樹脂６３の下面から突
出して安定してスタンドオフ高さが予め確保されている
ため、実装基板に実装する際の外部端子６４ａ，６４ｂ
およびポスト部５８と実装基板の電極との接合におい
て、外部端子６４ａ，６４ｂをそのまま外部電極として
用いることができ、実装基板への実装のために外部端子
６４ａ，６４ｂに半田ボール等を付設する必要はなく、
製造工数、製造コスト的に有利となる。Further, in the resin-encapsulated semiconductor device of the present embodiment, the external terminals 64a, 64b and the post portion 58 protrude from the surface of the encapsulation resin 63, that is, the lower surface of the encapsulation resin 63, and stably stand-off height. Are secured in advance, so that the external terminals 64a, 64b when mounted on the mounting board are
Also, in joining the post portion 58 and the electrodes of the mounting board, the external terminals 64a and 64b can be used as external electrodes as they are, and it is necessary to attach solder balls or the like to the external terminals 64a and 64b for mounting on the mounting board. Not,
This is advantageous in terms of manufacturing man-hours and manufacturing costs.
【０１１９】また本実施形態の樹脂封止型半導体装置
は、ポスト部５８を有しており、ダイパッド部とは異な
るため、樹脂底面より露出する部分が少なく、また半導
体素子の底面が樹脂で覆われているため、実装後の応力
による半導体装置の耐水性が高く信頼性に優れるもので
ある。The resin-encapsulated semiconductor device of this embodiment has the post portion 58, which is different from the die pad portion, so that the portion exposed from the bottom of the resin is small, and the bottom of the semiconductor element is covered with the resin. Therefore, the semiconductor device has high water resistance due to stress after mounting and has excellent reliability.
【０１２０】次に本実施形態の樹脂封止型半導体装置の
製造方法について図面を参照しながら説明する。Next, a method for manufacturing the resin-encapsulated semiconductor device of the present embodiment will be described with reference to the drawings.
【０１２１】図３８〜図４３は本実施形態の樹脂封止型
半導体装置の製造方法を示す断面図であり、各工程順に
示している。FIGS. 38 to 43 are sectional views showing a method of manufacturing the resin-encapsulated semiconductor device of the present embodiment, which is shown in the order of each step.
【０１２２】まず図３８に示すように、フレーム枠の領
域内であって、そのフレーム枠の厚みと同厚の連結部５
０と、連結部５０の領域内であって連結部５０の厚みよ
りも極めて薄く加工され、底面部を構成する固定部５１
と、固定部５１の中央部領域に形成された半導体素子搭
載用のポスト部５２と、そのポスト部５２に対してその
周囲に配置された信号接続用リード部であり、半導体装
置を構成した際は、その露出面が外部端子となるランド
部５３ａ，５３ｂとより構成されたターミナルランドフ
レーム６５を用意する。First, as shown in FIG. 38, the connecting portion 5 having the same thickness as that of the frame within the region of the frame is provided.
0, the fixing portion 51 which is processed in the region of the connecting portion 50 and is extremely thinner than the thickness of the connecting portion 50 to form the bottom surface portion.
A post 52 for mounting a semiconductor element formed in a central region of the fixing portion 51 and a signal connection lead disposed around the post 52 for forming a semiconductor device. Prepares a terminal land frame 65 whose exposed surface includes land portions 53a and 53b serving as external terminals.
【０１２３】次に図３９に示すように、ターミナルラン
ドフレーム６５のポスト部５２上に銀ペースト等の導電
性の接着剤５９を介して半導体素子６０を接合する。こ
こではポスト部５２は接合する半導体素子６０よりも小
型であるため、半導体素子６０の裏面とターミナルラン
ドフレーム６５との間には隙間が形成される。Next, as shown in FIG. 39, the semiconductor element 60 is bonded onto the post portion 52 of the terminal land frame 65 via a conductive adhesive 59 such as a silver paste. Here, since the post portion 52 is smaller than the semiconductor element 60 to be joined, a gap is formed between the back surface of the semiconductor element 60 and the terminal land frame 65.
【０１２４】次に図４０に示すように、ポスト部５２上
に接合した半導体素子６０の電極パッド（図示せず）と
ランド部５３ａ，５３ｂとを金属細線６１により電気的
に接続する。Next, as shown in FIG. 40, the electrode pads (not shown) of the semiconductor element 60 joined on the post portions 52 and the land portions 53a and 53b are electrically connected by the thin metal wires 61.
【０１２５】次に図４１に示すように、ターミナルラン
ドフレーム６５の上面領域であって、連結部５０間の領
域を封止樹脂６３により樹脂封止し、半導体素子６０、
金属細線６１およびポスト部５２、ランド部５３ａ，５
３ｂの外囲を封止する。この場合、ターミナルランドフ
レーム６５の存在により、封止樹脂６３はその裏面側へ
は回り込まず、フレームの裏面への樹脂バリの発生はな
い。Next, as shown in FIG. 41, the upper surface area of the terminal land frame 65, that is, the area between the connecting portions 50 is resin-sealed with a sealing resin 63, and the semiconductor element 60,
Fine metal wire 61, post portion 52, land portions 53a, 5
The outer periphery of 3b is sealed. In this case, due to the presence of the terminal land frame 65, the sealing resin 63 does not wrap around to the back surface side, and no resin burr is generated on the back surface of the frame.
【０１２６】次に図４２に示すように、ターミナルラン
ドフレームから封止樹脂６３で封止した半導体素子６０
部分を分離させる。分離の方法としては、ターミナルラ
ンドフレームを引き剥がす方法、いわゆるピールオフに
より分離可能である。このピールオフにより、ターミナ
ルランドフレームからポスト部５２、ランド部５３ａ，
５３ｂが破断されて分離するため、樹脂封止型半導体装
置を得ることができる。すなわちポスト部５２、ランド
部５３ａ，５３ｂは、固定部５１の接続界面で破断する
ものであり、固定部５１の厚みが２５〜５０［μｍ］、
好ましくは３０［μｍ］と極めて薄いものであるため、
封止樹脂６３に係合したポスト部５２、ランド部５３
ａ，５３ｂをそのまま封止樹脂６３内に残した状態で、
ターミナルランドフレームの固定部５１、連結部５０を
分離できるものである。なお、封止樹脂６３と固定部５
１との界面は密着性が低いため、分離できるものであ
る。Next, as shown in FIG. 42, the semiconductor element 60 sealed with the sealing resin 63 from the terminal land frame.
Separate parts. As a method of separation, the terminal land frame can be separated by peeling off, that is, by peeling off the terminal land frame. By this peel-off, the post part 52, the land part 53a,
Since 53b is broken and separated, a resin-sealed semiconductor device can be obtained. That is, the post part 52 and the land parts 53a and 53b break at the connection interface of the fixing part 51, and the thickness of the fixing part 51 is 25 to 50 [μm].
Since it is preferably extremely thin, 30 [μm],
Post 52 and land 53 engaged with sealing resin 63
a and 53b are left in the sealing resin 63 as they are,
The fixing part 51 and the connecting part 50 of the terminal land frame can be separated. The sealing resin 63 and the fixing portion 5
Since the interface with 1 has low adhesion, it can be separated.
【０１２７】以上のような各工程により、図４３に示す
ような、ターミナルランドフレームより構成され、半導
体装置としてのポスト部５８と、そのポスト部５８上に
接着剤５９により接合された半導体素子６０と、その半
導体素子６０と金属細線６１により電気的に接続された
半導体装置としてのランド部６２ａ，６２ｂと、半導体
素子６０、金属細線６１、およびポスト部５８、ランド
部６２ａ，６２ｂの一部を封止した封止樹脂６３とより
構成された電極底面露出型の樹脂封止型半導体装置を得
ることができる。本実施形態で製造される樹脂封止型半
導体装置のランド部６２ａ，６２ｂの突出した部分は、
外部端子６４ａ，６４ｂを構成し、実装基板との接合に
おいて、スタンドオフを確保しているものである。By each of the steps described above, a post 58 as a semiconductor device and a semiconductor element 60 bonded on the post 58 with an adhesive 59 are constituted by a terminal land frame as shown in FIG. And land portions 62a and 62b as a semiconductor device electrically connected to the semiconductor element 60 and the metal wire 61, and a part of the semiconductor element 60, the metal wire 61, the post 58, and the land portions 62a and 62b. An electrode-bottom-exposed resin-sealed semiconductor device composed of the sealed sealing resin 63 can be obtained. The protruding portions of the land portions 62a and 62b of the resin-encapsulated semiconductor device manufactured in this embodiment
The external terminals 64a and 64b are configured to secure a stand-off in joining with the mounting substrate.
【０１２８】次に本実施形態のターミナルランドフレー
ムの変形形態について図面を参照しながら説明する。Next, a modification of the terminal land frame of the present embodiment will be described with reference to the drawings.
【０１２９】図４４〜図５２は本実施形態のターミナル
ランドフレームを示す部分的な断面図である。各図にお
けるターミナルランドフレームは、連結部６６、ダイパ
ッド部６７、ランド部６８、固定部６９より構成されて
いる。FIGS. 44 to 52 are partial sectional views showing the terminal land frame of the present embodiment. The terminal land frame in each figure includes a connecting portion 66, a die pad portion 67, a land portion 68, and a fixing portion 69.
【０１３０】まず図４４に示すように、本実施形態のタ
ーミナルランドフレームは、連結部６６、ダイパッド部
６７、ランド部６８、固定部６９より構成され、ランド
部６８が、その上部表面には溝部７０が設けられており
樹脂封止後、樹脂と密着力を高めるとともに、実装後、
機械的、熱的応力が接続した金属細線にかかるのを少な
くする働きがある。金属細線は溝部７０間に接続される
場合や、溝部７０外に接続される場合もあるが、応力が
金属細線に印加されることを低減する働きがある。そし
て溝部７０と溝部７０との間には、半導体素子との接続
の金属細線が接続されるエリアが確保されているもので
ある。First, as shown in FIG. 44, the terminal land frame of the present embodiment comprises a connecting portion 66, a die pad portion 67, a land portion 68, and a fixing portion 69. 70 is provided, and after sealing with resin, the adhesive strength with the resin is increased.
It has the function of reducing mechanical and thermal stress applied to the connected thin metal wires. The thin metal wire may be connected between the groove portions 70 or may be connected outside the groove portion 70, but has a function of reducing the application of stress to the thin metal wire. An area for connecting a thin metal wire for connection to a semiconductor element is provided between the grooves 70.
【０１３１】次に図４５に示すように、本実施形態のタ
ーミナルランドフレームは、連結部６６、ダイパッド部
６７、ランド部６８、固定部６９より構成され、固定部
６９には封止後のピーリングにより剥がしやすくするた
めに、ランド部６８、ダイパッド部６７の下面の周囲に
溝部７１の加工を施す。例えば、スリット状にランド部
６８、ダイパッド部６７の下面周囲に加工するとよい。
この結果、エッチング部にメッキがされているため、半
田によりプリント基板に実装されると、半田の接着力が
向上し、実装信頼性が向上する効果もある。Next, as shown in FIG. 45, the terminal land frame of the present embodiment is composed of a connecting portion 66, a die pad portion 67, a land portion 68, and a fixing portion 69. The groove 71 is formed around the lower surfaces of the land 68 and the die pad 67 in order to facilitate the peeling. For example, it may be processed in a slit shape around the lower surfaces of the land portion 68 and the die pad portion 67.
As a result, since the etched portion is plated, when it is mounted on a printed circuit board by solder, the adhesive force of the solder is improved, and there is also an effect that the mounting reliability is improved.
【０１３２】次に図４６に示すように、本実施形態のタ
ーミナルランドフレームは、連結部６６、ダイパッド部
６７、ランド部６８、固定部６９より構成され、ランド
部６８の形状は、断面構造において段差部７２をエッチ
ング加工をした後、メッキ処理がされているものであ
る。段差部７２には封止工程において樹脂封止により樹
脂が充填される。また、固定部６９の樹脂充填部７３に
はポリイミド等の樹脂が充填され、樹脂封止により封止
樹脂が底面から漏れるのを防止している。この構成の特
徴は、実装時にメッキの働きにより、半田フィレットを
形成させるためと、ランド部６８の段差部７２と封止樹
脂とのアンカー効果による結合力を向上させることであ
る。そして金属細線への応力緩和と各種の実装接続の信
頼性の向上を図る効果がある。Next, as shown in FIG. 46, the terminal land frame of the present embodiment is composed of a connecting portion 66, a die pad portion 67, a land portion 68, and a fixing portion 69. After the stepped portion 72 is etched, a plating process is performed. The step portion 72 is filled with resin by resin sealing in a sealing step. The resin filling portion 73 of the fixing portion 69 is filled with a resin such as polyimide to prevent the sealing resin from leaking from the bottom surface by resin sealing. The features of this configuration are that a solder fillet is formed by the action of plating at the time of mounting, and that the bonding force due to the anchor effect between the step portion 72 of the land portion 68 and the sealing resin is improved. Then, there is an effect of reducing stress on the thin metal wire and improving the reliability of various mounting connections.
【０１３３】次に図４７に示すように、本実施形態のタ
ーミナルランドフレームは、連結部６６、ダイパッド部
６７、ランド部６８、固定部６９より構成され、ランド
部６８には、断面構造において、両面に段差部７２，７
４を配して、メッキの働きにより、半田フィレットを形
成容易とし、半田の実装接続の信頼性の向上を図るもの
である。また同様に固定部６９の樹脂充填部７３にはポ
リイミド等の樹脂が充填され、樹脂封止により封止樹脂
が底面から漏れるのを防止している。この構成の特徴
は、ランド部６８の封止樹脂との結合力が飛躍的に向上
し、金属細線に印加される応力が少なくなる点にある。Next, as shown in FIG. 47, the terminal land frame of the present embodiment is composed of a connecting portion 66, a die pad portion 67, a land portion 68, and a fixing portion 69. Steps 72, 7 on both sides
4 is provided to facilitate the formation of the solder fillet by the function of plating and to improve the reliability of solder mounting connection. Similarly, the resin filling portion 73 of the fixing portion 69 is filled with a resin such as polyimide, and the sealing resin prevents the sealing resin from leaking from the bottom surface. The feature of this configuration is that the bonding force between the land 68 and the sealing resin is remarkably improved, and the stress applied to the fine metal wire is reduced.
【０１３４】また、前記した図４４〜図４７の特徴ある
ランド部６８の形状を組み合わせることにより、要求さ
れる実装信頼性に適したランド部６８の形状を選択する
ことができる。Further, by combining the above-mentioned characteristic shapes of the land portions 68 shown in FIGS. 44 to 47, it is possible to select a shape of the land portion 68 suitable for required mounting reliability.
【０１３５】次に図４８に示すように、本実施形態のタ
ーミナルランドフレームは、連結部６６、ダイパッド部
６７、ランド部６８、固定部６９より構成され、ランド
部６８の断面構造において、両面に段差部７２，７４を
配し、さらにそのランド部６８の上面には溝部７０が配
された信頼性の高い形状である。また同様に固定部６９
の樹脂充填部７３にはポリイミド等の樹脂が充填され、
樹脂封止により封止樹脂が底面から漏れるのを防止して
いる。なお、段差部７２，７４の下面の樹脂充填部７３
は、樹脂成形後、固定部６９とともに樹脂底面より引き
剥がされ、ランド部６８の底面の固定部６９は、突出し
て外部端子となる部分である。Next, as shown in FIG. 48, the terminal land frame of this embodiment is composed of a connecting portion 66, a die pad portion 67, a land portion 68, and a fixing portion 69. Steps 72 and 74 are provided, and a groove 70 is provided on the upper surface of the land 68 to form a highly reliable shape. Similarly, the fixing portion 69
The resin filled portion 73 is filled with a resin such as polyimide,
The sealing resin prevents the sealing resin from leaking from the bottom surface. The resin filling portion 73 on the lower surface of the step portions 72 and 74
Is peeled off from the resin bottom surface together with the fixing portion 69 after resin molding, and the fixing portion 69 on the bottom surface of the land portion 68 is a portion that protrudes and becomes an external terminal.
【０１３６】次に図４９に示すように、本実施形態のタ
ーミナルランドフレームは、連結部６６、ダイパッド部
６７、ランド部６８、固定部６９より構成され、ランド
部６８の断面構造において、両面に段差部７２，７４を
配し、さらにそのランド部６８の上面には溝部７０が配
され、またダイパッド部６７の形状は、底面の少なくと
も一部に段差部７５を配している。この特徴はダイパッ
ド部６７の封止樹脂との結合力が飛躍的に向上し、搭載
した半導体素子とダイパッド部６７を接続する接着剤に
含まれる水分が実装時に膨張して起こる実装不良や、ダ
イパッド部６７の側面と封止樹脂との界面より進入する
水分等の耐性を向上させることができる。さらに、実装
後、実装基板とダイパッド部６７に加わる各種の応力に
対する耐性が向上し、信頼性を向上させることができる
ものである。Next, as shown in FIG. 49, the terminal land frame of this embodiment is composed of a connecting portion 66, a die pad portion 67, a land portion 68, and a fixing portion 69. Steps 72 and 74 are provided, a groove 70 is provided on the top surface of the land 68, and a step 75 is provided on at least a part of the bottom surface of the die pad 67. The feature is that the bonding force between the die pad portion 67 and the sealing resin is remarkably improved, and the moisture contained in the adhesive connecting the mounted semiconductor element and the die pad portion 67 expands at the time of mounting. It is possible to improve the resistance to moisture and the like entering from the interface between the side surface of the portion 67 and the sealing resin. Furthermore, after mounting, the resistance to various stresses applied to the mounting board and the die pad portion 67 is improved, and the reliability can be improved.
【０１３７】次に図５０に示すように、本実施形態のタ
ーミナルランドフレームは、連結部６６、ダイパッド部
６７、ランド部６８、固定部６９より構成され、ランド
部６８の上面が他のダイパッド部６７や連結部６６の上
面の高さより低く構成されている。すなわち、ランド部
６８の厚みは、ダイパッド部６７よりも薄く構成され、
かつ固定部６９よりも厚く構成されているものである。
この特徴は、よりダイパッド部６７上に搭載する半導体
素子が大きく、ランド部６８上にはみ出した場合でも、
半導体素子の下面とランド部６８の上面との間に安定し
た間隔を確保することができ、封止樹脂が充填され、信
頼性のある小型の多端子の底面電極露出型の樹脂封止型
半導体装置に適したリードフレームを供給することがで
きる点である。Next, as shown in FIG. 50, the terminal land frame of the present embodiment comprises a connecting portion 66, a die pad portion 67, a land portion 68, and a fixing portion 69, and the upper surface of the land portion 68 has another die pad portion. It is configured to be lower than the height of the upper surface of the connecting portion 66 or 67. That is, the thickness of the land portion 68 is configured to be thinner than the die pad portion 67,
Further, it is configured to be thicker than the fixing portion 69.
This feature is that even if the semiconductor element mounted on the die pad portion 67 is larger and protrudes above the land portion 68,
It is possible to secure a stable distance between the lower surface of the semiconductor element and the upper surface of the land portion 68, and is filled with a sealing resin, and is a small and reliable multi-terminal resin-encapsulated semiconductor with a bottom electrode exposed type. The point is that a lead frame suitable for the device can be supplied.
【０１３８】次に図５１に示すように、本実施形態のタ
ーミナルランドフレームは、連結部６６、ダイパッド部
６７、ランド部６８、固定部６９より構成され、連結部
６６の上面が他のダイパッド部６７、ランド部６８の上
面の高さより低く構成されている。この特徴は、樹脂封
止後にターミナルランドフレームから樹脂封止型半導体
装置を分離しやすくする効果がある点である。例えば、
エッチングにより連結部６６を薄く加工すると、アンダ
ーカットと称される上面より固定部６９に近い連結部６
６が細くなる現象が生じ、樹脂封止型半導体装置を分離
しにくくする場合がある。この現象を連結部６６の高さ
を低くして、アンダーカット現象を防止する効果があ
る。また、熱膨張による工程でのターミナルランドの各
構成部位の変形も少なくなり、安定した生産が可能とな
る。また、ランド部６８、ダイパッド部６７も同様のア
ンダーカット現象が起こるが、この場合は封止樹脂との
結合力を向上する効果となる。Next, as shown in FIG. 51, the terminal land frame of the present embodiment comprises a connecting portion 66, a die pad portion 67, a land portion 68, and a fixing portion 69, and the upper surface of the connecting portion 66 is connected to another die pad portion. 67, the height is lower than the height of the upper surface of the land 68. This feature is advantageous in that the resin-encapsulated semiconductor device can be easily separated from the terminal land frame after resin encapsulation. For example,
When the connecting portion 66 is thinned by etching, the connecting portion 6 closer to the fixed portion 69 than the upper surface called an undercut is formed.
6 may be thinned, and it may be difficult to separate the resin-encapsulated semiconductor device. This phenomenon is effective in reducing the height of the connecting portion 66 to prevent the undercut phenomenon. In addition, the deformation of each component of the terminal land in the process due to thermal expansion is reduced, and stable production is possible. Further, a similar undercut phenomenon occurs in the land portion 68 and the die pad portion 67. In this case, the effect of improving the bonding force with the sealing resin is obtained.
【０１３９】なお、各図面において、それぞれ同様のア
ンダーカット現象が発生するがここでは便宜上、直線表
示をしている。Although the same undercut phenomenon occurs in each drawing, a straight line is shown here for convenience.
【０１４０】次に図５２に示すように、本実施形態のタ
ーミナルランドフレームは、連結部６６、ダイパッド部
６７、ランド部６８、固定部６９より構成され、段差部
や溝部を組み合わせた構造を示している。本実施形態の
ターミナルランドフレームは、ランド部６８の断面構造
において、段差部７２を配し、さらにそのランド部６８
の上面には溝部７０が配された信頼性の高い形状であ
る。また同様に固定部６９の樹脂充填部７３にはポリイ
ミド等の樹脂が充填され、樹脂封止により封止樹脂が底
面から漏れるのを防止している。また固定部６９には封
止後のピーリングにより剥がしやすくするために、ラン
ド部６８、ダイパッド部６７の下面の周囲に溝部７１の
加工を施している。なお、本実施形態ではランド部６８
の配列を２列とした例を示しており、また連結部６６は
低く、すなわち厚みを薄くし、実質的に連結部を排除し
た構造であり、分離が容易なように、連結部６６の下面
には、溝部７６を配している。この特徴は、連結部６６
が薄く、また溝部７６により分離が容易なため、同一の
リードフレームでより多くの半導体装置を生産すること
ができる点にある。また小型の安価な半導体装置に適し
ており鉄系の熱膨張の少ないフレーム材に適した構造で
ある。Next, as shown in FIG. 52, the terminal land frame of the present embodiment comprises a connecting portion 66, a die pad portion 67, a land portion 68, and a fixing portion 69, and shows a structure in which a step portion and a groove portion are combined. ing. In the terminal land frame of the present embodiment, a step portion 72 is provided in the cross-sectional structure of the land portion 68, and the land portion 68 is further provided.
Has a highly reliable shape in which a groove 70 is provided on the upper surface. Similarly, the resin filling portion 73 of the fixing portion 69 is filled with a resin such as polyimide, and the sealing resin prevents the sealing resin from leaking from the bottom surface. Further, in order to make the fixing portion 69 easily peeled off by peeling after sealing, a groove 71 is formed around the lower surfaces of the land 68 and the die pad 67. In the present embodiment, the land 68
Are arranged in two rows, and the connecting portion 66 is low, that is, the thickness is reduced and the connecting portion is substantially eliminated, and the lower surface of the connecting portion 66 is easily separated. Is provided with a groove 76. This feature is achieved by the connection 66
However, since the semiconductor device is thin and easy to be separated by the groove 76, more semiconductor devices can be produced with the same lead frame. In addition, the structure is suitable for a small and inexpensive semiconductor device and suitable for an iron-based frame material with low thermal expansion.
【０１４１】次に本実施形態のターミナルランドフレー
ムの製造方法の変形形態の一例として、ダイパッド部、
ランド部に溝部と段差部とを有したターミナルランドフ
レームの製造方法について図面を参照しながら説明す
る。Next, as an example of a modification of the method for manufacturing a terminal land frame of the present embodiment, a die pad portion,
A method for manufacturing a terminal land frame having a groove and a step in the land will be described with reference to the drawings.
【０１４２】図５３〜図５９は本実施形態のターミナル
ランドフレームの製造方法を示す断面図であり、工程順
に示している。FIGS. 53 to 59 are sectional views showing a method for manufacturing the terminal land frame of the present embodiment, which are shown in the order of steps.
【０１４３】まず図５３に示すように、第１の工程とし
て、フレームを構成する銅材等よりなる金属板７７に対
して、上面と下面にそれぞれエッチングレジスト膜７８
を塗布して、エッチングレジスト膜７８ａ，７８ｂを形
成する。First, as shown in FIG. 53, as a first step, an etching resist film 78 is formed on an upper surface and a lower surface of a metal plate 77 made of a copper material or the like constituting a frame.
Is applied to form etching resist films 78a and 78b.
【０１４４】次に図５４に示すように、第２の工程とし
て、エッチングレジスト膜７８ａの所定の領域をそれぞ
れ除去して、開口部７９ａ，７９ｂを形成する。Next, as shown in FIG. 54, as a second step, predetermined portions of the etching resist film 78a are respectively removed to form openings 79a and 79b.
【０１４５】次に図５５に示すように、第３の工程とし
て、金属板の開口部７９ａ，７９ｂを片面よりエッチン
グして、少なくとも固定部８０を薄く加工することによ
り、ランド部８１と、ダイパッド部８２、および連結部
８３とを形成する。Next, as shown in FIG. 55, as a third step, the openings 79a and 79b of the metal plate are etched from one side, and at least the fixing portion 80 is processed to be thin, so that the land portion 81 and the die pad are formed. The part 82 and the connecting part 83 are formed.
【０１４６】次に図５６に示すように、第４の工程とし
て、前工程までのエッチングレジスト膜を除去後、第３
の工程で加工した金属板７７のランド部８１と、ダイパ
ッド部８２、および連結部８３の上面と、下面にそれぞ
れ新たにエッチングレジスト膜８４を塗布して、エッチ
ングレジスト膜８４ａ，８４ｂを形成する。ここではラ
ンド部８１上面に溝部を形成するために、ランド部８１
上面のエッチングレジスト膜８４ａに開口部８５を設
け、また金属板７７の下面のエッチングレジスト膜８４
ｂにも、ランド部８１、ダイパッド部８２の段差を形成
する位置に開口部８５を設けている。Next, as shown in FIG. 56, as a fourth step, after removing the etching resist film up to the previous step, the third step is performed.
An etching resist film 84 is newly applied to the upper surface and the lower surface of the land portion 81, the die pad portion 82, and the connecting portion 83 of the metal plate 77 processed in the step (3) to form etching resist films 84a and 84b. Here, in order to form a groove on the upper surface of the land portion 81, the land portion 81 is formed.
An opening 85 is provided in the etching resist film 84a on the upper surface, and the etching resist film 84 on the lower surface of the metal plate 77 is provided.
An opening 85 is also provided at a position where a step between the land portion 81 and the die pad portion 82 is formed.
【０１４７】次に図５７に示すように、第５工程とし
て、金属板７７の上下面から所定の領域をそれぞれエッ
チングして、ランド部８１に溝部８６と段差部８７、ダ
イパッド部８２に段差部８７をそれぞれ形成する。Next, as shown in FIG. 57, in a fifth step, predetermined regions are etched from the upper and lower surfaces of the metal plate 77, respectively, so that the land 86 has a groove 86 and a step 87, and the die pad 82 has a step. 87 are formed respectively.
【０１４８】次に図５８に示すように、第６工程とし
て、金属板７７の両面のエッチングレジスト膜を除去し
て、ランド部８１に溝部８６と段差部８７、ダイパッド
部８２に段差部８７をそれぞれ有したターミナルランド
フレームを得る。なお、通常、この段階後には、メッキ
法によりメッキを行い、例えば、Ｎｉ層、Ｐｄ層、Ａｕ
層を積層するが、図示は省略した。Next, as shown in FIG. 58, as a sixth step, the etching resist film on both surfaces of the metal plate 77 is removed, and the groove 86 and the step 87 on the land 81 and the step 87 on the die pad 82 are formed. Obtain the terminal land frames that you have. Usually, after this step, plating is performed by a plating method, for example, a Ni layer, a Pd layer, and an Au layer.
The layers are stacked, but not shown.
【０１４９】次に、図５９に示すように、第７の工程と
して、固定部８０のエッチングにより開口した部分に対
して、樹脂により密閉し、樹脂充填部８８を形成する。
例えば、ポリイミド、ポリカーボネート等を主成分とす
る樹脂をベースとした耐熱性があり、熱硬化あるいは紫
外線硬化型の樹脂により、開口した部分を密閉して充填
封止する。なお、樹脂充填部８８は、形成したターミナ
ルランドフレームに対して半導体素子を搭載し、樹脂封
止型半導体装置を構成した後、ターミナルランドフレー
ムとともに剥がすものであるため、樹脂としては容易に
剥がれるものであればよい。Next, as shown in FIG. 59, as a seventh step, a portion of the fixing portion 80 opened by etching is sealed with resin to form a resin filling portion 88.
For example, the opening is hermetically sealed and sealed with a heat-resistant or ultraviolet-curable resin based on a resin mainly composed of polyimide, polycarbonate, or the like. In addition, since the resin filling portion 88 is configured to mount a semiconductor element on the formed terminal land frame, form a resin-encapsulated semiconductor device, and then peel off the terminal land frame, the resin filling portion 88 is easily peeled off as resin. Should be fine.
【０１５０】以上の工程により、図５９に示すようなラ
ンド部８１、ダイパッド部８２および連結部８３が薄厚
の固定部８０上に形成され、かつランド部８１が段差部
８７と上面に溝部８６を有し、ダイパッド部８２が段差
部８７を有し、また開口した固定部８０間が樹脂充填部
でふさがれたターミナルランドフレームを得ることがで
きる。By the above steps, the land portion 81, the die pad portion 82 and the connecting portion 83 as shown in FIG. 59 are formed on the thin fixed portion 80, and the land portion 81 has the step portion 87 and the groove portion 86 on the upper surface. A terminal land frame can be obtained in which the die pad portion 82 has the stepped portion 87 and the opening between the fixed portions 80 is closed by the resin filling portion.
【０１５１】次に本実施形態のターミナルランドフレー
ムを用いた樹脂封止型半導体装置の変形形態について図
面を参照しながら説明する。Next, a modified embodiment of the resin-sealed semiconductor device using the terminal land frame of the present embodiment will be described with reference to the drawings.
【０１５２】図６０〜図６３は本実施形態の樹脂封止型
半導体装置を示す断面図であり、断面構造は、前述同様
に半導体素子、ランド部、ダイパッド部を切断した領域
を含む部分を示している。FIGS. 60 to 63 are cross-sectional views showing the resin-encapsulated semiconductor device of the present embodiment. The cross-sectional structure shows a portion including a region in which a semiconductor element, a land portion, and a die pad portion are cut as described above. ing.
【０１５３】まず図６０に示す形態の樹脂封止型半導体
装置は、フレーム枠の領域内であって、そのフレーム枠
の厚みと同厚の連結部と、連結部の領域内であって連結
部の厚みよりも極めて薄く加工され、底面部を構成する
固定部と、固定部の中央部領域に形成された半導体素子
搭載用のダイパッド部と、そのダイパッド部に対してそ
の周囲に配置された信号接続用リード部であり、半導体
装置を構成した際は、その露出面が外部端子となるエリ
ア配置のランド部とより構成されたターミナルランドフ
レームよりなる電極底面露出型の樹脂封止型半導体装置
であり、ダイパッド部８９と、そのダイパッド部８９上
に接着剤９０により接合された半導体素子９１と、その
半導体素子９１と金属細線９２により電気的に接続され
たランド部９３ａ，９３ｂと、半導体素子９１、金属細
線９２、およびダイパッド部８９、ランド部９３ａ，９
３ｂの一部を封止した封止樹脂９４とより構成されてい
る。First, the resin-encapsulated semiconductor device of the embodiment shown in FIG. 60 is provided within a region of a frame, a connecting portion having the same thickness as that of the frame, and a connecting portion within the region of the connecting portion. A fixed portion which is processed to be extremely thinner than the thickness of the base portion, forms a bottom portion, a die pad portion for mounting a semiconductor element formed in a central region of the fixed portion, and a signal arranged around the die pad portion. When the semiconductor device is configured as a connection lead portion, the exposed surface is an electrode bottom exposed type resin-encapsulated semiconductor device including a terminal land frame composed of a land portion having an area arrangement serving as an external terminal and an external terminal. A die pad portion 89; a semiconductor element 91 bonded on the die pad portion 89 by an adhesive 90; and a land portion 93a electrically connected to the semiconductor element 91 by a thin metal wire 92. And 93 b, the semiconductor device 91, the metal thin wire 92 and the die pad portion 89, the land portion 93a, 9
3b is composed of a sealing resin 94 in which a part of the sealing resin 94 is sealed.
【０１５４】そして本実施形態では、ランド部９３の上
面には、溝部９５が設けられており、封止樹脂９４との
密着性を高めていることに加えて、金属細線９２の接続
部分に印加する応力を緩和する機能を有している。すな
わち、金属細線９２のランド部９３ａ，９３ｂの上面へ
の接続において、その接続箇所は、溝部９５と溝部９５
との間に接続するものであり、この構造により、封止樹
脂９４による熱応力が発生しても、溝部９５が応力を吸
収するため、金属細線９２の接続部分への応力印加は低
減し、金属細線９２の外れなどの接続不良を防止できる
ものである。In the present embodiment, a groove 95 is provided on the upper surface of the land portion 93 to improve the adhesion to the sealing resin 94 and to apply a voltage to the connection portion of the thin metal wire 92. It has the function of alleviating the stress that occurs. That is, in the connection of the fine metal wires 92 to the upper surfaces of the lands 93a and 93b, the connection portions are formed by the groove 95 and the groove 95.
With this structure, even if thermal stress is generated by the sealing resin 94, the stress is applied to the connection portion of the thin metal wire 92 because the groove 95 absorbs the stress. It is possible to prevent connection failures such as detachment of the thin metal wires 92.
【０１５５】次に図６１に示す形態の樹脂封止型半導体
装置は、同様にダイパッド部８９と、そのダイパッド部
８９上に接着剤９０により接合された半導体素子９１
と、その半導体素子９１と金属細線９２により電気的に
接続されたランド部９３ａ，９３ｂと、半導体素子９
１、金属細線９２、およびダイパッド部８９、ランド部
９３ａ，９３ｂの一部を封止した封止樹脂９４とより構
成されている。そして、ランド部９３ａ，９３ｂおよび
ダイパッド部８９は、その断面構造において段差部９６
を有しており、封止樹脂９４との密着性を高めた構造を
有している。すなわち、ダイパッド部８９、ランド部９
３ａ，９３ｂの上面の面積が、封止樹脂９４から露出し
た底面の面積よりも大きく、この構造により、封止樹脂
９４とランド部９３ａ，９３ｂ、ダイパッド部８９との
食いつきを良好にし、密着性を向上させることができ、
基板実装の際の接続の信頼性を得ることができる。この
構成により、底面側で基板実装することができ、従来の
ようなビーム状のリードによる基板実装に比べて、実装
の信頼性を向上させることができ、ＢＧＡ型の半導体装
置と同等以上の信頼性を有するものである。Next, in a resin-sealed semiconductor device having the configuration shown in FIG. 61, a die pad portion 89 and a semiconductor element 91 bonded on the die pad portion 89 by an adhesive 90 are similarly formed.
Land portions 93a and 93b electrically connected to the semiconductor element 91 by the thin metal wires 92;
1, a thin metal wire 92, a die pad portion 89, and a sealing resin 94 sealing a part of the lands 93a and 93b. The land portions 93a and 93b and the die pad portion 89 have stepped portions 96 in their sectional structures.
And has a structure in which adhesion to the sealing resin 94 is enhanced. That is, the die pad portion 89 and the land portion 9
The area of the upper surface of each of 3a and 93b is larger than the area of the bottom surface exposed from the sealing resin 94, and this structure makes the sealing resin 94 have good bite between the land portions 93a and 93b and the die pad portion 89, and Can be improved,
The reliability of connection at the time of mounting on a substrate can be obtained. With this configuration, the substrate can be mounted on the bottom surface side, and the reliability of mounting can be improved as compared with the conventional substrate mounting using beam-shaped leads, and the reliability is equal to or higher than that of a BGA type semiconductor device. It has the property.
【０１５６】次に図６２に示す形態の樹脂封止型半導体
装置は、同様にダイパッド部８９と、そのダイパッド部
８９上に接着剤９０により接合された半導体素子９１
と、その半導体素子９１と金属細線９２により電気的に
接続されたランド部９３ａ，９３ｂと、半導体素子９
１、金属細線９２、およびダイパッド部８９、ランド部
９３ａ，９３ｂの一部を封止した封止樹脂９４とより構
成されている。そして、ランド部９３ａ，９３ｂは、段
差部９６およびその上面に溝部９５を有しており、封止
樹脂９４との密着性を高めた構造を有している。すなわ
ち、図６０に示した樹脂封止型半導体装置のランド部、
ダイパッド部の構造と、図６１に示した樹脂封止型半導
体装置のランド部、ダイパッド部の構造とを組み合わせ
た構造であり、封止樹脂９４とランド部９３ａ，９３
ｂ、ダイパッド部８９との密着性は飛躍的に向上し、パ
ッケージとして信頼性を有するものである。Next, in the resin-sealed semiconductor device of the form shown in FIG. 62, a die pad portion 89 and a semiconductor element 91 bonded on the die pad portion 89 by an adhesive 90 are similarly formed.
Land portions 93a and 93b electrically connected to the semiconductor element 91 by the thin metal wires 92;
1, a thin metal wire 92, a die pad portion 89, and a sealing resin 94 sealing a part of the lands 93a and 93b. The lands 93a and 93b have a stepped portion 96 and a groove 95 on the upper surface thereof, and have a structure in which the adhesion to the sealing resin 94 is enhanced. That is, the land portion of the resin-encapsulated semiconductor device shown in FIG.
This structure is a combination of the structure of the die pad portion, the land portion of the resin-sealed semiconductor device shown in FIG. 61, and the structure of the die pad portion.
b) The adhesion to the die pad portion 89 is greatly improved, and the package has reliability.
【０１５７】次に図６３に示す形態の樹脂封止型半導体
装置は、同様にダイパッド部８９と、そのダイパッド部
８９上に接着剤９０により接合された半導体素子９１
と、その半導体素子９１と金属細線９２により電気的に
接続されたランド部９３ａ，９３ｂと、半導体素子９
１、金属細線９２、およびダイパッド部８９、ランド部
９３ａ，９３ｂの一部を封止した封止樹脂９４とより構
成されている。そしてランド部９３ａ，９３ｂは、その
断面形状において、両面に段差部９６を有した構造であ
り、ダイパッド部８９も段差部９６を有した構造であっ
て、封止樹脂９４とランド部９３ａ，９３ｂ、ダイパッ
ド部８９との密着性は飛躍的に向上し、パッケージとし
て信頼性を有するものである。Next, in a resin-sealed semiconductor device having the form shown in FIG. 63, a die pad portion 89 and a semiconductor element 91 bonded on the die pad portion 89 by an adhesive 90 are similarly formed.
Land portions 93a and 93b electrically connected to the semiconductor element 91 by the thin metal wires 92;
1, a thin metal wire 92, a die pad portion 89, and a sealing resin 94 sealing a part of the lands 93a and 93b. The lands 93a and 93b have a structure having a step 96 on both sides in their cross-sectional shape, and the die pad 89 also has a structure having a step 96 in the cross-sectional shape. The sealing resin 94 and the lands 93a and 93b The adhesion with the die pad portion 89 is dramatically improved, and the package has reliability.
【０１５８】以上、本実施形態のターミナルランドフレ
ームは、エッチングにより本体厚よりも極めて薄い厚み
の固定部を構成するとともに、外部端子を構成するラン
ド部、半導体素子を搭載するダイパッド部もしくはポス
ト部をフレーム体として構成することにより、半導体素
子を搭載し、樹脂封止後にはフレームを引き剥がすこと
によって、ダイパッド部、ランド部を半導体素子ととも
に封止樹脂の領域内に密着して残したまま、余分なフレ
ーム材を分離することができるものである。その結果、
樹脂封止後は引き剥がしの工程により、パッケージ底面
にスタンドオフを有したランド電極が配列した樹脂封止
型半導体装置を得ることができ、画期的な構造ととも
に、従来のようなリード成形等の工程を削除した画期的
な製造工法を実現できるものである。As described above, in the terminal land frame of this embodiment, the fixed portion having a thickness much smaller than the main body thickness is formed by etching, and the land portion forming the external terminal, the die pad portion or the post portion for mounting the semiconductor element are formed. By constructing as a frame body, the semiconductor element is mounted, and after the resin sealing, the frame is peeled off, so that the die pad portion and the land portion remain in close contact with the semiconductor element in the sealing resin area, and the extra This makes it possible to separate various frame materials. as a result,
After resin encapsulation, a peeling process can be used to obtain a resin-encapsulated semiconductor device in which land electrodes with stand-offs are arranged on the bottom of the package. In this way, an epoch-making manufacturing method in which the step (1) is eliminated can be realized.
【０１５９】また、本実施形態のターミナルランドフレ
ームを用いた樹脂封止型半導体装置では、封止樹脂の底
面にランド部が外部端子として配列されており、そして
そのランド部は封止樹脂面から突出して配列されている
ため、基板実装時のスタンドオフを確保した構造を有し
ている。このランド部の突出、すなわちスタンドオフの
高さは、セルフで形成されるものであり、ターミナルラ
ンドフレームの固定部の厚みがそのまま段差を構成し
て、突出されるものである。すなわち、ターミナルラン
ドフレームの上面を樹脂封止して、フレームの固定部と
ダイパッド部やランド部の接続界面を破断させてフレー
ムを分離するため、別処理なくセルフで外部電極として
のランドのスタンドオフを得ることができるものであ
る。In the resin-encapsulated semiconductor device using the terminal land frame of the present embodiment, the lands are arranged as external terminals on the bottom surface of the encapsulation resin, and the lands are separated from the encapsulation resin surface. Since they are arranged so as to protrude, they have a structure that secures stand-offs when mounting on a substrate. The protrusion of the land portion, that is, the height of the standoff is formed by itself, and the thickness of the fixed portion of the terminal land frame forms a step as it is and is protruded. In other words, the top surface of the terminal land frame is sealed with resin, and the connection interface between the fixed portion of the frame and the die pad portion or the land portion is broken to separate the frame. Can be obtained.
【０１６０】また、本実施形態のターミナルランドフレ
ームを用いることにより、小型の電極底面露出型の半導
体装置が得られ、従来のＱＦＰのようなリード接合によ
る実装に比べて、コープラナリテーの課題もなく基板実
装の信頼性を向上させることができる。またＢＧＡタイ
プの半導体装置のように、半田ボールを設けた母材を用
いるものでなく、固定部を有したフレーム体から半導体
装置を構成するので、耐湿性、量産性、コスト性などの
面においては、従来のＢＧＡタイプの半導体装置よりも
有利となる。Further, by using the terminal land frame of the present embodiment, a small semiconductor device with an exposed electrode bottom surface can be obtained, and the problem of coplanarity is lower than that of conventional mounting by lead bonding such as QFP. And the reliability of board mounting can be improved. Also, unlike a BGA type semiconductor device, a semiconductor device is formed from a frame body having a fixed portion, instead of using a base material provided with solder balls. Therefore, in terms of moisture resistance, mass productivity, cost, etc. Is more advantageous than a conventional BGA type semiconductor device.
【０１６１】さらに製品加工工程において、上述のごと
く、フレーム本体の分離のみを行えば、容易に完成体を
得ることができるので、従来のようなフレームからの分
離において必要であったリードカット工程、リードベン
ド工程をなくし、リードカットによる製品へのダメージ
や、カット精度の制約をなくすことができ、製造工程の
削減によってコスト力を強めた画期的な技術を提供でき
るものである。Further, in the product processing step, as described above, if only the frame main body is separated, the completed body can be easily obtained. Therefore, the lead cutting step, which is necessary in the conventional separation from the frame, By eliminating the lead bending process, it is possible to eliminate damage to products due to lead cutting and restrictions on cutting accuracy, and it is possible to provide an epoch-making technology that enhances cost power by reducing the number of manufacturing steps.
【０１６２】[0162]
【発明の効果】以上の通り、本発明のターミナルランド
フレームによると、小型の電極底面露出型の半導体装置
が得られ、従来のＱＦＰのようなリード接合による実装
に比べて、コープラナリテーの課題もなく基板実装の信
頼性を向上させることができる。As described above, according to the terminal land frame of the present invention, it is possible to obtain a small-sized semiconductor device having an exposed bottom surface of the electrode. Therefore, the reliability of board mounting can be improved.
【０１６３】また樹脂封止型半導体装置の製造において
は、樹脂封止後にフレーム本体の分離のみを行えば、容
易に完成体を得ることができるので、従来のようなフレ
ームからの分離において必要であった工程を排除するこ
とができ、製造工程の削減によってコスト力を強めた画
期的な技術を提供できるものである。In the manufacture of a resin-sealed semiconductor device, if only the frame body is separated after resin sealing, a completed body can be easily obtained. It is possible to provide an epoch-making technology that can eliminate unnecessary processes and increase cost power by reducing the number of manufacturing processes.
【図１】本発明の一実施形態のターミナルランドフレー
ムを示す平面図FIG. 1 is a plan view showing a terminal land frame according to an embodiment of the present invention.
【図２】本発明の一実施形態のターミナルランドフレー
ムを示す断面図FIG. 2 is a sectional view showing a terminal land frame according to an embodiment of the present invention.
【図３】本発明の一実施形態のターミナルランドフレー
ムの製造方法を示す断面図FIG. 3 is a sectional view showing a method for manufacturing a terminal land frame according to an embodiment of the present invention.
【図４】本発明の一実施形態のターミナルランドフレー
ムの製造方法を示す断面図FIG. 4 is a sectional view showing a method for manufacturing a terminal land frame according to an embodiment of the present invention.
【図５】本発明の一実施形態のターミナルランドフレー
ムの製造方法を示す断面図FIG. 5 is a sectional view showing the method for manufacturing the terminal land frame according to the embodiment of the present invention;
【図６】本発明の一実施形態のターミナルランドフレー
ムの製造方法を示す断面図FIG. 6 is a sectional view showing the method for manufacturing the terminal land frame according to the embodiment of the present invention;
【図７】本発明の一実施形態の樹脂封止型半導体装置を
示す図FIG. 7 is a view showing a resin-sealed semiconductor device according to one embodiment of the present invention;
【図８】本発明の一実施形態の樹脂封止型半導体装置の
製造方法を示す断面図FIG. 8 is a sectional view showing the method for manufacturing the resin-encapsulated semiconductor device according to one embodiment of the present invention;
【図９】本発明の一実施形態の樹脂封止型半導体装置の
製造方法を示す断面図FIG. 9 is a sectional view showing the method of manufacturing the resin-sealed semiconductor device according to one embodiment of the present invention;
【図１０】本発明の一実施形態の樹脂封止型半導体装置
の製造方法を示す断面図FIG. 10 is a sectional view showing the method of manufacturing the resin-sealed semiconductor device according to one embodiment of the present invention;
【図１１】本発明の一実施形態の樹脂封止型半導体装置
の製造方法を示す断面図FIG. 11 is a sectional view showing the method of manufacturing the resin-encapsulated semiconductor device according to one embodiment of the present invention;
【図１２】本発明の一実施形態の樹脂封止型半導体装置
の製造方法を示す断面図FIG. 12 is a sectional view showing the method for manufacturing the resin-encapsulated semiconductor device according to one embodiment of the present invention;
【図１３】本発明の一実施形態の樹脂封止型半導体装置
の製造方法を示す断面図FIG. 13 is a sectional view showing the method of manufacturing the resin-encapsulated semiconductor device according to one embodiment of the present invention;
【図１４】本発明の一実施形態のターミナルランドフレ
ームを示す平面図FIG. 14 is a plan view showing a terminal land frame according to an embodiment of the present invention.
【図１５】本発明の一実施形態のターミナルランドフレ
ームを示す断面図FIG. 15 is a sectional view showing a terminal land frame according to an embodiment of the present invention.
【図１６】本発明の一実施形態のターミナルランドフレ
ームの製造方法を示す断面図FIG. 16 is a sectional view showing the method for manufacturing the terminal land frame according to the embodiment of the present invention;
【図１７】本発明の一実施形態のターミナルランドフレ
ームの製造方法を示す断面図FIG. 17 is a sectional view showing the method for manufacturing the terminal land frame according to the embodiment of the present invention;
【図１８】本発明の一実施形態のターミナルランドフレ
ームの製造方法を示す断面図FIG. 18 is a sectional view showing the method for manufacturing the terminal land frame according to the embodiment of the present invention;
【図１９】本発明の一実施形態のターミナルランドフレ
ームの製造方法を示す断面図FIG. 19 is a sectional view showing the method for manufacturing the terminal land frame according to the embodiment of the present invention;
【図２０】本発明の一実施形態の樹脂封止型半導体装置
を示す図FIG. 20 is a view showing a resin-sealed semiconductor device according to one embodiment of the present invention;
【図２１】本発明の一実施形態の樹脂封止型半導体装置
の製造方法を示す断面図FIG. 21 is a sectional view showing the method of manufacturing the resin-sealed semiconductor device according to one embodiment of the present invention;
【図２２】本発明の一実施形態の樹脂封止型半導体装置
の製造方法を示す断面図FIG. 22 is a sectional view showing the method of manufacturing the resin-encapsulated semiconductor device according to one embodiment of the present invention;
【図２３】本発明の一実施形態の樹脂封止型半導体装置
の製造方法を示す断面図FIG. 23 is a sectional view showing the method of manufacturing the resin-encapsulated semiconductor device according to one embodiment of the present invention;
【図２４】本発明の一実施形態の樹脂封止型半導体装置
の製造方法を示す断面図FIG. 24 is a sectional view showing the method of manufacturing the resin-encapsulated semiconductor device according to one embodiment of the present invention;
【図２５】本発明の一実施形態の樹脂封止型半導体装置
の製造方法を示す断面図FIG. 25 is a sectional view showing the method of manufacturing the resin-encapsulated semiconductor device according to one embodiment of the present invention;
【図２６】本発明の一実施形態の樹脂封止型半導体装置
の製造方法を示す断面図FIG. 26 is a sectional view showing the method of manufacturing the resin-encapsulated semiconductor device according to one embodiment of the present invention;
【図２７】本発明の一実施形態のターミナルランドフレ
ームを示す平面図FIG. 27 is a plan view showing a terminal land frame according to an embodiment of the present invention.
【図２８】本発明の一実施形態のターミナルランドフレ
ームを示す断面図FIG. 28 is a sectional view showing a terminal land frame according to an embodiment of the present invention.
【図２９】本発明の一実施形態の樹脂封止型半導体装置
の製造方法を示す斜視図FIG. 29 is a perspective view illustrating a method for manufacturing a resin-sealed semiconductor device according to an embodiment of the present invention.
【図３０】本発明の一実施形態の樹脂封止型半導体装置
の製造方法を示す断面図FIG. 30 is a sectional view showing the method of manufacturing the resin-encapsulated semiconductor device according to one embodiment of the present invention;
【図３１】本発明の一実施形態のターミナルランドフレ
ームを示す平面図FIG. 31 is a plan view showing a terminal land frame according to an embodiment of the present invention.
【図３２】本発明の一実施形態のターミナルランドフレ
ームを示す断面図FIG. 32 is a sectional view showing a terminal land frame according to an embodiment of the present invention.
【図３３】本発明の一実施形態のターミナルランドフレ
ームの製造方法を示す断面図FIG. 33 is a sectional view showing the method of manufacturing the terminal land frame according to one embodiment of the present invention;
【図３４】本発明の一実施形態のターミナルランドフレ
ームの製造方法を示す断面図FIG. 34 is a sectional view showing the method of manufacturing the terminal land frame according to the embodiment of the present invention;
【図３５】本発明の一実施形態のターミナルランドフレ
ームの製造方法を示す断面図FIG. 35 is a sectional view showing the method of manufacturing the terminal land frame according to one embodiment of the present invention.
【図３６】本発明の一実施形態のターミナルランドフレ
ームの製造方法を示す断面図FIG. 36 is a sectional view showing the method of manufacturing the terminal land frame according to the embodiment of the present invention;
【図３７】本発明の一実施形態の樹脂封止型半導体装置
を示す図FIG. 37 is a view showing a resin-sealed semiconductor device according to one embodiment of the present invention;
【図３８】本発明の一実施形態の樹脂封止型半導体装置
の製造方法を示す断面図FIG. 38 is a sectional view showing the method of manufacturing the resin-encapsulated semiconductor device according to one embodiment of the present invention;
【図３９】本発明の一実施形態の樹脂封止型半導体装置
の製造方法を示す断面図FIG. 39 is a sectional view showing the method of manufacturing the resin-encapsulated semiconductor device according to one embodiment of the present invention;
【図４０】本発明の一実施形態の樹脂封止型半導体装置
の製造方法を示す断面図FIG. 40 is a sectional view showing the method of manufacturing the resin-encapsulated semiconductor device according to one embodiment of the present invention;
【図４１】本発明の一実施形態の樹脂封止型半導体装置
の製造方法を示す断面図FIG. 41 is a sectional view showing the method of manufacturing the resin-encapsulated semiconductor device according to one embodiment of the present invention;
【図４２】本発明の一実施形態の樹脂封止型半導体装置
の製造方法を示す断面図FIG. 42 is a sectional view showing the method of manufacturing the resin-encapsulated semiconductor device according to one embodiment of the present invention;
【図４３】本発明の一実施形態の樹脂封止型半導体装置
の製造方法を示す断面図FIG. 43 is a sectional view showing the method of manufacturing the resin-encapsulated semiconductor device according to one embodiment of the present invention;
【図４４】本発明の一実施形態のターミナルランドフレ
ームを示す断面図FIG. 44 is a sectional view showing a terminal land frame according to an embodiment of the present invention.
【図４５】本発明の一実施形態のターミナルランドフレ
ームを示す断面図FIG. 45 is a sectional view showing a terminal land frame according to an embodiment of the present invention.
【図４６】本発明の一実施形態のターミナルランドフレ
ームを示す断面図FIG. 46 is a sectional view showing a terminal land frame according to an embodiment of the present invention.
【図４７】本発明の一実施形態のターミナルランドフレ
ームを示す断面図FIG. 47 is a sectional view showing a terminal land frame according to an embodiment of the present invention.
【図４８】本発明の一実施形態のターミナルランドフレ
ームを示す断面図FIG. 48 is a sectional view showing a terminal land frame according to an embodiment of the present invention.
【図４９】本発明の一実施形態のターミナルランドフレ
ームを示す断面図FIG. 49 is a sectional view showing a terminal land frame according to an embodiment of the present invention.
【図５０】本発明の一実施形態のターミナルランドフレ
ームを示す断面図FIG. 50 is a sectional view showing a terminal land frame according to an embodiment of the present invention.
【図５１】本発明の一実施形態のターミナルランドフレ
ームを示す断面図FIG. 51 is a sectional view showing a terminal land frame according to an embodiment of the present invention.
【図５２】本発明の一実施形態のターミナルランドフレ
ームを示す断面図FIG. 52 is a sectional view showing a terminal land frame according to an embodiment of the present invention.
【図５３】本発明の一実施形態のターミナルランドフレ
ームの製造方法を示す断面図FIG. 53 is a sectional view showing the method of manufacturing the terminal land frame according to the embodiment of the present invention;
【図５４】本発明の一実施形態のターミナルランドフレ
ームの製造方法を示す断面図FIG. 54 is a sectional view showing the method of manufacturing the terminal land frame according to the embodiment of the present invention;
【図５５】本発明の一実施形態のターミナルランドフレ
ームの製造方法を示す断面図FIG. 55 is a sectional view showing the method for manufacturing the terminal land frame according to the embodiment of the present invention;
【図５６】本発明の一実施形態のターミナルランドフレ
ームの製造方法を示す断面図FIG. 56 is a sectional view showing the method of manufacturing the terminal land frame according to the embodiment of the present invention;
【図５７】本発明の一実施形態のターミナルランドフレ
ームの製造方法を示す断面図FIG. 57 is a sectional view showing the method of manufacturing the terminal land frame according to the embodiment of the present invention;
【図５８】本発明の一実施形態のターミナルランドフレ
ームの製造方法を示す断面図FIG. 58 is a sectional view showing the method of manufacturing the terminal land frame according to the embodiment of the present invention;
【図５９】本発明の一実施形態のターミナルランドフレ
ームの製造方法を示す断面図FIG. 59 is a sectional view showing the method of manufacturing the terminal land frame according to the embodiment of the present invention;
【図６０】本発明の一実施形態の樹脂封止型半導体装置
を示す断面図FIG. 60 is a sectional view showing a resin-sealed semiconductor device according to one embodiment of the present invention;
【図６１】本発明の一実施形態の樹脂封止型半導体装置
を示す断面図FIG. 61 is a sectional view showing a resin-sealed semiconductor device according to one embodiment of the present invention;
【図６２】本発明の一実施形態の樹脂封止型半導体装置
を示す断面図FIG. 62 is a sectional view showing a resin-sealed semiconductor device according to one embodiment of the present invention;
【図６３】本発明の一実施形態の樹脂封止型半導体装置
を示す断面図FIG. 63 is a sectional view showing a resin-sealed semiconductor device according to one embodiment of the present invention;
【図６４】従来の樹脂封止型半導体装置を示す断面図FIG. 64 is a sectional view showing a conventional resin-encapsulated semiconductor device.
１ 半導体素子 ２ 接着剤 ３ 両面配線基板 ４ａ，４ｂ 配線パターン ５ スルーホール ６ 導体 ７ 電極パッド ８ 金属細線 ９ ソルダーレジスト １０ 封止樹脂 １１ 半田ボール １２ フレーム枠 １３ 連結部 １４ 固定部 １５ ダイパッド部 １６ ランド部 １７ スリット １８ 金属板 １９ａ，１９ｂ エッチングレジスト膜 ２０ａ，２０ｂ 開口部 ２１ ダイパッド部 ２２ 接着剤 ２３ 半導体素子 ２４ 金属細線 ２５ ランド部 ２６ 封止樹脂 ２７ 外部端子 ２８ ターミナルランドフレーム ２９ フレーム枠 ３０ 連結部 ３１ 固定部 ３２ ダイパッド部 ３３ａ，３３ｂ ランド部 ３４ スリット ３５ 金属板 ３６ａ，３６ｂ エッチングレジスト膜 ３７ａ，３７ｂ，３７ｃ 開口部 ３８ ダイパッド部 ３９ 接着剤 ４０ 半導体素子 ４１ 金属細線 ４２ａ，４２ｂ ランド部 ４３ 封止樹脂 ４４ａ，４４ｂ 外部端子 ４５ ターミナルランドフレーム ４６ ターミナルランドフレーム ４７ カッター刃 ４８ 半導体素子 ４９ フレーム枠 ５０ 連結部 ５１ 固定部 ５２ ポスト部 ５３ａ，５３ｂ ランド部 ５４ スリット ５５ 金属板 ５６ａ，５６ｂ エッチングレジスト膜 ５７ａ，５７ｂ，５７ｃ，５７ｄ 開口部 ５８ ポスト部 ５９ 接着剤 ６０ 半導体素子 ６１ 金属細線 ６２ａ，６２ｂ ランド部 ６３ 封止樹脂 ６４ａ，６４ｂ 外部端子 ６５ ターミナルランドフレーム ６６ 連結部 ６７ ダイパッド部 ６８ ランド部 ６９ 固定部 ７０ 溝部 ７１ 溝部 ７２ 段差部 ７３ 樹脂充填部 ７４ 段差部 ７５ 段差部 ７６ 溝部 ７７ 金属板 ７８ａ，７８ｂ エッチングレジスト膜 ７９ａ，７９ｂ 開口部 ８０ 固定部 ８１ ランド部 ８２ ダイパッド部 ８３ 連結部 ８４ａ，８４ｂ エッチングレジスト膜 ８５ 開口部 ８６ 溝部 ８７ 段差部 ８８ 樹脂充填部 ８９ ダイパッド部 ９０ 接着剤 ９１ 半導体素子 ９２ 金属細線 ９３ａ，９３ｂ ランド部 ９４ 封止樹脂 ９５ 溝部 ９６ 段差部 DESCRIPTION OF SYMBOLS 1 Semiconductor element 2 Adhesive 3 Double-sided wiring board 4a, 4b Wiring pattern 5 Through hole 6 Conductor 7 Electrode pad 8 Fine metal wire 9 Solder resist 10 Sealing resin 11 Solder ball 12 Frame 13 Connection part 14 Fixed part 15 Die pad part 16 Land Part 17 Slit 18 Metal plate 19a, 19b Etching resist film 20a, 20b Opening 21 Die pad part 22 Adhesive 23 Semiconductor element 24 Fine metal wire 25 Land part 26 Sealing resin 27 External terminal 28 Terminal land frame 29 Frame frame 30 Connecting part 31 Fixing part 32 Die pad part 33a, 33b Land part 34 Slit 35 Metal plate 36a, 36b Etching resist film 37a, 37b, 37c Opening 38 Die pad part 39 Adhesive 40 Semiconductor element 41 Fine metal wire 42a, 42b Land part 43 Sealing resin 44a, 44b External terminal 45 Terminal land frame 46 Terminal land frame 47 Cutter blade 48 Semiconductor element 49 Frame frame 50 Connecting part 51 Fixed part 52 Post part 53a, 53b Land part 54 Slit 55 Metal plate 56a, 56b Etching resist film 57a, 57b, 57c, 57d Opening 58 Post 59 Adhesive 60 Semiconductor element 61 Fine metal wire 62a, 62b Land 63 Sealing resin 64a, 64b External terminal 65 Terminal land frame 66 Connecting part 67 Die pad 68 Land 69 Fixed part 70 Groove part 71 Groove part 72 Step part 73 Resin filling part 74 Step part 75 Step part 76 Groove part 77 Metal plate 78a, 78b Etching resist film 79a, 79b Opening 80 Fixed part Reference Signs List 1 land portion 82 die pad portion 83 connecting portion 84a, 84b etching resist film 85 opening portion 86 groove portion 87 step portion 88 resin filling portion 89 die pad portion 90 adhesive 91 semiconductor element 92 fine metal wire 93a, 93b land portion 94 sealing resin 95 groove portion 96 steps
Claims (15)
に一体で設けられた薄厚の固定部の領域と、前記固定部
の領域内の略中央部に一体で設けられた前記フレーム枠
と同等の厚みよりなる半導体素子搭載用のダイパッド部
と、前記固定部の領域内であって、前記ダイパッド部の
周囲に一体で設けられて配置され、前記フレーム枠と同
等の厚みよりなる複数のランド部とよりなるターミナル
ランドフレームであって、前記固定部はそれ自体が前記
ランド部、前記ダイパッド部から分離可能な薄さの薄厚
部で構成されていることを特徴とするターミナルランド
フレーム。1. A frame, a region of a thin fixed portion provided integrally in a region of the frame, and a frame which is provided integrally in a substantially central portion of the region of the fixed portion. A die pad portion for mounting a semiconductor element having a thickness of, and a plurality of lands having a thickness equivalent to that of the frame frame, which are provided integrally in a region of the fixed portion and around the die pad portion. Wherein the fixing portion itself is constituted by a thin portion which is separable from the land portion and the die pad portion.
に一体で設けられた薄厚の固定部の領域と、前記固定部
の領域内の略中央部に一体で設けられた前記フレーム枠
と同等の厚みよりなる半導体素子搭載用のダイパッド部
と、前記固定部の領域内であって、前記ダイパッド部の
周囲に複数列を構成して一体で設けられて配置され、前
記フレーム枠と同等の厚みよりなる複数のランド部とよ
りなるターミナルランドフレームであって、前記固定部
はそれ自体が前記ランド部、前記ダイパッド部から分離
可能な薄さの薄厚部で構成されていることを特徴とする
ターミナルランドフレーム。2. A frame frame, a region of a thin fixed portion integrally provided in a region of the frame frame, and the same as the frame frame integrally provided in a substantially central portion of the region of the fixed portion. A die pad portion for mounting a semiconductor element having a thickness of, and a plurality of rows are integrally provided and arranged around the die pad portion in a region of the fixed portion, and have a thickness equivalent to that of the frame. A terminal land frame comprising a plurality of land portions, wherein the fixed portion itself is constituted by a thin portion having a thickness separable from the land portion and the die pad portion. Land frame.
に一体で設けられた薄厚の固定部の領域と、前記固定部
の領域内の略中央部に一体で設けられた前記フレーム枠
と同等の厚みよりなる半導体素子搭載用のダイパッド部
と、前記固定部の領域内であって、前記ダイパッド部の
周囲に複数列を構成して一体で設けられて配置され、前
記フレーム枠の厚みより薄く、前記固定部より厚く構成
された複数のランド部とよりなるターミナルランドフレ
ームであって、前記固定部はそれ自体が前記ランド部、
前記ダイパッド部から分離可能な薄さの薄厚部で構成さ
れていることを特徴とするターミナルランドフレーム。3. A frame frame, a region of a thin fixed portion integrally provided in a region of the frame frame, and the same as the frame frame integrally provided in a substantially central portion of the region of the fixed portion. A die pad portion for mounting a semiconductor element having a thickness of, and in the area of the fixed portion, a plurality of rows are formed around the die pad portion and integrally provided and arranged, and are thinner than the thickness of the frame. A terminal land frame including a plurality of lands configured to be thicker than the fixing portion, wherein the fixing portion itself is the land portion;
A terminal land frame comprising a thin portion which can be separated from the die pad portion.
に一体で設けられた薄厚の固定部の領域と、前記固定部
の領域内の略中央部に一体で設けられた前記フレーム枠
と同等の厚みよりなる半導体素子搭載用の複数のポスト
部と、前記固定部の領域内であって、前記ダイパッド部
の周囲に一体で設けられて配置され、前記フレーム枠と
同等の厚みよりなる複数のランド部とよりなるターミナ
ルランドフレームであって、前記固定部はそれ自体が前
記ランド部、前記ダイパッド部から分離可能な薄さの薄
厚部で構成されていることを特徴とするターミナルラン
ドフレーム。4. A frame, a region of a thin fixed portion provided integrally in a region of the frame, and a frame equivalent to the frame provided integrally in a substantially central portion of the region of the fixed portion. A plurality of posts for mounting a semiconductor element having a thickness of, and a plurality of posts having a thickness equivalent to that of the frame frame, which are disposed integrally in the area of the fixing portion and around the die pad portion. A terminal land frame comprising a land portion, wherein the fixing portion itself is constituted by a thin portion which is detachable from the land portion and the die pad portion.
導体素子よりも小さく構成されていることを特徴とする
請求項１から請求項３のいずれかに記載のターミナルラ
ンドフレーム。5. The terminal land frame according to claim 1, wherein the size of the die pad portion is smaller than that of the semiconductor element to be mounted.
段差部を有していることを特徴とする請求項１から請求
項３のいずれかに記載のターミナルランドフレーム。6. The die pad section has a sectional structure,
The terminal land frame according to any one of claims 1 to 3, further comprising a step.
部を有していることを特徴とする請求項１から請求項４
のいずれかに記載のターミナルランドフレーム。7. The land portion has a step in its cross-sectional structure.
The terminal land frame according to any one of the above.
し、溝部と溝部との間に半導体素子と接続する金属細線
の接続エリアが設けられていることを特徴とする請求項
１から請求項４のいずれかに記載のターミナルランドフ
レーム。8. The land portion has a plurality of grooves on an upper surface thereof, and a connection area for a thin metal wire connected to a semiconductor element is provided between the grooves. Item 5. The terminal land frame according to any one of items 4.
して１０〜２０［％］の厚みであることを特徴とする請
求項１から請求項４のいずれかに記載のターミナルラン
ドフレーム。9. The terminal land frame according to claim 1, wherein the fixing portion has a thickness of 10% to 20% of the thickness of the frame.
あることを特徴とする請求項１から請求項４のいずれか
に記載のターミナルランドフレーム。10. The terminal land frame according to claim 1, wherein the fixing portion has a thickness of 25 to 50 μm.
て、上面と下面にそれぞれエッチングレジスト膜を形成
する第１の工程と、前記金属板の上面に形成したエッチ
ングレジスト膜に対して、少なくともダイパッド部およ
びランド部を形成したい部分以外のエッチングレジスト
膜を除去して開口部を形成する第２の工程と、前記金属
板の上面からエッチングして、前記開口部から露出した
金属板部分を薄く加工して底部として固定部を形成する
とともに、エッチングされない領域にダイパッド部およ
びランド部を形成する第３の工程と、前記金属板のエッ
チングレジスト膜を除去し、フレーム枠を構成する金属
板の領域内に一体で設けられた薄厚の固定部の領域と、
その固定部の領域内に一体で設けられた前記フレーム枠
と同等の厚みよりなる半導体素子搭載用のダイパッド部
と、前記固定部の領域内であって、前記ダイパッド部の
周囲に一体で設けられて配置され、前記フレーム枠と同
等の厚みよりなる複数のランド部とよりなるターミナル
ランドフレームを形成する第４の工程よりなることを特
徴とするターミナルランドフレームの製造方法。11. A first step of forming an etching resist film on an upper surface and a lower surface of a metal plate constituting a frame, and at least a die pad on an etching resist film formed on an upper surface of the metal plate. A second step of forming an opening by removing an etching resist film other than a portion where a portion and a land portion are to be formed; and etching the metal plate portion exposed from the opening by thinning the metal plate portion exposed from the opening. Forming a fixed portion as a bottom portion and forming a die pad portion and a land portion in a region not to be etched, and removing an etching resist film of the metal plate to form a fixed portion as a bottom portion in a region of the metal plate constituting the frame. An area of a thin fixed portion provided integrally with the
A die pad portion for mounting a semiconductor element having a thickness equivalent to that of the frame provided integrally in the region of the fixed portion; and a die pad portion integrally provided in the region of the fixed portion and around the die pad portion. And forming a terminal land frame comprising a plurality of lands having the same thickness as the frame frame.
て、上面と下面にそれぞれエッチングレジスト膜を形成
する第１の工程と、前記金属板の上面に形成したエッチ
ングレジスト膜に対して、少なくともポスト部およびラ
ンド部を形成したい部分以外のエッチングレジスト膜を
除去して開口部を形成する第２の工程と、前記金属板の
上面からエッチングして、前記開口部から露出した金属
板部分を薄く加工して底部として固定部を形成するとと
もに、エッチングされない領域にポスト部およびランド
部を形成する第３の工程と、前記金属板のエッチングレ
ジスト膜を除去し、フレーム枠を構成する金属板の領域
内に一体で設けられた薄厚の固定部の領域と、その固定
部の領域内に一体で設けられた前記フレーム枠と同等の
厚みよりなる半導体素子搭載用のポスト部と、前記固定
部の領域内であって、前記ポスト部の周囲に一体で設け
られて配置され、前記フレーム枠と同等の厚みよりなる
複数のランド部とよりなるターミナルランドフレームを
形成する第４の工程よりなることを特徴とするターミナ
ルランドフレームの製造方法。12. A first step of forming an etching resist film on an upper surface and a lower surface of a metal plate forming a frame, and at least a post process of forming an etching resist film on an upper surface of the metal plate. A second step of forming an opening by removing an etching resist film other than a portion where a portion and a land portion are to be formed; and etching the metal plate portion exposed from the opening by thinning the metal plate portion exposed from the opening. Forming a fixed portion as a bottom portion and forming a post portion and a land portion in a region that is not etched, and removing an etching resist film of the metal plate to form a fixed portion as a bottom portion. And a semiconductor element having a thickness equivalent to the thickness of the frame provided integrally with the region of the thin fixed portion provided integrally with the region of the fixed portion. A terminal land comprising a plurality of land portions, each of which has a post portion for mounting a child, and a plurality of land portions that are provided and arranged integrally with the periphery of the post portion within the area of the fixed portion and have the same thickness as the frame. A method for manufacturing a terminal land frame, comprising a fourth step of forming a frame.
て、上面と下面にそれぞれエッチングレジスト膜を形成
する第１の工程と、前記金属板の上面に形成したエッチ
ングレジスト膜に対して、少なくともダイパッド部およ
びランド部を形成したい部分以外のエッチングレジスト
膜を除去して開口部を形成する第２の工程と、前記金属
板の上面からエッチングして、前記開口部から露出した
金属板部分を薄く加工して底部として固定部を形成する
とともに、エッチングされない領域にダイパッド部およ
びランド部を形成する第３の工程と、前記金属板の上面
のエッチングレジスト膜を除去した後、新規にエッチン
グレジスト膜を形成し、前記ランド部の上面の溝部を形
成したい部分の前記新規に形成したエッチングレジスト
膜を除去して開口部を形成する第４の工程と、前記金属
板の上面からエッチングして、前記開口部から露出した
金属板部分を加工してランド部の上面に溝部を形成する
第５の工程と、前記金属板のエッチングレジスト膜を除
去し、フレーム枠を構成する金属板の領域内に一体で設
けられた薄厚の固定部の領域と、その固定部の領域内に
一体で設けられた前記フレーム枠と同等の厚みよりなる
半導体素子搭載用のダイパッド部と、前記固定部の領域
内であって、前記ダイパッド部の周囲に一体で設けられ
て配置され、前記フレーム枠と同等の厚みよりなり、上
面に溝部を有した複数のランド部とよりなるターミナル
ランドフレームを形成する第６の工程よりなることを特
徴とするターミナルランドフレームの製造方法。13. A first step of forming an etching resist film on an upper surface and a lower surface of a metal plate constituting a frame, and at least a die pad on an etching resist film formed on an upper surface of the metal plate. A second step of forming an opening by removing an etching resist film other than a portion where a portion and a land portion are to be formed; and etching the metal plate portion exposed from the opening by thinning the metal plate portion exposed from the opening. Forming a fixed portion as a bottom portion and forming a die pad portion and a land portion in a region not to be etched, and removing an etching resist film on the upper surface of the metal plate, and then forming a new etching resist film. Then, the newly formed etching resist film at the portion where the groove is to be formed on the upper surface of the land is removed to form an opening. A fourth step of forming; a fifth step of etching a metal plate portion exposed from the opening by etching from an upper surface of the metal plate to form a groove in an upper surface of a land portion; The etching resist film is removed, the region of the thin fixed portion provided integrally in the region of the metal plate constituting the frame, and the same thickness as the frame provided integrally in the region of the fixed portion. And a die pad portion for mounting a semiconductor element, and a die pad portion, which is provided integrally and arranged around the die pad portion in a region of the fixed portion, has a thickness equal to that of the frame frame, and has a groove portion on an upper surface. A method of manufacturing a terminal land frame, comprising a sixth step of forming a terminal land frame including a plurality of land portions.
ングして、開口部から露出した金属板部分を薄く加工し
て底部として固定部を形成する工程は、エッチングによ
り固定部の厚みを前記金属板の厚みに対して１０〜２０
［％］の厚みにすることを特徴とする請求項１１から請
求項１３のいずれかに記載のターミナルランドフレーム
の製造方法。14. The step of forming a fixed portion as a bottom portion by etching the metal plate portion exposed from the opening in the third step by etching from the upper surface of the metal plate and forming the fixed portion as a bottom portion by etching. 10 to 20 for the thickness of the metal plate
14. The method for manufacturing a terminal land frame according to claim 11, wherein the thickness is [%].
ングして、開口部から露出した金属板部分を薄く加工し
て底部として固定部を形成する工程は、エッチングによ
り固定部の厚みを２５〜５０［μｍ］とすることを特徴
とする請求項１１から請求項１３のいずれかに記載のタ
ーミナルランドフレームの製造方法。15. The step of etching from the upper surface of the metal plate in the third step and forming the fixed portion as a bottom by thinning the metal plate portion exposed from the opening to reduce the thickness of the fixed portion to 25 by etching. The method for manufacturing a terminal land frame according to any one of claims 11 to 13, wherein the thickness is set to 50 µm.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32053598A JP3436159B2 (en) | 1998-11-11 | 1998-11-11 | Method for manufacturing resin-encapsulated semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32053598A JP3436159B2 (en) | 1998-11-11 | 1998-11-11 | Method for manufacturing resin-encapsulated semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000150760A true JP2000150760A (en) | 2000-05-30 |
| JP3436159B2 JP3436159B2 (en) | 2003-08-11 |
Family
ID=18122529
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32053598A Expired - Fee Related JP3436159B2 (en) | 1998-11-11 | 1998-11-11 | Method for manufacturing resin-encapsulated semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3436159B2 (en) |
Cited By (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1237188A2 (en) * | 2001-03-01 | 2002-09-04 | Matsushita Electric Industrial Co., Ltd. | Lead frame |
| JP2002359338A (en) * | 2001-05-30 | 2002-12-13 | Nec Corp | Lead frame, and semiconductor device using it, and its manufacturing method |
| WO2002101812A1 (en) * | 2001-06-08 | 2002-12-19 | Intel Corporation | Chip lead frames |
| JP2003031729A (en) * | 2001-07-17 | 2003-01-31 | Sanyo Electric Co Ltd | Method for manufacturing circuit device |
| US6632704B2 (en) | 2000-12-19 | 2003-10-14 | Intel Corporation | Molded flip chip package |
| EP1154478A3 (en) * | 2000-05-09 | 2004-04-07 | Sanyo Electric Co., Ltd. | Sheet-like board member, lead frame, and manufacture of a semiconductor device |
| EP1191590A3 (en) * | 2000-09-20 | 2004-04-14 | SANYO ELECTRIC Co., Ltd. | Semiconductor device and semiconductor module |
| EP1187205A3 (en) * | 2000-09-06 | 2004-06-23 | Sanyo Electric Co., Ltd. | Chip scale package with thermally and electrically conductive pad and manufacturing method thereof |
| EP1237187A3 (en) * | 2001-03-01 | 2004-12-08 | Matsushita Electric Industrial Co., Ltd. | Resin-encapsulated semiconductor device and method for manufacturing the same |
| US6855577B2 (en) | 2000-01-24 | 2005-02-15 | Nec Electronics Corporation | Semiconductor devices having different package sizes made by using common parts |
| EP1235272A3 (en) * | 2001-02-14 | 2006-04-26 | Matsushita Electric Industrial Co., Ltd. | Leadframe, resin-molded semiconductor device including the leadframe, method of making the leadframe and method for manufacturing the device |
| US7173336B2 (en) | 2000-01-31 | 2007-02-06 | Sanyo Electric Co., Ltd. | Hybrid integrated circuit device |
| JP2007507108A (en) * | 2003-09-25 | 2007-03-22 | フリースケール セミコンダクター インコーポレイテッド | Method for forming semiconductor package and structure thereof |
| JP2007281510A (en) * | 2001-05-11 | 2007-10-25 | Renesas Technology Corp | Manufacturing method of semiconductor device |
| CN100380614C (en) * | 2002-04-29 | 2008-04-09 | 先进互联技术有限公司 | Partially patterned lead frames and methods of making and using the same in semiconductor packaging |
| US7439097B2 (en) | 2002-09-25 | 2008-10-21 | Unisem (Mauritius) Holdings Limited | Taped lead frames and methods of making and using the same in semiconductor packaging |
| US7622332B2 (en) | 2002-04-29 | 2009-11-24 | Unisem (Mauritius) Holdings Limited | Partially patterned lead frames and methods of making and using the same in semiconductor packaging |
| US7790500B2 (en) | 2002-04-29 | 2010-09-07 | Unisem (Mauritius) Holdings Limited | Partially patterned lead frames and methods of making and using the same in semiconductor packaging |
| US7799611B2 (en) | 2002-04-29 | 2010-09-21 | Unisem (Mauritius) Holdings Limited | Partially patterned lead frames and methods of making and using the same in semiconductor packaging |
| JP2012134563A (en) * | 2012-04-06 | 2012-07-12 | Dainippon Printing Co Ltd | Resin sealed semiconductor device and semiconductor device circuit member |
| US8236612B2 (en) | 2002-04-29 | 2012-08-07 | Unisem (Mauritius) Holdings Limited | Partially patterned lead frames and methods of making and using the same in semiconductor packaging |
| JP2014143371A (en) * | 2013-01-25 | 2014-08-07 | Denso Corp | Circuit board |
| KR101611911B1 (en) | 2009-03-10 | 2016-04-12 | 해성디에스 주식회사 | Method of manufacturing lead frame |
| JP2017028200A (en) * | 2015-07-27 | 2017-02-02 | 新光電気工業株式会社 | Semiconductor device and manufacturing method therefor |
-
1998
- 1998-11-11 JP JP32053598A patent/JP3436159B2/en not_active Expired - Fee Related
Cited By (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6855577B2 (en) | 2000-01-24 | 2005-02-15 | Nec Electronics Corporation | Semiconductor devices having different package sizes made by using common parts |
| US7276793B2 (en) | 2000-01-31 | 2007-10-02 | Sanyo Electric Co., Ltd. | Semiconductor device and semiconductor module |
| US7173336B2 (en) | 2000-01-31 | 2007-02-06 | Sanyo Electric Co., Ltd. | Hybrid integrated circuit device |
| EP1154478A3 (en) * | 2000-05-09 | 2004-04-07 | Sanyo Electric Co., Ltd. | Sheet-like board member, lead frame, and manufacture of a semiconductor device |
| EP1187205A3 (en) * | 2000-09-06 | 2004-06-23 | Sanyo Electric Co., Ltd. | Chip scale package with thermally and electrically conductive pad and manufacturing method thereof |
| US6963126B2 (en) | 2000-09-06 | 2005-11-08 | Sanyo Electric Co., Ltd. | Semiconductor device with under-fill material below a surface of a semiconductor chip |
| EP1191590A3 (en) * | 2000-09-20 | 2004-04-14 | SANYO ELECTRIC Co., Ltd. | Semiconductor device and semiconductor module |
| US6838313B2 (en) | 2000-12-19 | 2005-01-04 | Intel Corporation | Molded flip chip package |
| US6632704B2 (en) | 2000-12-19 | 2003-10-14 | Intel Corporation | Molded flip chip package |
| EP1235272A3 (en) * | 2001-02-14 | 2006-04-26 | Matsushita Electric Industrial Co., Ltd. | Leadframe, resin-molded semiconductor device including the leadframe, method of making the leadframe and method for manufacturing the device |
| EP1237187A3 (en) * | 2001-03-01 | 2004-12-08 | Matsushita Electric Industrial Co., Ltd. | Resin-encapsulated semiconductor device and method for manufacturing the same |
| EP1237188A3 (en) * | 2001-03-01 | 2004-12-08 | Matsushita Electric Industrial Co., Ltd. | Lead frame |
| EP1237188A2 (en) * | 2001-03-01 | 2002-09-04 | Matsushita Electric Industrial Co., Ltd. | Lead frame |
| JP4503632B2 (en) * | 2001-05-11 | 2010-07-14 | 株式会社ルネサステクノロジ | Manufacturing method of semiconductor device |
| JP2007281510A (en) * | 2001-05-11 | 2007-10-25 | Renesas Technology Corp | Manufacturing method of semiconductor device |
| JP4611569B2 (en) * | 2001-05-30 | 2011-01-12 | ルネサスエレクトロニクス株式会社 | Lead frame and method for manufacturing semiconductor device |
| JP2002359338A (en) * | 2001-05-30 | 2002-12-13 | Nec Corp | Lead frame, and semiconductor device using it, and its manufacturing method |
| WO2002101812A1 (en) * | 2001-06-08 | 2002-12-19 | Intel Corporation | Chip lead frames |
| JP2003031729A (en) * | 2001-07-17 | 2003-01-31 | Sanyo Electric Co Ltd | Method for manufacturing circuit device |
| US7622332B2 (en) | 2002-04-29 | 2009-11-24 | Unisem (Mauritius) Holdings Limited | Partially patterned lead frames and methods of making and using the same in semiconductor packaging |
| CN100380614C (en) * | 2002-04-29 | 2008-04-09 | 先进互联技术有限公司 | Partially patterned lead frames and methods of making and using the same in semiconductor packaging |
| US7790500B2 (en) | 2002-04-29 | 2010-09-07 | Unisem (Mauritius) Holdings Limited | Partially patterned lead frames and methods of making and using the same in semiconductor packaging |
| US7799611B2 (en) | 2002-04-29 | 2010-09-21 | Unisem (Mauritius) Holdings Limited | Partially patterned lead frames and methods of making and using the same in semiconductor packaging |
| US8236612B2 (en) | 2002-04-29 | 2012-08-07 | Unisem (Mauritius) Holdings Limited | Partially patterned lead frames and methods of making and using the same in semiconductor packaging |
| US7439097B2 (en) | 2002-09-25 | 2008-10-21 | Unisem (Mauritius) Holdings Limited | Taped lead frames and methods of making and using the same in semiconductor packaging |
| JP2007507108A (en) * | 2003-09-25 | 2007-03-22 | フリースケール セミコンダクター インコーポレイテッド | Method for forming semiconductor package and structure thereof |
| KR101611911B1 (en) | 2009-03-10 | 2016-04-12 | 해성디에스 주식회사 | Method of manufacturing lead frame |
| JP2012134563A (en) * | 2012-04-06 | 2012-07-12 | Dainippon Printing Co Ltd | Resin sealed semiconductor device and semiconductor device circuit member |
| JP2014143371A (en) * | 2013-01-25 | 2014-08-07 | Denso Corp | Circuit board |
| JP2017028200A (en) * | 2015-07-27 | 2017-02-02 | 新光電気工業株式会社 | Semiconductor device and manufacturing method therefor |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3436159B2 (en) | 2003-08-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3436159B2 (en) | Method for manufacturing resin-encapsulated semiconductor device | |
| JP3062192B1 (en) | Lead frame and method of manufacturing resin-encapsulated semiconductor device using the same | |
| KR100557028B1 (en) | Leadframe, resin-molded semiconductor device including the leadframe, method of making the leadframe and method for manufacturing the device | |
| KR0154858B1 (en) | Semiconductor device and method of producing the same | |
| JPH11307675A (en) | Resin-encapsulate semiconductor device and its manufacture | |
| JPH11340409A (en) | Lead frame and its manufacture and resin encapsulated semiconductor device and its manufacture | |
| KR20040030297A (en) | Lead frame, method of manufacturing the same, and semiconductor device manufactured with the same | |
| JP3046024B1 (en) | Lead frame and method of manufacturing resin-encapsulated semiconductor device using the same | |
| JP3072291B1 (en) | Lead frame, resin-encapsulated semiconductor device using the same and method of manufacturing the same | |
| JPH08279591A (en) | Semiconductor device and its manufacture | |
| JP3478139B2 (en) | Lead frame manufacturing method | |
| JP2000243891A (en) | Resin sealing type semiconductor device, its manufacture method, and lead frame | |
| JP2000124240A (en) | Lead frame, resin-sealed semiconductor device using the same and its manufacture | |
| JP3500362B2 (en) | Resin-sealed semiconductor device and method of manufacturing the same | |
| JP3502377B2 (en) | Lead frame, resin-encapsulated semiconductor device and method of manufacturing the same | |
| JP2001024133A (en) | Lead frame, resin sealed semiconductor device employing it and manufacture thereof | |
| JP3503502B2 (en) | Resin-sealed semiconductor device and method of manufacturing the same | |
| JP2001127228A (en) | Terminal land frame, method of manufacturing the same, resin-sealed semiconductor device and method of manufacturing the same | |
| JP2001077285A (en) | Lead frame and manufacture of resin-sealed semiconductor device using the same | |
| JP2001077283A (en) | Lead frame and manufacture of resin-sealed semiconductor device using the same | |
| JP3007632B1 (en) | Resin-sealed semiconductor device and method of manufacturing the same | |
| JP4018853B2 (en) | Terminal land frame | |
| JP3916352B2 (en) | TERMINAL LAND FRAME AND MANUFACTURING METHOD THEREOF, AND RESIN-ENCLOSED SEMICONDUCTOR DEVICE AND ITS MANUFACTURING METHOD | |
| JP4021115B2 (en) | Resin-sealed semiconductor device and manufacturing method thereof | |
| JP2001077275A (en) | Lead frame and manufacture of resin-sealed semiconductor device using the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080606 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090606 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100606 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100606 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110606 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120606 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |