JP2017028200A - Semiconductor device and manufacturing method therefor - Google Patents
Semiconductor device and manufacturing method therefor Download PDFInfo
- Publication number
- JP2017028200A JP2017028200A JP2015147882A JP2015147882A JP2017028200A JP 2017028200 A JP2017028200 A JP 2017028200A JP 2015147882 A JP2015147882 A JP 2015147882A JP 2015147882 A JP2015147882 A JP 2015147882A JP 2017028200 A JP2017028200 A JP 2017028200A
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- resin layer
- recess
- semiconductor device
- opening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
Description
本発明は、半導体装置及び半導体装置の製造方法に関するものである。 The present invention relates to a semiconductor device and a method for manufacturing the semiconductor device.
近年、電子機器の小型化、高密度化に対応するために、半導体部品の高密度化、高機能化が要求され、半導体装置（半導体パッケージ）の小型化、軽量化が急速に進んでいる。このような流れの中で、ＱＦＮパッケージ（Quad Flat Non-leaded Package）やＳＯＮパッケージ（Small Outline Non-leaded Package）などのリードが外側に延伸していないリードレスタイプの半導体装置（リードレスパッケージ）が実用化されている（例えば、特許文献１参照）。 In recent years, in order to cope with downsizing and high density of electronic devices, high density and high functionality of semiconductor components are required, and downsizing and lightening of semiconductor devices (semiconductor packages) are rapidly progressing. In this trend, leadless semiconductor devices (leadless package) such as QFN package (Quad Flat Non-leaded Package) and SON package (Small Outline Non-leaded Package) are not extended outward. Has been put into practical use (for example, see Patent Document 1).
この種の半導体装置では、リードフレームに半導体素子が実装され、その半導体素子が封止樹脂にて封止される。また、上記半導体装置では、リードフレームのリードの下面（裏面）が封止樹脂から露出され、そのリードの下面が外部接続端子となる。そして、半導体装置のリードは、実装相手の基板等に形成された配線層にはんだ付けされる。 In this type of semiconductor device, a semiconductor element is mounted on a lead frame, and the semiconductor element is sealed with a sealing resin. In the semiconductor device, the lower surface (back surface) of the lead of the lead frame is exposed from the sealing resin, and the lower surface of the lead serves as an external connection terminal. Then, the lead of the semiconductor device is soldered to a wiring layer formed on a mounting partner substrate or the like.
このような半導体装置には、当該半導体装置を基板等に実装する際のリードの良好な接合性などが要求される。 Such a semiconductor device is required to have good bondability of leads when the semiconductor device is mounted on a substrate or the like.
本発明の一観点によれば、複数のリードを有するリードフレームと、前記リードフレームを厚さ方向に貫通し、前記複数のリードを画定する開口部と、前記リードと電気的に接続され、前記リードフレームに実装された半導体素子と、前記リードフレームの上面を被覆し、前記半導体素子を封止するとともに、前記開口部の一部に形成された樹脂層と、を有し、前記リードフレームの側面は、前記開口部の内側に突出する突出部を有し、前記樹脂層は、前記突出部の下面を含む表面全面を被覆するように、且つ前記リードフレームの下面側の側面を露出させるように形成されている。 According to an aspect of the present invention, a lead frame having a plurality of leads, an opening that penetrates the lead frame in a thickness direction and defines the plurality of leads, and is electrically connected to the leads, A semiconductor element mounted on a lead frame; and a resin layer that covers an upper surface of the lead frame, seals the semiconductor element, and is formed in a part of the opening. The side surface has a projecting portion projecting inside the opening, and the resin layer covers the entire surface including the lower surface of the projecting portion and exposes the side surface on the lower surface side of the lead frame. Is formed.
本発明の一観点によれば、良好な接合性を得ることができるという効果を奏する。 According to one aspect of the present invention, there is an effect that good bondability can be obtained.
以下、一実施形態を添付図面を参照して説明する。
なお、添付図面は、便宜上、特徴を分かりやすくするために特徴となる部分を拡大して示している場合があり、各構成要素の寸法比率などが実際と同じであるとは限らない。また、断面図では、各部材の断面構造を分かりやすくするために、一部の部材のハッチングを梨地模様に代えて示し、一部の部材のハッチングを省略している。
Hereinafter, an embodiment will be described with reference to the accompanying drawings.
In the accompanying drawings, for convenience, there is a case where a characteristic part is enlarged to make the characteristic easy to understand, and a dimensional ratio of each component is not always the same as an actual one. In the cross-sectional view, in order to make the cross-sectional structure of each member easy to understand, the hatching of some members is shown in place of a satin pattern, and the hatching of some members is omitted.
まず、半導体装置１０の構造について説明する。
図１（ａ）に示すように、半導体装置１０は、大略すると、リードフレーム２０と、半導体素子３０と、金属線３５と、樹脂層４０と、半田めっき膜５０とを有している。半導体装置１０は、ＱＦＮタイプの半導体装置である。
First, the structure of the semiconductor device 10 will be described.
As shown in FIG. 1A, the semiconductor device 10 generally includes a lead frame 20, a semiconductor element 30, a metal wire 35, a resin layer 40, and a solder plating film 50. The semiconductor device 10 is a QFN type semiconductor device.
リードフレーム２０は、例えば、薄い金属板にプレス加工やエッチング加工等を施して形成された導電性基材である。リードフレーム２０は、ダイパッド２１と、複数のリード２２とを有している。リードフレーム２０（ダイパッド２１及びリード２２）の材料としては、例えば、Ｃｕ（銅）、Ｃｕをベースにした合金、Ｆｅ（鉄）−Ｎｉ（ニッケル）やＦｅ−Ｎｉをベースにした合金等を用いることができる。リードフレーム２０の厚さは、例えば、１００〜２５０μｍ程度とすることができる。 The lead frame 20 is a conductive base material formed by, for example, pressing or etching a thin metal plate. The lead frame 20 has a die pad 21 and a plurality of leads 22. As the material of the lead frame 20 (die pad 21 and lead 22), for example, Cu (copper), an alloy based on Cu, Fe (iron) -Ni (nickel), an alloy based on Fe-Ni, or the like is used. be able to. The thickness of the lead frame 20 can be, for example, about 100 to 250 μm.
図２に示すように、ダイパッド２１は、例えば、半導体装置１０の平面視略中央部に設けられている。ダイパッド２１は、例えば、平面視略矩形状に形成されている。複数のリード２２は、ダイパッド２１の周囲を囲むように設けられている。複数のリード２２は、ダイパッド２１から離間して設けられ、ダイパッド２１と電気的に独立している。例えば、各リード２２は、平面視略矩形状に形成され、半導体装置１０の側面（外周面）からダイパッド２１に向かって延在して形成されている。複数のリード２２は、互いに離間して設けられ、互いに電気的に独立している。換言すると、ダイパッド２１と複数のリード２２との間、及び各リード２２間には、リードフレーム２０を厚さ方向に貫通する開口部２０Ｘが形成されている。すなわち、開口部２０Ｘによって、ダイパッド２１と複数のリード２２とが画定されている。なお、図２は、図１に示した半導体装置１０を下方から視た平面図であり、半田めっき膜５０が透視的に描かれている。 As shown in FIG. 2, the die pad 21 is provided, for example, at a substantially central portion in a plan view of the semiconductor device 10. For example, the die pad 21 is formed in a substantially rectangular shape in plan view. The plurality of leads 22 are provided so as to surround the die pad 21. The plurality of leads 22 are provided apart from the die pad 21 and are electrically independent from the die pad 21. For example, each lead 22 is formed in a substantially rectangular shape in plan view, and extends from the side surface (outer peripheral surface) of the semiconductor device 10 toward the die pad 21. The plurality of leads 22 are provided apart from each other and are electrically independent from each other. In other words, an opening 20 </ b> X that penetrates the lead frame 20 in the thickness direction is formed between the die pad 21 and the plurality of leads 22 and between each lead 22. That is, the die pad 21 and the plurality of leads 22 are defined by the opening 20X. 2 is a plan view of the semiconductor device 10 shown in FIG. 1 as viewed from below, and the solder plating film 50 is depicted in a perspective manner.
図１（ａ）に示すように、ダイパッド２１の上面は、半導体素子３０が搭載される素子搭載部として機能する。ダイパッド２１の下面は、例えば、マザーボード等の実装用基板の配線層と電気的に接続される外部接続端子として機能する。ダイパッド２１の上面は、断面視において、ダイパッド２１の下面よりも幅が広くなっている。また、ダイパッド２１の上面は、平面視において、ダイパッド２１の下面よりも一回り大きく形成されている。具体的には、ダイパッド２１の外周部は、そのダイパッド２１の下面側から薄化されている。 As shown in FIG. 1A, the upper surface of the die pad 21 functions as an element mounting portion on which the semiconductor element 30 is mounted. The lower surface of the die pad 21 functions as an external connection terminal that is electrically connected to a wiring layer of a mounting substrate such as a mother board, for example. The upper surface of the die pad 21 is wider than the lower surface of the die pad 21 in a sectional view. Further, the upper surface of the die pad 21 is formed to be slightly larger than the lower surface of the die pad 21 in plan view. Specifically, the outer peripheral portion of the die pad 21 is thinned from the lower surface side of the die pad 21.
各リード２２の上面は、半導体素子３０の電極端子（図示略）と電気的に接続されるインナーリードとして機能する。各リード２２の下面は、マザーボード等の実装用基板の配線層と電気的に接続される外部接続端子として機能する。各リード２２の上面は、半導体装置１０の側面からダイパッド２１に向かって延びる長手方向の長さが、そのリード２２の下面のそれよりも長くなっている。具体的には、各リード２２の先端部（つまり、ダイパッド２１に近い側の端部）は、そのリード２２の下面側から薄化されている。なお、各リード２２の上面は、平面視において、そのリード２２の下面よりも面積が大きくなっている。 The upper surface of each lead 22 functions as an inner lead that is electrically connected to an electrode terminal (not shown) of the semiconductor element 30. The lower surface of each lead 22 functions as an external connection terminal that is electrically connected to a wiring layer of a mounting substrate such as a mother board. The upper surface of each lead 22 has a length in the longitudinal direction extending from the side surface of the semiconductor device 10 toward the die pad 21 longer than that of the lower surface of the lead 22. Specifically, the leading end portion of each lead 22 (that is, the end portion close to the die pad 21) is thinned from the lower surface side of the lead 22. The top surface of each lead 22 has a larger area than the bottom surface of the lead 22 in plan view.
以上説明したように、ダイパッド２１の側面は、上面の幅が下面よりも長い階段形状に形成され、リード２２の先端部の側面は、上面が下面よりも長手方向に長い階段形状に形成されている。このため、ダイパッド２１と各リード２２との間に形成された開口部２０Ｘでは、ダイパッド２１の上面側の外周部とリード２２の上面側の先端部とが開口部２０Ｘの内側に突出する突出部２３となる。 As described above, the side surface of the die pad 21 is formed in a staircase shape in which the width of the upper surface is longer than the lower surface, and the side surface of the tip portion of the lead 22 is formed in a staircase shape in which the upper surface is longer in the longitudinal direction than the lower surface. Yes. For this reason, in the opening 20X formed between the die pad 21 and each lead 22, the outer peripheral portion on the upper surface side of the die pad 21 and the tip portion on the upper surface side of the lead 22 protrude inside the opening 20X. 23.
換言すると、図１（ｂ）に示すように、ダイパッド２１と各リード２２との間に形成された開口部２０Ｘは、リードフレーム２０の上面側に形成された凹部２４と、リードフレーム２０の下面側に形成され、凹部２４よりも平面形状が大きく形成された凹部２５とが連通されて形成されている。そして、凹部２５の上方において、凹部２４の内側面を構成するリードフレーム２０の一部、つまり突出部２３が、凹部２５の内側に突出するように形成されている。突出部２３の厚さは、例えば、リードフレーム２０全体の厚さの１／２程度の厚さとすることができる。 In other words, as shown in FIG. 1B, the opening 20 </ b> X formed between the die pad 21 and each lead 22 has a recess 24 formed on the upper surface side of the lead frame 20 and the lower surface of the lead frame 20. A concave portion 25 formed on the side and having a larger planar shape than the concave portion 24 is formed in communication. A part of the lead frame 20 constituting the inner surface of the recess 24, that is, the protruding portion 23 is formed so as to protrude inside the recess 25 above the recess 25. The thickness of the protrusion 23 can be, for example, about ½ of the thickness of the entire lead frame 20.
なお、本例における各リード２２の基端部（先端部と反対側の端部）では、上面側の側面と下面側の側面とが略面一に形成されている。そして、本例では、各リード２２の基端部の側面が、半導体装置１０の側面となる。 In addition, in the base end part (end part on the opposite side to the front-end | tip part) of each lead | read | reed 22 in this example, the upper surface side surface and the lower surface side surface are formed substantially flush. In this example, the side surface of the base end portion of each lead 22 is the side surface of the semiconductor device 10.
図１（ａ）に示すように、以上説明したリードフレーム２０のダイパッド２１上には、半導体素子３０が搭載されている。例えば、ダイパッド２１の上面には、接着層３１を介して、半導体素子３０がフェイスアップ状態で搭載されている。半導体素子３０の電極端子（図示略）は、金属線３５を介してリード２２の上面に接続されている。 As shown in FIG. 1A, a semiconductor element 30 is mounted on the die pad 21 of the lead frame 20 described above. For example, the semiconductor element 30 is mounted face-up on the upper surface of the die pad 21 via the adhesive layer 31. An electrode terminal (not shown) of the semiconductor element 30 is connected to the upper surface of the lead 22 via a metal wire 35.
樹脂層４０は、半導体素子３０及び金属線３５を封止するように、ダイパッド２１上及びリード２２上に形成されている。樹脂層４０は、ダイパッド２１及びリード２２の上面全面と直接接し、ダイパッド２１及びリード２２の上面全面を被覆するように形成されている。樹脂層４０は、半導体素子３０及び金属線３５を全体的に被覆するように形成されている。また、樹脂層４０は、リードフレーム２０の開口部２０Ｘ内の一部に形成されている。 The resin layer 40 is formed on the die pad 21 and the lead 22 so as to seal the semiconductor element 30 and the metal wire 35. The resin layer 40 is formed so as to be in direct contact with the entire upper surface of the die pad 21 and the lead 22 and to cover the entire upper surface of the die pad 21 and the lead 22. The resin layer 40 is formed so as to entirely cover the semiconductor element 30 and the metal wire 35. Further, the resin layer 40 is formed in a part of the opening 20 </ b> X of the lead frame 20.
具体的には、図１（ｂ）に示すように、樹脂層４０は、凹部２４を充填するように形成されるとともに、凹部２５内の一部の空間に形成されている。より具体的には、樹脂層４０は、突出部２３（具体的には、ダイパッド２１の上面側の外周部及びリード２２の上面側の先端部）の側面（つまり、凹部２４の内側面）と、突出部２３の下面と、凹部２５の内側面のうち凹部２４側の内側面と直接接するように形成されている。さらに、樹脂層４０は、突出部２３の側面全面と、突出部２３の下面全面と、凹部２５の内側面の一部とを被覆するように形成されている。このように、樹脂層４０は、突出部２３の下面を含む表面全面を被覆するように形成されている。すなわち、樹脂層４０は、突出部２３の下方で凹部２５の内壁面に食い込んで、リードフレーム２０（ダイパッド２１及びリード２２）を係止するように形成されている。換言すると、リードフレーム２０の一部である突出部２３は、樹脂層４０内に食い込んで抜けにくいアンカー形状に形成されている。 Specifically, as shown in FIG. 1B, the resin layer 40 is formed so as to fill the recess 24 and is formed in a part of the space in the recess 25. More specifically, the resin layer 40 has a side surface (that is, an inner surface of the recess 24) of the protrusion 23 (specifically, the outer peripheral portion on the upper surface side of the die pad 21 and the tip portion on the upper surface side of the lead 22). The lower surface of the protrusion 23 and the inner surface of the recess 25 are formed so as to be in direct contact with the inner surface of the recess 24. Further, the resin layer 40 is formed so as to cover the entire side surface of the protrusion 23, the entire lower surface of the protrusion 23, and a part of the inner surface of the recess 25. Thus, the resin layer 40 is formed so as to cover the entire surface including the lower surface of the protrusion 23. That is, the resin layer 40 is formed so as to bite into the inner wall surface of the recess 25 below the projecting portion 23 and to lock the lead frame 20 (die pad 21 and lead 22). In other words, the protruding portion 23 that is a part of the lead frame 20 is formed in an anchor shape that bites into the resin layer 40 and is difficult to come off.
その一方で、樹脂層４０は、リードフレーム２０の下面側の側面を露出するように形成されている。すなわち、樹脂層４０は、開口部２０Ｘのうちリードフレーム２０の下面側の空間の一部には形成されていない。このため、開口部２０Ｘでは、凹部２５の内側面のうちリードフレーム２０の下面側の内側面が樹脂層４０から露出されている。換言すると、半導体装置１０では、リードフレーム２０（ダイパッド２１及びリード２２）の下部が樹脂層４０から突出している。例えば、樹脂層４０から突出したリードフレーム２０の厚さは、リードフレーム２０全体の厚さの１／４程度の厚さとすることができる。 On the other hand, the resin layer 40 is formed so as to expose the side surface on the lower surface side of the lead frame 20. That is, the resin layer 40 is not formed in a part of the space on the lower surface side of the lead frame 20 in the opening 20X. For this reason, in the opening 20 </ b> X, the inner surface on the lower surface side of the lead frame 20 among the inner surfaces of the recess 25 is exposed from the resin layer 40. In other words, in the semiconductor device 10, the lower part of the lead frame 20 (the die pad 21 and the lead 22) protrudes from the resin layer 40. For example, the thickness of the lead frame 20 protruding from the resin layer 40 can be about ¼ of the total thickness of the lead frame 20.
また、半導体装置１０の側面となる樹脂層４０の側面は、リード２２の基端部の側面と面一になるように形成されている。
図１（ａ）に示すように、樹脂層４０から露出されたリードフレーム２０の下面及び側面には、半田めっき膜５０が形成されている。具体的には、半田めっき膜５０は、ダイパッド２１及びリード２２の下面全面と直接接し、開口部２０Ｘ内において樹脂層４０から露出されたダイパッド２１及びリード２２の側面と直接接するように形成されている。さらに、半田めっき膜５０は、ダイパッド２１及びリード２２の下面全面と、開口部２０Ｘ内において樹脂層４０から露出されたダイパッド２１及びリード２２の側面とを被覆するように形成されている。なお、開口部２０Ｘ内では、樹脂層４０の下面の一部が半田めっき膜５０によって被覆されている。
Further, the side surface of the resin layer 40 that is the side surface of the semiconductor device 10 is formed to be flush with the side surface of the base end portion of the lead 22.
As shown in FIG. 1A, a solder plating film 50 is formed on the lower surface and side surface of the lead frame 20 exposed from the resin layer 40. Specifically, the solder plating film 50 is formed so as to be in direct contact with the entire lower surface of the die pad 21 and the lead 22 and to be in direct contact with the side surfaces of the die pad 21 and the lead 22 exposed from the resin layer 40 in the opening 20X. Yes. Further, the solder plating film 50 is formed so as to cover the entire lower surface of the die pad 21 and the lead 22 and the side surfaces of the die pad 21 and the lead 22 exposed from the resin layer 40 in the opening 20X. In addition, in the opening 20 </ b> X, a part of the lower surface of the resin layer 40 is covered with the solder plating film 50.
一方、リード２２の基端部の側面には半田めっき膜５０が形成されておらず、リード２２の基端部の側面は半田めっき膜５０から露出している。このように、半田めっき膜５０は、樹脂層４０から露出されたダイパッド２１の表面全面を被覆するとともに、樹脂層４０から露出されたリード２２の表面のうち基端部の側面以外の表面全面を被覆するように形成されている。そして、半田めっき膜５０が、マザーボード等の実装用基板の配線と電気的に接続される外部接続端子として機能する。 On the other hand, the solder plating film 50 is not formed on the side surface of the base end portion of the lead 22, and the side surface of the base end portion of the lead 22 is exposed from the solder plating film 50. As described above, the solder plating film 50 covers the entire surface of the die pad 21 exposed from the resin layer 40 and covers the entire surface of the surface of the lead 22 exposed from the resin layer 40 other than the side surface of the base end portion. It is formed to cover. The solder plating film 50 functions as an external connection terminal that is electrically connected to the wiring of a mounting substrate such as a mother board.
本例では、リード２２の基端部の側面と樹脂層４０の側面と半田めっき膜５０の側面とが略面一に形成されている。
ここで、半導体素子３０は、例えば、ＩＣチップやＬＳＩチップなどである。接着層３１としては、例えば、エポキシ樹脂等のダイボンド材（ダイアタッチ材）やエポキシ樹脂等の絶縁性樹脂に銀フィラーを分散させた銀ペーストを用いることができる。また、金属線３５としては、例えば、金（Ａｕ）ワイヤ、アルミニウム（Ａｌ）ワイヤや銅（Ｃｕ）ワイヤなどを用いることができる。樹脂層４０の材料としては、例えば、エポキシ樹脂、ポリイミド樹脂、フェノール樹脂や塩化ビニル樹脂などの絶縁性樹脂を用いることができる。半田めっき膜５０の材料としては、例えば、鉛（Ｐｂ）フリーはんだ（Ｓｎ（錫）−Ａｇ（銀）系、Ｓｎ−Ｃｕ系、Ｓｎ−Ａｇ−Ｃｕ系、Ｓｎ−Ｚｎ（亜鉛）−Ｂｉ（ビスマス）系など）を用いることができる。
In this example, the side surface of the base end portion of the lead 22, the side surface of the resin layer 40, and the side surface of the solder plating film 50 are formed substantially flush with each other.
Here, the semiconductor element 30 is, for example, an IC chip or an LSI chip. As the adhesive layer 31, for example, a silver paste in which a silver filler is dispersed in a die bond material (die attach material) such as an epoxy resin or an insulating resin such as an epoxy resin can be used. As the metal wire 35, for example, a gold (Au) wire, an aluminum (Al) wire, a copper (Cu) wire, or the like can be used. As a material of the resin layer 40, for example, an insulating resin such as an epoxy resin, a polyimide resin, a phenol resin, or a vinyl chloride resin can be used. Examples of the material of the solder plating film 50 include lead (Pb) -free solder (Sn (tin) -Ag (silver) -based, Sn-Cu-based, Sn-Ag-Cu-based, Sn-Zn (zinc) -Bi ( Bismuth) and the like can be used.
次に、図３に従って、半導体装置１０の実装形態の一例について説明する。
半導体装置１０は、例えば、マザーボード等の実装用の基板６０に実装される。ここで、基板６０の上面には、複数の配線層６１が形成されている。そして、半導体装置１０は、そのダイパッド２１及びリード２２の下部が半田７０によって配線層６１に接合されている。具体的には、ダイパッド２１の下面及び側面に形成された半田めっき膜５０が半田７０により配線層６１に接合され、リード２２の下面及び側面に形成された半田めっき膜５０が半田７０により配線層６１に接合されている。このとき、半田めっき膜５０が、ダイパッド２１及びリード２２の下面だけではなく、ダイパッド２１及びリード２２の側面にも形成されている。すなわち、半田めっき膜５０が立体的に形成されている。これにより、半田めっき膜５０と半田７０とが立体的に接合されるため、好適なフィレットを有する半田７０が形成される。このような半田７０は、接合強度が高い。したがって、ダイパッド２１及びリード２２の下面のみに半田めっき膜５０が形成される場合に比べて、ダイパッド２１及びリード２２（半田めっき膜５０）と配線層６１との接続信頼性を向上させることができる。この結果、基板６０に半導体装置１０を実装した際の実装信頼性を向上させることができる。
Next, an example of a mounting form of the semiconductor device 10 will be described with reference to FIG.
The semiconductor device 10 is mounted on a mounting substrate 60 such as a mother board, for example. Here, a plurality of wiring layers 61 are formed on the upper surface of the substrate 60. In the semiconductor device 10, the lower portion of the die pad 21 and the lead 22 is joined to the wiring layer 61 by the solder 70. Specifically, the solder plating film 50 formed on the lower surface and side surface of the die pad 21 is joined to the wiring layer 61 by the solder 70, and the solder plating film 50 formed on the lower surface and side surface of the lead 22 is bonded to the wiring layer 61 by the solder 70. 61 is joined. At this time, the solder plating film 50 is formed not only on the lower surfaces of the die pad 21 and the lead 22 but also on the side surfaces of the die pad 21 and the lead 22. That is, the solder plating film 50 is three-dimensionally formed. Thereby, since the solder plating film 50 and the solder 70 are three-dimensionally joined, the solder 70 having a suitable fillet is formed. Such solder 70 has high bonding strength. Therefore, the connection reliability between the die pad 21 and the lead 22 (solder plating film 50) and the wiring layer 61 can be improved as compared with the case where the solder plating film 50 is formed only on the lower surfaces of the die pad 21 and the lead 22. . As a result, the mounting reliability when the semiconductor device 10 is mounted on the substrate 60 can be improved.
なお、配線層６１の材料としては、例えば、銅や銅合金を用いることができる。半田７０の材料としては、例えば、鉛フリーはんだ（Ｓｎ−Ａｇ系、Ｓｎ−Ｃｕ系、Ｓｎ−Ａｇ−Ｃｕ系、Ｓｎ−Ｚｎ−Ｂｉ系など）を用いることができる。 As a material of the wiring layer 61, for example, copper or a copper alloy can be used. As a material of the solder 70, for example, lead-free solder (Sn—Ag, Sn—Cu, Sn—Ag—Cu, Sn—Zn—Bi, etc.) can be used.
次に、半導体装置１０の製造方法について説明する。
まず、図４（ａ）及び図４（ｂ）に示すように、金属板８０を準備する。図４（ａ）に示すように、金属板８０は、例えば、平面視略矩形状に形成されている。金属板８０は、複数（ここでは、３つ）の樹脂封止領域８１が設けられている。複数の樹脂封止領域８１は互いに分離して設けられている。各樹脂封止領域８１には、リードフレーム２０（図１（ａ）参照）が形成される個別領域Ａ１がマトリクス状（ここでは、５×５）に複数個連設されている。なお、金属板８０としては、例えば、Ｃｕ、Ｃｕをベースにした合金、Ｆｅ−ＮｉやＦｅ−Ｎｉをベースにした合金等からなる金属板を用いることができる。金属板８０の厚さは、例えば、１００〜２５０μｍ程度とすることができる。
Next, a method for manufacturing the semiconductor device 10 will be described.
First, as shown in FIGS. 4A and 4B, a metal plate 80 is prepared. As shown in FIG. 4A, the metal plate 80 is formed, for example, in a substantially rectangular shape in plan view. The metal plate 80 is provided with a plurality (three in this case) of resin sealing regions 81. The plurality of resin sealing regions 81 are provided separately from each other. In each resin sealing region 81, a plurality of individual regions A1 where lead frames 20 (see FIG. 1A) are formed are connected in a matrix (here, 5 × 5). As the metal plate 80, for example, a metal plate made of Cu, an alloy based on Cu, Fe-Ni, an alloy based on Fe-Ni, or the like can be used. The thickness of the metal plate 80 can be about 100 to 250 μm, for example.
なお、図４（ａ）に示した例では、金属板８０が３個の樹脂封止領域８１を有し、各樹脂封止領域８１が２５個の個別領域Ａ１を有するが、樹脂封止領域８１及び個別領域Ａ１の数は特に制限されない。以下では、説明の簡略化のために、１つの個別領域Ａ１に着目して説明を行う。 In the example shown in FIG. 4A, the metal plate 80 has three resin sealing regions 81, and each resin sealing region 81 has 25 individual regions A1, but the resin sealing regions The number of 81 and the individual areas A1 is not particularly limited. Hereinafter, for simplification of description, the description will be given focusing on one individual area A1.
次に、図５（ａ）に示す工程では、金属板８０に、平面視略格子状に形成されるセクションバー８２と、セクションバー８２から延在する４本のサポートバー８３によって支持されるダイパッド２１と、セクションバー８２からダイパッド２１に向かって延在される櫛歯状のリード２２とを画定する開口部２０Ｘを形成する。このとき、各ダイパッド２１は、各個別領域Ａ１の平面視略中央部に形成されている。また、各個別領域Ａ１に形成されたリード２２及びサポートバー８３は、セクションバー８２を介して、隣接する個別領域Ａ１に形成されたリード２２及びサポートバー８３と連結されている。なお、セクションバー８２、サポートバー８３、ダイパッド２１及びリード２２を有するリードフレーム２０が形成された個別領域Ａ１は、半導体素子３０（図１（ａ）参照）が搭載された後、最終的に図５（ａ）及び図５（ｂ）に示した一点鎖線に沿って切断されて個片化され、各々個別の半導体装置１０となる。また、各個別領域Ａ１の間において一点鎖線で囲まれた部分は、最終的に廃棄される部分である。すなわち、セクションバー８２は、最終的に廃棄される。 Next, in the process shown in FIG. 5A, a die pad supported on the metal plate 80 by a section bar 82 formed in a substantially lattice shape in plan view and four support bars 83 extending from the section bar 82. 21 and the comb-shaped lead 22 extending from the section bar 82 toward the die pad 21 is formed. At this time, each die pad 21 is formed in a substantially central portion in plan view of each individual region A1. The leads 22 and the support bars 83 formed in each individual area A1 are connected to the leads 22 and the support bars 83 formed in the adjacent individual areas A1 via the section bars 82. Note that the individual region A1 in which the lead frame 20 having the section bar 82, the support bar 83, the die pad 21, and the leads 22 is formed is finally illustrated after the semiconductor element 30 (see FIG. 1A) is mounted. Cut along the alternate long and short dash line shown in FIG. 5A and FIG. Moreover, the part enclosed with the dashed-dotted line between each separate area | region A1 is a part finally discarded. That is, the section bar 82 is finally discarded.
本例では、図５（ｂ）に示すように、セクションバー８２の下面に凹部８２Ｘが形成されている。すなわち、本例のセクションバー８２は下面側から薄化されている。以上説明した開口部２０Ｘ及び凹部８２Ｘは、例えば、以下に説明するエッチング加工により形成することができる。 In this example, as shown in FIG. 5B, a recess 82 </ b> X is formed on the lower surface of the section bar 82. That is, the section bar 82 of this example is thinned from the lower surface side. The opening 20X and the recess 82X described above can be formed by, for example, an etching process described below.
まず、図５（ｃ）に示す工程では、図４に示した工程で準備した金属板８０の上面に、開口パターン９０Ｘを有するレジスト層９０を形成するとともに、金属板８０の下面に、開口パターン９１Ｘ，９１Ｙを有するレジスト層９１を形成する。開口パターン９０Ｘ，９１Ｘは、開口部２０Ｘ（図１（ａ）参照）の形成領域に対応する部分の金属板８０の上面及び下面をそれぞれ露出するように形成される。具体的には、開口パターン９０Ｘは凹部２４（図１（ｂ）参照）の形状に対応して形成され、開口パターン９１Ｘは凹部２５（図１（ｂ）参照）の形状に対応して形成されている。開口パターン９０Ｘの一部は、平面視で重なる位置に形成された開口パターン９１Ｘよりも平面形状が小さく形成されている。また、開口パターン９１Ｙは、凹部８２Ｘ（図５（ｂ）参照）の形成領域に対応する部分の金属板８０の下面を露出するように形成される。 5C, a resist layer 90 having an opening pattern 90X is formed on the upper surface of the metal plate 80 prepared in the step shown in FIG. 4, and the opening pattern is formed on the lower surface of the metal plate 80. A resist layer 91 having 91X and 91Y is formed. The opening patterns 90X and 91X are formed so that the upper surface and the lower surface of the metal plate 80 corresponding to the formation region of the opening 20X (see FIG. 1A) are exposed. Specifically, the opening pattern 90X is formed corresponding to the shape of the recess 24 (see FIG. 1B), and the opening pattern 91X is formed corresponding to the shape of the recess 25 (see FIG. 1B). ing. A part of the opening pattern 90 </ b> X has a smaller planar shape than the opening pattern 91 </ b> X formed at a position overlapping in plan view. The opening pattern 91Y is formed so as to expose the lower surface of the metal plate 80 at a portion corresponding to the formation region of the recess 82X (see FIG. 5B).
レジスト層９０，９１の材料としては、例えば、感光性のドライフィルム又は液状のフォトレジスト（例えば、ノボラック系樹脂やアクリル系樹脂等のドライフィルムレジストや液状レジスト）等を用いることができる。例えば、感光性のドライフィルムを用いる場合には、金属板８０の上面及び下面にドライフィルムを熱圧着によりラミネートし、そのドライフィルムをフォトリソグラフィ法によりパターニングしてレジスト層９０，９１を形成する。なお、液状のフォトレジストを用いる場合にも、液状のフォトレジストを塗布後、同様の工程を経て、レジスト層９０，９１を形成することができる。 As a material of the resist layers 90 and 91, for example, a photosensitive dry film or a liquid photoresist (for example, a dry film resist or a liquid resist such as a novolac resin or an acrylic resin) can be used. For example, when using a photosensitive dry film, the dry film is laminated on the upper and lower surfaces of the metal plate 80 by thermocompression bonding, and the dry film is patterned by a photolithography method to form resist layers 90 and 91. In the case of using a liquid photoresist, the resist layers 90 and 91 can be formed through the same process after applying the liquid photoresist.
続いて、図６（ａ）に示す工程では、レジスト層９０，９１をエッチングマスクとして、金属板８０を両面からエッチングして開口部２０Ｘ及び凹部８２Ｘを形成する。具体的には、レジスト層９０，９１の開口パターン９０Ｘ，９１Ｘから露出された金属板８０を両面からエッチングし、凹部２４と凹部２５とが連通してなる開口部２０Ｘを形成する。この開口部２０Ｘの形成により、各個別領域Ａ１に、セクションバー８２、サポートバー８３（図５（ａ）参照）、ダイパッド２１及びリード２２が画定される。このとき、ダイパッド２１とリード２２との間における開口パターン９０Ｘが開口パターン９１Ｘよりも平面形状が小さく形成されている。このため、ダイパッド２１とリード２２との間では、金属板８０の上面側に形成される凹部２４の平面形状が、金属板８０の下面側に形成される凹部２５の平面形状よりも小さく形成される。これにより、ダイパッド２１の外周部及びリード２２の先端部に突出部２３が形成される。また、本工程では、レジスト層９１の開口パターン９１Ｙから露出された金属板８０を下面からエッチング（ハーフエッチング）し、金属板８０を下面側から所要の深さまで除去して薄化する。これにより、開口パターン９１Ｙから露出された金属板８０、つまりセクションバー８２の下面に凹部８２Ｘが形成される。なお、本工程で使用されるエッチング液は、金属板８０の材料に応じて適宜選択することができる。例えば、金属板８０として銅を用いる場合には、エッチング液として塩化第二鉄水溶液や塩化第二銅水溶液を使用することができ、金属板８０の両面からスプレーエッチングにて本工程を実施することができる。 Subsequently, in the step shown in FIG. 6A, the metal plate 80 is etched from both sides using the resist layers 90 and 91 as an etching mask to form the opening 20X and the recess 82X. Specifically, the metal plate 80 exposed from the opening patterns 90 </ b> X and 91 </ b> X of the resist layers 90 and 91 is etched from both sides to form the opening 20 </ b> X in which the concave portion 24 and the concave portion 25 communicate with each other. By forming the opening 20X, the section bar 82, the support bar 83 (see FIG. 5A), the die pad 21, and the lead 22 are defined in each individual region A1. At this time, the opening pattern 90X between the die pad 21 and the lead 22 is formed to have a smaller planar shape than the opening pattern 91X. For this reason, between the die pad 21 and the lead 22, the planar shape of the recess 24 formed on the upper surface side of the metal plate 80 is formed smaller than the planar shape of the recess 25 formed on the lower surface side of the metal plate 80. The As a result, a protrusion 23 is formed at the outer periphery of the die pad 21 and the tip of the lead 22. In this step, the metal plate 80 exposed from the opening pattern 91Y of the resist layer 91 is etched (half-etched) from the lower surface, and the metal plate 80 is removed from the lower surface side to a required depth and thinned. As a result, a recess 82X is formed on the lower surface of the metal plate 80 exposed from the opening pattern 91Y, that is, the section bar 82. Note that the etching solution used in this step can be appropriately selected according to the material of the metal plate 80. For example, when copper is used as the metal plate 80, an aqueous ferric chloride solution or an aqueous cupric chloride solution can be used as the etching solution, and this step is performed by spray etching from both surfaces of the metal plate 80. Can do.
次いで、レジスト層９０，９１を例えばアルカリ性の剥離液により除去する。これにより、図６（ｂ）に示すように、開口部２０Ｘ及び凹部８２Ｘが形成され、各個別領域Ａ１にリードフレーム２０が形成される。以上の製造工程により、図５に示した構造体を製造することができる。ここで、図６（ｃ）は、図６（ｂ）に示した構造体を下方から見た平面図であり、ハーフエッチング領域、つまり凹部２５（突出部２３）及び凹部８２Ｘの形成された領域を梨地模様で示している。図６（ｃ）に示すように、本例では、サポートバー８３も、セクションバー８２の一部と同様に、ハーフエッチングされている。 Next, the resist layers 90 and 91 are removed by, for example, an alkaline stripping solution. Thereby, as shown in FIG. 6B, the opening 20X and the recess 82X are formed, and the lead frame 20 is formed in each individual region A1. The structure shown in FIG. 5 can be manufactured by the above manufacturing process. Here, FIG. 6C is a plan view of the structure shown in FIG. 6B as viewed from below, and is a half-etched region, that is, a region where the recess 25 (protrusion 23) and the recess 82X are formed. Is shown with a satin pattern. As shown in FIG. 6C, in this example, the support bar 83 is also half-etched in the same manner as a part of the section bar 82.
なお、本例では、開口部２０Ｘ及び凹部８２Ｘをエッチング加工により形成するようにしたが、例えば、プレス加工により開口部２０Ｘ及び凹部８２Ｘを形成することもできる。 In this example, the opening 20X and the recess 82X are formed by etching. However, for example, the opening 20X and the recess 82X can be formed by pressing.
次に、図７（ａ）に示す工程では、各個別領域Ａ１のダイパッド２１の上面に、接着層３１により半導体素子３０を接着する。続いて、各半導体素子３０の電極端子とリード２２の上面とを金属線３５により電気的に接続する。これにより、各リードフレーム２０に半導体素子３０が実装される。なお、半導体素子３０をダイパッド２１上に搭載する前に、リードフレーム２０の表面（例えば、ダイパッド２１の表面及びリード２２の表面）にめっき処理を施してめっき層を形成するようにしてもよい。めっき処理としては、例えば、順に、Ｎｉめっき、Ａｕめっきを施すめっき処理や、Ａｇめっきを施すめっき処理が挙げられるが、これに限定されない。 Next, in the process illustrated in FIG. 7A, the semiconductor element 30 is bonded to the upper surface of the die pad 21 in each individual region A1 by the adhesive layer 31. Subsequently, the electrode terminal of each semiconductor element 30 and the upper surface of the lead 22 are electrically connected by a metal wire 35. As a result, the semiconductor element 30 is mounted on each lead frame 20. Note that before the semiconductor element 30 is mounted on the die pad 21, the surface of the lead frame 20 (for example, the surface of the die pad 21 and the surface of the lead 22) may be plated to form a plating layer. Examples of the plating process include, but are not limited to, a plating process for applying Ni plating and Au plating and a plating process for applying Ag plating in this order.
続いて、図７（ｂ）に示す工程では、金属板８０の下面にテープ９２を接着する。例えば、テープ９２の粘着剤（図示略）が塗布されている側の面を金属板８０の下面に貼り付ける。例えば、金属板８０の下面にシート状のテープ９２を熱圧着によりラミネートする。ここで、テープ９２の材料としては、例えば、耐薬品性や耐熱性に優れた材料を用いることができる。テープ９２の材料としては、例えば、ポリイミド樹脂やポリエステル樹脂を用いることができる。また、テープ９２の粘着剤としては、後工程のモールディングによって形成される樹脂層４０（図１（ａ）参照）から容易に剥離することのできる材料を用いることができる。このような粘着剤の材料としては、例えば、シリコーン系の粘着材料を用いることができる。なお、テープ９２を、図６（ｂ）に示した工程の直後、つまり開口部２０Ｘ及び凹部８２Ｘを形成した直後に、金属板８０の下面に接着するようにしてもよい。 Subsequently, in the process illustrated in FIG. 7B, the tape 92 is bonded to the lower surface of the metal plate 80. For example, the surface of the tape 92 on which the adhesive (not shown) is applied is attached to the lower surface of the metal plate 80. For example, a sheet-like tape 92 is laminated on the lower surface of the metal plate 80 by thermocompression bonding. Here, as the material of the tape 92, for example, a material excellent in chemical resistance and heat resistance can be used. As a material of the tape 92, for example, a polyimide resin or a polyester resin can be used. Further, as the adhesive for the tape 92, a material that can be easily peeled off from the resin layer 40 (see FIG. 1A) formed by molding in a later step can be used. As a material for such an adhesive, for example, a silicone-based adhesive material can be used. Note that the tape 92 may be bonded to the lower surface of the metal plate 80 immediately after the step shown in FIG. 6B, that is, immediately after forming the opening 20X and the recess 82X.
次いで、図７（ｃ）に示す工程では、テープ９２の上面に、半導体素子３０及び金属線３５を封止するように樹脂層４０を形成する。具体的には、テープ９２の上面に、開口部２０Ｘ（凹部２４及び凹部２５）及び凹部８２Ｘを充填し、金属板８０の上面を被覆し、半導体素子３０及び金属線３５を被覆する樹脂層４０を形成する。樹脂層４０は、例えば、樹脂モールド成形法により形成することができる。例えば、樹脂層４０の材料として熱硬化性を有したモールド樹脂を用いる場合には、図７（ｂ）に示した構造体を金型内に収容し、その金型内に圧力（例えば、５〜１０ＭＰａ）を印加し、流動化したモールド樹脂をゲート部（図示略）から対応する樹脂封止領域８１（図４（ａ）参照）に導入する。その後、モールド樹脂を１８０℃程度の温度で加熱して硬化させることにより、樹脂層４０を形成する。このように、一括モールディング方式により、樹脂封止領域８１毎に、半導体素子３０及びリードフレーム２０を封止する樹脂層４０がテープ９２上に形成される。本工程の封止処理中において、テープ９２は、モールド樹脂の金属板８０の下面への漏れ出し（「モールドフラッシュ」ともいう。）を抑制する役割を果たす。なお、モールド樹脂を充填する方法としては、例えば、トランスファーモールド法、コンプレッションモールド法やインジェクションモールド法などの方法を用いることができる。 Next, in the step shown in FIG. 7C, the resin layer 40 is formed on the upper surface of the tape 92 so as to seal the semiconductor element 30 and the metal wire 35. Specifically, the upper surface of the tape 92 is filled with the opening 20X (the concave portion 24 and the concave portion 25) and the concave portion 82X, covers the upper surface of the metal plate 80, and covers the semiconductor element 30 and the metal wire 35. Form. The resin layer 40 can be formed by, for example, a resin molding method. For example, when a thermosetting mold resin is used as the material of the resin layer 40, the structure shown in FIG. 7B is accommodated in a mold, and pressure (for example, 5) is stored in the mold. To 10 MPa), and fluidized mold resin is introduced from the gate portion (not shown) into the corresponding resin sealing region 81 (see FIG. 4A). Then, the resin layer 40 is formed by heating and curing the mold resin at a temperature of about 180 ° C. As described above, the resin layer 40 for sealing the semiconductor element 30 and the lead frame 20 is formed on the tape 92 for each resin sealing region 81 by the batch molding method. During the sealing process in this step, the tape 92 plays a role of suppressing leakage of mold resin to the lower surface of the metal plate 80 (also referred to as “mold flash”). In addition, as a method of filling the mold resin, for example, a transfer molding method, a compression molding method, an injection molding method, or the like can be used.
そして、所要の封止処理を終えると、樹脂層４０で覆われた構造体を上記金型から取り出す。その後、テープ９２を樹脂層４０から除去（剥離）する。例えば、樹脂層４０からテープ９２を機械的に剥離する。これにより、図７（ｄ）に示すように、金属板８０の下面と樹脂層４０の下面とが外部に露出される。このとき、テープ９２の上面に接していた金属板８０の下面と樹脂層４０の下面とは略面一に形成されている。なお、この段階では、金属板８０の下面側に、剥離したテープ９２の粘着剤の一部が残存している可能性がある。そこで、その残存している可能性のある粘着剤を、例えば、アッシング（酸素プラズマを用いたドライエッチング）で除去するようにしてもよい。 When the required sealing process is completed, the structure covered with the resin layer 40 is taken out from the mold. Thereafter, the tape 92 is removed (peeled) from the resin layer 40. For example, the tape 92 is mechanically peeled from the resin layer 40. Thereby, as shown in FIG.7 (d), the lower surface of the metal plate 80 and the lower surface of the resin layer 40 are exposed outside. At this time, the lower surface of the metal plate 80 that is in contact with the upper surface of the tape 92 and the lower surface of the resin layer 40 are substantially flush with each other. At this stage, there is a possibility that a part of the peeled adhesive of the tape 92 remains on the lower surface side of the metal plate 80. Therefore, the adhesive that may remain may be removed by, for example, ashing (dry etching using oxygen plasma).
次に、図８（ａ）に示す工程では、樹脂層４０を下面側から薄化し、金属板８０の側面、つまりダイパッド２１及びリード２２の側面の一部を外部に露出させる。具体的には、凹部２５の内側面である、ダイパッド２１及びリード２２の側面の一部を露出させるように、樹脂層４０を下面側から薄化する。このとき、凹部８２Ｘの内側面の一部も樹脂層４０から露出される。例えば、発煙硝酸などの硝酸系溶剤を用いて、樹脂層４０の下面側から樹脂層４０の一部を溶解することにより、樹脂層４０を薄化することができる。また、樹脂層４０の薄化は、例えば、サンドブラスト法を用いて行うこともできる。本工程では、凹部２５内に形成された樹脂層４０の一部が残るように、具体的にはリードフレーム２０の突出部２３の下面を被覆する樹脂層４０が残るように、樹脂層４０を薄化する量が設定されている。このような樹脂層４０を薄化する量は、例えば、樹脂層４０を溶解する処理時間等を調整することにより設定することができる。 Next, in the step shown in FIG. 8A, the resin layer 40 is thinned from the lower surface side, and the side surfaces of the metal plate 80, that is, the side surfaces of the die pad 21 and the leads 22 are exposed to the outside. Specifically, the resin layer 40 is thinned from the lower surface side so as to expose part of the side surfaces of the die pad 21 and the leads 22 that are the inner surfaces of the recess 25. At this time, a part of the inner side surface of the recess 82 </ b> X is also exposed from the resin layer 40. For example, the resin layer 40 can be thinned by dissolving a part of the resin layer 40 from the lower surface side of the resin layer 40 using a nitric solvent such as fuming nitric acid. The resin layer 40 can be thinned using, for example, a sandblast method. In this step, the resin layer 40 is formed so that a part of the resin layer 40 formed in the recess 25 remains, specifically, the resin layer 40 covering the lower surface of the protruding portion 23 of the lead frame 20 remains. The amount to be thinned is set. The amount of thinning the resin layer 40 can be set, for example, by adjusting the processing time for dissolving the resin layer 40 and the like.
続いて、図８（ｂ）に示す工程では、樹脂層４０から露出された金属板８０の表面全面を被覆する半田めっき膜５０を形成する。例えば、金属板８０を給電層に利用する電解半田めっき法により、樹脂層４０から露出された金属板８０の表面全面に半田めっき膜５０を被着する。これにより、樹脂層４０から露出されたダイパッド２１及びリード２２の下面全面及び側面全面を被覆する半田めっき膜５０が形成される。このとき、半田めっき膜５０は、樹脂層４０から露出された凹部８２Ｘの内側面全面を被覆するように形成される。 8B, a solder plating film 50 that covers the entire surface of the metal plate 80 exposed from the resin layer 40 is formed. For example, the solder plating film 50 is deposited on the entire surface of the metal plate 80 exposed from the resin layer 40 by an electrolytic solder plating method using the metal plate 80 as a power feeding layer. As a result, the solder plating film 50 covering the entire lower surface and side surfaces of the die pad 21 and the leads 22 exposed from the resin layer 40 is formed. At this time, the solder plating film 50 is formed so as to cover the entire inner surface of the recess 82 </ b> X exposed from the resin layer 40.
以上の製造工程により、各個別領域Ａ１に半導体装置１０に相当する構造体を製造することができる。
次いで、ダイシングソー等により、図中の一点鎖線で示す切断位置における樹脂層４０、セクションバー８２、リード２２及び半田めっき膜５０を切断し、個別の半導体装置１０に個片化される。このとき、本例の切断位置は、各個別領域Ａ１において、セクションバー８２とリード２２との接続部分よりも内側の位置に設定されている。このため、図中の一点鎖線の位置で切断されると、図８（ｃ）に示すように、切断面である、樹脂層４０の側面とリード２２の基端部の側面と半田めっき膜５０の側面とが略面一に形成される。以上の製造工程により、個別の半導体装置１０を製造することができる。
Through the above manufacturing process, a structure corresponding to the semiconductor device 10 can be manufactured in each individual region A1.
Next, the resin layer 40, the section bar 82, the lead 22, and the solder plating film 50 at the cutting position indicated by the alternate long and short dash line in the drawing are cut by a dicing saw or the like and separated into individual semiconductor devices 10. At this time, the cutting position of this example is set to a position inside the connection portion between the section bar 82 and the lead 22 in each individual region A1. For this reason, when cut at the position of the alternate long and short dash line in the figure, as shown in FIG. 8C, the side surface of the resin layer 40, the side surface of the base end portion of the lead 22, and the solder plating film 50 are cut surfaces. The side surfaces are substantially flush with each other. The individual semiconductor device 10 can be manufactured by the above manufacturing process.
なお、半導体装置１０の個片化は、例えば、金型のパンチによって各リード２２をセクションバー８２から切り離すことによって実現することもできる。
以上説明した本実施形態によれば、以下の効果を奏することができる。
The individualization of the semiconductor device 10 can also be realized, for example, by separating each lead 22 from the section bar 82 with a die punch.
According to this embodiment described above, the following effects can be obtained.
（１）リードフレーム２０の下部を樹脂層４０から突出させ、その樹脂層４０から露出されたダイパッド２１及びリード２２の下面及び側面に半田めっき膜５０を形成するようにした。すなわち、半田めっき膜５０を立体的に形成するようにした。これにより、マザーボード等の実装用の基板６０に半導体装置１０を実装した際の実装信頼性を向上させることができる。 (1) The lower part of the lead frame 20 is protruded from the resin layer 40, and the solder plating film 50 is formed on the lower surface and side surfaces of the die pad 21 and the lead 22 exposed from the resin layer 40. That is, the solder plating film 50 is formed three-dimensionally. Thereby, the mounting reliability at the time of mounting the semiconductor device 10 on the mounting substrate 60 such as a mother board can be improved.
（２）ダイパッド２１及びリード２２の側面に、開口部２０Ｘの内側に突出する突出部２３を形成し、その突出部２３の下面を含む表面全面を被覆するように樹脂層４０を形成するようにした。すなわち、突出部２３の下方で凹部２５の内壁面に食い込んで、ダイパッド２１及びリード２２を係止するように樹脂層４０を形成した。これにより、ダイパッド２１及びリード２２の一部である突出部２３が、樹脂層４０内に食い込んで抜けにくいアンカー形状に形成される。このため、ダイパッド２１及びリード２２が樹脂層４０から脱離することを好適に抑制できる。 (2) A protrusion 23 protruding inside the opening 20X is formed on the side surfaces of the die pad 21 and the lead 22, and the resin layer 40 is formed so as to cover the entire surface including the lower surface of the protrusion 23. did. That is, the resin layer 40 was formed so as to bite into the inner wall surface of the recess 25 below the protrusion 23 and to lock the die pad 21 and the lead 22. Thereby, the protrusion 23 which is a part of the die pad 21 and the lead 22 is formed in an anchor shape that bites into the resin layer 40 and is not easily removed. For this reason, it can suppress suitably that die pad 21 and lead 22 detach from resin layer 40.
（３）開口部２０Ｘを充填するように樹脂層４０を形成した後に、その樹脂層４０を下面側から溶解して樹脂層４０を薄化するようにした。このため、仮に、樹脂層４０を形成する際に金属板８０の下面にモールド樹脂が漏れ出した場合であっても、そのモールド樹脂を溶解することができる。これにより、樹脂層４０を形成する際に使用するテープ９２を省略することもできる。 (3) After forming the resin layer 40 so as to fill the opening 20X, the resin layer 40 is melted from the lower surface side to thin the resin layer 40. For this reason, even if the mold resin leaks to the lower surface of the metal plate 80 when the resin layer 40 is formed, the mold resin can be dissolved. Thereby, the tape 92 used when forming the resin layer 40 can also be abbreviate | omitted.
（他の実施形態）
なお、上記実施形態は、これを適宜変更した以下の態様にて実施することもできる。
・上記実施形態における突出部２３の形成位置は特に限定されない。例えば、上記実施形態では、各リード２２の先端部の側面に突出部２３を形成するようにしたが、各リード２２の側面全面に突出部２３を形成するようにしてもよい。また、各リード２２の長手方向に延びる側面のみに突出部２３を形成するようにしてもよい。
(Other embodiments)
In addition, the said embodiment can also be implemented in the following aspects which changed this suitably.
-The formation position of the protrusion part 23 in the said embodiment is not specifically limited. For example, in the above embodiment, the protrusion 23 is formed on the side surface of the tip of each lead 22, but the protrusion 23 may be formed on the entire side surface of each lead 22. Alternatively, the protrusions 23 may be formed only on the side surfaces of each lead 22 extending in the longitudinal direction.
あるいは、ダイパッド２１及び各リード２２の側面のうち各リード２２の側面のみに突出部２３を形成するようにしてもよい。また、ダイパッド２１及び各リード２２の側面のうちダイパッド２１の側面のみに突出部２３を形成するようにしてもよい。 Alternatively, the protrusion 23 may be formed only on the side surface of each lead 22 among the side surfaces of the die pad 21 and each lead 22. Further, the protrusion 23 may be formed only on the side surface of the die pad 21 among the side surfaces of the die pad 21 and each lead 22.
・上記実施形態では、ダイパッド２１の外周部を下面側から薄化し、各リード２２の先端部を下面側から薄化することにより、ダイパッド２１と各リード２２との間の開口部２０Ｘにおいて突出部２３を形成するようにした。 In the above embodiment, the outer peripheral portion of the die pad 21 is thinned from the lower surface side, and the tip portion of each lead 22 is thinned from the lower surface side, so that the projecting portion in the opening 20X between the die pad 21 and each lead 22 23 was formed.
これに限らず、図９（ａ）に示すように、ダイパッド２１の外周部における薄化、及び各リード２２の先端部における薄化を省略してもよい。すなわち、突出部２３の形成を省略してもよい。但し、この場合には、図９（ｂ）に示すように、開口部２０Ｙの断面形状を、その開口部２０Ｙの深さ方向の中途部が最狭部（内径が最も狭くなる部分）となる略鼓状に形成する。具体的には、開口部２０Ｙの断面形状は、その開口部２０Ｙの深さ方向の中央部分に「くびれ」をもたせるように湾曲して形成されている。より具体的には、開口部２０Ｙは、リードフレーム２０の上面側に形成され、内側面がリードフレーム２０の内方に向かって湾曲状に凹むように形成された凹部２７と、リードフレーム２０の下面側に形成され、内側面がリードフレーム２０の内方に向かって湾曲状に凹むように形成された凹部２８とが連通して構成されている。そして、凹部２７の内側面の下端と凹部２８の内側面の上端との接続部分が上記最狭部となる。換言すると、凹部２７の内側面の下端と凹部２８の内側面の上端との接続部分が、他の部分よりも開口部２０Ｙの内側に突出する突出部２６となる。本例では、図示は省略するが、隣接するリード２２間に位置する開口部２０Ｙも、ダイパッド２１と各リード２２との間に位置する開口部２０Ｙと同様の形状を有している。なお、凹部２７，２８の断面形状は、例えば、半円状又は台形状に形成されている。 Not limited to this, as shown in FIG. 9A, thinning at the outer peripheral portion of the die pad 21 and thinning at the tip portion of each lead 22 may be omitted. That is, the formation of the protruding portion 23 may be omitted. However, in this case, as shown in FIG. 9B, the cross-sectional shape of the opening 20Y is such that the middle part in the depth direction of the opening 20Y is the narrowest part (the part where the inner diameter becomes the narrowest). It is formed in a substantially drum shape. Specifically, the cross-sectional shape of the opening 20Y is curved so as to have a “neck” at the center in the depth direction of the opening 20Y. More specifically, the opening 20 </ b> Y is formed on the upper surface side of the lead frame 20, and a concave portion 27 formed so that an inner surface is curved inward toward the inner side of the lead frame 20, and the lead frame 20. A recess 28 formed on the lower surface side and having an inner surface recessed in a curved shape toward the inside of the lead frame 20 is configured to communicate. And the connection part of the lower end of the inner surface of the recessed part 27 and the upper end of the inner surface of the recessed part 28 becomes said narrowest part. In other words, the connecting portion between the lower end of the inner surface of the recess 27 and the upper end of the inner surface of the recess 28 becomes the protruding portion 26 that protrudes inside the opening 20Y from the other portions. In this example, although not shown, the opening 20Y located between the adjacent leads 22 has the same shape as the opening 20Y located between the die pad 21 and each lead 22. In addition, the cross-sectional shape of the recessed parts 27 and 28 is formed in semicircle shape or trapezoid shape, for example.
このような半導体装置１０の樹脂層４０は、リードフレーム２０の開口部２０Ｙ内の一部に形成され、リードフレーム２０の下部を露出するように形成されている。具体的には、樹脂層４０は、凹部２７を充填するとともに、凹部２８内の一部に形成されている。より具体的には、開口部２０Ｙの内側面のうち、凹部２７の内側面全面と、突出部２６の表面全面と、凹部２８の内側面の一部とを被覆するように形成されている。すなわち、樹脂層４０は、突出部２６の下方で凹部２８の内側面（湾曲面）に食い込んで、リードフレーム２０を係止するように形成されている。換言すると、リードフレーム２０（ダイパッド２１及びリード２２）の一部である突出部２６は、樹脂層４０内に食い込んで抜けにくいアンカー形状に形成されている。 Such a resin layer 40 of the semiconductor device 10 is formed in a part of the opening 20 </ b> Y of the lead frame 20 so as to expose the lower part of the lead frame 20. Specifically, the resin layer 40 fills the recess 27 and is formed in a part of the recess 28. More specifically, of the inner surface of the opening 20Y, the entire inner surface of the recess 27, the entire surface of the protrusion 26, and a part of the inner surface of the recess 28 are covered. That is, the resin layer 40 is formed so as to bite into the inner side surface (curved surface) of the concave portion 28 below the protruding portion 26 and to lock the lead frame 20. In other words, the protruding portion 26 that is a part of the lead frame 20 (the die pad 21 and the lead 22) is formed in an anchor shape that bites into the resin layer 40 and is not easily removed.
その一方で、樹脂層４０は、開口部２０Ｙのうちリードフレーム２０の下面側の空間には形成されていない。これにより、リードフレーム２０の下部は、樹脂層４０から露出し、樹脂層４０から突出している。そして、ダイパッド２１及びリード２２の下面全面と、開口部２０Ｙにおいて樹脂層４０から露出されたダイパッド２１及びリード２２の側面とを被覆するように半田めっき膜５０が形成されている。 On the other hand, the resin layer 40 is not formed in the space on the lower surface side of the lead frame 20 in the opening 20Y. Thereby, the lower portion of the lead frame 20 is exposed from the resin layer 40 and protrudes from the resin layer 40. A solder plating film 50 is formed so as to cover the entire lower surface of the die pad 21 and the lead 22 and the side surface of the die pad 21 and the lead 22 exposed from the resin layer 40 in the opening 20Y.
次に、図９に示したリードフレーム２０（特に、開口部２０Ｙ）の製造方法について説明する。
まず、図１０（ａ）に示す工程では、図４に示した工程と同様に、金属板８０を準備する。続いて、金属板８０の上面に、開口パターン９０Ｘを有するレジスト層９０を形成するとともに、金属板８０の下面に、開口パターン９１Ｘを有するレジスト層９１を形成する。開口パターン９０Ｘ，９１Ｘは、開口部２０Ｙの形成領域に対応する部分の金属板８０の上面及び下面をそれぞれ露出するように形成される。このとき、開口パターン９０Ｘと開口パターン９１Ｘとは、平面視で互いに重なる位置に形成され、略同じ大きさの平面形状に形成されている。
Next, a method for manufacturing the lead frame 20 (particularly, the opening 20Y) shown in FIG. 9 will be described.
First, in the step shown in FIG. 10A, the metal plate 80 is prepared in the same manner as the step shown in FIG. Subsequently, a resist layer 90 having an opening pattern 90X is formed on the upper surface of the metal plate 80, and a resist layer 91 having an opening pattern 91X is formed on the lower surface of the metal plate 80. The opening patterns 90X and 91X are formed so as to expose the upper surface and the lower surface of the metal plate 80 corresponding to the formation region of the opening 20Y. At this time, the opening pattern 90 </ b> X and the opening pattern 91 </ b> X are formed at positions where they overlap each other in plan view, and are formed in a planar shape having substantially the same size.
次いで、図１０（ｂ）に示す工程では、レジスト層９０，９１をエッチングマスクとする等方性エッチングにより、金属板８０を両面からエッチングして開口部２０Ｙを形成する。この等方性エッチングにより、エッチングが金属板８０の面内方向に進行するサイドエッチ現象によって、レジスト層９０，９１に被覆された金属板８０の一部も除去される。この等方性エッチングにより、金属板８０の上面側に、内側面が湾曲面となる凹部２７が形成されるとともに、金属板８０の下面側に、内側面が湾曲面となる凹部２８が形成される。そして、凹部２７と凹部２８とが連通されて開口部２０Ｙが形成される。このとき、凹部２７の内側面の下端と凹部２８の内側面の上端との接続部分が、他の部分よりも開口部２０Ｙの内側に突出する突出部２６となる。また、開口部２０Ｙの形成により、図６（ａ）に示した工程と同様に、セクションバー８２（図５（ａ）参照）と、サポートバー８３（図５（ａ）参照）と、ダイパッド２１と、リード２２とが画定される。 Next, in the step shown in FIG. 10B, the opening 20Y is formed by etching the metal plate 80 from both sides by isotropic etching using the resist layers 90 and 91 as etching masks. By this isotropic etching, a part of the metal plate 80 covered with the resist layers 90 and 91 is also removed by a side etch phenomenon in which the etching proceeds in the in-plane direction of the metal plate 80. By this isotropic etching, a concave portion 27 whose inner surface is a curved surface is formed on the upper surface side of the metal plate 80, and a concave portion 28 whose inner surface is a curved surface is formed on the lower surface side of the metal plate 80. The And the recessed part 27 and the recessed part 28 are connected, and the opening part 20Y is formed. At this time, the connection portion between the lower end of the inner side surface of the recess 27 and the upper end of the inner side surface of the recess 28 becomes the protruding portion 26 that protrudes more inside the opening 20Y than the other portions. Further, by forming the opening 20Y, the section bar 82 (see FIG. 5A), the support bar 83 (see FIG. 5A), the die pad 21 and the process shown in FIG. And leads 22 are defined.
その後、レジスト層９０，９１を例えばアルカリ性の剥離液により除去する。これにより、図１０（ｃ）に示すように、本実施形態のリードフレーム２０が形成される。
以上説明した半導体装置１０であっても、上記実施形態の（１）〜（３）と同様の効果を奏することができる。
Thereafter, the resist layers 90 and 91 are removed by, for example, an alkaline stripping solution. Thereby, as shown in FIG.10 (c), the lead frame 20 of this embodiment is formed.
Even the semiconductor device 10 described above can achieve the same effects as the above-described embodiments (1) to (3).
・図９に示した半導体装置１０の開口部２０Ｙでは、凹部２７，２８の内側面を湾曲面としたが、例えば、凹部２７，２８の内側面を傾斜面としてもよい。具体的には、凹部２７，２８を、突出部２６（最狭部）から両開口端に向かうに連れて開口径が大きくなるように形成してもよい。 In the opening 20Y of the semiconductor device 10 shown in FIG. 9, the inner surfaces of the recesses 27 and 28 are curved surfaces, but for example, the inner surfaces of the recesses 27 and 28 may be inclined surfaces. Specifically, the concave portions 27 and 28 may be formed so that the opening diameter increases from the protruding portion 26 (narrowest portion) toward both opening ends.
・図９に示した半導体装置１０の開口部２０Ｙでは、開口部２０Ｙの深さ方向の略中央部に突出部２６を設けるようにしたが、突出部２６の形成位置はこれに限定されない。
例えば図１１（ａ）に示すように、突出部２６を、開口部２０Ｙの深さ方向の中央部よりも上方（例えば、リード２１の上面側）に設けるようにしてもよい。この場合であっても、樹脂層４０は、開口部２０Ｙ内において、突出部２６の下面を含む表面全面を被覆するように形成される。
In the opening 20Y of the semiconductor device 10 shown in FIG. 9, the protrusion 26 is provided at a substantially central portion in the depth direction of the opening 20Y. However, the position where the protrusion 26 is formed is not limited to this.
For example, as shown in FIG. 11A, the protruding portion 26 may be provided above the central portion in the depth direction of the opening 20Y (for example, on the upper surface side of the lead 21). Even in this case, the resin layer 40 is formed so as to cover the entire surface including the lower surface of the protrusion 26 in the opening 20Y.
また、図１１（ｂ）に示すように、突出部２６を、開口部２０Ｙの深さ方向の中央部よりも下方（例えば、リード２１の下面側）に設けるようにしてもよい。この場合であっても、樹脂層４０は、開口部２０Ｙ内において、突出部２６の下面を含む表面全面を被覆するように形成される。 Further, as shown in FIG. 11B, the protruding portion 26 may be provided below the central portion in the depth direction of the opening 20Y (for example, on the lower surface side of the lead 21). Even in this case, the resin layer 40 is formed so as to cover the entire surface including the lower surface of the protrusion 26 in the opening 20Y.
・上記実施形態では、半導体装置１０の側面となるリード２２の基端部の側面を、半田めっき膜５０から露出させるようにした。これに限らず、リード２２の基端部の側面を被覆するように半田めっき膜５０を形成するようにしてもよい。 In the above embodiment, the side surface of the base end portion of the lead 22 that is the side surface of the semiconductor device 10 is exposed from the solder plating film 50. Not limited to this, the solder plating film 50 may be formed so as to cover the side surface of the base end portion of the lead 22.
例えば図１２（ａ）に示すように、各リード２２の基端部２９の下面に凹部２９Ｘを形成し、その凹部２９Ｘの内側面の一部を被覆する半田めっき膜５０を形成するようにしてもよい。具体的には、図１２（ｂ）に示すように、各リード２２の基端部２９は、凹部２９Ｘの形成により、そのリード２２の下面側から薄化されている。これにより、リード２２の基端部２９の側面は、上面が下面よりも長手方向に長い階段形状に形成されている。 For example, as shown in FIG. 12A, a recess 29X is formed on the lower surface of the base end portion 29 of each lead 22, and a solder plating film 50 covering a part of the inner side surface of the recess 29X is formed. Also good. Specifically, as shown in FIG. 12B, the base end portion 29 of each lead 22 is thinned from the lower surface side of the lead 22 due to the formation of the recess 29X. Thereby, the side surface of the base end portion 29 of the lead 22 is formed in a stepped shape in which the upper surface is longer in the longitudinal direction than the lower surface.
樹脂層４０は、凹部２９Ｘ内の一部に形成され、凹部２９Ｘの内側面の下部を露出するように形成されている。具体的には、樹脂層４０は、凹部２９Ｘ内において、基端部２９の下面（つまり、凹部２９Ｘの底面）を被覆するとともに、凹部２９Ｘの内側面のうちリード２２の上面側の内側面を被覆するように形成されている。 The resin layer 40 is formed in a part of the recess 29X, and is formed so as to expose the lower part of the inner surface of the recess 29X. Specifically, the resin layer 40 covers the lower surface of the base end portion 29 (that is, the bottom surface of the concave portion 29X) in the concave portion 29X, and the inner side surface on the upper surface side of the lead 22 among the inner side surfaces of the concave portion 29X. It is formed to cover.
半田めっき膜５０は、樹脂層４０から露出された凹部２９Ｘの内側面を被覆するように形成されている。本例では、凹部２９Ｘの内側面を被覆する半田めっき膜５０の側面と、リード２２の基端部２９の側面と、樹脂層４０の側面とが略面一に形成されている。なお、リード２２の基端部２９の側面と樹脂層４０の側面とを、凹部２９Ｘの内側面を被覆する半田めっき膜５０の側面よりも外方に突出するように形成してもよい。 The solder plating film 50 is formed so as to cover the inner surface of the recess 29 </ b> X exposed from the resin layer 40. In this example, the side surface of the solder plating film 50 covering the inner side surface of the recess 29X, the side surface of the base end portion 29 of the lead 22, and the side surface of the resin layer 40 are formed substantially flush with each other. The side surface of the base end portion 29 of the lead 22 and the side surface of the resin layer 40 may be formed so as to protrude outward from the side surface of the solder plating film 50 that covers the inner surface of the recess 29X.
以上説明した半導体装置１０は、上記実施形態の半導体装置１０の製造方法と同様の製造方法により製造することができる。但し、図１３に示すように、半導体装置１０を個片化する際の切断位置（一点鎖線参照）が上記実施形態（図８（ｂ）参照）と異なる。また、上記実施形態では、セクションバー８２の下面のみに凹部８２Ｘが形成されていたが、本変形例では、セクションバー８２及び各リード２２の基端部２９の下面に凹部２９Ｘが形成されている。すなわち、凹部２９Ｘは、セクションバー８２を下面側から薄化するとともに、基端部２９を下面側から薄化するように形成されている。そして、半導体装置１０を個片化する際の切断位置が、各個別領域Ａ１において、凹部２９Ｘの内側面を被覆する半田めっき膜５０よりも外側の位置に設定されている。 The semiconductor device 10 described above can be manufactured by a manufacturing method similar to the manufacturing method of the semiconductor device 10 of the above embodiment. However, as shown in FIG. 13, the cutting position (refer to the alternate long and short dash line) when the semiconductor device 10 is separated is different from that in the above embodiment (refer to FIG. 8B). In the above embodiment, the recess 82X is formed only on the lower surface of the section bar 82. However, in the present modification, the recess 29X is formed on the lower surface of the section bar 82 and the base end portion 29 of each lead 22. . That is, the recess 29X is formed so that the section bar 82 is thinned from the lower surface side and the base end portion 29 is thinned from the lower surface side. And the cutting position at the time of dividing the semiconductor device 10 into pieces is set to a position outside the solder plating film 50 covering the inner side surface of the recess 29X in each individual region A1.
このような構造によれば、半田めっき膜５０が、リード２２の先端部の側面（具体的には、凹部２５の内側面）の一部を被覆するとともに、リード２２の基端部２９の側面（具体的には、凹部２９Ｘの内側面）の一部を被覆するように形成される。これにより、半田めっき膜５０が、リード２２の先端部側だけではなく、基端部２９側でも立体的に形成される。このため、リード２２及び半田めっき膜５０の接合性を向上させることができる。この結果、基板６０等に半導体装置１０を実装する際における実装信頼性を向上させることができる。 According to such a structure, the solder plating film 50 covers a part of the side surface of the leading end portion of the lead 22 (specifically, the inner side surface of the recess 25) and the side surface of the base end portion 29 of the lead 22. Specifically, it is formed so as to cover a part of the inner surface of the recess 29X. Thereby, the solder plating film 50 is three-dimensionally formed not only on the distal end portion side of the lead 22 but also on the proximal end portion 29 side. For this reason, the bondability between the lead 22 and the solder plating film 50 can be improved. As a result, it is possible to improve the mounting reliability when mounting the semiconductor device 10 on the substrate 60 or the like.
・図１４に示すように、各リード２２の基端部の側面全面を被覆するように半田めっき膜５０を形成してもよい。例えば、半田めっき膜５０を形成する前に、個別の半導体装置１０に個片化し、樹脂層４０から露出するダイパッド２１及びリード２２の表面全面に半田めっき膜５０を形成することにより、各リード２２の基端部の側面全面に半田めっき膜５０を形成することができる。 As shown in FIG. 14, the solder plating film 50 may be formed so as to cover the entire side surface of the base end portion of each lead 22. For example, before forming the solder plating film 50, the individual semiconductor devices 10 are separated into individual pieces, and the solder plating film 50 is formed on the entire surface of the die pad 21 and the lead 22 exposed from the resin layer 40. The solder plating film 50 can be formed on the entire side surface of the base end portion.
・上記実施形態及び上記各変形例における半田めっき膜５０を省略してもよい。但し、この場合には、図１５に示すように、リードフレーム２０（ダイパッド２１及びリード２２）の表面全面にめっき層１００が形成されていることが好ましい。めっき層１００の例としては、例えば、リードフレーム２０の表面上に、下地層としてのＮｉめっき層と、Ｐｄめっき層と、Ａｕめっき層とが順に積層されためっき層を挙げることができる。また、めっき層１００の別の例としては、例えば、リードフレーム２０の表面上に、下地層としてのＮｉめっき層と、Ｐｄめっき層と、Ａｇめっき層と、Ａｕめっき層とが順に積層されためっき層を挙げることができる。 -Solder plating film 50 in the above-mentioned embodiment and each above-mentioned modification may be omitted. However, in this case, it is preferable that the plating layer 100 is formed on the entire surface of the lead frame 20 (the die pad 21 and the lead 22) as shown in FIG. As an example of the plating layer 100, for example, a plating layer in which a Ni plating layer as a base layer, a Pd plating layer, and an Au plating layer are sequentially laminated on the surface of the lead frame 20 can be exemplified. As another example of the plating layer 100, for example, a Ni plating layer, a Pd plating layer, an Ag plating layer, and an Au plating layer as a base layer are sequentially stacked on the surface of the lead frame 20. A plating layer can be mentioned.
この場合においても、樹脂層４０は、開口部２０Ｘ内において突出部２３の下面を含む表面全面を被覆するように形成されている。具体的には、本例の樹脂層４０は、突出部２３の表面を被覆するめっき層１００の表面全面を被覆するように形成されている。 Also in this case, the resin layer 40 is formed so as to cover the entire surface including the lower surface of the protruding portion 23 in the opening 20X. Specifically, the resin layer 40 of this example is formed so as to cover the entire surface of the plating layer 100 that covers the surface of the protruding portion 23.
なお、図１５では、上記実施形態の半導体装置１０の変形例を示したが、図９〜図１３に示した変形例の半導体装置１０も同様に変更することができる。
・上記実施形態及び上記変形例の半導体装置１０は、ＱＦＮタイプの半導体装置に具体化したが、これに限定されない。例えば、半導体装置１０を、ＳＯＮタイプの半導体装置に具体化してもよい。
15 shows a modification of the semiconductor device 10 of the above embodiment, the semiconductor device 10 of the modification shown in FIGS. 9 to 13 can be similarly modified.
-Although the semiconductor device 10 of the said embodiment and the said modification was materialized to the QFN type semiconductor device, it is not limited to this. For example, the semiconductor device 10 may be embodied as a SON type semiconductor device.
・上記実施形態及び上記各変形例におけるダイパッド２１を省略してもよい。
・上記実施形態及び上記変形例におけるリードフレーム２０に実装される半導体素子３０の数や、その半導体素子３０の実装の形態（例えば、ワイヤボンディング実装、フリップチップ実装、又はこれらの組み合わせ）などは様々に変形・変更することが可能である。
-You may abbreviate | omit the die pad 21 in the said embodiment and said each modification.
-The number of the semiconductor elements 30 mounted on the lead frame 20 in the above embodiment and the above modified examples, and the mounting forms of the semiconductor elements 30 (for example, wire bonding mounting, flip chip mounting, or combinations thereof) are various. It is possible to transform and change to.
１０ 半導体装置
２０ リードフレーム
２０Ｘ，２０Ｙ 開口部
２１ ダイパッド
２２ リード
２３，２６ 突出部
２４，２７ 凹部（第１凹部）
２５，２８ 凹部（第２凹部）
２９ 基端部
２９Ｘ 凹部（第３凹部）
３０ 半導体素子
３５ 金属線
４０ 樹脂層
５０ 半田めっき膜
８０ 金属板
DESCRIPTION OF SYMBOLS 10 Semiconductor device 20 Lead frame 20X, 20Y Opening part 21 Die pad 22 Lead | read | reed 23,26 Projection part 24,27 Recessed part (1st recessed part)
25, 28 recess (second recess)
29 Base end portion 29X Concave portion (third concave portion)
30 Semiconductor element 35 Metal wire 40 Resin layer 50 Solder plating film 80 Metal plate
Claims (10)
前記リードフレームを厚さ方向に貫通し、前記複数のリードを画定する開口部と、
前記リードと電気的に接続され、前記リードフレームに実装された半導体素子と、
前記リードフレームの上面を被覆し、前記半導体素子を封止するとともに、前記開口部の一部に形成された樹脂層と、を有し、
前記リードフレームの側面は、前記開口部の内側に突出する突出部を有し、
前記樹脂層は、前記突出部の下面を含む表面全面を被覆するように、且つ前記リードフレームの下面側の側面を露出させるように形成されていることを特徴とする半導体装置。 A lead frame having a plurality of leads;
An opening that penetrates the lead frame in the thickness direction and defines the plurality of leads;
A semiconductor element electrically connected to the lead and mounted on the lead frame;
Covering the upper surface of the lead frame, sealing the semiconductor element, and having a resin layer formed in a part of the opening,
The side surface of the lead frame has a protruding portion that protrudes inside the opening,
The semiconductor device is characterized in that the resin layer is formed so as to cover the entire surface including the lower surface of the projecting portion and to expose the side surface of the lower surface side of the lead frame.
前記リードフレームを厚さ方向に貫通し、前記ダイパッドと前記複数のリードとを画定する開口部と、
前記ダイパッドの上面に搭載された半導体素子と、
前記半導体素子と前記リードの上面とを電気的に接続する金属線と、
前記リードフレームの上面を被覆し、前記半導体素子及び前記金属線を封止するとともに、前記開口部の一部に形成された樹脂層と、を有し、
前記リードフレームの側面は、前記開口部の内側に突出する突出部を有し、
前記樹脂層は、前記突出部の下面を含む表面全面を被覆するように、且つ前記リードフレームの下面側の側面を露出させるように形成されていることを特徴とする半導体装置。 A lead frame having a die pad and a plurality of leads provided around the die pad;
An opening that penetrates the lead frame in the thickness direction and defines the die pad and the plurality of leads;
A semiconductor element mounted on the upper surface of the die pad;
A metal wire that electrically connects the semiconductor element and the upper surface of the lead;
Covering the upper surface of the lead frame, sealing the semiconductor element and the metal wire, and having a resin layer formed in a part of the opening,
The side surface of the lead frame has a protruding portion that protrudes inside the opening,
The semiconductor device is characterized in that the resin layer is formed so as to cover the entire surface including the lower surface of the projecting portion and to expose the side surface of the lower surface side of the lead frame.
前記突出部は、前記第２凹部の上方において前記第２凹部の内側に突出する、前記第１凹部の内側面であることを特徴とする請求項１又は２に記載の半導体装置。 The opening communicates with a first recess formed on the upper surface side of the lead frame and a second recess formed on the lower surface side of the lead frame and having a larger planar shape than the first recess. Formed,
3. The semiconductor device according to claim 1, wherein the projecting portion is an inner surface of the first recess that projects inward of the second recess above the second recess.
前記突出部は、前記第１凹部の内側面の下端と前記第２凹部の内側面の上端との接続部分であって、他の部分よりも内径が狭くなっている部分であることを特徴とする請求項１又は２に記載の半導体装置。 The opening is formed on the upper surface side of the lead frame, and a first recess having an inner surface formed on a curved surface and a second recess formed on the lower surface side of the lead frame and the inner surface formed on a curved surface. Formed by communicating with the recess,
The protrusion is a connecting portion between the lower end of the inner surface of the first recess and the upper end of the inner surface of the second recess, and is a portion whose inner diameter is narrower than other portions. The semiconductor device according to claim 1 or 2.
前記樹脂層は、前記第３凹部の底面を被覆するように形成され、
前記半田めっき膜は、前記樹脂層から露出された前記第３凹部の内側面を被覆するように形成されていることを特徴とする請求項５に記載の半導体装置。 A third recess is formed on the lower surface of the end of the lead on the side surface of the semiconductor device,
The resin layer is formed to cover the bottom surface of the third recess,
The semiconductor device according to claim 5, wherein the solder plating film is formed so as to cover an inner surface of the third recess exposed from the resin layer.
前記金属板をエッチング加工又はプレス加工し、複数のリードを画定する開口部を形成し、前記複数のリードを有するリードフレームを形成する工程と、
前記リードフレームに半導体素子を実装する工程と、
前記リードフレームの上面を被覆し、前記半導体素子を封止するとともに、前記開口部を充填する樹脂層を形成する工程と、
前記樹脂層の下面側から前記樹脂層の一部を除去し、前記リードフレームの下面側の側面を露出させる工程と、
を有することを特徴とする半導体装置の製造方法。 Preparing a metal plate;
Etching or pressing the metal plate to form openings that define a plurality of leads, and forming a lead frame having the plurality of leads;
Mounting a semiconductor element on the lead frame;
Covering the upper surface of the lead frame, sealing the semiconductor element, and forming a resin layer filling the opening;
Removing a part of the resin layer from the lower surface side of the resin layer and exposing a side surface of the lower surface side of the lead frame;
A method for manufacturing a semiconductor device, comprising:
前記樹脂層の一部を除去する工程では、前記突出部の下面を被覆する前記樹脂層が残るように前記樹脂層の一部を除去することを特徴とする請求項８又は９に記載の半導体装置の製造方法。 In the step of forming the opening, the opening is formed, and a protruding portion that protrudes inside the opening is formed on a side surface of the lead frame,
10. The semiconductor according to claim 8, wherein in the step of removing a part of the resin layer, a part of the resin layer is removed so that the resin layer covering a lower surface of the protruding portion remains. Device manufacturing method.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015147882A JP6505540B2 (en) | 2015-07-27 | 2015-07-27 | Semiconductor device and method of manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015147882A JP6505540B2 (en) | 2015-07-27 | 2015-07-27 | Semiconductor device and method of manufacturing semiconductor device |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2017028200A true JP2017028200A (en) | 2017-02-02 |
| JP2017028200A5 JP2017028200A5 (en) | 2018-04-26 |
| JP6505540B2 JP6505540B2 (en) | 2019-04-24 |
Family
ID=57949955
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2015147882A Active JP6505540B2 (en) | 2015-07-27 | 2015-07-27 | Semiconductor device and method of manufacturing semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6505540B2 (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2018190875A (en) * | 2017-05-10 | 2018-11-29 | ローム株式会社 | Semiconductor device |
| JP2019050297A (en) * | 2017-09-11 | 2019-03-28 | ローム株式会社 | Semiconductor device |
| JP2019110278A (en) * | 2017-12-20 | 2019-07-04 | 株式会社デンソー | Semiconductor device |
| CN114340137A (en) * | 2020-09-29 | 2022-04-12 | 力成科技股份有限公司 | Packaging structure with good adherence and packaging method thereof |
| JP2022143657A (en) * | 2021-03-18 | 2022-10-03 | 株式会社東芝 | Semiconductor device and manufacturing method thereof |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000150760A (en) * | 1998-11-11 | 2000-05-30 | Matsushita Electronics Industry Corp | Terminal land frame and its manufacture |
| JP2000307045A (en) * | 1999-04-23 | 2000-11-02 | Matsushita Electronics Industry Corp | Lead frame and manufacture of resin sealed semiconductor device using it |
| JP2008211041A (en) * | 2007-02-27 | 2008-09-11 | Rohm Co Ltd | Semiconductor device, lead frame, and method for manufacturing semiconductor device |
| JP2010192509A (en) * | 2009-02-16 | 2010-09-02 | Dainippon Printing Co Ltd | Resin-sealed semiconductor device, lead frame, method of manufacturing thereof, and method of manufacturing resin-sealed semiconductor device |
| JP2011166000A (en) * | 2010-02-12 | 2011-08-25 | Renesas Electronics Corp | Method of manufacturing semiconductor device |
| US20110316133A1 (en) * | 2010-06-24 | 2011-12-29 | Byung Tai Do | Integrated circuit package system with package stand-off and method of manufacture thereof |
-
2015
- 2015-07-27 JP JP2015147882A patent/JP6505540B2/en active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000150760A (en) * | 1998-11-11 | 2000-05-30 | Matsushita Electronics Industry Corp | Terminal land frame and its manufacture |
| JP2000307045A (en) * | 1999-04-23 | 2000-11-02 | Matsushita Electronics Industry Corp | Lead frame and manufacture of resin sealed semiconductor device using it |
| JP2008211041A (en) * | 2007-02-27 | 2008-09-11 | Rohm Co Ltd | Semiconductor device, lead frame, and method for manufacturing semiconductor device |
| JP2010192509A (en) * | 2009-02-16 | 2010-09-02 | Dainippon Printing Co Ltd | Resin-sealed semiconductor device, lead frame, method of manufacturing thereof, and method of manufacturing resin-sealed semiconductor device |
| JP2011166000A (en) * | 2010-02-12 | 2011-08-25 | Renesas Electronics Corp | Method of manufacturing semiconductor device |
| US20110316133A1 (en) * | 2010-06-24 | 2011-12-29 | Byung Tai Do | Integrated circuit package system with package stand-off and method of manufacture thereof |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2018190875A (en) * | 2017-05-10 | 2018-11-29 | ローム株式会社 | Semiconductor device |
| JP2019050297A (en) * | 2017-09-11 | 2019-03-28 | ローム株式会社 | Semiconductor device |
| JP7022541B2 (en) | 2017-09-11 | 2022-02-18 | ローム株式会社 | Semiconductor device |
| JP2019110278A (en) * | 2017-12-20 | 2019-07-04 | 株式会社デンソー | Semiconductor device |
| CN114340137A (en) * | 2020-09-29 | 2022-04-12 | 力成科技股份有限公司 | Packaging structure with good adherence and packaging method thereof |
| JP2022143657A (en) * | 2021-03-18 | 2022-10-03 | 株式会社東芝 | Semiconductor device and manufacturing method thereof |
| JP7450575B2 (en) | 2021-03-18 | 2024-03-15 | 株式会社東芝 | Semiconductor device and its manufacturing method |
| US11948869B2 (en) | 2021-03-18 | 2024-04-02 | Kabushiki Kaisha Toshiba | Semiconductor device and method for manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP6505540B2 (en) | 2019-04-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6030970B2 (en) | Resin-sealed semiconductor device and manufacturing method thereof | |
| US11289409B2 (en) | Method for fabricating carrier-free semiconductor package | |
| CN103367300B (en) | The manufacture method of lead frame, semiconductor device and lead frame | |
| EP1952440B1 (en) | Metal cuboid semiconductor device and method | |
| TWI756078B (en) | Semiconductor package and manufacturing method thereof | |
| US8184453B1 (en) | Increased capacity semiconductor package | |
| US9190296B2 (en) | Fabrication method of semiconductor package without chip carrier | |
| US8455304B2 (en) | Routable array metal integrated circuit package fabricated using partial etching process | |
| JP6244147B2 (en) | Manufacturing method of semiconductor device | |
| JP6505540B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
| JP6653139B2 (en) | Lead frame and manufacturing method thereof | |
| JP2008306128A (en) | Semiconductor device and its production process | |
| JP7089388B2 (en) | Semiconductor devices and methods for manufacturing semiconductor devices | |
| CN205609512U (en) | Semiconductor package | |
| JP2009302505A (en) | Semiconductor device and method of manufacturing semiconductor device | |
| JP6927634B2 (en) | Substrate for mounting semiconductor elements and its manufacturing method | |
| JP2007287762A (en) | Semiconductor integrated circuit element, its manufacturing method and semiconductor device | |
| US20080105960A1 (en) | Integrated Circuit Package and Method for Manufacturing an Integrated Circuit Package | |
| US20080303134A1 (en) | Semiconductor package and method for fabricating the same | |
| JP5776968B2 (en) | Semiconductor device and manufacturing method of semiconductor device | |
| US9190354B2 (en) | Semiconductor device and manufacturing method of the same | |
| JP2020129637A (en) | Electronic device and manufacturing method thereof | |
| JP2956659B2 (en) | Semiconductor device and its lead frame | |
| US10177074B1 (en) | Flexible semiconductor package | |
| JP6138496B2 (en) | Semiconductor device mounting substrate and semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180316 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180316 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20181119 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20181127 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181227 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190312 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190327 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6505540 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |