JPH06252326A - Multi-terminal component, wiring substrate and packaging structure of multi-terminal component - Google Patents

Multi-terminal component, wiring substrate and packaging structure of multi-terminal component

Info

Publication number
JPH06252326A
JPH06252326A JP5036971A JP3697193A JPH06252326A JP H06252326 A JPH06252326 A JP H06252326A JP 5036971 A JP5036971 A JP 5036971A JP 3697193 A JP3697193 A JP 3697193A JP H06252326 A JPH06252326 A JP H06252326A
Authority
JP
Japan
Prior art keywords
terminal
alignment
lead
terminals
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP5036971A
Other languages
Japanese (ja)
Inventor
Yoshiyuki Ando
善之 安藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Ten Ltd
Original Assignee
Denso Ten Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Ten Ltd filed Critical Denso Ten Ltd
Priority to JP5036971A priority Critical patent/JPH06252326A/en
Publication of JPH06252326A publication Critical patent/JPH06252326A/en
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3421Leaded components

Abstract

PURPOSE:To increase the surface tention of a fused solder in the case lead terminals are self-aligned without increasing the packaging area in relation to the packaging technology of multi-terminal components such as LSI, etc., on a wiring substrate by reflow soldering step. CONSTITUTION:Within the title packaging structure, alignment terminals 5 in larger area than that of lead terminals 2 are provided on a package 1 while alignment lands 6 are provided on the positions corresponding to the soldering surfaces of the alignment terminals 5 on the wiring substrate side as well as the lead terminals 2 and the alignment terminals 5 of the multi-terminal component are respectively reflow-soldered onto the terminal lands 4 and the alignment lands 6 on the substrate 3.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、LSIなどのような多
端子部品を配線基板にリフロー半田づけによって実装す
る技術に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a technique for mounting a multi-terminal component such as an LSI on a wiring board by reflow soldering.

【0002】[0002]

【従来の技術】図5(a)(b)は従来の多端子部品お
よび配線基板の平面図である。(a)図に示すように、
多端子部品のパッケージ1の各辺から、多数のリード端
子2…が突出している。一方、(b)図に示すように、
配線基板3側には、多端子部品の各リード端子2と対応
して、多数の半田づけ用のランド4…が配設されてい
る。パッケージ1のリード端子2やランド4には、予め
予備半田が付けられている。
2. Description of the Related Art FIGS. 5A and 5B are plan views of a conventional multi-terminal component and a wiring board. (A) As shown in the figure,
A large number of lead terminals 2 are projected from each side of the package 1 of the multi-terminal component. On the other hand, as shown in FIG.
On the wiring board 3 side, a large number of lands 4 for soldering are arranged corresponding to the lead terminals 2 of the multi-terminal component. Preliminary solder is previously attached to the lead terminals 2 and the lands 4 of the package 1.

【0003】実装に際しては、(c)図(正面図)のよ
うに、配線基板3上にパッケージ1を載置し、パッケー
ジ1の各リード端子2…を配線基板3のランド4…上に
位置合わせした状態で、炉中において又は加熱器によっ
て各リード端子2…を一斉に加熱すると共にランド4…
上に押しつけると、リード端子2やランド4に付いてい
る予備半田が溶融し、半田づけが行なわれる。すなわ
ち、パッケージの各リード端子2…を、配線基板のラン
ド4…上に精度良く位置決めした状態で、リフロー半田
づけを行なう。
At the time of mounting, as shown in (c) (front view), the package 1 is placed on the wiring board 3, and the lead terminals 2 of the package 1 are positioned on the lands 4 of the wiring board 3. In the combined state, the lead terminals 2 ... Are heated all at once in the furnace or by a heater and the lands 4 ...
When pressed upward, the preliminary solder attached to the lead terminals 2 and the lands 4 is melted and soldering is performed. That is, reflow soldering is performed in a state in which the lead terminals 2 of the package are accurately positioned on the lands 4 of the wiring board.

【0004】[0004]

【発明が解決しようとする課題】ところで、多端子部品
の高密度化に伴って、リード端子の端子ピッチが例えば
0.8mm 以下と狭くなってきているので、パッケージの各
リード端子を配線基板の対応するランドに高精度に位置
合わせする必要がある。そこで従来から、治具を用いて
パッケージを配線基板上に位置合わせした状態で、半田
づけ工程に移送して半田づけする方法が行なわれている
が、工数が多く作業性が悪い、といった問題がある。
By the way, as the density of multi-terminal components is increased, the terminal pitch of the lead terminals is, for example,
Since it is becoming narrower than 0.8mm, it is necessary to accurately align each lead terminal of the package with the corresponding land on the wiring board. Therefore, conventionally, a method of transferring a package to a wiring board by using a jig and transferring the solder to a soldering step has been performed, but there is a problem that the man-hours are large and workability is poor. is there.

【0005】自動機で実装する方法においては、実装機
の精度を上げることが考えられるが、限界がある。これ
に対し、自動機で位置合わせした後、リフロー半田づけ
の際の溶融半田の表面張力を利用して、セルフアライメ
ントさせる方法が知られている。例えば、図6(a)に
鎖線で示すように、パッケージ1が回転方向にずれる
と、(b)図のようにランド4に対しリード端子2が斜
めにずれる。また、パッケージ1がX、Y方向にずれる
と、(c)図に示すように、ランド4に対しリード端子
2が平行移動した恰好になる。
In the method of mounting with an automatic machine, it is possible to improve the accuracy of the mounting machine, but there is a limit. On the other hand, there is known a method of performing self-alignment by utilizing the surface tension of the molten solder at the time of reflow soldering after aligning with an automatic machine. For example, when the package 1 is displaced in the rotation direction as shown by the chain line in FIG. 6A, the lead terminal 2 is slanted with respect to the land 4 as shown in FIG. 6B. When the package 1 is displaced in the X and Y directions, the lead terminal 2 is in parallel with the land 4 as shown in FIG.

【0006】このように多少のずれが発生しても、リフ
ロー半田づけの際に、自動機でパッケージを位置合わせ
した後、パッケージをフリーにすると、溶融半田の表面
張力によって、各リード端子2…がランド4上に引き寄
せられる。そして、(d)図のように、各リード端子2
…が、対応するランド4…上にぴったり重なると、表面
張力が最も小さくなり、パッケージ1も安定するので、
その状態で半田が固まる。この方法によれば、炉中にお
いて他の表面実装部品と一緒に半田づけできる、という
利点もある。
Even if such a slight displacement occurs, when the package is freed after the package is aligned by an automatic machine during reflow soldering, the lead terminals 2 ... Are caused by the surface tension of the molten solder. Are attracted to land 4. Then, as shown in FIG.
..., if it is exactly over the corresponding land 4, the surface tension will be the smallest and the package 1 will be stable.
The solder hardens in that state. This method also has the advantage that it can be soldered together with other surface mount components in the furnace.

【0007】しかしながら、溶融半田の表面張力だけで
は、パッケージを正規の位置に移動させる力が足りない
ため、各リード端子の長さを長くして、半田づけ面積を
大きくすることで、溶融半田の表面張力を大きくするこ
とが試みられている。ところが、リード端子を長くする
と、実装に必要な面積が大きくなり、高密度実装の要請
に逆行することになる。
However, the surface tension of the molten solder is not sufficient to move the package to the proper position. Therefore, by increasing the length of each lead terminal and increasing the soldering area, Attempts have been made to increase the surface tension. However, if the lead terminals are made long, the area required for mounting becomes large, which goes against the demand for high-density mounting.

【0008】本発明の技術的課題は、このような問題に
着目し、実装面積を大きくすることなしに、リード端子
をセルフアライメントする際の溶融半田の表面張力を大
きくすることにある。
The technical problem of the present invention is to pay attention to such a problem, and to increase the surface tension of the molten solder when the lead terminals are self-aligned without increasing the mounting area.

【0009】[0009]

【課題を解決するための手段】図1は本発明による多端
子部品、配線基板、多端子部品の実装構造の基本原理を
説明する平面図である。請求項1は、多端子部品の発明
であり、図1(a)のように、多数のリード端子2が、
配線基板のランドにリフロー半田づけされる多端子部品
において、リード端子2のほかに、リード端子2より半
田づけ面積の大きな位置合わせ端子5を有している。こ
の位置合わせ端子5は、図1のようにパッケージ1の外
側に突出させてもよく、図3のようにパッケージ1の下
側に折り曲げてもよい。
FIG. 1 is a plan view for explaining the basic principle of a mounting structure for a multi-terminal component, a wiring board and a multi-terminal component according to the present invention. Claim 1 is an invention of a multi-terminal component, and as shown in FIG. 1A, a large number of lead terminals 2 are
In the multi-terminal component that is reflow-soldered to the land of the wiring board, in addition to the lead terminal 2, the positioning terminal 5 having a larger soldering area than the lead terminal 2 is provided. The alignment terminal 5 may be projected to the outside of the package 1 as shown in FIG. 1 or may be bent to the lower side of the package 1 as shown in FIG.

【0010】請求項2は、多端子部品がリフロー半田づ
けされる配線基板の発明であり、図1(b)のように、
多数のリード端子を有する多端子部品をリフロー半田づ
けによって実装するための配線基板において、請求項1
の位置合わせ端子5の半田づけ面と対応する位置に、該
位置合わせ端子5の半田づけ面と対応する大きさの位置
合わせランド6を有している。
A second aspect of the present invention is an invention of a wiring board in which multi-terminal parts are reflow-soldered. As shown in FIG.
A wiring board for mounting a multi-terminal component having a large number of lead terminals by reflow soldering.
At a position corresponding to the soldering surface of the positioning terminal 5, the positioning land 6 having a size corresponding to the soldering surface of the positioning terminal 5 is provided.

【0011】請求項3は、多端子部品を配線基板にリフ
ロー半田づけによって実装する構造の発明であり、請求
項1記載の多端子部品のリード端子2および位置合わせ
端子5が、請求項2記載の配線基板3の端子ランド4お
よび位置合わせランド6に、それぞれリフロー半田づけ
されている。
A third aspect of the present invention is an invention of a structure in which a multi-terminal component is mounted on a wiring board by reflow soldering. The lead terminal 2 and the positioning terminal 5 of the multi-terminal component according to claim 1 are the inventions of claim 2 and 3. Are reflow-soldered to the terminal lands 4 and the alignment lands 6 of the wiring board 3.

【0012】請求項4は、請求項1または3の位置合わ
せ端子5が、リードフレームのダイパッドから延長して
いる構成である。
According to a fourth aspect of the present invention, the alignment terminal 5 of the first or third aspect extends from the die pad of the lead frame.

【0013】[0013]

【作用】請求項1のように、リード端子2より半田づけ
面積の大きな位置合わせ端子5をパッケージ1に設けて
おき、また請求項2のように、配線基板3側には、位置
合わせ端子5の半田づけ面と対応する位置に位置合わせ
ランド6を設けておく。そして、請求項3のように、請
求項1記載の多端子部品のリード端子2および位置合わ
せ端子5を、請求項2記載の配線基板3の端子ランド4
および位置合わせランド6に、それぞれリフロー半田づ
けしてなる実装構造にすると、多端子部品を配線基板に
リフロー半田づけする際に、半田づけ面積の大きな位置
合わせ端子5と位置合わせランド6間において、溶融半
田による大きな表面張力が発生するため、セルフアライ
メントがより確実に行なわれる。
According to the present invention, the positioning terminal 5 having a larger soldering area than the lead terminal 2 is provided in the package 1, and the positioning terminal 5 is provided on the wiring board 3 side as in the second aspect. An alignment land 6 is provided at a position corresponding to the soldering surface of the. Then, as in claim 3, the lead terminal 2 and the positioning terminal 5 of the multi-terminal component according to claim 1 are connected to the terminal land 4 of the wiring board 3 according to claim 2.
When the mounting structure is formed by reflow soldering the positioning lands 6 and the positioning lands 6, respectively, when the multi-terminal component is reflow-soldered on the wiring board, between the positioning terminals 5 and the positioning lands 6 having a large soldering area, Since a large surface tension is generated by the molten solder, the self-alignment is performed more reliably.

【0014】また、請求項4のように、請求項1または
3の位置合わせ端子5が、リードフレームのダイパッド
から延長している構成とすることにより、位置合わせ端
子5を設けるための工数が増えることはなく、かつ素子
からの発熱を効果的に放熱できる。
Further, as in claim 4, the positioning terminal 5 of claim 1 or 3 is extended from the die pad of the lead frame, so that the number of steps for providing the positioning terminal 5 is increased. In addition, the heat generated from the element can be effectively dissipated.

【0015】[0015]

【実施例】次に本発明による多端子部品、配線基板、多
端子部品の実装構造が実際上どのように具体化されるか
を実施例で説明する。図2は本発明による多端子部品の
製造方法を例示する平面図である。(a)図はリードフ
レームの状態であり、リードフレーム7には、通常のリ
ードフレームと同様に、半導体チップをダイボンディン
グするために、中央にダイパッド8が形成され、また放
射状にリード部が形成され、その外端2がリード端子と
なる。
EXAMPLES Next, practical examples of how the multi-terminal component, the wiring board, and the mounting structure of the multi-terminal component according to the present invention are embodied will be described. FIG. 2 is a plan view illustrating a method for manufacturing a multi-terminal component according to the present invention. FIG. 3A shows a state of a lead frame. Like the normal lead frame, the lead frame 7 has a die pad 8 formed in the center and a lead portion formed in a radial shape for die bonding a semiconductor chip. The outer end 2 becomes a lead terminal.

【0016】さらに、本発明により、ダイパッド8から
四隅に向かって、リード幅の大きな位置合わせ端子5が
延びており、各位置合わせ端子5は、リード端子2より
半田づけ面が広くなっている。これらの位置合わせ端子
5およびリード端子2は、外端がリードフレーム7と一
体に連結しているが、ダイパッド8にチップをマウント
すると共に、各リード端子2のリード部内端とワイヤボ
ンディングし、端子部以外をモールドした後に、リード
端子2および位置合わせ端子5を折り曲げるとともに、
端子部の外端を鎖線10の位置で切断して、一斉にリード
フレーム7から分離すると、(b)図のように多端子部
品が完成する。
Further, according to the present invention, the alignment terminals 5 having a large lead width extend from the die pad 8 toward the four corners, and each alignment terminal 5 has a wider soldering surface than the lead terminals 2. The alignment terminal 5 and the lead terminal 2 have outer ends integrally connected to the lead frame 7, but the chip is mounted on the die pad 8 and wire bonding is performed to the inner end of the lead portion of each lead terminal 2, After molding the parts other than the parts, while bending the lead terminal 2 and the positioning terminal 5,
When the outer ends of the terminal portions are cut at the position of the chain line 10 and separated from the lead frame 7 all at once, a multi-terminal component is completed as shown in FIG.

【0017】このパッケージ1を配線基板上にリフロー
半田づけすると、(c)図のようになる。すなわち、4
本の位置合わせ端子5は、パッケージ頂端から端子の半
田づけ面までの高さHが、リード端子2と同じ寸法にな
っているので、各リード端子2が端子ランド4に接する
と、位置合わせ端子5も位置合わせランド6に接する。
その結果、リード端子2は端子ランド4に、また位置合
わせ端子5は位置合わせランド6に、それぞれ一斉にリ
フロー半田づけされる。
When this package 1 is reflow-soldered on a wiring board, it becomes as shown in FIG. Ie 4
Since the height H from the top end of the package to the soldering surface of the package is the same as that of the lead terminals 2, the alignment terminals 5 of the book are aligned when the lead terminals 2 come into contact with the terminal lands 4. 5 also contacts the alignment land 6.
As a result, the lead terminals 2 are soldered to the terminal lands 4 and the alignment terminals 5 are soldered to the alignment lands 6 all at once.

【0018】(a)図に示すように、各位置合わせ端子
5は、ダイパッド8やリード端子2などと共にプレスや
エッチングなどで一緒に形成されるので、位置合わせ端
子5を設けたことで工数が増えたりすることはない。ま
た、ダイパッド8と四隅の位置合わせ端子5とが、リー
ド幅の広い連結部9によって一体に連結しているので、
ダイパッド8上の素子の発熱が、面積の大きな位置合わ
せ端子5および位置合わせランド6から効率的に放熱さ
れる。
As shown in FIG. 3A, each alignment terminal 5 is formed together with the die pad 8, the lead terminal 2, etc. by pressing or etching. It doesn't increase. Further, since the die pad 8 and the positioning terminals 5 at the four corners are integrally connected by the connecting portion 9 having a wide lead width,
The heat generated by the elements on the die pad 8 is efficiently dissipated from the positioning terminals 5 and the positioning lands 6 having large areas.

【0019】このように、すべての位置合わせ端子5が
ダイパッド8と連結している場合は、これらの端子5や
位置合わせランド6は、電気的にはダミーとなる。これ
に対し、4本の連結部9…のうちの1〜2本のみを連結
状態とし、他は連結部9を中断して内端をチップにワイ
ヤボンディングすれば、半導体チップの電源端子やグラ
ンド端子として、あるいは信号端子の一部として利用す
ることもでき、サイズを大きくすること無しに、端子数
を増やすことが可能となる。
As described above, when all the alignment terminals 5 are connected to the die pad 8, the terminals 5 and the alignment lands 6 are electrically dummy. On the other hand, if only one or two of the four connecting portions 9 are connected and the other portions are interrupted and the inner end is wire-bonded to the chip, the power supply terminal and the ground of the semiconductor chip are connected. It can be used as a terminal or a part of a signal terminal, and the number of terminals can be increased without increasing the size.

【0020】図示例のように、四隅の位置合わせ端子5
の外端を、縦横のリード端子の外寸W1、W2と一致さ
せると、半田づけ面積の大きな位置合わせ端子5を設け
たことで、実装面積が広くなるようなこともない。
As shown in the drawing, the alignment terminals 5 at the four corners
When the outer ends of the lead terminals are aligned with the outer dimensions W1 and W2 of the vertical and horizontal lead terminals, the mounting terminal is not widened because the positioning terminals 5 having a large soldering area are provided.

【0021】図3は位置合わせ端子5の別の実施例であ
り、(a)図はパッケージの底面図、(b)図は実装状
態の側面図である。図2の位置合わせ端子5は、リード
端子2と同様にパッケージ1から外側に突出しているの
に対し、図3の位置合わせ端子5aは、パッケージ1の
下側に折り込まれている。
3A and 3B show another embodiment of the alignment terminal 5. FIG. 3A is a bottom view of the package, and FIG. 3B is a side view of the mounted state. The alignment terminal 5 of FIG. 2 projects outward from the package 1 similarly to the lead terminal 2, while the alignment terminal 5 a of FIG. 3 is folded under the package 1.

【0022】配線基板3側には、この位置合わせ端子5
aの位置に対応して、パッケージ1の下側に、位置合わ
せランド6aが配置されている。したがって、(b)図
のように、リフロー半田づけする際の溶融半田の表面張
力は、パッケージ1の下側において、位置合わせランド
6aと位置合わせ端子5aとの間において発生し、セル
フアライメントされる。
The alignment terminal 5 is provided on the wiring board 3 side.
Positioning lands 6a are arranged on the lower side of the package 1 corresponding to the positions of a. Therefore, as shown in FIG. 7B, the surface tension of the molten solder during the reflow soldering is generated between the alignment land 6a and the alignment terminal 5a on the lower side of the package 1 and self-aligned. .

【0023】このように、位置合わせ端子および位置合
わせランドをパッケージ1の下側に配設すると、パッケ
ージ1の四隅の外側の領域11を、位置合わせマークの
配置や他の部品の実装、配線などの領域として有効に利
用できる。位置合わせ端子5、5aおよび位置合わせラン
ド6、6aに、同じ寸法の矩形や円形などの孔を形成して
おけば、セルフアライメント方向の溶融半田の表面張力
をさらに大きくすることができる。
When the alignment terminals and the alignment lands are arranged on the lower side of the package 1 in this manner, the regions 11 outside the four corners of the package 1 are provided with alignment marks, mounting of other components, wiring, etc. Can be effectively used as an area. If the positioning terminals 5, 5a and the positioning lands 6, 6a are formed with holes having the same dimensions such as rectangles and circles, the surface tension of the molten solder in the self-alignment direction can be further increased.

【0024】以上の実施例は、リード端子がパッケージ
の4辺から突出しているのに対し、図4の実施例は、D
IP型のパッケージであり、2辺からリード端子2が突
出している。この場合は、両側のリード端子列の外側
に、位置合わせ端子5bを設け、配線基板には、位置合
わせ端子5bの真下の位置に、位置合わせランドを配設
する。なお、この場合も、位置合わせ端子5bをパッケ
ージ1の下側に折り込むこともできる。
In the above embodiment, the lead terminals are projected from the four sides of the package, whereas in the embodiment of FIG.
This is an IP type package, and the lead terminals 2 project from two sides. In this case, the alignment terminals 5b are provided outside the lead terminal rows on both sides, and the alignment lands are provided on the wiring board immediately below the alignment terminals 5b. In this case as well, the alignment terminal 5b can be folded under the package 1.

【0025】リード端子2や位置合わせ端子5は、半導
体チップをワイヤボンディングするリード内端側よりも
外端側を厚肉にして、強度を高めることもできる。以
上、ICやLSIを例に説明したが、本発明は、他の電
子部品やマルチチップ・モジュールなどにも適用できる
ことは言うまでもない。
The lead terminal 2 and the positioning terminal 5 can be made stronger by making the outer end side thicker than the lead inner end side for wire-bonding a semiconductor chip. Although ICs and LSIs have been described above as examples, it goes without saying that the present invention can also be applied to other electronic components and multichip modules.

【0026】[0026]

【発明の効果】以上のように本発明によれば、パッケー
ジ1には、リード端子2より半田づけ面積の大きな位置
合わせ端子5を設けておき、配線基板側には、位置合わ
せ端子5の半田づけ面と対応する位置に、位置合わせラ
ンド6を設けておき、リード端子2をリフロー半田づけ
する際に、位置合わせ端子5を配線基板3の位置合わせ
ランド6にリフロー半田づけする構造なため、位置合わ
せ端子5と位置合わせランド6との間に、溶融半田によ
る大きな表面張力が発生する。
As described above, according to the present invention, the package 1 is provided with the alignment terminal 5 having a larger soldering area than the lead terminal 2, and the solder of the alignment terminal 5 is provided on the wiring board side. Since the positioning land 6 is provided at a position corresponding to the mounting surface, and when the lead terminal 2 is reflow-soldered, the positioning terminal 5 is reflow-soldered to the positioning land 6 of the wiring board 3. A large surface tension is generated by the molten solder between the alignment terminal 5 and the alignment land 6.

【0027】その結果、セルフアライメントがより確実
に行なわれ、また従来のリード端子を長くする実装構造
のように、実装面積が大きくなることもない。請求項4
によれば、位置合わせ端子5が、リードフレームのダイ
パッドから延長しているので、位置合わせ端子を設ける
ための工数が増えることはなく、かつ素子からの発熱の
放熱効果も得られる。
As a result, self-alignment is performed more reliably, and the mounting area does not become large unlike the conventional mounting structure in which the lead terminals are lengthened. Claim 4
According to this, since the alignment terminal 5 extends from the die pad of the lead frame, the number of steps for providing the alignment terminal does not increase, and the heat radiation effect of heat generated from the element can be obtained.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明による多端子部品、配線基板、多端子部
品の実装構造の基本原理を説明する平面図である。
FIG. 1 is a plan view illustrating a basic principle of a mounting structure of a multi-terminal component, a wiring board, and a multi-terminal component according to the present invention.

【図2】本発明による多端子部品の製造方法を例示する
図である。
FIG. 2 is a diagram illustrating a method for manufacturing a multi-terminal component according to the present invention.

【図3】位置合わせ端子の別の実施例であり、(a)図
はパッケージの底面図、(b)図は実装状態の側面図で
ある。
3A and 3B show another embodiment of the alignment terminal, wherein FIG. 3A is a bottom view of the package, and FIG. 3B is a side view of the mounted state.

【図4】DIP型のパッケージに実施した例を示す平面
図である。
FIG. 4 is a plan view showing an example implemented in a DIP type package.

【図5】従来の多端子部品、配線基板、多端子部品の実
装構造を示す図である。
FIG. 5 is a diagram showing a conventional mounting structure for a multi-terminal component, a wiring board, and a multi-terminal component.

【図6】リード端子の位置ずれとセルフアライメント作
用を説明する平面図である。
FIG. 6 is a plan view illustrating a positional deviation of lead terminals and a self-alignment action.

【符号の説明】[Explanation of symbols]

1 多端子部品のパッケージ 2 リード端子 3 配線基板 4 リード端子接続用のランド 5,5a,5b 位置合わせ端子 6,6a 位置合わせランド 7 リードフレーム 8 ダイパッド 9 リード幅の広い連結部 11 パッケージ四隅の外側の空き領域 1 Package of multi-terminal parts 2 Lead terminal 3 Wiring board 4 Land for connecting lead terminal 5,5a, 5b Alignment terminal 6,6a Alignment land 7 Lead frame 8 Die pad 9 Wide lead joint 11 Outside of four corners of package Free space

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 多数のリード端子が、配線基板の端子ラ
ンドにリフロー半田づけされる多端子部品において、 リード端子(2) のほかに、リード端子(2) より半田づけ
面積の大きな位置合わせ端子(5) を設けてなることを特
徴とする多端子部品。
1. A multi-terminal component in which a large number of lead terminals are reflow-soldered to a terminal land of a wiring board, in addition to the lead terminals (2), a positioning terminal having a larger soldering area than the lead terminals (2). A multi-terminal component characterized in that (5) is provided.
【請求項2】 多数のリード端子を有する多端子部品を
リフロー半田づけによって実装するための配線基板にお
いて、 多端子部品のリード端子(2) より半田づけ面積の大きな
位置合わせ端子(5) の半田づけ面と対応する位置に、該
位置合わせ端子(5) の半田づけ面と対応する大きさの位
置合わせランド(6) を有していることを特徴とする配線
基板。
2. In a wiring board for mounting a multi-terminal component having a large number of lead terminals by reflow soldering, a solder for an alignment terminal (5) having a larger soldering area than the lead terminal (2) of the multi-terminal component. A wiring board having an alignment land (6) having a size corresponding to the soldering surface of the alignment terminal (5) at a position corresponding to the attachment surface.
【請求項3】 多端子部品のリード端子を配線基板の端
子ランドにリフロー半田づけする実装構造において、 多端子部品には、リード端子(2) のほかに、リード端子
(2) より半田づけ面の大きな位置合わせ端子(5) を設
け、配線基板側には、該位置合わせ端子(5) と対応する
位置に、半田づけ面積の大きな位置合わせランド(6) を
配設しておき、 リード端子(2) を配線基板の対応する端子ランド(4)
に、また位置合わせ端子(5) を配線基板の対応する位置
合わせランド(6) に、それぞれリフロー半田づけしてな
ることを特徴とする多端子部品の実装構造。
3. In a mounting structure in which lead terminals of a multi-terminal component are reflow-soldered to a terminal land of a wiring board, in addition to the lead terminal (2), the lead terminal is included in the multi-terminal component.
(2) Provide the alignment terminal (5) with a larger soldering surface, and place the alignment land (6) with a large soldering area at the position corresponding to the alignment terminal (5) on the wiring board side. Install the lead terminals (2) and connect them to the corresponding terminal lands (4) on the wiring board.
In addition, a mounting structure for a multi-terminal component, wherein the alignment terminal (5) is reflow-soldered to the corresponding alignment land (6) of the wiring board, respectively.
【請求項4】 前記の位置合わせ端子(5) が、リードフ
レームのダイパッド(8) から延長していることを特徴と
する請求項1または3記載の多端子部品の実装構造。
4. The mounting structure for a multi-terminal component according to claim 1, wherein the alignment terminal (5) extends from the die pad (8) of the lead frame.
JP5036971A 1993-02-25 1993-02-25 Multi-terminal component, wiring substrate and packaging structure of multi-terminal component Withdrawn JPH06252326A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5036971A JPH06252326A (en) 1993-02-25 1993-02-25 Multi-terminal component, wiring substrate and packaging structure of multi-terminal component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5036971A JPH06252326A (en) 1993-02-25 1993-02-25 Multi-terminal component, wiring substrate and packaging structure of multi-terminal component

Publications (1)

Publication Number Publication Date
JPH06252326A true JPH06252326A (en) 1994-09-09

Family

ID=12484637

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5036971A Withdrawn JPH06252326A (en) 1993-02-25 1993-02-25 Multi-terminal component, wiring substrate and packaging structure of multi-terminal component

Country Status (1)

Country Link
JP (1) JPH06252326A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08306851A (en) * 1995-05-09 1996-11-22 Mitsubishi Electric Corp Package for semiconductor device
JP2002334965A (en) * 2001-05-08 2002-11-22 Kunifumi Komiya Package for high-frequency device
EP1827062A2 (en) * 2006-02-27 2007-08-29 Denso Corporation Electronic device
JP2013062351A (en) * 2011-09-13 2013-04-04 Alps Green Devices Co Ltd Mounting structure for electronic component
WO2022264498A1 (en) * 2021-06-18 2022-12-22 日立Astemo株式会社 Physical quantity detection device

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08306851A (en) * 1995-05-09 1996-11-22 Mitsubishi Electric Corp Package for semiconductor device
JP2002334965A (en) * 2001-05-08 2002-11-22 Kunifumi Komiya Package for high-frequency device
EP1827062A2 (en) * 2006-02-27 2007-08-29 Denso Corporation Electronic device
JP2007234674A (en) * 2006-02-27 2007-09-13 Denso Corp Electronic apparatus
JP2013062351A (en) * 2011-09-13 2013-04-04 Alps Green Devices Co Ltd Mounting structure for electronic component
WO2022264498A1 (en) * 2021-06-18 2022-12-22 日立Astemo株式会社 Physical quantity detection device

Similar Documents

Publication Publication Date Title
US20080179739A1 (en) Flip chip package with anti-floating structure
US20040036152A1 (en) Integrated circuit package employing flip-chip technology and method of assembly
JP3679199B2 (en) Semiconductor package equipment
US6501160B1 (en) Semiconductor device and a method of manufacturing the same and a mount structure
US6455355B1 (en) Method of mounting an exposed-pad type of semiconductor device over a printed circuit board
JPH11111771A (en) Method for connecting wiring board, carrier board and wiring board
JPH06252326A (en) Multi-terminal component, wiring substrate and packaging structure of multi-terminal component
JP2005311137A (en) Semiconductor device, manufacturing method thereof, and lead frame thereof and mounting structure
KR100247508B1 (en) Semiconductor package for a flip chip and its manufacturing method
JP4038021B2 (en) Manufacturing method of semiconductor device
JP2002246512A (en) Structure of bga package and structure of mount substrate
JP3498458B2 (en) Hybrid integrated circuit device
JPH0645402A (en) Wiring board and method of connection thereof
JPH10242328A (en) Circuit board, circuit module having the circuit board and electronic equipment having the circuit module
JP2001036224A (en) Circuit board made of resin and manufacture thereof
JPH08340164A (en) Surface mounting structure of bga type package
JP3179414B2 (en) Semiconductor device and manufacturing method thereof
JPH08191111A (en) Electronic part package
JPH0547836A (en) Mounting structure of semiconductor device
KR100507131B1 (en) Method of manufacturing MCM ball grid array package
JP2642074B2 (en) Ball grid array type semiconductor device and method of manufacturing the same
JP2751897B2 (en) Ball grid array mounting structure and mounting method
JPH1140605A (en) Tape carrier package
US20040012094A1 (en) Flip-chip integrated circuit package and method of assembly
JP3631372B2 (en) Resin package type semiconductor device

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20000509