JP2551373B2 - Tape carrier and semiconductor device manufacturing method using the same - Google Patents
Tape carrier and semiconductor device manufacturing method using the sameInfo
- Publication number
- JP2551373B2 JP2551373B2 JP5349741A JP34974193A JP2551373B2 JP 2551373 B2 JP2551373 B2 JP 2551373B2 JP 5349741 A JP5349741 A JP 5349741A JP 34974193 A JP34974193 A JP 34974193A JP 2551373 B2 JP2551373 B2 JP 2551373B2
- Authority
- JP
- Japan
- Prior art keywords
- lead
- leads
- tape carrier
- insulating film
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
Landscapes
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【0001】[0001]
【産業上の利用分野】本発明は、TAB(Tape Automat
ed Bonding)方式にて半導体装置を製造する際に使用す
るテープキャリア、およびこれを用いた半導体装置の製
造方法に関する。The present invention relates to a TAB (Tape Automat).
The present invention relates to a tape carrier used when a semiconductor device is manufactured by the ed bonding method, and a method for manufacturing a semiconductor device using the tape carrier.
【0002】[0002]
【従来の技術】図8(a)および(b)は、従来のテー
プキャリアの半導体チップ取り付け後の状態を示す平面
図と断面図である。従来のテープキャリアでは、図8に
示されるように、ポリイミド等の絶縁性フィルム1の両
縁部に搬送および位置決め用のスプロケットホール2が
一定の間隔で設けられ、また、絶縁性フィルム1の幅方
向中央部には矩形のデバイスホール3aが所定のピッチ
で設けられている。デバイスホール3aの四辺の外側に
は台形形状のアウターリードホール3bが設けられ、デ
バイスホール3aとアウターリードホール3bとの間の
絶縁性フィルム1の枠によってリードを支持するサスペ
ンダー4が形成されている。また、各デバイスホール3
a内にはサスペンダー4によって支持されたインナーリ
ードの先端部が突出しており、インナーリード5aの他
端は、アウターリードホール3b上に延在するアウター
リード5bに接続されている。さらにアウターリードの
先端部には電気選別用パッド6が形成されている。サス
ペンダー4はインナーリード5aおよびアウターリード
5bを支持するとともにその変形を防止している。2. Description of the Related Art FIGS. 8A and 8B are a plan view and a sectional view showing a state after a semiconductor chip is mounted on a conventional tape carrier. In the conventional tape carrier, as shown in FIG. 8, sprocket holes 2 for carrying and positioning are provided at regular intervals on both edges of the insulating film 1 made of polyimide or the like, and the width of the insulating film 1 is also increased. Rectangular device holes 3a are provided at a predetermined pitch in the central portion in the direction. A trapezoidal outer lead hole 3b is provided outside the four sides of the device hole 3a, and a suspender 4 for supporting the lead is formed by the frame of the insulating film 1 between the device hole 3a and the outer lead hole 3b. . Also, each device hole 3
The tip of the inner lead supported by the suspender 4 projects into the inside of a, and the other end of the inner lead 5a is connected to the outer lead 5b extending above the outer lead hole 3b. Further, an electric selection pad 6 is formed at the tip of the outer lead. The suspenders 4 support the inner leads 5a and the outer leads 5b and prevent their deformation.
【0003】このテープキャリアを使用したテープキャ
リア型半導体装置(TCP;TapeCarrier Package )の
製造方法は以下の通りである。まずテープキャリアのデ
バイスホール3aの中央部に半導体チップ7を配置す
る。この半導体チップ7にはその電極端子上に金属突起
物であるバンプ7aが形成されている。この半導体チッ
プ7上のバンプ7aと前記テープキャリアのデバイスホ
ール3a内のインナーリード5aとを位置合せをした後
に、熱圧着法または共晶法等によるインナーリードボン
ディングを行い両者を接続する〔図8(a)、
(b)〕。A method of manufacturing a tape carrier type semiconductor device (TCP; Tape Carrier Package) using this tape carrier is as follows. First, the semiconductor chip 7 is arranged in the central portion of the device hole 3a of the tape carrier. Bumps 7a, which are metal projections, are formed on the electrode terminals of the semiconductor chip 7. After aligning the bumps 7a on the semiconductor chip 7 with the inner leads 5a in the device holes 3a of the tape carrier, inner lead bonding is performed by a thermocompression bonding method or a eutectic method to connect the two (FIG. 8). (A),
(B)].
【0004】このようにして半導体チップ7をテープキ
ャリアに固定した後、半導体チップ表面またはデバイス
ホール3a内をポッティング法等により封止樹脂9で封
止する(図9)。その後、半導体チップ7がテープキャ
リアに搭載された状態で電気選別用パッド6に接触子を
接触させることにより、半導体チップ7の電気選別試験
およびバーンイン試験を実施して不良品を取り除く。こ
れによりテープキャリア型半導体装置が完成する。After fixing the semiconductor chip 7 to the tape carrier in this manner, the surface of the semiconductor chip or the inside of the device hole 3a is sealed with the sealing resin 9 by the potting method or the like (FIG. 9). After that, the contactor is brought into contact with the electrical selection pad 6 while the semiconductor chip 7 is mounted on the tape carrier, so that the electrical selection test and the burn-in test of the semiconductor chip 7 are performed to remove defective products. As a result, the tape carrier type semiconductor device is completed.
【0005】このテープキャリア型半導体装置は、第1
1図に示すように、プリント基板10上に実装される。
その方法を以下に説明する。まず、アウターリード5b
を所望の長さ、形状に切断・成形し、リード付きの半導
体チップ7、すなわちテープキャリア型半導体装置をテ
ープキャリアから分離する(図10)。そしてこの半導
体装置のアウターリード5bとプリント基板10上の配
線電極11とを位置合せした状態で接着剤12により半
導体チップ7をプリント基板10上に固着する。次にア
ウターリード5bを配線電極11上にAu−Auの熱圧
着、Au−Snの共晶法、半田付けあるいは導電性接着
剤等によりアウターリードボンディングを行う。これに
より、テープキャリア型半導体装置のプリント基板10
上への実装が完了する(図11)。This tape carrier type semiconductor device is the first
As shown in FIG. 1, it is mounted on the printed circuit board 10.
The method will be described below. First, the outer lead 5b
Is cut and molded into a desired length and shape, and the semiconductor chip 7 with leads, that is, the tape carrier type semiconductor device is separated from the tape carrier (FIG. 10). Then, with the outer leads 5b of this semiconductor device and the wiring electrodes 11 on the printed circuit board 10 aligned with each other, the semiconductor chip 7 is fixed on the printed circuit board 10 with the adhesive 12. Next, the outer lead 5b is subjected to outer lead bonding on the wiring electrode 11 by Au-Au thermocompression bonding, Au-Sn eutectic method, soldering, or a conductive adhesive. Thereby, the printed circuit board 10 of the tape carrier type semiconductor device is obtained.
The mounting on the top is completed (FIG. 11).
【0006】テープキャリアを使用したテープキャリア
型半導体装置は、バンプ7aおよびインナーリード5a
の数が多くても全てのバンプ7aとインナーリード5a
とを一括してボンディングすることができるため、イン
ナーリードボンディングに要する時間が短いという利点
を有する。また、テープキャリアを使用することにより
作業の自動化が容易である等の利点も有している。さら
に非常に小型で薄くかつ軽量であるため、電子装置の小
型・軽量化が可能となる。A tape carrier type semiconductor device using a tape carrier has bumps 7a and inner leads 5a.
All bumps 7a and inner leads 5a
Since it is possible to perform bonding at once, there is an advantage that the time required for inner lead bonding is short. In addition, the use of a tape carrier has advantages such as easy automation of work. Furthermore, since it is extremely small, thin, and lightweight, it is possible to reduce the size and weight of the electronic device.
【0007】ところで、近年、ゲートアレイ等に見られ
るように予め標準化された半導体チップの内部の配線ま
たは回路ブロックを変更することにより、必要な機能を
持たせるいわゆるカスタム、セミ・カスタムの半導体チ
ップの需要が大きくなってきている。これらは外部との
接続のための電極端子の位置は標準化されているが、同
一種類の半導体チップでも電極端子の各々の役割が異な
ってる。さらに、これら電極端子は全数使用されること
は少なく、約1/4〜1/3が使用されず内部回路に接
続されていないのが一般的である。By the way, in recent years, a so-called custom or semi-custom semiconductor chip which has a necessary function by changing a wiring or a circuit block inside a standardized semiconductor chip as seen in a gate array or the like has been developed. The demand is increasing. The positions of the electrode terminals for connection with the outside are standardized, but the respective roles of the electrode terminals are different even in the same type of semiconductor chip. Furthermore, these electrode terminals are rarely used in all, and about 1/4 to 1/3 are not used and are generally not connected to the internal circuit.
【0008】このような半導体チップをテープキャリア
に搭載する場合、一般的には図8(a)に示すように、
使用する電極端子上のバンプ7aとインナーリード5
a、アウターリード5bおよび電気選別用パッド6が所
望の接続となるように専用のテープキャリアを製作す
る。一方、図12(a)、(b)に示すように、全ての
バンプに対して形成されたインナーリード5aと所望の
本数だけ設けられたアウターリード5bを網目状リード
パターン5eにより接続したテープキャリアを製作し、
この網目状リードパターン5eの一部をレーザー光等に
より切断することにより(切断個所を図12(b)にお
いて、dにて示す)所望の接続が得られるようにしたテ
ープキャリアも提案されている。When mounting such a semiconductor chip on a tape carrier, generally, as shown in FIG.
Bumps 7a and inner leads 5 on the electrode terminals used
A dedicated tape carrier is manufactured so that a, the outer lead 5b, and the electric selection pad 6 are connected as desired. On the other hand, as shown in FIGS. 12A and 12B, a tape carrier in which inner leads 5a formed for all the bumps and outer leads 5b provided in a desired number are connected by a mesh-shaped lead pattern 5e. Is manufactured,
A tape carrier has also been proposed in which a desired connection can be obtained by cutting a part of the mesh-shaped lead pattern 5e with a laser beam or the like (the cut portion is shown by d in FIG. 12B). .
【0009】[0009]
【発明が解決しようとする課題】しかしながら、図8に
示した従来のテープキャリアでは、ゲートアレイ等の電
極端子の位置が標準化され、かつこれらの一部しか使用
しない半導体チップを実装する場合、内部配線のみが異
なった品種各々に対して所望の接続が得られるようにテ
ープキャリアのリードパターンを作ることが必要である
ため、コストが高くなりかつ製造に必要な時間が長くな
るという問題がある。また、品種が増えた場合、管理が
困難になる。However, in the conventional tape carrier shown in FIG. 8, the position of the electrode terminals such as the gate array is standardized, and when mounting a semiconductor chip that uses only a part of these, Since it is necessary to form the lead pattern of the tape carrier so that a desired connection can be obtained for each type of product having different wirings, there is a problem that the cost becomes high and the time required for the manufacturing becomes long. Moreover, when the number of types increases, management becomes difficult.
【0010】また、全ての電極端子にインナーリードお
よびアウターリードを接続できるテープキャリアを作成
すれば良いが、電極端子数が多くなるためパターンを形
成する面積、即ちテープキャリア幅を広くまたは長さを
長くするか、もしくはアウターリードピッチを狭くする
必要がある。例えば端子数が250個程度の電極端子を
持っているゲートアレイでは、全ての電極端子にインナ
ーリードおよびアウターリードを設けた場合、一般的に
用いられている35mm幅のテープキャリアを使用する
場合には、アウターリードピッチや電気選別用パッドを
小さくする必要があるため実装が非常に難しくなり、実
装の歩留り低下によるコスト増大につながる。また、テ
ープキャリアの幅を48mmまたは70mmにすればア
ウターリードピッチや電気選別用パッドのピッチを小さ
くする必要はないが、その分実装面積が大きくなる。ま
た、インナーリードからアウターリードまでの距離が長
くなるため、これによる電気的特性の劣化という問題も
生じる。Further, it suffices to prepare a tape carrier capable of connecting the inner leads and the outer leads to all the electrode terminals. However, since the number of electrode terminals is increased, the area for forming the pattern, that is, the tape carrier width is wide or long. It is necessary to lengthen or narrow the outer lead pitch. For example, in a gate array having electrode terminals with about 250 terminals, when inner leads and outer leads are provided on all the electrode terminals and when a commonly used tape carrier of 35 mm width is used. However, since it is necessary to reduce the outer lead pitch and the electrical selection pad, the mounting becomes very difficult, which leads to an increase in cost due to a reduction in mounting yield. Also, if the width of the tape carrier is 48 mm or 70 mm, it is not necessary to reduce the outer lead pitch or the pitch of the electrical selection pad, but the mounting area is increased accordingly. Further, since the distance from the inner lead to the outer lead becomes long, there arises a problem of deterioration of electrical characteristics due to this.
【0011】また、図12(a)、(b)に示した従来
例のように、全てのバンプに対して形成されたインナー
リードと所望の本数だけ設けられたアウターリードを網
目状リードパターンにより接続したテープキャリアを用
い、その網目状リードパターンの一部をレーザー光等に
より切断して所望の接続を得ようとする場合、高価な装
置が必要となる外、レーザーにより溶融した網目状リー
ドパターンの材料である銅が金属粒子となって周囲に飛
散し、テープキャリア上のリード間または半導体チップ
上の電極端子間に付着してピン間ショート不良の原因と
なる。これに対しては、ポンチとダイスによる切断も考
えられるが、リードパターンの幅が50μm前後であ
り、ポンチ、ダイスの製作の困難性やその寿命を考える
と現実的ではない。Further, as in the conventional example shown in FIGS. 12A and 12B, inner leads formed for all the bumps and outer leads provided by a desired number are formed by a mesh lead pattern. When using a connected tape carrier and cutting a part of the mesh-shaped lead pattern by laser light or the like to obtain a desired connection, an expensive device is required, and the mesh-shaped lead pattern melted by laser. The copper, which is the material, becomes metal particles and scatters around, and adheres between the leads on the tape carrier or between the electrode terminals on the semiconductor chip to cause a short circuit between pins. On the other hand, cutting with a punch and a die can be considered, but the width of the lead pattern is around 50 μm, which is not realistic considering the difficulty of manufacturing the punch and the die and the life thereof.
【0012】本発明はかかる問題点に鑑みてなされたも
のであり、その目的とするところは、半導体チップの電
極端子の配置が同一で使用する電極端子が変わっても、
所望のインナーリードとアウターリードの接続を、比較
的簡単にかつ信頼性高く行いうるようにしたテープキャ
リアを提供し、このことにより使用する電極端子の位置
の異なる半導体チップに対し一種類のテープキャリアを
用意すれば済むようにしてテープキャリアの製作コスト
および管理コストの低減化を図ろうとするものである。The present invention has been made in view of the above problems. An object of the present invention is to provide a semiconductor chip having the same arrangement of electrode terminals and using different electrode terminals.
Provided is a tape carrier capable of relatively easily and reliably connecting desired inner leads and outer leads, and thereby one kind of tape carrier for semiconductor chips having different positions of electrode terminals to be used. By preparing the tape carrier, the manufacturing cost and the management cost of the tape carrier can be reduced.
【0013】[0013]
【課題を解決するための手段】上記目的を達成するた
め、本発明によれば、長尺の絶縁性フィルム(1)上
に、複数のインナーリード(5a)がその先端部が向き
合う態様にて配置され、前記インナーリードの後方には
前記インナーリードよりも少ない本数のアウターリード
(5b)が配置され、前記インナーリードと前記アウタ
ーリードとの間に前記インナーリードと前記アウターリ
ードとを選択的に接続するための複数のリード小片(5
c)が相互に微小間隙を隔ててメッシュ状に配置されて
いることを特徴とするテープキャリアが提供される。In order to achieve the above object, according to the present invention, a plurality of inner leads (5a) are arranged on a long insulating film (1) such that their tip portions face each other. The outer leads (5b), which are smaller in number than the inner leads, are disposed behind the inner leads, and the inner leads and the outer leads are selectively provided between the inner leads and the outer leads. Multiple lead strips (5
There is provided a tape carrier characterized in that c) are arranged in a mesh shape with a minute gap therebetween.
【0014】[0014]
【実施例】次に、本発明の実施例について図面を参照し
て説明する。図1(a)、(b)は、本発明の第1の実
施例を示すテープキャリアの平面図と断面図である。搬
送および位置決め用のスプロケットホール2が一定の間
隔で設けられたポリイミドからなる絶縁性フィルム1に
デバイスホール3aおよびアウターリードホール3bが
開口されている。デバイスホール3aの周囲には半導体
チップ上の全ての電極端子上に設けられたバンプに対応
するインナーリード5aが設けられ、その先端部はデバ
イスホール3a内に突出している。また、アウターリー
ド5bはアウターリードホール3b上に差し渡されてお
り、その一方の端は電気選別用パッド6に接続されてい
る。ここで、半導体チップ上のバンプに対応するインナ
ーリード5aの数に対し、アウターリード5bの数は少
なくなっている。これは前述の通り、半導体チップ上の
全ての電極に対しアウターリード5bおよび電気選別用
パッド6を設けることが困難なことによる。従って、イ
ンナーリード5aとアウターリード5bとを1対1で接
続することはできない。Embodiments of the present invention will now be described with reference to the drawings. 1A and 1B are a plan view and a cross-sectional view of a tape carrier showing a first embodiment of the present invention. A device hole 3a and an outer lead hole 3b are opened in an insulating film 1 made of polyimide in which sprocket holes 2 for transporting and positioning are provided at regular intervals. Inner leads 5a corresponding to the bumps provided on all the electrode terminals on the semiconductor chip are provided around the device hole 3a, and the tip ends thereof project into the device hole 3a. The outer lead 5b is extended over the outer lead hole 3b, and one end of the outer lead 5b is connected to the electrical selection pad 6. Here, the number of outer leads 5b is smaller than the number of inner leads 5a corresponding to the bumps on the semiconductor chip. This is because, as described above, it is difficult to provide the outer leads 5b and the electrical selection pads 6 for all the electrodes on the semiconductor chip. Therefore, the inner leads 5a and the outer leads 5b cannot be connected one to one.
【0015】本実施例では、デバイスホール3aおよび
アウターリードホール3bに囲まれて形成されたサスペ
ンダー4上に、インナーリード5aとアウターリード5
bとを選択的に接続するための分離されたリード小片5
cが設けられている。このリード小片5cは、インナー
リード5aとアウターリード5bの形成時に同時に形成
されるものである。In this embodiment, the inner lead 5a and the outer lead 5 are provided on the suspender 4 formed by being surrounded by the device hole 3a and the outer lead hole 3b.
Separated lead strip 5 for selectively connecting to b
c is provided. The small lead piece 5c is formed at the same time when the inner lead 5a and the outer lead 5b are formed.
【0016】このテープキャリアを使用した半導体装置
の製造方法は以下の通りである。図2(a)、(b)は
この方法を示した平面図と断面図である。図1に示す本
実施例のテープキャリアのインナーリード5aと半導体
チップ7の電極端子上に形成されたバンプ7aとを位置
合せし、共晶法または熱圧着法によりインナーリードボ
ンディングを行う。次に、半導体チップ7上の、使用さ
れている電極端子の接続されたインナーリード5aとア
ウターリード5bが所望の接続になるように、分離され
たリード小片5c間、インナーリード5a−リード小片
5c間およびアウターリード5b−リード小片5c間の
分離された部分を接続材8により接合する。A method of manufacturing a semiconductor device using this tape carrier is as follows. 2A and 2B are a plan view and a cross-sectional view showing this method. The inner leads 5a of the tape carrier of this embodiment shown in FIG. 1 are aligned with the bumps 7a formed on the electrode terminals of the semiconductor chip 7, and inner lead bonding is performed by a eutectic method or a thermocompression bonding method. Next, on the semiconductor chip 7, the inner leads 5a and the outer leads 5b, to which the used electrode terminals are connected, have a desired connection between the separated lead pieces 5c and between the separated lead pieces 5a-lead pieces 5c. The space and the separated portion between the outer lead 5b and the small lead piece 5c are joined by the connecting material 8.
【0017】これによりゲートアレイ等のように同一の
電極端子位置で使用する電極端子が異なる場合でも、一
種類のテープキャリアで所望のインナーリード5aとア
ウターリード5bの接続を実現することができる。な
お、テープキャリアと半導体チップを接続するインナー
リードボンディングと分離されたリード小片5cを接続
材8を用いて所望の接続を得る工程の順序は上記の場合
の逆であってもよい。This makes it possible to realize the desired connection between the inner lead 5a and the outer lead 5b with one kind of tape carrier even when different electrode terminals are used at the same electrode terminal position such as in a gate array. The inner lead bonding for connecting the tape carrier and the semiconductor chip and the separated lead piece 5c using the connecting material 8 to obtain a desired connection may be performed in the reverse order.
【0018】次に、接続材8を用いたリード小片5c間
および他のリードとリード小片間の接続方法について、
図3(a)〜(d)を参照して説明する。第3図
(a)、(b)は、第2図(a)、(b)のインナーリ
ード5a付近の分離されたリード小片5cの拡大図であ
る。本実施例においては、このリード小片5cとインナ
ーリード5a等とを接続するための接続材としてボール
バンプを用いる。このボールバンプは、半導体チップ上
の電極端子とテープキャリアのインナーリードを接続す
るために介在させるバンプを形成するために使用されて
いる方法で、金線等を溶融して球(ボール)を形成し、
熱や超音波振動のエネルギーにより電極上に突起を形成
する方法である。このボールバンプにより接続した状態
を図3(c)に示す。この金によるボールバンプに代
え、半田等の低融点金属からなるボールバンプを用いる
こともできる。その場合には、バンプの再溶融により図
3(d)に示す状態になされる。また、ボールバンプを
用いることなる、半田ペーストや銀ペーストにより同様
にリード間を接続することもできる。接続材としてこれ
らの材料を用いる場合、印刷法によりこれらの材料をテ
ープキャリア上に塗付することができる。Next, regarding the connection method between the lead small pieces 5c using the connecting material 8 and between the other leads and the lead small pieces,
This will be described with reference to FIGS. FIGS. 3 (a) and 3 (b) are enlarged views of the separated lead piece 5c near the inner lead 5a in FIGS. 2 (a) and 2 (b). In the present embodiment, ball bumps are used as a connecting material for connecting the lead small pieces 5c to the inner leads 5a and the like. This ball bump is a method used to form bumps to be interposed for connecting the electrode terminals on the semiconductor chip and the inner leads of the tape carrier. The gold wires are melted to form balls (balls). Then
It is a method of forming protrusions on the electrodes by heat or energy of ultrasonic vibration. FIG. 3C shows a state in which the ball bumps are connected. Instead of the gold ball bump, a ball bump made of a low melting point metal such as solder may be used. In that case, the state shown in FIG. 3D is obtained by remelting the bumps. Further, the leads can be similarly connected by a solder paste or a silver paste, which uses ball bumps. When these materials are used as the connecting material, these materials can be applied onto the tape carrier by a printing method.
【0019】図4(a)〜(c)は、本実施例における
リード接続部のパターン変更例を示す平面図である。図
4(a)では、接続部のパターンがリングを2分した形
状となっているため、低融点金属溶融時の表面張力によ
り接続材の広がりを防止して、隣接パターンとのショー
トや接続不良を防止することができる。また、図4
(b)、(c)に示すように、相互に入り組んだパター
ンを用いることにより、より確実な接続を達成すること
ができる。FIGS. 4A to 4C are plan views showing an example of changing the pattern of the lead connecting portion in this embodiment. In FIG. 4 (a), since the pattern of the connecting portion has a shape that divides the ring into two parts, the spreading of the connecting material is prevented by the surface tension when the low-melting-point metal melts, and a short circuit or a connection failure with the adjacent pattern occurs. Can be prevented. Also, FIG.
As shown in (b) and (c), more reliable connection can be achieved by using patterns that are intricate with each other.
【0020】このように、本発明によれば、分離された
リード小片を用いて、インナーリードとアウターリード
との間を接続するものであるので、一種類のテープキャ
リアを用意するのみで、ゲートアレイのように同一の電
極端子位置で使用する電極端子が異なるすべての場合に
対応することができるようになる。また、リードパター
ンを溶断するものではないので、溶断時に発生する金属
粒子による短絡事故の発生を防止することができ、信頼
性の高い半導体装置を製造することが可能となる。As described above, according to the present invention, the separated lead pieces are used to connect the inner lead and the outer lead, so that only one kind of tape carrier needs to be prepared. This makes it possible to deal with all cases where different electrode terminals are used at the same electrode terminal position such as an array. Further, since the lead pattern is not blown, it is possible to prevent the occurrence of a short circuit accident due to the metal particles generated at the time of blowing, and it is possible to manufacture a highly reliable semiconductor device.
【0021】次に、本発明の第2の実施例について図5
(a)、(b)、図6(a)〜(d)を参照して説明す
る。本実施例では、インナーリード5a、アウターリー
ド5bと同層に設けられた分離されたリード小片5cと
は別にこれらのリードの形成されている面とは反対の面
にも裏面リードパターン5dを設け、かつ、このパター
ンとインナーリード5aとを接続するために絶縁性フィ
ルム1のインナーリード5a下に接続用開孔3cを設け
ている。この実施例では、裏面リードパターン5dはサ
スペンダー4のほぼ全体を覆うように形成されており、
これを接地電極として用いることにより、電気的特性の
改善を図っている。Next, a second embodiment of the present invention will be described with reference to FIG.
This will be described with reference to (a), (b) and FIGS. 6 (a) to 6 (d). In this embodiment, a back surface lead pattern 5d is provided on the surface opposite to the surface on which these leads are formed, separately from the separated lead pieces 5c provided in the same layer as the inner leads 5a and the outer leads 5b. Moreover, in order to connect this pattern and the inner lead 5a, a connection opening 3c is provided under the inner lead 5a of the insulating film 1. In this embodiment, the back surface lead pattern 5d is formed so as to cover almost the entire suspender 4,
By using this as a ground electrode, the electrical characteristics are improved.
【0022】図6(a)〜(d)は、インナーリード5
aと裏面リードパターン5dとの接続方法をを説明する
ための平面図と断面図である。図6(a)、(b)に示
されるように、接続用開孔3cの径はインナーリード5
aの幅より大きく設定されており、また裏面リードパタ
ーン5dは接続用開孔3cを塞ぐように形成されてい
る。この裏面リードパターン5dにインナーリード5a
を接続するには、図6(c)に示すように、半田等から
なるボールバンプを接続材8として接続用開孔上のイン
ナーリード5a取り付ける。次いで、接続材8を再溶融
して開孔3c内に流し込み、図6(d)に示すように、
インナーリード5aと裏面リードパターン5dを接続す
る。この時、接続用開孔3cの径、絶縁性フィルムの厚
み等を考慮してボールバンプの体積を決め、確実に接続
できるようにすることが肝要である。なお、接続用開孔
3cは、インナーリード5a下に設けられていたがこれ
に代え、アウターリード5b下あるいはリード小片下に
設けるようにしてもよい。6A to 6D show the inner lead 5
5A and 5B are a plan view and a cross-sectional view for explaining a method of connecting a and the back surface lead pattern 5d. As shown in FIGS. 6 (a) and 6 (b), the diameter of the connection opening 3 c is the inner lead 5
The width is set larger than the width a, and the back surface lead pattern 5d is formed so as to close the connection opening 3c. Inner leads 5a are formed on the back surface lead pattern 5d.
6C, as shown in FIG. 6C, the inner leads 5a on the connection openings are attached by using ball bumps made of solder or the like as the connecting material 8. Next, the connecting material 8 is remelted and poured into the openings 3c, and as shown in FIG.
The inner lead 5a and the back surface lead pattern 5d are connected. At this time, it is important to determine the volume of the ball bump in consideration of the diameter of the connection opening 3c, the thickness of the insulating film, and the like so that the connection can be surely made. Although the connection opening 3c is provided below the inner lead 5a, it may be provided below the outer lead 5b or below the lead piece.
【0023】図7(a)、(b)は、本発明の第3の実
施例を示す平面図である。本実施例では、インナーリー
ド5a、アウターリード5bの双方に接続用開孔3cが
設けられており、また絶縁性フィルムの裏面には、分離
されたリード小片5cと同様のパターンと各接続用開孔
3c毎に設けられたパッドとにより構成される裏面リー
ドパターン5dが形成されている。図7(b)に示され
た例では、インナーリード5aとアウターリード5b′
とは、接続用開孔3cを介して裏面リードパターン5d
に接続され、インナーリード5aとアウターリード5
b′とは裏面リードパターン5dを介して接続されてい
る。一方、インナーリード5a′とアウターリード5b
とは絶縁性フィルム表面のリード小片5cを介して接続
されている。このように本実施例によれば、通常のテー
プキャリアでは実現することのできない交差接続を実現
することができる。7A and 7B are plan views showing a third embodiment of the present invention. In this embodiment, both the inner leads 5a and the outer leads 5b are provided with connection openings 3c, and the back surface of the insulating film has a pattern similar to that of the separated lead pieces 5c and openings for connection. A back surface lead pattern 5d including a pad provided for each hole 3c is formed. In the example shown in FIG. 7B, the inner lead 5a and the outer lead 5b '.
Is the back surface lead pattern 5d through the connection opening 3c.
Connected to the inner lead 5a and the outer lead 5
It is connected to b'via a back surface lead pattern 5d. On the other hand, the inner lead 5a 'and the outer lead 5b
Are connected to each other via a lead piece 5c on the surface of the insulating film. As described above, according to this embodiment, it is possible to realize a cross connection that cannot be realized by a normal tape carrier.
【0024】以上好ましい実施例について説明したが、
本発明はこれら実施例に限定されるされるものではな
く、本願発明の要旨を変更しない範囲内において各種の
変更が可能である。例えば、実施例では、デバイスホー
ル、アウターリードホールを設けていたが、これらのい
ずれか一方あるいは双方を設けないようにすることがで
きる。The preferred embodiment has been described above.
The present invention is not limited to these examples, and various modifications can be made without departing from the scope of the present invention. For example, in the embodiment, the device hole and the outer lead hole are provided, but either one or both of them may be omitted.
【0025】[0025]
【発明の効果】以上説明したように、本発明のテープキ
ャリアは、インナーリード5a、アウターリード5b間
に、分離されたリード小片5cを介在せしめ、これによ
りインナーリードをこれより数の少ないアウターリード
と接続できるようにしたものであるので、本発明によれ
ば、電極端子の配置が同一で使用する電極端子が変わっ
た場合にも異なるテープキャリアを用いなくとも、半導
体チップの必要な電極端子をアウターリードに接続する
ことができるようになる。また、本発明は、リードの溶
断のような手段を用いるものではないので、金属粒子等
による短絡の起こる恐れがなく信頼性高く半導体装置を
製造することができる。さらに、絶縁性フィルム裏面に
もリードパターンを設けた場合には、裏面パターンによ
り電気的特性を向上させることができ、あるいは、リー
ドの交差接続を実現することができる。As described above, in the tape carrier of the present invention, the separated lead small piece 5c is interposed between the inner lead 5a and the outer lead 5b, whereby the inner lead is smaller in number than the outer lead. Therefore, according to the present invention, even when the arrangement of the electrode terminals is the same and the electrode terminals to be used are changed, the necessary electrode terminals of the semiconductor chip can be provided without using different tape carriers. You will be able to connect to the outer lead. Further, since the present invention does not use means such as fusing of the leads, a semiconductor device can be manufactured with high reliability without the possibility of short circuit due to metal particles or the like. Furthermore, when the lead pattern is provided on the back surface of the insulating film, the electrical characteristics can be improved by the back surface pattern, or the leads can be cross-connected.
【図1】 本発明の第1の実施例のテープキャリアの平
面図と断面図。FIG. 1 is a plan view and a sectional view of a tape carrier according to a first embodiment of the present invention.
【図2】 本発明の第1の実施例におけるリード接続状
態と半導体チップ取り付け状態を示す平面図と断面図。FIG. 2 is a plan view and a sectional view showing a lead connection state and a semiconductor chip attachment state in the first embodiment of the present invention.
【図3】 本発明の第1の実施例のテープキャリアに対
するリード接続方法を説明するための平面図と断面図。FIG. 3 is a plan view and a sectional view for explaining a lead connecting method for the tape carrier according to the first embodiment of the present invention.
【図4】 本発明の第1の実施例のリードパターン変更
例を示す平面図。FIG. 4 is a plan view showing a modification example of the lead pattern according to the first embodiment of the present invention.
【図5】 本発明の第2の実施例のテープキャリアの平
面図と断面図。FIG. 5 is a plan view and a sectional view of a tape carrier according to a second embodiment of the present invention.
【図6】 本発明の第2の実施例におけるリード接続方
法を説明するための平面図と断面図。6A and 6B are a plan view and a sectional view for explaining a lead connecting method according to a second embodiment of the present invention.
【図7】 本発明の第3の実施例のテープキャリアの平
面図とそのリード接続方法を説明するための平面図。FIG. 7 is a plan view of a tape carrier according to a third embodiment of the present invention and a plan view for explaining a lead connecting method thereof.
【図8】 従来のテープキャリアの平面図と断面図。FIG. 8 is a plan view and a sectional view of a conventional tape carrier.
【図9】 従来のテープキャリア型半導体装置のリード
切断前の状態を示す断面図。FIG. 9 is a cross-sectional view showing a state before cutting the leads of the conventional tape carrier type semiconductor device.
【図10】 従来のテープキャリア型半導体装置のリー
ド切断後の状態を示す断面図。FIG. 10 is a cross-sectional view showing a state after cutting the leads of the conventional tape carrier type semiconductor device.
【図11】 従来のテープキャリア型半導体装置の実装
状態を示す断面図。FIG. 11 is a cross-sectional view showing a mounted state of a conventional tape carrier type semiconductor device.
【図12】 他の従来例の平面図とその部分拡大図。FIG. 12 is a plan view of another conventional example and a partially enlarged view thereof.
1 絶縁性フィルム 2 スプロケットホール 3a デバイスホール 3b アウターリードホール 3c 接続用開孔 4 サスペンダー 5a インナーリード 5b アウターリード 5c 分離されたリード小片 5d 裏面リードパターン 5e 網目状リードパターン 6 電気選別用パッド 7 半導体チップ 7a バンプ 8 接続材 9 封止樹脂 10 プリント基板 11 配線電極 12 接着剤 1 Insulating Film 2 Sprocket Hole 3a Device Hole 3b Outer Lead Hole 3c Connection Opening 4 Suspender 5a Inner Lead 5b Outer Lead 5c Separated Lead Piece 5d Backside Lead Pattern 5e Mesh Lead Pattern 6 Electrical Selection Pad 7 Semiconductor Chip 7a Bump 8 Connection material 9 Sealing resin 10 Printed circuit board 11 Wiring electrode 12 Adhesive
Claims (10)
ナーリードがその先端部が向き合う態様にて配置され、
前記インナーリードの後方には前記インナーリードより
も少ない本数のアウターリードが配置され、前記インナ
ーリードと前記アウターリードとの間に前記インナーリ
ードと前記アウターリードとを選択的に接続するための
複数のリード小片が相互に微小間隙を隔ててメッシュ状
に配置されていることを特徴とするテープキャリア。1. A plurality of inner leads are arranged on a long insulating film in such a manner that their tips face each other.
A smaller number of outer leads than the inner leads are arranged behind the inner leads, and a plurality of outer leads for selectively connecting the inner leads and the outer leads are provided between the inner leads and the outer leads. A tape carrier characterized in that lead pieces are arranged in a mesh shape with a minute gap therebetween.
バイスホールが設けられ、前記インナーリードの先端部
はデバイスホール内に突出していることを特徴とする請
求項1記載のテープキャリア。2. The tape carrier according to claim 1, wherein the insulating film is provided with device holes at predetermined intervals, and the tip ends of the inner leads project into the device holes.
ルムにはアウターリードホールが開孔されていることを
特徴とする請求項1または2記載のテープキャリア。3. The tape carrier according to claim 1, wherein an outer lead hole is formed in the insulating film below the outer lead.
間、前記リード小片同士間または前記リード小片−前記
アウターリード間の間隙部には、リングを二つ割りにし
たパターンまたは相互に入り組んだパターンが形成され
ていることを特徴とする請求項1記載のテープキャリ
ア。4. A pattern in which a ring is divided into two or a pattern in which the rings are intertwined with each other is formed in a gap portion between the inner lead and the lead small piece, between the lead small pieces, or between the lead small piece and the outer lead. The tape carrier according to claim 1, wherein
たは前記アウターリード下部の前記絶縁性フィルムには
リードパターンの幅より大きい幅または径の開孔が設け
られ、これらのリードが形成されている面とは反対側の
前記絶縁性フィルムの表面には前記開孔を介して接続可
能な配線パターンが形成されていることを特徴とする請
求項1記載のテープキャリア。5. The inner lead, the small piece of lead, or the insulating film below the outer lead is provided with openings having a width or diameter larger than the width of the lead pattern, and a surface on which these leads are formed. 2. The tape carrier according to claim 1, wherein a wiring pattern connectable via the opening is formed on the surface of the insulating film on the opposite side.
に形成されていることを特徴とする請求項5記載のテー
プキャリア。6. The tape carrier according to claim 5, wherein the wiring pattern is formed so as to close the opening.
あることを特徴とする請求項5記載のテープキャリア。7. The tape carrier according to claim 5, wherein the wiring pattern is a ground wiring pattern.
の前記絶縁性フィルムには開孔が設けられ、前記絶縁性
フィルムの裏面には、前記開孔を塞ぐ形状のパッドと、
前記リード小片とほぼ等しいパターンのリードと、が形
成されていることを特徴とする請求項1記載のテープキ
ャリア。8. An opening is provided in the insulating film below the inner lead and the outer lead, and a pad having a shape for closing the opening is provided on a back surface of the insulating film.
The tape carrier according to claim 1, wherein a lead having a pattern substantially equal to that of the lead piece is formed.
ナーリードがその先端部が向き合う態様にて配置され、
前記インナーリードの後方には前記インナーリードより
も少ない本数のアウターリードが配置され、前記インナ
ーリードと前記アウターリードとの間に前記インナーリ
ードと前記アウターリードとを選択的に接続するための
複数のリード小片が相互に微小間隙を隔ててメッシュ状
に配置されているテープキャリアの前記インナーリード
の先端部に半導体チップの電極を接続する工程と、 前記インナーリード−前記リード小片間、前記リード小
片同士間および前記リード小片−前記アウターリード間
を接続材にて接続して、前記アウターリードを前記イン
ナーリードに接続する工程と、が含まれ、上記各工程が
この順にまたは逆の順で行われることを特徴とする半導
体装置の製造方法。9. A plurality of inner leads are arranged on a long insulating film in such a manner that their tips face each other.
A smaller number of outer leads than the inner leads are arranged behind the inner leads, and a plurality of outer leads for selectively connecting the inner leads and the outer leads are provided between the inner leads and the outer leads. A step of connecting an electrode of a semiconductor chip to a tip portion of the inner lead of a tape carrier in which lead pieces are arranged in a mesh shape with a small gap between each other; and between the inner lead-the lead piece and the lead pieces And connecting the outer small lead to the outer lead with a connecting material to connect the outer lead to the inner lead, and the steps are performed in this order or in the reverse order. A method for manufacturing a semiconductor device, comprising:
ボール、半田ペーストまたは導電ペーストのいずれかで
あることを特徴とする請求項8記載の半導体装置の製造
方法。10. The method for manufacturing a semiconductor device according to claim 8, wherein the connecting material is any one of a metal ball including a solder ball, a solder paste, and a conductive paste.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5349741A JP2551373B2 (en) | 1993-12-29 | 1993-12-29 | Tape carrier and semiconductor device manufacturing method using the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5349741A JP2551373B2 (en) | 1993-12-29 | 1993-12-29 | Tape carrier and semiconductor device manufacturing method using the same |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH07201926A JPH07201926A (en) | 1995-08-04 |
JP2551373B2 true JP2551373B2 (en) | 1996-11-06 |
Family
ID=18405792
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5349741A Expired - Fee Related JP2551373B2 (en) | 1993-12-29 | 1993-12-29 | Tape carrier and semiconductor device manufacturing method using the same |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2551373B2 (en) |
-
1993
- 1993-12-29 JP JP5349741A patent/JP2551373B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH07201926A (en) | 1995-08-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3679199B2 (en) | Semiconductor package equipment | |
US5773888A (en) | Semiconductor device having a bump electrode connected to an inner lead | |
US6677219B2 (en) | Method of forming a ball grid array package | |
JPH08186151A (en) | Semiconductor device and manufacture thereof | |
US6501160B1 (en) | Semiconductor device and a method of manufacturing the same and a mount structure | |
KR100313826B1 (en) | Semiconductor device | |
JP3437477B2 (en) | Wiring board and semiconductor device | |
JP2500785B2 (en) | Film carrier tape for semiconductor package and semiconductor device using the same | |
US6323551B1 (en) | Resin sealed-type semiconductor device and method of manufacturing the same | |
JPH11176885A (en) | Semiconductor device and manufacture thereof, film carrier tape, circuit board and the electronic device | |
US5946195A (en) | Semiconductor device, method of making the same and mounting the same, circuit board and flexible substrate | |
KR100658120B1 (en) | Process for manufacturing semiconductor device using film substrate | |
JP2551373B2 (en) | Tape carrier and semiconductor device manufacturing method using the same | |
KR100536886B1 (en) | Chip scale package and method for manufacturing thereof | |
JPH10261735A (en) | Semiconductor device and its manufacture | |
JP2642074B2 (en) | Ball grid array type semiconductor device and method of manufacturing the same | |
EP0923128A1 (en) | Semiconductor package and method for manufacturing the same | |
JP3600138B2 (en) | Semiconductor device | |
JPH0547836A (en) | Mounting structure of semiconductor device | |
JP3336235B2 (en) | Semiconductor device and manufacturing method thereof | |
JPH02252248A (en) | Manufacture of semiconductor device | |
JPH1140605A (en) | Tape carrier package | |
JPH0834282B2 (en) | Lead frame for semiconductor device | |
JP2526796B2 (en) | Tape carrier package | |
JP2839083B2 (en) | Semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |