JPH0834282B2 - Lead frame for semiconductor device - Google Patents

Lead frame for semiconductor device

Info

Publication number
JPH0834282B2
JPH0834282B2 JP63274761A JP27476188A JPH0834282B2 JP H0834282 B2 JPH0834282 B2 JP H0834282B2 JP 63274761 A JP63274761 A JP 63274761A JP 27476188 A JP27476188 A JP 27476188A JP H0834282 B2 JPH0834282 B2 JP H0834282B2
Authority
JP
Japan
Prior art keywords
lead
leads
semiconductor element
frame
internal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP63274761A
Other languages
Japanese (ja)
Other versions
JPH02121361A (en
Inventor
光一 竹川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP63274761A priority Critical patent/JPH0834282B2/en
Publication of JPH02121361A publication Critical patent/JPH02121361A/en
Publication of JPH0834282B2 publication Critical patent/JPH0834282B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49431—Connecting portions the connecting portions being staggered on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49433—Connecting portions the connecting portions being staggered outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は電極の数が多い半導体素子を搭載するのに好
適の半導体装置用リードフレームに関する。TECHNICAL FIELD The present invention relates to a lead frame for a semiconductor device suitable for mounting a semiconductor element having a large number of electrodes.

［従来の技術］ 樹脂封止型半導体装置（以下、プラスチックパッケー
ジという）に使用される従来のリードフレームは、第８
図に示すように、外部導出用リード（以下、外部リード
という）1aと、半導体素子搭載部（以下、アイランドと
いう）3aと、外部リード1aとアイランド3aとの間に外部
リード1aに接続されて配設された内部リード4aとを備え
ている。このリードフレーム2aに対し、そのアイランド
3aに半導体素子（図示せず）を固着し、内部リード4aと
半導体素子とを金属細線（以下、ワイヤという）により
ボンディングした後、外部リードが露呈するように半導
体素子及びワイヤをエポキシ樹脂等で封止することによ
り樹脂封止型半導体装置が製造される。[Prior Art] A conventional lead frame used in a resin-encapsulated semiconductor device (hereinafter referred to as a plastic package) is an eighth conventional lead frame.
As shown in the figure, an external lead 1a (hereinafter referred to as an external lead) 1a, a semiconductor element mounting portion (hereinafter referred to as an island) 3a, and an external lead 1a between the external lead 1a and the island 3a are connected to the external lead 1a. The internal lead 4a is provided. For this lead frame 2a, the island
After fixing a semiconductor element (not shown) to 3a and bonding the inner lead 4a and the semiconductor element with a thin metal wire (hereinafter referred to as a wire), the semiconductor element and the wire are exposed with an epoxy resin or the like so that the outer lead is exposed. A resin-sealed semiconductor device is manufactured by sealing.

ここで、上記半導体装置（以下、パッケージという）
の製造工程のうち、半導体素子上の電極（以下、パッド
という）とアイランド3aの周囲に配列された内部リード
4aとをワイヤで結ぶボンディング工程においては、最近
の半導体素子能力の向上に伴い、パッド数が著しく増加
しているため、種々の問題が生じてきている。特に、最
近は500乃至1000リードのボンディングが要求されてお
り、これらのリード数又はそれ以上のリード数について
のボンディングを考えた場合、従来のリードフレームで
は殆ど対処することができない。Here, the semiconductor device (hereinafter referred to as a package)
In the manufacturing process of, the internal leads arranged around the electrodes (hereinafter referred to as pads) on the semiconductor element and the island 3a.
In the bonding step of connecting 4a with a wire, various problems have arisen because the number of pads has remarkably increased along with the recent improvement in semiconductor element capability. In particular, recently, the bonding of 500 to 1000 leads is required, and when considering the bonding with the number of leads or more, the conventional lead frame can hardly deal with it.

例えば、1000リードのワイヤボンディングを考えた場
合、以下のような問題点が考えられる。For example, in the case of wire bonding with 1000 leads, the following problems can be considered.

半導体素子サイズが一辺長で15mmまで大型化した場
合においても、パッドピッチは約60μｍ以下にせざるを
得ず、この60μｍはパッドピッチ限界をはるかに超えて
いる。一般に、ワイヤの熱圧着ボンディングには第９図
に示すようなボンディングツール5aを使用する。先ず、
Au等のワイヤ6aの先端に、電気放電等によりボール7aを
形成し、このボール7aを加熱しつつ半導体素子8aの上の
パッド9aにボンディングツール5aにより押し付けてボン
ディングする。しかし、パッドピッチが小さくなると、
ボンディングツールが直前にボンディングしたワイヤと
接触してワイヤを押し倒す等の事故が発生し易くなる。
また、圧着後のボール径は接着強度上最低でも約50乃至
60μｍ必要である。これらのことから、パッドピッチを
小さくすることには限界があり、ボンディング技術上の
改良を加えても最小パッドピッチは100乃至120μｍが現
状の一般的な限界である。Even if the size of the semiconductor element is increased to 15 mm on a side, the pad pitch must be about 60 μm or less, which is far beyond the pad pitch limit. Generally, a bonding tool 5a as shown in FIG. 9 is used for thermocompression bonding of wires. First,
A ball 7a is formed on the tip of a wire 6a such as Au by electric discharge or the like, and the ball 7a is heated and pressed against a pad 9a on the semiconductor element 8a by a bonding tool 5a to perform bonding. However, if the pad pitch becomes smaller,
Accidents such as the bonding tool coming into contact with the previously bonded wire and pushing the wire down tend to occur.
Also, the ball diameter after crimping is at least about 50 to 100 in terms of adhesive strength
60 μm is required. For these reasons, there is a limit to reducing the pad pitch, and even if the bonding technique is improved, the minimum pad pitch is 100 to 120 μm, which is a general limit at present.

パッド数の増加により、アイランド周囲に配列する
リード数が増加する。しかし、リードフレームの製造能
力に限界があること、及びワイヤが半導体素子又はアイ
ランドの縁に接触しないように、ワイヤループを正常に
形成するためのワイヤ長さに制約があること等の理由に
よって、アイランド周囲に配列可能なリード数には限度
がある。As the number of pads increases, the number of leads arranged around the island also increases. However, due to the limited manufacturing capacity of the lead frame and the restriction on the wire length for normally forming the wire loop so that the wire does not contact the edge of the semiconductor device or the island, There is a limit to the number of leads that can be arranged around the island.

一般にリードフレームの厚さは100μｍが現状で最も
薄いものであるが、このときリードピッチのエッチング
製造上の限界は一般的には約200μｍである。従って、1
000リードの場合、一辺長が約50mmの正方形の４辺の位
置にリード先端が配置される。このとき、半導体素子サ
イズが一辺長で15mmであっても、ワイヤの長さはワイヤ
に角度をもたせてボンディングすることを考慮すると約
18乃至25mmにもなり、ワイヤ長の限界が通常数mmである
ことを考えるとこの限界をはるかに超えている。Generally, the thickness of the lead frame is 100 μm, which is the thinnest at present, but the limit of the lead pitch in etching production is generally about 200 μm. Therefore, 1
In the case of 000 leads, the lead tips are arranged at the positions of the four sides of a square having a side length of about 50 mm. At this time, even if the semiconductor element size is 15 mm on a side, the wire length is about
It is 18 to 25 mm, which is far beyond the limit of the wire length which is usually several mm.

以上の主要な問題点の他に、ワイヤボンディングに関
してはボンディングの高精度化及び半導体素子搭載の高
精度化等があるが、これらは装置の改良により実現可能
であると考えられる。In addition to the above-mentioned major problems, there are higher precision in wire bonding, higher precision in mounting semiconductor elements, and the like, but it is considered that these can be realized by improving the device.

更に、多数リード化により、リード曲がりを主因とす
るリードフレームの製造歩留の低下、樹脂封止時のワイ
ヤ変形による電気的ショートの発生、パッケージの大型
化に伴う樹脂封止の困難性と熱的衝撃試験時における樹
脂クラックの発生及び外部リードピッチの縮小化に伴う
外部リード曲がりの発生等の多くの問題点があり、多数
リードパッケージを実現する上ではこれらもあわせて考
慮する必要がある。Furthermore, due to the large number of leads, the manufacturing yield of lead frames is reduced mainly due to lead bending, electrical shorts occur due to wire deformation during resin encapsulation, and the difficulty and heat of resin encapsulation due to the increase in package size There are many problems such as the generation of resin cracks during the dynamic impact test and the generation of external lead bending due to the reduction of the external lead pitch, and these must be taken into consideration when implementing a multi-lead package.

以上多くの問題点からプラスチックパッケージについ
ては、約200リード前後のリードフレームが実用化され
ているにすぎない。From the above-mentioned many problems, with respect to the plastic package, a lead frame having about 200 leads is only practically used.

これに対して、500リード又はそれ以上のリード数の
ボンディングを実現しているものとしては、セラミック
パッケージ、フィルムキャリヤパッケージ又はフリップ
チップ等がある。On the other hand, there are ceramic packages, film carrier packages, flip chips, etc. that realize bonding of 500 leads or more.

セラミックパッケージは、プラスチックパッケージと
同様に、ワイヤボンディングが一般的である。この場合
に、第10図及び第11図に示すように、セラミックパッケ
ージ30上に搭載された半導体素子31のパッド32とパッケ
ージ30のステッチランドに形成された内部リード33の接
続部とを二列に且つ千鳥配列にすることにより、実質上
のパッドピッチ及び内部リードピッチを半減させる効果
を利用している。これにより、例えば、一列のパッドピ
ッチが120μｍであっても、千鳥配列により実質的には6
0μｍのパッドピッチが実現されたことになる。内部リ
ード側もセラミックパッケージ10aの多層構造を利用し
て千鳥配列にすることにより、内部リード幅を十分なも
のにすることができ、内部リードピッチの半減を実現し
ている。更に、多層構造により内側と外側のワイヤに高
さ方向の差を効果的に生じさせ、ワイヤにショートを防
止するのに有効な構造としている。As with the plastic package, the ceramic package is generally wire bonded. In this case, as shown in FIGS. 10 and 11, the pad 32 of the semiconductor element 31 mounted on the ceramic package 30 and the connection portion of the internal lead 33 formed on the stitch land of the package 30 are arranged in two rows. In addition, the zigzag arrangement utilizes the effect of halving the actual pad pitch and internal lead pitch. As a result, for example, even if the pad pitch of one row is 120 μm, it is substantially 6 by the staggered arrangement.
This means that a pad pitch of 0 μm has been realized. The internal lead side can also be formed in a zigzag arrangement by utilizing the multilayer structure of the ceramic package 10a, so that the internal lead width can be made sufficient and the internal lead pitch can be reduced by half. Further, the multilayer structure effectively causes a difference in the height direction between the inner and outer wires, and is a structure effective in preventing a short circuit in the wires.

しかしながら、セラミックパッケージの製造上、内部
リード33は、厚膜印刷により形成したパターンを焼成し
て形成するため、内部リードピッチは200乃至300μｍ程
度が限界であり、従って千鳥配列にしても100乃至150μ
ｍが限界となる。また、ワイヤに角度を持たせてボンデ
ィングすると、隣接する内部リードとショートするの
で、原則的には第10図に示すようにパッド32と内部リー
ド33とは一直線上に結ぶ位置に配列した方が良く、結
局、パッドピッチも100乃至150μｍとなる。However, in manufacturing the ceramic package, the internal leads 33 are formed by firing a pattern formed by thick film printing, and therefore the internal lead pitch is limited to about 200 to 300 μm. Therefore, even if the staggered arrangement is set to 100 to 150 μm.
m is the limit. In addition, if the wires are angled and bonded, they will short-circuit with the adjacent internal leads, so in principle it is better to arrange the pads 32 and the internal leads 33 in a position that connects them in a straight line, as shown in FIG. Good, after all, the pad pitch is 100 to 150 μm.

内部リードパターンの形成を厚膜印刷から薄膜蒸着等
の方法に変更することにより、パターンの微細化を図る
ことができるが、製造コストが極めて高くなる。また、
配列を三重又は四重にすれば、更に多数リード化が可能
であるが、ボンディング上の問題がある。従ってセラミ
ックパッケージとしては、500リード前後が妥当な限界
であると考えられる。By changing the formation of the internal lead pattern from thick film printing to a method such as thin film deposition, the pattern can be miniaturized, but the manufacturing cost becomes extremely high. Also,
If the array is triple or quadruple, more leads can be made, but there is a problem in bonding. Therefore, it is considered that about 500 leads is a reasonable limit for a ceramic package.

なお、セラミックパッケージと略々同様の構造をセラ
ミックの代わりにガラスエポキシ基板を利用した多層樹
脂基板で実現することができる。A structure similar to that of the ceramic package can be realized by a multilayer resin substrate using a glass epoxy substrate instead of the ceramic.

このとき、内部リードは基板上に接着されたCu箔をエ
ッチング法によりパターン形成して得るため、Cu箔の厚
さを薄くすることにより内部リードピッチを縮小化する
ことは可能である。このため、千鳥配列と組合せること
により、100乃至120μｍの内部リードピッチを実現する
可能性は十分にあるといえる。At this time, since the internal leads are obtained by patterning a Cu foil adhered on the substrate by an etching method, it is possible to reduce the internal lead pitch by reducing the thickness of the Cu foil. Therefore, it can be said that there is a sufficient possibility of realizing an internal lead pitch of 100 to 120 μm by combining with the staggered arrangement.

ところで、セラミック及び多層樹脂基板のパッケージ
は、多数リードの場合は第11図に示す如く、パッケージ
の下面に格子状に外部リード35を設けた所謂PGA（ピン
グリッド アレイ）構造を一般的に有している。By the way, a ceramic or multilayer resin substrate package generally has a so-called PGA (pin grid array) structure in which external leads 35 are provided in a lattice pattern on the lower surface of the package as shown in FIG. 11 in the case of multiple leads. ing.

いずれのパッケージも、多数リード化に有利であるこ
と、熱放散性が比較的良好であること、高密度実装が可
能であること等幾つかの利点を有しているが、コスト的
な面ではプラスチックパッケージの数倍になり、このた
めプラスチックパッケージを多数リード化する技術の開
発が重要な課題となっている。Each package has several advantages such as being advantageous for multiple leads, relatively good heat dissipation, and enabling high-density mounting, but in terms of cost. Since it is several times as large as that of plastic packages, the development of technology for making many plastic packages leads is an important issue.

フィルムキャリヤパッケージにおいては、第12図及び
第13図に示す如く、搬送及び位置決め用のスプロケット
ホール41と、半導体素子40が入るデバイスホール42とを
有するポリイミド等からなる絶縁フィルム上に、Cu箔を
接着した後これをエッチングすることにより、内部リー
ド43,外部リード44及び電気選別用パッド45を形成して
フィルムキャリヤテープ46が構成されている。そして、
こ内部リード43と半導体素子40のパッド上に設けた金属
突起物であるバンプ47とをボンディングし、必要に応じ
て樹脂封止を行なってフィルムキャリアパッケージが製
造される。フィルムキャリヤパッケージを実装する場合
は、外部リード44を所望の長さに切断してリードと半導
体素子をフィルムキャリヤテープ46から分離した後、接
着剤等により半導体素子40をプリント基板上に固着し、
外部リード44をプリント基板上のボンディングパッドに
ボンディングする。In the film carrier package, as shown in FIGS. 12 and 13, a Cu foil is formed on an insulating film made of polyimide or the like having a sprocket hole 41 for carrying and positioning and a device hole 42 into which the semiconductor element 40 is inserted. The film carrier tape 46 is formed by forming the inner leads 43, the outer leads 44, and the electrical selection pad 45 by etching after bonding. And
The film carrier package is manufactured by bonding the internal lead 43 and the bump 47, which is a metal projection provided on the pad of the semiconductor element 40, and sealing with resin as necessary. When mounting a film carrier package, the external lead 44 is cut to a desired length to separate the lead and the semiconductor element from the film carrier tape 46, and then the semiconductor element 40 is fixed on a printed circuit board with an adhesive or the like.
The external leads 44 are bonded to the bonding pads on the printed circuit board.

このフィルムキャリヤパッケージは、バンプ47と内部
リード43とのボンディングを、ブロック状のボンディン
グツールによりバンプと位置合わせされた内部リード43
の上方から一括して過熱加圧することにより実施するた
め、ボンディングツールによるバンプピッチに対する制
約が無いこと、殆んどのリードがフィルムキャリヤテー
プ46上に支持されているのでフィルムキャリヤテープ上
のリードの長さに制約が無いこと、リードはエッチング
によりパターン形成されるのでリード厚を薄くすれば内
部リードピッチを100μｍ以下に縮小することが可能で
あること等の理由により、500リード以上のパッケージ
を実現することができる。In this film carrier package, the bonding between the bump 47 and the internal lead 43 is aligned with the bump by a block-shaped bonding tool.
Since it is carried out by collectively heating and pressing from above, there is no restriction on the bump pitch by the bonding tool, and most of the leads are supported on the film carrier tape 46, so the length of the leads on the film carrier tape is Since there are no restrictions on the size and the leads are patterned by etching, it is possible to reduce the internal lead pitch to 100 μm or less by reducing the lead thickness. be able to.

なお、これらのフィルムキャリヤパッケージをプリン
ト基板に直接実装するのではなく、プラスチックパッケ
ージのリードフレーム又はセラミックパッケージのセラ
ミックケースにボンディングすることにより、夫々ワイ
ヤの代替としてフィルムキャリヤパッケージを使用する
ことも可能である。It is also possible to use the film carrier package as a substitute for the wire by bonding the film carrier package to the lead frame of the plastic package or the ceramic case of the ceramic package instead of directly mounting them on the printed circuit board. is there.

しかしながら、フィルムキャリヤパッケージの場合、
ワイヤボンディングのように高さ方向への段差を設ける
ことが困難であるため、千鳥配列による効果が得られな
いこと及び半導体素子上に設けるバンプの形成コストが
高いこと等の問題点がある。However, in the case of film carrier packages,
Since it is difficult to provide a step in the height direction like wire bonding, there are problems that the effect of the staggered arrangement cannot be obtained and that the cost of forming bumps provided on the semiconductor element is high.

フリップチップは、半導体素子上に格子状にパッドを
配列し、更にパッド上に半田の突起物である半田バンプ
を設け、半導体素子の表面をプリント基板の表面と一致
させ、半田バンプとプリント基板上に設けられたボンデ
ィングパッドとを直接ボンディングして実装するもので
ある。このフリップチップは、最近は半田バンプの他、
導電性樹脂等を利用した例もみられ、所謂面実装方式で
ある。従って、その構造上多数パッド化が可能であり、
コスト的にも安価であるが、半導体素子とプリント基板
との熱膨張差によるボンディング部の劣化があること、
熱放散性が悪いこと、実装前の半導体素子の電気選別又
はスクリーニングが難しいこと等の信頼性上の問題が幾
つかあり、実用上の制約が多い。In a flip chip, pads are arranged in a grid pattern on a semiconductor element, solder bumps that are solder protrusions are further provided on the pad, and the surface of the semiconductor element is aligned with the surface of the printed circuit board. It is mounted by directly bonding it to a bonding pad provided on the. Recently, this flip chip has solder bumps,
An example using a conductive resin is also seen, which is a so-called surface mounting method. Therefore, it is possible to make many pads because of its structure,
Although the cost is low, there is deterioration of the bonding part due to the difference in thermal expansion between the semiconductor element and the printed board,
There are some problems in reliability such as poor heat dissipation and difficulty in electrical selection or screening of semiconductor elements before mounting, and there are many practical restrictions.

上述した従来の技術を背景として、リード数が約200
乃至500以上であって、信頼性を有し、コスト上有利な
ワイヤボンディングによるプラスチックパッケージを考
えると以下のようになる。Against the background of the conventional technology mentioned above, the number of leads is about 200.
Considering a plastic package by wire bonding, which has a reliability of 500 to 500 or more, and is advantageous in cost, it is as follows.

（１）半導体素子のパッド及びリードフレームの内部リ
ードは２列の千鳥配列とし、夫々内側と外側のパッドと
内部リードとを高さ方向の段差を設けてワイヤボンディ
ングする。(1) The pads of the semiconductor element and the inner leads of the lead frame are arranged in two rows in a staggered arrangement, and the inner and outer pads and the inner leads are wire-bonded by providing a step in the height direction.

（２）ワイヤと隣接した内部リードとの間のショートを
防止するため、パッドと内部リードとは一直線上に配列
される方が良い。(2) In order to prevent a short circuit between the wire and the adjacent internal lead, it is preferable that the pad and the internal lead are arranged in a straight line.

［発明が解決しようとする課題］ しかしながら、上記条件を満足するためには従来技術
では幾つかの問題点がある。[Problems to be Solved by the Invention] However, there are some problems in the related art in order to satisfy the above conditions.

即ち、従来技術の中で説明したように、リードフレー
ムのエッチング製造上の問題から、アイランド近傍に配
列できる内部リード数には限界があり、特に上記（２）
の条件のように、パッドと一直線上に内部リードを配列
することは更に内部リードピッチを縮小化する必要が生
じてくる。例えば500リードを考えた場合、内部リード
ピッチは約120μｍ以下が要求される。上述のセラミッ
クパッケージの場合は多層構造のため、千鳥配列にすれ
ば一つの層における内部リードピッチは240μｍで良い
が、リードフレームの場合は多層構造ではないため、12
0μｍのピッチにする必要がある。この場合に、リード
厚を約60μｍ以下にすればこのような微細間隔のエッチ
ングが可能となるが、内部リードの曲がりによるリード
フレーム製造上及びボンディング精度上の問題と外部リ
ードの曲がりによる電気選別と実装上の問題が生じる。That is, as described in the prior art, there is a limit to the number of internal leads that can be arranged in the vicinity of the island due to problems in lead frame etching and manufacturing.
If the internal leads are arranged in line with the pads as in the condition (1), it becomes necessary to further reduce the internal lead pitch. For example, when considering 500 leads, the internal lead pitch is required to be about 120 μm or less. In the case of the above-mentioned ceramic package, the internal lead pitch in one layer may be 240 μm in a zigzag arrangement because it has a multilayer structure.
It is necessary to have a pitch of 0 μm. In this case, if the lead thickness is set to about 60 μm or less, etching at such fine intervals becomes possible. However, there are problems in lead frame manufacturing and bonding accuracy due to the bending of the internal leads, and electrical selection due to the bending of the external leads. Implementation problems occur.

また、内部リードを千鳥配列とした場合でも、セラミ
ックパッケージのように多層構造による段差を設けるこ
とがむずかしいので、内側と外側のワイヤについて十分
な高さ方向の段差を設けることが困難である。Further, even when the internal leads are arranged in a staggered arrangement, it is difficult to provide a step having a multi-layered structure like a ceramic package, and therefore it is difficult to provide a step in a sufficient height direction for the inner and outer wires.

なお、特開昭54−116462号等で提案されているよう
に、プレス加工により、内部リードに段差を設けること
は可能であるが、上述のようにリードピッチが縮小化
し、更にリード厚も薄い内部リードに対し段差を加えた
場合、内部リード曲がりが一層著しくなることが予想さ
れ、実際上は多数リード化に制限が生じる。As proposed in Japanese Patent Laid-Open No. 54-116462, it is possible to form steps on the internal leads by press working, but the lead pitch is reduced and the lead thickness is thin as described above. When a step is added to the internal leads, it is expected that the bending of the internal leads will become more significant, and in practice, the limitation of the number of leads will occur.

本発明はかかる問題点に鑑みてなされたものであっ
て、多数のリードを備え、パッド数が増大した半導体素
子を低コストで且つ高信頼性で搭載することができる半
導体装置用リードフレームを提供することを目的とす
る。The present invention has been made in view of the above problems, and provides a lead frame for a semiconductor device, which includes a large number of leads and can mount a semiconductor element having an increased number of pads at low cost and with high reliability. The purpose is to do.

［課題を解決するための手段］ 本発明に係る半導体装置用リードフレームは、半導体
素子搭載部と上記半導体素子搭載部を囲んで配列された
複数のリードとを有する半導体素子用リードフレームに
おいて、上記半導体素子搭載部を囲んで配置され上記複
数のリードをその表面上に支持する絶縁性枠を有し、さ
らに、上記複数のリードのうち、隣り合うリードの一方
のリードは上記絶縁性枠を通り越して上記絶縁性枠の側
面に沿って下方に曲がりさらに上記絶縁性枠の裏面位置
で上記半導体素子搭載部に向けて曲がって上記半導体素
子搭載部の近傍で終端しており、他方のリードは上記絶
縁性枠上で終端していることを特徴としている。[Means for Solving the Problem] A lead frame for a semiconductor device according to the present invention is a lead frame for a semiconductor element, which has a semiconductor element mounting portion and a plurality of leads arranged so as to surround the semiconductor element mounting portion. An insulating frame that surrounds the semiconductor element mounting portion and supports the plurality of leads on its surface is provided, and one lead of adjacent leads of the plurality of leads passes over the insulating frame. Bends downward along the side surface of the insulating frame and further bends toward the semiconductor element mounting portion at the back surface position of the insulating frame and terminates in the vicinity of the semiconductor element mounting portion, and the other lead is It is characterized by terminating on an insulating frame.

本発明に係る他の半導体装置用リードフレームは、半
導体素子搭載部と上記半導体素子搭載部を囲んで配列さ
れた複数のリードとを有する半導体素子用リードフレー
ムにおいて、上記半導体素子搭載部を囲んで配置され上
記複数のリードをその表面上に支持する絶縁性枠を有
し、さらに、上記複数のリードのうち、隣り合うリード
の一方は上記絶縁性枠の上記表面から上記絶縁性枠に形
成されたスルーホールを介して上記絶縁性枠の裏面に沿
って延びさらに延出されて上記半導体素子搭載部の近傍
で終端しており、他方のリードは上記絶縁性枠上で終端
していることを特徴としている。Another lead frame for a semiconductor device according to the present invention is a lead frame for a semiconductor element having a semiconductor element mounting portion and a plurality of leads arranged so as to surround the semiconductor element mounting portion. An insulating frame is provided to support the plurality of leads on the surface thereof, and one of adjacent leads of the plurality of leads is formed on the insulating frame from the surface of the insulating frame. And extending further along the back surface of the insulating frame through the through hole and terminating in the vicinity of the semiconductor element mounting portion, and the other lead is terminating on the insulating frame. It has a feature.

［作用］ 本発明においては、リードが絶縁性枠に支持されてい
るので、リード厚を薄くしてリードピッチを微細にし、
リード数を大幅に増加させることができる。そして、隣
り合うリードの一方のリードの先端を絶縁性枠の裏面側
に位置させ、他方のリードの先端を表面側に位置させ、
更に前記一方のリードの先端を絶縁枠よりも内側に延出
させて、この先端部と前記他方のリードの先端部とを２
列の千鳥状に配置してある。このため、同様に、パッド
が２列に千鳥状に配置された半導体素子を用意すれば、
絶縁性枠よりも内側の前記一方のリードの先端部と外側
のパッドとをワイヤボンディングし、前記他方の外側の
リードの先端部と内側のパッドとをワイヤボンディング
することにより、ショート等の問題を発生させることな
く、高信頼性で半導体素子を搭載することができる。[Operation] In the present invention, since the leads are supported by the insulating frame, the lead thickness is reduced to make the lead pitch finer,
The number of leads can be greatly increased. Then, the tips of one of the adjacent leads are positioned on the back surface side of the insulating frame, and the tips of the other lead are positioned on the front surface side,
Further, the tip of the one lead is extended to the inside of the insulating frame, and this tip and the tip of the other lead are separated by two.
The rows are arranged in a staggered pattern. Therefore, similarly, if a semiconductor element in which pads are arranged in two rows in a staggered pattern is prepared,
By wire-bonding the tip portion of the one lead inside the insulating frame and the pad on the outer side, and wire-bonding the tip portion of the other lead on the other side and the pad on the inner side, problems such as short-circuiting occur. It is possible to mount the semiconductor element with high reliability without causing the generation.

［実施例］ 次に、本発明の実施例について添付の図面を参照して
説明する。[Embodiment] Next, an embodiment of the present invention will be described with reference to the accompanying drawings.

第１図及び第２図は夫々本発明の第１の実施例に係る
リードフレームを示す平面図及び縦断面図である。リー
ドフレーム2bは、搬送及び位置決め用の孔であるスプロ
ケットホール11b及びデバイスホール12bが穿孔され、支
持枠となるサスペンダ16bが設けられたポリイミド等の
樹脂フィルム上に、エッチング等により内部リード17b,
18b、外部リード1b及び半導体素子搭載用のアイランド3
bを少なくとも形成したCu箔を積層させた構造を有して
いる。この内部リード17b,18bはその先端部が交互に千
鳥状に配列され、外側の内部リード17bはサスペンダ16b
上にその先端部があり、内側の内部リード18bの先端部
はデバイスホール12b内に延出し、しかもサスペンダ16b
の側面に沿って下方に曲がり、更にサスペンダ16bの裏
面位置でアイランド3bに向けて曲がり、アイランド部3b
の近傍に位置している。従って、リード17bとリード18b
とはその先端部が高低差を有している。また、アイラン
ド3bもアイランド支持リード19bに段差を設けることに
より、内側の内部リード18bの先端部と同一面上にある
構造となっている。1 and 2 are a plan view and a vertical sectional view, respectively, showing a lead frame according to a first embodiment of the present invention. The lead frame 2b has a sprocket hole 11b and a device hole 12b, which are holes for transport and positioning, and a resin film such as a polyimide film provided with a suspender 16b serving as a support frame.
18b, external lead 1b and island 3 for mounting semiconductor elements
It has a structure in which Cu foils on which at least b is formed are laminated. The inner leads 17b, 18b have their tips alternately arranged in a staggered pattern, and the outer inner leads 17b are suspended by the suspenders 16b.
The tip of the inner lead 18b extends to the inside of the device hole 12b, and the suspender 16b
Bends downward along the side surface of the island, and further bends toward the island 3b at the back surface position of the suspender 16b.
It is located near. Therefore, lead 17b and lead 18b
Has a height difference at its tip. The island 3b also has a structure on the same plane as the tip of the inner lead 18b by providing a step on the island support lead 19b.

上記リードフレーム2bのアイランド3b上には第２図に
示す如く半導体素子8bが搭載され、半導体素子8b上のパ
ッドと内部リード17b、18bとがワイヤ6bにより接続され
ている。ここで、半導体素子上のパッドも半導体素子周
縁に沿って２列の千鳥配列となっており、内側のパッド
と外側の内部リード17bとを、また外側のパッドと内側
の内部リード18bとを夫々ワイヤ6bで接続する。A semiconductor element 8b is mounted on the island 3b of the lead frame 2b as shown in FIG. 2, and pads on the semiconductor element 8b and internal leads 17b and 18b are connected by wires 6b. Here, the pads on the semiconductor element are also arranged in two rows in a zigzag pattern along the periphery of the semiconductor element, and the inner pad and the outer inner lead 17b, and the outer pad and the inner inner lead 18b, respectively. Connect with wire 6b.

次に、上述の構造を有するプラスチックパッケージの
製造方法について説明する。Next, a method of manufacturing the plastic package having the above structure will be described.

第１図に示すように、ポリイミド等の絶縁フィルムに
スプロケットホール11b、デバイスホール12b及び外部リ
ード用ホール21bを穿孔し、これによりサスペンダ16b及
びサスペンダ支持枠20bを形成する。絶縁フィルム上にC
u等の金属箔を接着し、この金属箔をエッチングするこ
とにより所望の形状の内部リード17b,18b、外部リード1
b、アイランド3b、アイランド支持リード19b、樹脂ダム
22b及び電気選別用パッド13bを形成する。次に、リード
1b,17b,18b及びアイランド3b等の金属部に必要に応じて
Au、Ag又ははんだ等のめっきを行う。めっきについては
従来技術を利用して実施すれば良く、例えばボンディン
グ性を考慮して内部リード17b,18bの先端部のみにAu又
はAgをめっきし、実装性を考慮して外部リード部1bのみ
に半田を施す等、その種類や組合せについて特に制約は
無い。As shown in FIG. 1, a sprocket hole 11b, a device hole 12b, and an external lead hole 21b are punched in an insulating film such as polyimide, thereby forming a suspender 16b and a suspender support frame 20b. C on insulating film
By bonding a metal foil such as u and etching this metal foil, the inner leads 17b, 18b and the outer leads 1 of a desired shape can be formed.
b, island 3b, island support lead 19b, resin dam
22b and the electrical selection pad 13b are formed. Then the lead
Metal parts such as 1b, 17b, 18b and island 3b as required
Plating with Au, Ag or solder. The plating may be carried out by using the conventional technique.For example, only the tips of the inner leads 17b, 18b are plated with Au or Ag in consideration of bonding property, and only the outer lead part 1b is considered in consideration of mountability. There are no particular restrictions on the type or combination of soldering or the like.

次に、金型を使用したプレス加工により、内部リード
のうち内側の内部リード18bにおけるデバイスホール12b
内に延出した部分及びアイランド支持リード19bの一部
に段差を設け、内側の内部リード18bの先端部とアイラ
ンド3bとがサスペンダ16bの裏面と同一面上に位置する
ようにする。Next, the device hole 12b in the inner lead 18b of the inner leads is pressed by pressing using a die.
A step is provided in the portion extending inward and a part of the island support lead 19b so that the tip end of the inner lead 18b and the island 3b are located on the same surface as the back surface of the suspender 16b.

なお、ワイヤのループをより容易に形成するため、ア
イランド3bを内側の内部リード18bの先端部より更に下
方に位置させて段差を設けても良いが、プレス加工性及
びリードフレームの搬送性等を考慮すると、アイランド
3bと内部リード18bの先端部とは同一面上に位置し、更
にサスペンダ16bの裏面と同一か、又はこの裏面よりが
少し上方に位置した方が良い。It should be noted that in order to more easily form the wire loop, the island 3b may be located further below the tip of the inner lead 18b to form a step, but press workability and lead frame transportability may be improved. Considering the island
It is preferable that 3b and the tip of the inner lead 18b be located on the same plane, and be on the same plane as the back surface of the suspender 16b, or slightly above this back surface.

次に、サスペンダ支持枠20bの一部をプレス加工等に
より打ち抜き除去する。除去する部分は、第１図に示す
実施例においては、金属箔のある部分とサスペンダー16
b本体とに挾まれた部分である。Next, a part of the suspender support frame 20b is punched and removed by pressing or the like. In the embodiment shown in FIG. 1, the portion to be removed is the portion with the metal foil and the suspender 16
b It is the part sandwiched between the main body and itself.

なお、本工程は前記の内側内部リード18b及びアイラ
ンド3bに段差を設ける工程と同様に実施することも可能
であり、また、後工程にまわすことも可能である。更に
リードフレーム製造段階からサスペンダ支持枠20bを設
けないことも可能である。It should be noted that this step can be performed in the same manner as the step of forming a step in the inner lead 18b and the island 3b, and can also be sent to a subsequent step. Further, the suspender support frame 20b can be omitted from the lead frame manufacturing stage.

次に、第２図に示すように半導体素子8bをアイランド
3b上に固着した後、半導体素子8b上のパッドと内部リー
ド17b,18bとをワイヤで接続する。ここでパッドは半導
体素子8b上に予め２列の千鳥配列で形成してあり、内即
のパッドと外側の内部リード17bとを、また外側のパッ
ドと内側の内部リード18bとを夫々接続する。Next, as shown in FIG. 2, the semiconductor element 8b is formed into an island.
After fixing on 3b, the pads on the semiconductor element 8b are connected to the internal leads 17b, 18b by wires. Here, the pads are formed in advance in a two-row zigzag arrangement on the semiconductor element 8b, and the inner pad and the inner lead 17b are connected to each other, and the outer pad and the inner lead 18b are connected to each other.

次いで、第３図に示す如く、半導体素子8bと内部リー
ド17b,18bとを含む部分を樹脂封止する。なお、第３図
においては、樹脂封止部23bと樹脂ダム22bとの間に流出
する樹脂バリについては図示を省略している。Then, as shown in FIG. 3, the portion including the semiconductor element 8b and the internal leads 17b and 18b is resin-sealed. In FIG. 3, the resin burr flowing out between the resin sealing portion 23b and the resin dam 22b is not shown.

その後、樹脂ダム22bをプレス加工等により切断除去
した後、選別パッド13bを利用して電気選別を行ない、
外部リード1bを所望の長さに切断成形すると共にリード
フレーム2bから分離して本実施例のプラスチックパッケ
ージが完成する。After that, after cutting and removing the resin dam 22b by pressing or the like, the sorting pad 13b is used for electrical sorting,
The outer lead 1b is cut and molded to a desired length and separated from the lead frame 2b to complete the plastic package of this embodiment.

プラスチックパッケージは、従来のプラスチックパッ
ケージと比べて多くの利点と応用例を有する。即ち、 （１）リードフレーム2bの製造は、フィルムキャリヤテ
ープの製造技術を利用して容易に実施することができ
る。Plastic packages have many advantages and applications over conventional plastic packages. That is, (1) The manufacturing of the lead frame 2b can be easily carried out by utilizing the manufacturing technique of the film carrier tape.

（２）リード厚を薄くすることにより、リードパターン
の微細化が可能であり、アイランド3bの周囲に多数のリ
ード17b,18bを配置することが可能である。(2) By reducing the lead thickness, the lead pattern can be miniaturized, and a large number of leads 17b and 18b can be arranged around the island 3b.

（３）内部リードは千鳥配列で、且つ内側の内部リード
18bと外側の内部リード17bとは互いに段差を有している
ので、半導体素子上のパッドを千鳥配列として夫々をワ
イヤで接続した場合、内側と外側のワイヤは高さ方向の
差を有し、ワイヤショートを防止することができる。(3) The inner leads are staggered and the inner leads inside
Since 18b and the inner lead 17b on the outer side have steps with each other, when the pads on the semiconductor element are connected in a staggered arrangement with wires, the inner and outer wires have a difference in the height direction, A wire short circuit can be prevented.

（４）少なくとも内部リードを千鳥配列にすることによ
り、パッドは一列であっても、多数リードのワイヤボン
ディングが可能となる。(4) By arranging at least the internal leads in a staggered arrangement, it is possible to wire-bond a large number of leads even if the pads are in one row.

（５）内部リードは多数リード化のため、リード厚が薄
く、リード幅が細く、更に一部は段差を有しているが、
絶縁性枠としてのサスペンダ16bに支持されているの
で、リード曲がりが殆ど生じない。(5) Due to the large number of internal leads, the lead thickness is thin, the lead width is thin, and some of them have steps.
Since it is supported by the suspender 16b as an insulating frame, the lead bend hardly occurs.

（６）外部リードについても、リードが薄くかつ細くな
るため、電気選別及び実装時にリード曲がりが問題とな
るが、外部リードが絶縁フィルムに接続されている状態
で接触子を接触させて電気選別すれば、リード曲がりは
殆ど生じない。また、リードが極端に細い場合は上記実
施例の如く予め別に設けた選別用パッド13bで電気選択
を実施することができる。また、実装時のリード曲がり
については、外部リードの切断位置を絶縁フィルムの一
部が残るように設定すれば、第４図に示すように、絶縁
フィルムの支持枠24bが残存するので、リード曲がりを
防止することができる。(6) As for the external leads, since the leads are thin and thin, bending of the leads becomes a problem at the time of electrical selection and mounting. However, when the external leads are connected to the insulating film, a contact is brought into contact with the external leads for electrical selection. If so, lead bending hardly occurs. If the lead is extremely thin, the selection pad 13b separately provided in advance, as in the above embodiment, can be used for electrical selection. Regarding the lead bending at the time of mounting, if the cutting position of the external lead is set so that a part of the insulating film remains, the supporting frame 24b of the insulating film remains as shown in FIG. Can be prevented.

このような効果により、200乃至500リード以上の多数
リード化に対応したプラスチックパッケージを実現する
ことができる。With such an effect, it is possible to realize a plastic package compatible with a large number of leads of 200 to 500 leads or more.

なお、上記実施例では、フィルムキャリヤーテープを
基本としたリードフレームの製造方法を示したが、第８
図に示す従来のプラスチックパッケージ用のリードフレ
ームに対し、サスペンダのみを、リードフレーム形成後
所定の位置に接着し、プレス加工により所望の段差を設
けることによっても、同一効果のあるリードフレームを
形成することが可能である。In the above embodiment, the method of manufacturing the lead frame based on the film carrier tape is shown.
With respect to the conventional lead frame for plastic package shown in the figure, a lead frame having the same effect can be formed by adhering only a suspender at a predetermined position after forming the lead frame and forming a desired step by press working. It is possible.

また、リード数を更に一層増大させるためには、従来
技術で述べたように、対応するパッドと内部リードとを
一直線上に配置することが効果的である。Further, in order to further increase the number of leads, it is effective to arrange the corresponding pads and the internal leads in a straight line as described in the prior art.

第５図及び第６図は本発明の第２の実施例に係るリー
ドフレームの平面図及び縦断面図である。リードフレー
ム2cは、搬送及び位置決め用の孔25c、デバイスホール1
2c及び支持枠となるサスペンダー16cを有するガラスエ
ポキシ等からなる絶縁基板上に、Cu箔等を接着した後こ
のCu箔をエッチングすることにより内部リード26c,27
c、外部リード1c及び半導体素子搭載用のアイランド3c
を形成した構造を有する。更に、上述のCu箔のエッチン
グにより形成されるパターンは絶縁基板の両面に存在
し、アイランド3c及び内部リードの一部が下層に形成さ
れる。下層の内部リード26cはスルホール28cを介して上
層の外部リード1cと接続されている。5 and 6 are a plan view and a vertical sectional view of a lead frame according to a second embodiment of the present invention. The lead frame 2c has a hole 25c for transportation and positioning, a device hole 1
Internal leads 26c, 27 are formed by bonding a Cu foil or the like onto an insulating substrate made of glass epoxy or the like having 2c and a suspender 16c serving as a support frame, and then etching the Cu foil.
c, external lead 1c and island 3c for mounting semiconductor elements
Is formed. Further, the pattern formed by etching the Cu foil described above exists on both surfaces of the insulating substrate, and the island 3c and a part of the internal lead are formed in the lower layer. The lower inner lead 26c is connected to the upper outer lead 1c through the through hole 28c.

また、下層の内部リード26cはデバイスホール12c内に
延出し、その先端部はサスペンダ16c上に位置する上層
の内部リード27cの先端部と交互に、即ち千鳥状になる
ように配列されている。Further, the lower-layer internal leads 26c extend into the device hole 12c, and the tips thereof are arranged alternately with the tips of the upper-layer internal leads 27c located on the suspenders 16c, that is, in a staggered arrangement.

リードフレーム2cのアイランド3c上には、第６図に示
す如く、半導体素子8cが搭載され、半導体素子8c上のパ
ッドと内部リード26c,27cとがワイヤ6cにより接続され
ている。ここで半導体素子8c上のパッドも第１の実施例
と同様に２列の千鳥配列となっており、内側のパッドと
上層の外側の内部リード27cとが、また外側のパッドと
下層の内側の内部リード26cとが夫々ワイヤ6cで接続さ
れている。As shown in FIG. 6, the semiconductor element 8c is mounted on the island 3c of the lead frame 2c, and the pad on the semiconductor element 8c and the internal leads 26c, 27c are connected by the wire 6c. Here, the pads on the semiconductor element 8c are also arranged in two rows in a staggered arrangement as in the first embodiment, and the inner pad and the upper inner lead 27c, and the outer pad and the lower inner lead. The internal leads 26c are connected by wires 6c, respectively.

次に、このように構成されたプラスチックパッケージ
の製造方法について説明する。Next, a method of manufacturing the plastic package thus configured will be described.

第５図に示すように、搬送及び位置決め用の孔25cが
穿設され、サスペンダ16c及びサスペンダ支持枠20cを形
成するように外部リード用ホール21cが穿設されたガラ
スエポキシ等からなる絶縁基板の表面に、Cu等の金属箔
を接着した後、金属箔及び絶縁基板の双方を穿設してデ
バイスホール12cを形成し、更に前記絶縁基板の裏面にC
u等の金属箔を接着して両面に金属箔を有する絶縁基板
を製造する。次に、金属箔を所望の形状にパターニング
して、内部リード26c,27c、外部リード1c、アイランド3
c、アイランド支持リード19c、樹脂ダム22c及び電気選
別用パッド13cを形成する。次に、スルーホール28cを形
成し、スルーホール内をめっきすると共に、リード及び
アイランド等の金属部に必要に応じてAu、Ag又は半田等
のめっきを行なう。As shown in FIG. 5, an insulating substrate made of glass epoxy or the like is provided with holes 25c for transporting and positioning, and holes 21c for external leads are formed so as to form suspenders 16c and suspender support frames 20c. After adhering a metal foil such as Cu on the surface, both the metal foil and the insulating substrate are perforated to form a device hole 12c, and C is further formed on the back surface of the insulating substrate.
A metal foil such as u is adhered to produce an insulating substrate having metal foils on both sides. Next, the metal foil is patterned into a desired shape, and the inner leads 26c and 27c, the outer leads 1c, and the island 3 are patterned.
c, the island support lead 19c, the resin dam 22c, and the electrical selection pad 13c are formed. Next, a through hole 28c is formed, the inside of the through hole is plated, and metal parts such as leads and islands are plated with Au, Ag, solder, or the like if necessary.

上述のリードフレーム2cの製造方法は、基本的には両
面パターンのプリント基板の製造方法と類似している
が、各種ホール内にパターンが突出しているので工程は
若干複雑である。なお、リードフレーム2cの製造方法と
しては、上記方法以外にも、種々考えられる。例えば搬
送及び位置決め用の孔25cをデバイスホール12cの形成時
に設けることも可能である。The above-described method of manufacturing the lead frame 2c is basically similar to the method of manufacturing a printed circuit board having a double-sided pattern, but the process is slightly complicated because the patterns project into various holes. In addition to the above method, various methods can be considered as a method for manufacturing the lead frame 2c. For example, it is possible to provide the holes 25c for carrying and positioning when forming the device hole 12c.

次に、第６図に示すように、半導体素子6cをアイラン
ド3c上に固着した後、そのパッドと内部リード26c、27c
とをワイヤ6cにより接続する。パッドは第１の実施例と
同様に２列の千鳥配列に形成されており、内側のパッド
は外側の内部リードである上層の内部リード27cと、ま
た外側のパッドは内側の内部リードである下層の内部リ
ード26cと夫々接続する。Next, as shown in FIG. 6, after fixing the semiconductor element 6c on the island 3c, the pad and the internal leads 26c and 27c are fixed.
And are connected by wire 6c. The pads are formed in a two-row zigzag arrangement as in the first embodiment. The inner pad is the upper inner lead 27c which is the outer inner lead, and the outer pad is the lower inner layer which is the inner lead. To the internal leads 26c of the respective.

次いで、第１の実施例と同様に、樹脂封止、樹脂ダム
切断除去、電気選別及び外部リード切断成形等を経て本
実施例のプラスチックパッケージが完成する。Then, similarly to the first embodiment, the plastic package of this embodiment is completed through resin sealing, resin dam cutting removal, electrical selection, external lead cutting molding, and the like.

以上に示した第２の実施例のプラスチックパッケージ
は、第１の実施例と同様の効果を有している他、内部リ
ードが上層と下層の２層に分離しているため、第１の実
施例と同一のリードピッチであってもリード幅を広くと
ることができ、リード上へのボンディングの安定性が良
いという利点を有し、第１の実施例よりも更に一層の多
数リード化が可能となる。The plastic package of the second embodiment shown above has the same effect as that of the first embodiment, and the internal lead is separated into two layers, an upper layer and a lower layer, so that the first embodiment Even if the lead pitch is the same as in the example, the lead width can be widened, and there is an advantage that the bonding stability on the lead is good, and it is possible to make more leads than in the first embodiment. Becomes

但し、リードフレームが２層構造のため、製造工程が
複雑になり、第１の実施例よりはコスト高となる。However, since the lead frame has a two-layer structure, the manufacturing process is complicated and the cost is higher than that of the first embodiment.

なお、第２の実施例の場合、下層のパターンであるア
イランド3c及び下層の内部リード26cが絶縁基板の下面
に位置しているため、第７図に示すように、絶縁基板29
cをリードフレーム2cの下面に接着する構造とすると、
リード曲がり等に対し略々完全な対策となる。In the case of the second embodiment, since the lower layer pattern of the island 3c and the lower layer internal lead 26c are located on the lower surface of the insulating substrate, as shown in FIG.
If c is bonded to the lower surface of the lead frame 2c,
It is a complete countermeasure against lead bending.

また、第１の実施例においてはフィルムキャリヤテー
プの製造方法を基本にした長尺状態、第２の実施例にお
いてはプリント基板の製造方法を基本にした個片又は短
冊状態でのリードフレームの製造方法を示したが、夫々
いずれの方法でも製造可能であり、製造方法に制約は無
い。In the first embodiment, the lead frame is manufactured in a long state based on the manufacturing method of the film carrier tape, and in the second embodiment, the lead frame is manufactured in individual pieces or strips based on the manufacturing method of the printed circuit board. Although the method is shown, any method can be used for manufacturing, and the manufacturing method is not limited.

更に、樹脂封止についても第１及び第２の実施例では
従来のトランスファーモールドで実施しているが、液状
樹脂の滴下等でも可能であり、樹脂封止後の工程におい
ても制約は無い。Further, the resin sealing is also performed by the conventional transfer molding in the first and second embodiments, but it is also possible to drop the liquid resin or the like, and there is no limitation in the step after the resin sealing.

［発明の効果］ 以上説明したように本発明は、リードを絶縁性の枠に
支持させたから、リード厚を薄くすることによりリード
ピッチを縮小してアイランドの周囲に配列可能なリード
数を大幅に増加させることができる。また、隣り合う一
方のリードと他方のリードとはその先端部を２列に千鳥
状に配列すると共に、絶縁性枠の厚さ方向に段差を設け
たから、半導体素子上のパッドも同様に２列の千鳥配列
とし、内側の内部リードと外側のパッド及び外側の内部
リードと内側のパッドとを夫々ワイヤボンディングする
ことにより、ワイヤのショートを回避しつつ更に一層多
数のリードを設けることができる。以上の効果により、
従来200リード前後であった多数リード化を、200乃至50
0リード以上に迄増大させることが可能であり、本発明
に係るリードフレームを使用することにより、多数のリ
ードを有する半導体装置を安価でかつ高信頼性で製造す
ることができる。As described above, according to the present invention, since the leads are supported by the insulating frame, the lead pitch can be reduced by reducing the lead thickness to significantly increase the number of leads that can be arranged around the island. Can be increased. In addition, the one lead and the other lead that are adjacent to each other have their tip portions arranged in two rows in a zigzag manner, and steps are provided in the thickness direction of the insulating frame. In a zigzag arrangement, the inner inner lead and the outer pad and the outer inner lead and the inner pad are wire-bonded to each other, so that a larger number of leads can be provided while avoiding a wire short circuit. Due to the above effects,
The number of leads increased from 200 to 50 to 200 to 50
The number of leads can be increased to more than 0. By using the lead frame according to the present invention, a semiconductor device having a large number of leads can be manufactured at low cost and with high reliability.

【図面の簡単な説明】[Brief description of drawings]

第１図は本発明の第１の実施例に係るリードフレームを
示す平面図、第２図乃至第４図はこのリードフレームを
使用した半導体装置の製造途中の工程における図で、第
２図はワイヤボンディング後の状態を示す断面図、第３
図は樹脂封止後の状態を示す平面図、第４図はリード切
断成形後の状態を示す断面図、第５図は本発明の第２の
実施例に係るリードフレームを示す平面図、第６図はワ
イヤボンディング後の状態を示す断面図、第７図は同じ
くその変形例を示す断面図、第８図は従来のリードフレ
ームを示す平面図、第９図乃至第11図はボンディングの
状態を示す図、第12図及び第13図は夫々フィルムキャリ
ヤパッケージの平面図及び断面図である。 1a,1b,1c;外部リード、2a,2b,2c;リードフレーム、3a,3
b,3c;アイランド、4a;内部リード、5a;ボンディングツ
ール、6a,6b,6c;ワイヤ、7a、ボール、8a,8b,8c;半導体
素子、9a;パッド、11b;スプロケットホール、12a,12b,1
2c;デバイスホール、13a,13b,13c;電気選別用パッド、1
6b,16c;サスペンダ、17b;外側の内部リード、18b;内側
の内部リード、19b,19c;アイランド支持リード、20b,20
c;サスペンダ支持枠、22b,22c;樹脂ダム、23b;樹脂封止
部、24b;絶縁フィルム支持枠、25a,25c;搬送及び位置決
め用孔、26c;下層の内部リード、27c;上層の内部リー
ド、28c;スルーホールFIG. 1 is a plan view showing a lead frame according to a first embodiment of the present invention, FIGS. 2 to 4 are views in the process of manufacturing a semiconductor device using the lead frame, and FIG. Sectional view showing a state after wire bonding, third
FIG. 4 is a plan view showing a state after resin sealing, FIG. 4 is a sectional view showing a state after lead cutting and molding, and FIG. 5 is a plan view showing a lead frame according to a second embodiment of the present invention. FIG. 6 is a sectional view showing a state after wire bonding, FIG. 7 is a sectional view showing a modified example thereof, FIG. 8 is a plan view showing a conventional lead frame, and FIGS. 9 to 11 are bonding states. FIG. 12, FIG. 12 and FIG. 13 are a plan view and a sectional view of the film carrier package, respectively. 1a, 1b, 1c; External lead, 2a, 2b, 2c; Lead frame, 3a, 3
b, 3c; island, 4a; internal lead, 5a; bonding tool, 6a, 6b, 6c; wire, 7a, ball, 8a, 8b, 8c; semiconductor element, 9a; pad, 11b; sprocket hole, 12a, 12b, 1
2c; device hole, 13a, 13b, 13c; electrical sorting pad, 1
6b, 16c; Suspenders, 17b; Outer inner leads, 18b; Inner inner leads, 19b, 19c; Island support leads, 20b, 20
c; Suspender support frame, 22b, 22c; Resin dam, 23b; Resin sealing part, 24b; Insulating film support frame, 25a, 25c; Transport and positioning hole, 26c; Inner lead in lower layer, 27c; Internal lead in upper layer , 28c; through hole

Claims (2)

【特許請求の範囲】[Claims] 【請求項１】半導体素子搭載部と前記半導体素子搭載部
を囲んで配列された複数のリードとを有する半導体素子
用リードフレームにおいて、前記半導体素子搭載部を囲
んで配置され前記複数のリードをその表面上に支持する
絶縁性枠を有し、さらに、前記複数のリードのうち、隣
り合うリードの一方のリードは前記絶縁性枠を通り越し
て前記絶縁性枠の側面に沿って下方に曲がりさらに前記
絶縁性枠の裏面位置で前記半導体素子搭載部に向けて曲
がって前記半導体素子搭載部の近傍で終端しており、他
方のリードは前記絶縁性枠上で終端していることを特徴
とする半導体装置用リードフレーム。1. A lead frame for a semiconductor element having a semiconductor element mounting portion and a plurality of leads arranged so as to surround the semiconductor element mounting portion, wherein the plurality of leads are arranged so as to surround the semiconductor element mounting portion. An insulating frame that supports the surface is provided, and further, one lead of adjacent leads of the plurality of leads passes through the insulating frame and bends downward along a side surface of the insulating frame. A semiconductor characterized in that it bends toward the semiconductor element mounting portion at the back surface position of the insulating frame and terminates in the vicinity of the semiconductor element mounting portion, and the other lead terminates on the insulating frame. Lead frame for equipment. 【請求項２】半導体素子搭載部と前記半導体素子搭載部
を囲んで配列された複数のリードとを有する半導体素子
用リードフレームにおいて、前記半導体素子搭載部を囲
んで配置され前記複数のリードをその表面上に支持する
絶縁性枠を有し、さらに、前記複数のリードのうち、隣
り合うリードの一方は前記絶縁性枠の前記表面から前記
絶縁性枠に形成されたスルーホールを介して前記絶縁性
枠の裏面に沿って延びさらに延出されて前記半導体素子
搭載部の近傍で終端しており、他方のリードは前記絶縁
性枠上で終端していることを特徴とする半導体装置用リ
ードフレーム。2. A lead frame for a semiconductor element having a semiconductor element mounting portion and a plurality of leads arranged so as to surround the semiconductor element mounting portion, wherein the plurality of leads are arranged so as to surround the semiconductor element mounting portion. An insulating frame is supported on the surface, and one of adjacent leads of the plurality of leads is insulated from the surface of the insulating frame through a through hole formed in the insulating frame. A lead frame for a semiconductor device, which extends along the back surface of the conductive frame and further extends to terminate in the vicinity of the semiconductor element mounting portion, and the other lead terminates in the insulating frame. .
JP63274761A 1988-10-31 1988-10-31 Lead frame for semiconductor device Expired - Lifetime JPH0834282B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63274761A JPH0834282B2 (en) 1988-10-31 1988-10-31 Lead frame for semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63274761A JPH0834282B2 (en) 1988-10-31 1988-10-31 Lead frame for semiconductor device

Publications (2)

Publication Number Publication Date
JPH02121361A JPH02121361A (en) 1990-05-09
JPH0834282B2 true JPH0834282B2 (en) 1996-03-29

Family

ID=17546212

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63274761A Expired - Lifetime JPH0834282B2 (en) 1988-10-31 1988-10-31 Lead frame for semiconductor device

Country Status (1)

Country Link
JP (1) JPH0834282B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2551354B2 (en) * 1993-10-07 1996-11-06 日本電気株式会社 Resin-sealed semiconductor device
JP2806761B2 (en) * 1993-11-08 1998-09-30 九州日本電気株式会社 Semiconductor device
JP2542795B2 (en) * 1994-09-22 1996-10-09 九州日本電気株式会社 Resin-sealed semiconductor device

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61150253A (en) * 1984-12-24 1986-07-08 Furukawa Electric Co Ltd:The Semiconductor lead frame

Also Published As

Publication number Publication date
JPH02121361A (en) 1990-05-09

Similar Documents

Publication Publication Date Title
US6541848B2 (en) Semiconductor device including stud bumps as external connection terminals
US6589810B1 (en) BGA package and method of fabrication
US6878570B2 (en) Thin stacked package and manufacturing method thereof
US6972214B2 (en) Method for fabricating a semiconductor package with multi layered leadframe
US5900676A (en) Semiconductor device package structure having column leads and a method for production thereof
US5942795A (en) Leaded substrate carrier for integrated circuit device and leaded substrate carrier device assembly
US5474957A (en) Process of mounting tape automated bonded semiconductor chip on printed circuit board through bumps
US7566969B2 (en) Semiconductor device with improved arrangement of a through-hole in a wiring substrate
JP4790157B2 (en) Semiconductor device
KR20060121823A (en) Reversible leadless package and methods of making and using same
JPH11297889A (en) Semiconductor package, mounting board and mounting method by use of them
TW201034151A (en) Leadless integrated circuit package having high density contacts and manufacturing method
US6423580B2 (en) Method for manufacturing a dual chip package
US20090039509A1 (en) Semiconductor device and method of manufacturing the same
JP3437477B2 (en) Wiring board and semiconductor device
US5559305A (en) Semiconductor package having adjacently arranged semiconductor chips
JPH0831869A (en) Semiconductor device, manufacture thereof and mounting inspection method therefor
JP3502377B2 (en) Lead frame, resin-encapsulated semiconductor device and method of manufacturing the same
JPH0834282B2 (en) Lead frame for semiconductor device
JPH10270623A (en) Lead frame for ball grid array, semiconductor device using the same and manufacture thereof
JPS61150253A (en) Semiconductor lead frame
JPH0547836A (en) Mounting structure of semiconductor device
KR100456482B1 (en) Bga package using patterned leadframe to reduce fabricating cost as compared with bga package using substrate having stacked multilayered interconnection pattern layer
KR100247641B1 (en) Package and method of manufacturing the same
JPS59152656A (en) Semiconductor device