KR100536886B1 - Chip scale package and method for manufacturing thereof - Google Patents
Chip scale package and method for manufacturing thereof Download PDFInfo
- Publication number
- KR100536886B1 KR100536886B1 KR1019980004019A KR19980004019A KR100536886B1 KR 100536886 B1 KR100536886 B1 KR 100536886B1 KR 1019980004019 A KR1019980004019 A KR 1019980004019A KR 19980004019 A KR19980004019 A KR 19980004019A KR 100536886 B1 KR100536886 B1 KR 100536886B1
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor chip
- base film
- metal
- elastomer
- scale package
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
Abstract
본 발명은 칩 스케일 패키지 및 그 제조방법에 관한 것으로, 반도체 칩의 본딩 패드와 플렉서블 회로 기판 상의 금속 리드를 전기적으로 연결하기 위해서 플렉서블 회로 기판 상에 형성되는 윈도우를 형성하지 않으면서 반도체 칩의 본딩 패드와 플렉서블 회로 기판 상의 배선 패턴을 전기적으로 연결하며, 반도체 칩의 본딩 패드와 금속 리드가 접속되는 위치에 무관하게 플렉서블 회로 기판 상에 금속 패드를 배치하기 위하여, 일면에 대하여 돌출되게 형성된 복수의 전극 범프를 갖는 반도체 칩과, 반도체 칩의 일면에 대응되는 면에 형성된 복수의 금속 패드와, 금속 패드와 각기 연결되어 반도체 칩의 전극 범프에 대응되게 뻗어 있는 금속 리드를 갖는 플렉서블 회로 기판을 포함하며, 반도체 칩의 본딩 패드 상에 형성된 전극 범프와 플렉서블 회로 기판에 형성된 금속 리드가 일괄적으로 접속된 칩 스케일 패키지 및 그 제조 방법을 제공한다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a chip scale package and a method of manufacturing the same, wherein a bonding pad of a semiconductor chip is not formed without forming a window formed on the flexible circuit board for electrically connecting a bonding pad of the semiconductor chip and a metal lead on the flexible circuit board. And a plurality of electrode bumps protruding from one surface to electrically connect the wiring pattern on the flexible circuit board and to arrange the metal pad on the flexible circuit board regardless of the position where the bonding pad and the metal lead of the semiconductor chip are connected. And a flexible circuit board having a semiconductor chip having a semiconductor chip, a plurality of metal pads formed on a surface corresponding to one surface of the semiconductor chip, and metal leads respectively connected to the metal pads and extending to correspond to electrode bumps of the semiconductor chip. Flexible circuit with electrode bumps formed on the bonding pads of the chip The metal lead formed on a plate connected to a chip scale package in bulk and to provide a method of manufacturing the same.
Description
본 발명은 반도체 칩 패키지 및 그 제조방법에 관한 것으로, 더욱 상세하게는 반도체 칩 상에 형성된 전극 범프와 플렉서블 회로 기판에 형성된 금속 리드가 일괄적으로 접속된 칩 스케일 패키지 및 그 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor chip package and a method of manufacturing the same, and more particularly, to a chip scale package in which electrode bumps formed on a semiconductor chip and a metal lead formed on a flexible circuit board are collectively connected.
오늘날 전자산업의 추세는 더욱 경량화, 소형화, 고속화, 다기능화, 고성능화 되고 높은 신뢰성을 갖는 제품을 저렴하게 제조하는 것이다. 이와 같은 제품 설계의 목표 달성을 가능하게 하는 중요한 기술 중의 하나가 바로 패키지(package) 조립 기술이며, 이에 따라 근래에 개발된 패키지 중의 하나가 볼 그리드 어레이(Ball Grid Array; BGA) 패키지이다. BGA 패키지는 통상적인 플라스틱 패키지에 비하여, 모 기판(mother board)에 대한 실장 면적을 축소시킬 수 있고, 전기적 특성이 우수하다는 장점들을 갖고 있다.The trend in today's electronics industry is to make products that are lighter, smaller, faster, more versatile, more powerful and more reliable. One of the important technologies that enables the accomplishment of such a product design goal is a package assembly technology. Accordingly, one of the recently developed packages is a ball grid array (BGA) package. The BGA package has advantages in that the mounting area on the mother board can be reduced and the electrical characteristics are excellent, compared to the conventional plastic package.
BGA 패키지는 통상적인 플라스틱 패키지와 달리 리드 프레임(lead frame) 대신에 인쇄회로기판을 사용한다. 인쇄회로기판은 반도체 칩이 접착되는 면의 반대쪽 전면을 솔더 볼(solder ball)들을 배치할 수 있는 영역으로 제공할 수 있기 때문에, 모 기판에 대한 실장 밀도 면에서 유리한 점이 있다. 그러나, 인쇄회로기판의 크기를 축소하는 데는 근본적으로 한계를 안고 있다. 즉, 반도체 칩을 실장하기 위하여 회로 배선이 형성되지 않은 영역을 필요로 하기 때문에, 인쇄회로기판의 크기는 여전히 반도체 칩의 크기보다 클 수밖에 없다. 이러한 사정에서 제안된 것이 소위 칩 크기의 패키지(Chip Scale Package; CSP)이다.Unlike conventional plastic packages, BGA packages use printed circuit boards instead of lead frames. The printed circuit board is advantageous in terms of mounting density on the parent substrate because the printed circuit board can provide the front surface opposite to the surface to which the semiconductor chip is bonded as a region in which solder balls can be placed. However, there is a fundamental limitation in reducing the size of a printed circuit board. In other words, the size of the printed circuit board is still larger than the size of the semiconductor chip because the area in which the circuit wiring is not formed is required to mount the semiconductor chip. In this context, what has been proposed is the so-called Chip Scale Package (CSP).
칩 스케일 패키지는 최근 몇 년 사이에 미국, 일본, 한국 등의 수십개의 회사로부터 여러 유형들이 소개되어 왔으며, 현재도 개발이 활발히 진행되고 있다. 대표적인 칩 스케일 패키지 중의 하나가 미국 테세라(Tessera) 사에서 개발한 마이크로 BGA 패키지(μ-BGA)이다. μ-BGA에 적용되는 인쇄회로기판은 두께가 얇고 유연성을 갖는 플렉서블 회로 기판(flexible circuit board)이다. 그리고, μ-BGA의 특징 중의 하나는 플렉서블 회로 기판에 형성된 윈도우(window)를 통하여 반도체 칩의 본딩 패드에 금속 리드(metal lead)가 일괄적으로 본딩된다는 점이다.Chip scale packages have been introduced in recent years by dozens of companies from the United States, Japan, and Korea, and are currently in active development. One representative chip scale package is the micro BGA package (μ-BGA) developed by Tessera, USA. Printed circuit boards applied to μ-BGA are thin and flexible flexible circuit boards. In addition, one of the characteristics of μ-BGA is that a metal lead is collectively bonded to the bonding pad of the semiconductor chip through a window formed in the flexible circuit board.
도 1은 μ-BGA에 사용되는 전형적인 플렉서블 회로 기판(10)으로서, 폴리이미드 테이프(polyimide tape)와 같은 베이스 필름(12; base film)과, 베이스 필름의 상면(12a)에 형성된 배선 패턴(15; trace pattern)이 플렉서블 회로 기판(10)을 구성한다. 배선 패턴(15)은 베이스 필름 상면(12a)의 중심 부분에 소정의 간격으로 두고 형성된 복수의 금속 패드(14; metal pad)와, 복수의 금속 패드(14)와 각기 연결되어 네 방향으로 뻗어 있는 금속 리드(16)를 포함한다. 반도체 칩(20)과 전기적으로 연결되는 금속 리드(16)의 일부가 노출될 수 있도록 금속 패드들(14)이 형성된 외측의 베이스 필름(12)의 관통하여 윈도우(18)가 네 방향에 형성되어 있다. 그리고, 금속 패드(14) 아래의 베이스 필름(12)을 관통하여 비아 홀(도 2의 13; via hole)이 형성되어 있으며, 비아 홀은 외부접속단자(도 2의 40)와 금속 패드(14)의 전기적 접속 통로이다. 한편, 반도체 칩의 본딩 패드(도 2의 24)와 금속 리드(16)를 접속하기 위해서 폭이 최소 0.3mm 이상인 윈도우(18)가 플렉서블 회로 기판(10)에 형성된다.FIG. 1 is a typical flexible circuit board 10 used for μ-BGA, which includes a base film 12 such as polyimide tape and a wiring pattern 15 formed on the top surface 12a of the base film. trace pattern) constitutes the flexible circuit board 10. The wiring pattern 15 is connected to the plurality of metal pads 14 and the plurality of metal pads 14 formed at predetermined intervals on a central portion of the upper surface 12a of the base film and extends in four directions. Metal lead 16. The window 18 is formed in four directions through the base film 12 of the outer side where the metal pads 14 are formed so that a part of the metal lead 16 electrically connected to the semiconductor chip 20 may be exposed. have. In addition, a via hole (13 through FIG. 2) is formed through the base film 12 under the metal pad 14, and the via hole has an external connection terminal (40 in FIG. 2) and the metal pad 14. ) Is an electrical connection path. On the other hand, a window 18 having a width of at least 0.3 mm or more is formed in the flexible circuit board 10 in order to connect the bonding pad (24 of FIG. 2) and the metal lead 16 of the semiconductor chip.
도 2를 참조하여 플렉서블 기판(10)의 상부에 반도체 칩(20)이 부착된 이후에 반도체 칩(20)과 금속 리드(16)가 전기적으로 접속하는 공정을 설명하면, 먼저 플렉서블 기판(10)에 탄성중합체(32; elastomer)가 개재되어 반도체 칩(20)이 부착된다. 윈도우(18)에 노출된 금속 리드(16)는 반도체 칩의 본딩 패드(24)와 접합되며, 베이스 필름(12)에 형성된 비아 홀(13)을 통하여 금속 패드(14)에 형성된 외부접속단자(40), 예를 들면 융착된 솔더 볼(solder ball) 또는 도금 범프와 접속된다. 그리고, 본딩 패드(24)와 금속 리드(16)의 접합 부분은 봉지수지(도시 안됨)에 의해서 보호된다. 이때, 금속 리드(16)와 본딩 패드(24)의 접합 방법은 윈도우(18)에 노출된 금속 리드(16)의 일측을 본딩 툴(50; bonding tool)이 끊어 본딩 패드(24)에 접합시킨다. 이와 같은 접합 방법은 탭(TAB; Tape Automated Bonding) 본딩 방법과 유사하며, 금속 리드(16)가 절단되는 부분에 미리 노치(notch)를 형성해 둠으로써, 본딩 툴(50)의 내려 누르는 힘에 의해 금속 리드(16)가 쉽게 절단되도록 할 수 있다.Referring to FIG. 2, a process of electrically connecting the semiconductor chip 20 and the metal lead 16 after the semiconductor chip 20 is attached to the upper portion of the flexible substrate 10 will be described. First, the flexible substrate 10 will be described. The semiconductor chip 20 is attached with an elastomer 32 interposed therebetween. The metal lead 16 exposed to the window 18 is bonded to the bonding pad 24 of the semiconductor chip, and the external connection terminal formed in the metal pad 14 through the via hole 13 formed in the base film 12. 40), for example, with fused solder balls or plating bumps. The bonding portion of the bonding pad 24 and the metal lead 16 is protected by an encapsulating resin (not shown). At this time, in the bonding method of the metal lead 16 and the bonding pad 24, one side of the metal lead 16 exposed to the window 18 is cut by a bonding tool 50 to bond the bonding pad 24 to the bonding pad 24. . This bonding method is similar to the TAB (Tape Automated Bonding) bonding method, and by forming a notch in advance at the portion where the metal lead 16 is cut, the pressing force of the bonding tool 50 is reduced. The metal lead 16 can be easily cut.
전술된 바와 같이 윈도우를 통하여 반도체 칩의 본딩 패드와 금속 리드가 접속된 μ-BGA 구조는 예시를 위한 것이며, 제한하려는 것은 아니다. 즉, 윈도우를 통하여 반도체 칩과 금속 리드를 본딩 와이어로 연결할 수 있다. 그러나, 어느 경우든지 반도체 칩과 금속 리드를 전기적으로 접속하기 위해서는 윈도우를 형성해야하기 때문에 다음과 같은 문제점을 안고 있다.As described above, the μ-BGA structure in which the bonding pad and the metal lead of the semiconductor chip are connected through the window is for illustrative purposes and is not intended to be limiting. That is, the semiconductor chip and the metal lead may be connected with the bonding wire through the window. However, in any case, since the window must be formed in order to electrically connect the semiconductor chip and the metal lead, there are the following problems.
즉, 반도체 칩의 본딩 패드와 그에 대응되는 금속 리드가 외부에 노출될 수 있도록 베이스 필름을 관통하여 윈도우를 형성하기 때문에, 금속 패드가 배치될 수 있는 공간은 윈도우 안쪽의 베이스 필름의 영역으로 한정되는 단점을 갖는다. 그리고, 반도체 칩 상에 위치하는 베이스 필름 영역 이외에 금속 패드를 배치할 수 있는 공간을 확보하기 위해서는 윈도우 외측의 베이스 필름 영역을 활용해야하기 때문에 μ-BGA 패키지가 차지하는 실장 면적이 넓어지는 단점을 갖는다.That is, since the bonding pad of the semiconductor chip and the metal lead corresponding thereto are formed through the base film so as to be exposed to the outside, the space where the metal pad can be disposed is limited to the area of the base film inside the window. Has disadvantages. In addition, in order to secure a space for disposing a metal pad in addition to the base film region positioned on the semiconductor chip, the base film region outside the window must be utilized, and thus, a mounting area occupied by the μ-BGA package is increased.
따라서, 전술된 바와 같은 윈도우를 형성하기 때문에 발생되는 단점을 극복하기 위하여 플렉서블 회로 기판에 윈도우를 형성하지 않으면서 반도체 칩과 금속 패드가 전기적으로 접속될 수 있는 칩 스케일 패키지 및 그 제조방법을 제공하는 데 있다.Accordingly, in order to overcome the disadvantages caused by forming the windows as described above, there is provided a chip scale package and a method of manufacturing the semiconductor chip and the metal pad which can be electrically connected without forming a window on the flexible circuit board. There is.
본 발명의 다른 목적은 반도체 칩의 본딩 패드와 금속 리드가 접속되는 위치에 무관하게 플렉서블 회로 기판 상에 금속 패드를 배치할 수 있는 칩 스케일 패키지 및 그 제조방법을 제공하는 데 있다.Another object of the present invention is to provide a chip scale package capable of disposing a metal pad on a flexible circuit board and a method of manufacturing the same regardless of a position where a bonding pad and a metal lead of a semiconductor chip are connected.
상기 목적을 달성하기 위하여, 본 발명은 일면에 대하여 돌출되게 형성된 전극 범프를 갖는 반도체 칩을 갖는다. 플렉서블 회로 기판은 반도체 칩의 일면에 대응하는 상면과, 상면에 반대되는 하면을 갖는 베이스 필름과, 반도체 칩이 안착될 위치에 대응되는 상면에 형성된 배선 패턴은, 복수의 금속 패드와, 금속 패드와 각기 연결되어 있으며 금속 패드와 각기 연결되어 반도체 칩의 전극 범프에 대응되게 뻗어 있으며, 반도체 칩의 전극 범프에 직접 접속되는 금속 리드를 포함하며, 금속 패드 하부의 베이스 필름을 관통하여 형성된 비아 홀을 갖는다. 탄성중합체는 베이스 기판의 상면과 반도체 칩의 일면 사이에 개재된다. 외부접속단자는 비아 홀을 통하여 금속 패드와 접속되어 베이스 필름의 하면에 대하여 돌출되게 형성된다. 그리고, 반도체 칩 외측의 베이스 필름의 상면과, 반도체 칩과 금속 리드의 전기적으로 접속된 부분이 봉지수지로 봉지된 구조를 갖는 칩 스케일 패키지를 제공한다.In order to achieve the above object, the present invention has a semiconductor chip having an electrode bump formed to protrude on one surface. The flexible circuit board includes a base film having an upper surface corresponding to one surface of a semiconductor chip, a base film having a lower surface opposite to the upper surface, and a wiring pattern formed on the upper surface corresponding to a position where the semiconductor chip is to be seated. Each connected to the metal pad and connected to the electrode bump of the semiconductor chip, the metal lead is directly connected to the electrode bump of the semiconductor chip, and has a via hole formed through the base film under the metal pad. . The elastomer is interposed between the upper surface of the base substrate and one surface of the semiconductor chip. The external connection terminal is connected to the metal pad through the via hole to protrude from the bottom surface of the base film. A chip scale package having a structure in which an upper surface of a base film outside the semiconductor chip and an electrically connected portion of the semiconductor chip and the metal lead are sealed with a sealing resin is provided.
특히, 본 발명에 따른 칩 스케일 패키지는 플렉서블 회로 기판에 윈도우를 형성하지 않더라도 반도체 칩과 플렉서블 회로 기판의 금속 리드를 전극 범프에 의해 일괄적으로 접속되기 때문에 금속 패드를 포함한 배선 패턴을 배치할 수 있는 영역이 베이스 필름 상면 전체가 된다. 따라서, 배선 패턴의 설계에 유연성을 갖는 것을 특징으로 한다.In particular, in the chip scale package according to the present invention, even if a window is not formed on the flexible circuit board, the semiconductor chip and the metal leads of the flexible circuit board are collectively connected by electrode bumps, so that a wiring pattern including a metal pad can be disposed. The area becomes the entire base film upper surface. Therefore, it is characterized by having flexibility in the design of the wiring pattern.
그리고, 본 발명에 따른 칩 스케일 패키지에 있어서, 탄성중합체는 스크린 프린트 방법에 의해 반도체 칩의 전극 범프 안쪽의 영역에 대응되는 베이스 필름의 상면에 형성되거나 베이스 필름의 상면에 쉬트(sheet) 형태의 탄성중합체를 부착하여 형성할 수도 있다. 이때, 탄성중합체는 금속 리드에 접속되는 전극 범프의 높이에 비례하게 베이스 필름의 상면에 형성하는 것이 바람직하다.In the chip scale package according to the present invention, the elastomer is formed on the upper surface of the base film corresponding to the area inside the electrode bump of the semiconductor chip by the screen printing method or the sheet-shaped elastic on the upper surface of the base film. It can also form by attaching a polymer. At this time, it is preferable that the elastomer is formed on the upper surface of the base film in proportion to the height of the electrode bumps connected to the metal leads.
본 발명은 또한 (A) 일면에 대하여 돌출되게 형성된 복수의 전극 범프를 갖는 반도체 칩을 준비하는 단계와; (B) 반도체 칩의 일면에 대응되는 상면과, 상면에 반대되는 하면을 갖는 베이스 필름과, 상면에 형성된 복수의 금속 패드와, 금속 패드와 각기 연결되어 반도체 칩의 전극 범프에 대응되게 뻗어 있는 금속 리드를 포함하는 배선 패턴과, 금속 패드 하부의 베이스 필름을 관통하여 비아 홀이 형성된 플렉서블 회로 기판을 준비하는 단계와; (C) 베이스 필름의 상면과 반도체 칩의 일면 사이에 탄성중합체를 개재하여 베이스 필름의 상부에 반도체 칩을 부착하는 단계와; (D) 금속 리드에 반도체 칩의 전극 범프를 직접 일괄적으로 접속하는 단계와; (E) 비아 홀을 통하여 금속 패드에 접속되는 외부접속단자를 베이스 필름의 하면에 형성하는 단계; 및 (F) 반도체 칩 외측의 베이스 필름의 상면과, 반도체 칩과 금속 리드의 전기적으로 접속된 부분을 봉지하는 단계;를 포함하는 것을 특징으로 하는 칩 스케일 패키지의 제조방법을 제공한다.(A) preparing a semiconductor chip having a plurality of electrode bumps protruding with respect to one surface; (B) a base film having an upper surface corresponding to one surface of the semiconductor chip, a base film having a lower surface opposite to the upper surface, a plurality of metal pads formed on the upper surface, and a metal pad respectively connected to the metal pad and extending to correspond to the electrode bumps of the semiconductor chip; Preparing a flexible circuit board including a wiring pattern including a lead and a via hole formed through the base film under the metal pad; (C) attaching a semiconductor chip on top of the base film via an elastomer between an upper surface of the base film and one surface of the semiconductor chip; (D) directly and collectively connecting the electrode bumps of the semiconductor chip to the metal leads; (E) forming an external connection terminal connected to the metal pad through the via hole on the bottom surface of the base film; And (F) sealing an upper surface of the base film outside the semiconductor chip, and an electrically connected portion of the semiconductor chip and the metal lead.
특히, 본 발명에 따른 제조방법은 플렉서블 회로 기판에 윈도우를 형성하지 않고, 반도체 칩과 플렉서블 회로 기판의 금속 리드를 전극 범프에 의해 일괄적으로 접속하기 때문에 금속 패드를 포함한 배선 패턴을 배치할 수 있는 영역이 베이스 필름 상면 전체가 된다. 따라서, 배선 패턴의 설계에 유연성을 갖는 것을 특징으로 한다.In particular, in the manufacturing method according to the present invention, since the semiconductor chip and the metal leads of the flexible circuit board are collectively connected by electrode bumps without forming a window on the flexible circuit board, a wiring pattern including a metal pad can be arranged. The area becomes the entire base film upper surface. Therefore, it is characterized by having flexibility in the design of the wiring pattern.
그리고, 본 발명에 따른 제조방법에 있어서, (C) 단계 및 (D) 단계가 동시에 진행되는 것이 바람직하다.In the manufacturing method according to the present invention, it is preferable that step (C) and step (D) proceed simultaneously.
그리고, 본 발명에 따른 제조방법에 있어서, (C) 단계에서 탄성중합체는 스크린 프린트 방법에 의해 반도체 칩의 전극 범프 안쪽의 영역에 대응되는 베이스 필름의 상면에 형성하거나 쉬트 형태의 탄성중합체를 베이스 필름의 상면에 형성하는 것이 바람직하다.In the manufacturing method according to the present invention, in step (C), the elastomer is formed on the top surface of the base film corresponding to the area inside the electrode bump of the semiconductor chip by the screen printing method, or the sheet-shaped elastomer is formed on the base film. It is preferable to form on the upper surface of.
또한, 본 발명에 따른 제조방법에 있어서, (C) 단계에서 금속 리드에 접속되는 전극 범프의 높이에 비례하게 베이스 필름의 상면에 탄성중합체를 형성하는 것이 바람직하다.In addition, in the manufacturing method according to the present invention, it is preferable to form an elastomer on the upper surface of the base film in proportion to the height of the electrode bumps connected to the metal leads in step (C).
이하, 첨부 도면을 참조하여 본 발명의 실시예를 보다 상세하게 설명하고자 한다.Hereinafter, with reference to the accompanying drawings will be described in detail an embodiment of the present invention.
도 3은 본 발명에 따른 윈도우를 갖지 않는 플렉서블 기판을 나타내는 평면도이다. 도 3을 참조하여 본 발명에 따른 플렉서블 회로 기판(110)을 설명하면, 플렉서블 회로 기판(110)은 베이스 필름(112)과, 베이스 필름의 상면(112a)에 형성된 배선 패턴(115)으로 구성된다. 베이스 필름(112)은 상면(112a)과 하면(도 5의 112b)을 가지는 폴리이미드 테이프이다. 배선 패턴(115)은 베이스 필름의 상면(112a)의 중심 부분에 소정의 간격으로 두고 형성된 복수의 금속 패드(114)와, 복수의 금속 패드(114)와 각기 연결되어 네 방향으로 뻗어 있는 금속 리드(116)를 포함한다. 그리고, 금속 패드(114) 아래의 베이스 필름(112)을 관통하여 비아 홀(도 5의 113)이 형성되어 있으며, 비아 홀을 통하여 베이스 필름(112)의 하면에 형성되는 외부접속단자(도 5의 140)와 금속 패드(114)가 전기적으로 접속된다.3 is a plan view showing a flexible substrate having no window according to the present invention. Referring to FIG. 3, the flexible circuit board 110 according to the present invention will be described. The flexible circuit board 110 includes a base film 112 and a wiring pattern 115 formed on the top surface 112a of the base film. . The base film 112 is a polyimide tape having an upper surface 112a and a lower surface (112b in FIG. 5). The wiring pattern 115 includes a plurality of metal pads 114 formed at predetermined intervals on a central portion of the top surface 112a of the base film, and metal leads extending in four directions, respectively, connected to the plurality of metal pads 114. 116. In addition, a via hole (113 in FIG. 5) is formed through the base film 112 under the metal pad 114, and an external connection terminal formed on the bottom surface of the base film 112 through the via hole (FIG. 5). 140 and the metal pad 114 are electrically connected to each other.
플렉서블 회로 기판(110)은 사진석판술(photolithography)을 이용하여 제조하게 되는데, 베이스 필름(112)의 상면(112a)에 구리박막(Cu foil)을 부착한 상태에서 패터닝하여 구리 배선을 형성하며, 구리 배선의 상면에 니켈(Ni)과 금(Au) 순으로 도금하거나 주석(Sn)을 도금함으로써 배선 패턴(115)을 형성하게 되며, 배선 패턴의 금속 패드(114) 하부의 일부분이 노출될 수 있도록 베이스 필름(112)을 관통하여 비아 홀(도 5의 113)을 형성한다. 그리고, 본 발명에 따른 플렉서블 회로 기판(110)에는 윈도우가 형성되지 않는다.The flexible circuit board 110 is manufactured using photolithography, and patterned in a state where a copper foil is attached to the upper surface 112a of the base film 112 to form a copper wiring. The upper surface of the copper wiring is plated in order of nickel (Ni) and gold (Au) or tin (Sn) to form the wiring pattern 115, and a portion of the lower portion of the metal pad 114 of the wiring pattern may be exposed. The via hole (113 of FIG. 5) is formed through the base film 112 so as to penetrate the via film. In addition, a window is not formed in the flexible circuit board 110 according to the present invention.
한편, 도면부호 120은 플렉서블 회로 기판의 상면(112a)에 실장될 반도체 칩을 도시하고 있으며, 반도체 칩(120)의 실장 영역의 안쪽에 금속 패드(114)가 배치되게 플렉서블 회로 기판(110)이 형성된 상태를 도시하고 있다.Meanwhile, reference numeral 120 denotes a semiconductor chip to be mounted on the upper surface 112a of the flexible circuit board, and the flexible circuit board 110 is disposed such that the metal pad 114 is disposed inside the mounting area of the semiconductor chip 120. The formed state is shown.
도 4는 플렉서블 회로 기판(110)의 상면(112a)에 반도체 칩(120)이 실장된 상태를 도시하고 있다. 도 4를 참조하면, 플렉서블 회로 기판(110)의 상면(112a)과 반도체 칩(120) 사이에 탄성중합체(132)가 개재된다. 반도체 칩의 본딩 패드(124)와 금속 리드(116)가 열압착 방법에 의해 일괄적으로 범프(126) 접속된 상태를 도시하고 있다.4 illustrates a state in which the semiconductor chip 120 is mounted on the top surface 112a of the flexible circuit board 110. Referring to FIG. 4, an elastomer 132 is interposed between the upper surface 112a of the flexible circuit board 110 and the semiconductor chip 120. The state in which the bonding pads 124 and the metal leads 116 of the semiconductor chip are collectively connected to the bumps 126 by the thermocompression bonding method is illustrated.
플렉서블 회로 기판의 상면(112a)에 부착되는 반도체 칩(120)은 활성면의 가장자리 둘레에 복수의 본딩 패드(124)가 형성되어 있다. 본딩 패드(124)의 상면에는 금속 리드(116)와의 범프(126) 접속을 위한 전극 범프(126; electrode bump)가 형성된 구조를 갖는다. 전극 범프(126)의 재질은 금속 리드(116)와의 양호한 접속성을 갖는 금 또는 니켈 재질로 형성하는 것이 바람직하며, 금속 리드(126)와의 양호한 접속성을 갖는다면 다른 재질의 전극 범프를 형성할 수도 있다. 그리고, 니켈 재질의 전극 범프의 노출된 면은 금으로 도금하는 것이 바람직하다.In the semiconductor chip 120 attached to the upper surface 112a of the flexible circuit board, a plurality of bonding pads 124 are formed around the edge of the active surface. The upper surface of the bonding pad 124 has a structure in which an electrode bump 126 is formed to connect the bump 126 with the metal lead 116. The material of the electrode bumps 126 is preferably formed of a gold or nickel material having good connectivity with the metal leads 116. If the electrode bumps 126 have good connectivity with the metal leads 126, electrode bumps of other materials may be formed. It may be. The exposed surface of the electrode bumps made of nickel is preferably plated with gold.
탄성중합체(132)는 실리콘(Silicon) 수지로 구성되는 탄성체로서, 플렉서블 회로 기판(110)과 반도체 칩(120) 사이에 개재되어 완충 역할을 하며, 반도체 칩(120)을 플렉서블 회로 기판(110) 상면(112a) 상에 부착한다. 통상적으로 탄성중합체(132)는 스크린 프린트(screen print)방법으로 베이스 필름의 상면(112a)에 인쇄하거나 쉬트(sheet) 형태의 필름으로된 탄성 중합체(132)를 베이스 필름의 상면(112a)에 부착하여 형성할 수도 있다. 좀더 상세하게 말한다면 탄성중합체(132)는 반도체 칩의 전극 범프(126) 안쪽의 영역에 대응되는 베이스 필름의 상면(112a)에 형성된다. 이때, 반도체 칩(120)을 탄성중합체(132)에 접착할 때 별도의 접착 수단, 예를 들면, 에폭시(epoxy) 또는 실리콘 계열의 접착제를 사용할 수도 있고, 약 180℃ 정도의 열을 가하여 탄성중합체(132)의 상부가 직접 반도체 칩(120)과 접착되도록 할 수도 있다.The elastomer 132 is an elastic body composed of a silicone resin, is interposed between the flexible circuit board 110 and the semiconductor chip 120 to act as a buffer, and the semiconductor chip 120 is connected to the flexible circuit board 110. It adheres to the upper surface 112a. Typically, the elastomer 132 is printed on the top surface 112a of the base film by screen printing or attaches the elastomer 132, which is a sheet-like film, to the top surface 112a of the base film. It may be formed by. In more detail, the elastomer 132 is formed on the upper surface 112a of the base film corresponding to the region inside the electrode bump 126 of the semiconductor chip. In this case, when the semiconductor chip 120 is bonded to the elastomer 132, a separate adhesive means, for example, epoxy or silicone-based adhesive may be used, and the elastomer is applied by applying heat of about 180 ° C. The upper portion of 132 may be directly bonded to the semiconductor chip 120.
한편, 탄성중합체(132)는 열압착된 전극 범프(126)의 높이에 비례하여 베이스 필름의 상면(112a)에 형성된다. 즉, 본 발명에 따른 열압착된 전극 범프(126)의 높이는 약 10㎛ 내지 30㎛이기 때문에, 반도체 칩(120)과 플렉서블 회로 기판(110) 사이에 개재되는 탄성중합체(132)의 두께는 전극 범프(126)의 높이보다는 조금 높은 15㎛ 내지 35㎛이다. 왜냐하면, 반도체 칩(120)의 전극 범프(126)를 플렉서블 회로 기판(110) 상의 금속 리드(116)에 열압착하는 과정에서 탄성중합체(132)가 완충 역할을 하기 위하여 열압착된 전극 범프(126)의 높이보다는 조금 높은 15㎛ 내지 35㎛의 탄성 중합체(132)가 개재되며, 열압착하는 과정에서 탄성중합체(132)는 눌려 전극 범프(126)의 높이와 동일한 10㎛ 내지 30㎛의 두께를 갖게 된다.Meanwhile, the elastomer 132 is formed on the top surface 112a of the base film in proportion to the height of the thermocompression-bonded electrode bumps 126. That is, since the height of the thermocompression-bonded electrode bumps 126 according to the present invention is about 10 μm to 30 μm, the thickness of the elastomer 132 interposed between the semiconductor chip 120 and the flexible circuit board 110 may be defined by the electrode. 15 micrometers to 35 micrometers slightly higher than the height of the bump 126. This is because, in the process of thermocompression bonding the electrode bump 126 of the semiconductor chip 120 to the metal lead 116 on the flexible circuit board 110, the electrode bump 126 thermocompressed so that the elastomer 132 may act as a buffer. 15 μm to 35 μm higher than the height of) is interposed therebetween, and in the thermocompression bonding process, the elastomer 132 is pressed to have a thickness of 10 μm to 30 μm equal to the height of the electrode bump 126. Will have
전극 범프(126)와 금속 리드(116)의 양호한 접속을 위하여 전극 범프(126)의 폭을 금속 리드(116)의 폭의 70%이상으로 하는 것이 바람직하다. 그리고, 베이스 필름의 상면(112a)에 탄성중합체(132)가 형성된 상태에서, 반도체 칩(120)을 탄성중합체(132)의 상면에 부착하는 공정과 반도체 칩(120)의 전극 범프(126)를 금속 리드(116)에 접속하는 공정을 동시에 진행하는 것이 바람직하다.It is preferable to make the width of the electrode bump 126 70% or more of the width of the metal lead 116 for the satisfactory connection of the electrode bump 126 and the metal lead 116. In the state where the elastomer 132 is formed on the upper surface 112a of the base film, the process of attaching the semiconductor chip 120 to the upper surface of the elastomer 132 and the electrode bump 126 of the semiconductor chip 120 are performed. It is preferable to proceed with the process of connecting to the metal lead 116 simultaneously.
그리고, 본 발명에서는 금속 리드(116)의 변형없이 금속 리드(116)가 반도체 칩의 전극 범프(126)와 접합을 이루기 때문에 열피로 시험(Temperature Cycle; T/C)과 같은 신뢰성 시험에서 신뢰성이 떨어질 수 있다. 따라서, 본 발명에서는 전극 범프(126)와 금속 리드(116)의 범프 접속된 부분에서 금속 패드(114)와 연결되는 금속 리드(116)부분을 지그제그(zigzag)형태로 형성하여 열피로 시험에서 신뢰성이 떨어지는 문제점을 극복할 수 있다.In the present invention, since the metal lead 116 is bonded to the electrode bumps 126 of the semiconductor chip without deformation of the metal lead 116, reliability in reliability tests such as a thermal fatigue test (T / C) is high. Can fall. Therefore, in the present invention, a portion of the metal lead 116 connected to the metal pad 114 in the bump-connected portion of the electrode bump 126 and the metal lead 116 is formed in the form of a zigzag to be used in the thermal fatigue test. The problem of inferior reliability can be overcome.
도 5는 도 3의 5-5선 단면도로서, 봉지공정이 완료된 본 발명에 따른 칩 스케일 패키지를 도시하고 있다. 도 5를 참조하면, 칩 스케일 패키지(200)는 플렉서블 회로 기판(110)의 상면(112a)에 탄성중합체(132)가 개재된 상태에서 반도체 칩(120)이 부착되며, 반도체 칩의 본딩 패드(124)는 플렉서블 회로 기판의 상면(112a)의 금속 리드(116)와 일괄적으로 전극 범프(126)에 의해 접속된다. 베이스 필름(112)에 형성된 비아 홀(113)을 통하여 베이스 필름의 하면(112b)에 형성된 외부접속단자(140)와 금속 패드(114)와 접속된다. 그리고, 반도체 칩(120) 외측의 플렉서블 회로 기판의 상면(112a)과, 반도체 칩(120)과 범프(126) 접속된 부분이 에폭시 계열의 봉지수지(160)에 의해 봉지된 구조를 갖는다. 여기서, 외부접속단자(140)는 솔더 볼을 비아 홀에 정렬하여 리플로우 솔더(reflow solder) 공정으로 융착하여 형성하거나, 니켈 또는 금 재질로 된 도금 범프를 형성할 수도 있다. 외부접속단자(140)는 베이스 필름의 하면(112b)에 대하여 돌출되어 있으며, 반구 형상을 갖는다.FIG. 5 is a cross-sectional view taken along line 5-5 of FIG. 3, showing the chip scale package according to the present invention after the sealing process is completed. Referring to FIG. 5, in the chip scale package 200, a semiconductor chip 120 is attached to an upper surface 112a of the flexible circuit board 110 with an elastomer 132 interposed therebetween, and a bonding pad ( 124 is connected to the metal lead 116 of the upper surface 112a of the flexible circuit board by the electrode bump 126 collectively. The via hole 113 formed in the base film 112 is connected to the external connection terminal 140 and the metal pad 114 formed on the bottom surface 112b of the base film. The upper surface 112a of the flexible circuit board outside the semiconductor chip 120 and the portion where the semiconductor chip 120 and the bump 126 are connected are encapsulated by the epoxy-based encapsulation resin 160. Here, the external connection terminal 140 may be formed by aligning the solder balls to the via holes and fusion by a reflow solder process, or may form plating bumps made of nickel or gold. The external connection terminal 140 protrudes from the lower surface 112b of the base film and has a hemispherical shape.
이와 같은 구조를 갖는 칩 스케일 패키지(200)는 반도체 칩의 본딩 패드(124)와 금속 리드(116)가 전극 범프(126)에 의해 직접 전기적으로 연결되며, 종래의 μ-BGA의 플렉서블 회로 기판에서 필요했던 윈도우가 없기 때문에 전극 범프(126)에 근접하게 금속 패드(114)를 배치할 수 있다. 즉, 금속 패드(114)를 포함한 배선 패턴(115)을 배치할 수 있는 영역이 플렉서블 회로 기판 상면(112a) 전체에 형성이 가능하기 때문에 배선 패턴(115)의 설계에 유연성을 갖는다.In the chip scale package 200 having such a structure, the bonding pad 124 of the semiconductor chip and the metal lead 116 are directly electrically connected to each other by the electrode bump 126, and in the conventional μ-BGA flexible circuit board, Since there is no window needed, the metal pad 114 can be placed close to the electrode bump 126. That is, since a region in which the wiring pattern 115 including the metal pad 114 can be disposed can be formed on the entire upper surface 112a of the flexible circuit board, the design of the wiring pattern 115 is flexible.
그리고, 본 발명에서는 반도체 칩의 외측에 본딩 패드(124)가 형성된 에지 패드형(edge pad type) 반도체 칩(120)을 이용한 칩 스케일 패키지(200)를 도시하고 있지만, 반도체 칩의 중심에 본딩 패드가 형성된 센터 패드형(center pad type) 반도체 칩도 사용할 수 있다. 예를 들면, 반도체 칩의 센터 패드에 대응되게 베이스 필름의 상면에 금속 리드를 형성하고, 금속 리드와 연결된 금속 패드를 센터 패드를 중심으로 양측에 균일하게 형성한다. 그리고, 반도체 칩과 플렉서블 회로 기판 사이에 개재되는 탄성중합체에 센터 패드와, 그에 대응되는 금속 리드가 범프로 접속할 수 있도록 개구부를 형성하고, 그 개구부를 통하여 센터 패드에 형성된 전극 범프와 금속 리드가 열압착에 의해 범프 접속한 구조를 갖는 칩 스케일 패키지를 구현하더라도 본 발명의 기술적 사상의 범위를 벗어나는 것은 아니다.In addition, although the chip scale package 200 using the edge pad type semiconductor chip 120 in which the bonding pad 124 is formed on the outside of the semiconductor chip is illustrated, the bonding pad is located at the center of the semiconductor chip. Also used is a center pad type semiconductor chip. For example, a metal lead is formed on the top surface of the base film to correspond to the center pad of the semiconductor chip, and metal pads connected to the metal lead are uniformly formed on both sides of the center pad. In addition, an opening is formed in the elastomer interposed between the semiconductor chip and the flexible circuit board so that the center pad and the corresponding metal lead can be connected to the bump, and the electrode bump and the metal lead formed in the center pad are opened through the opening. Implementing a chip scale package having a bump-connected structure by crimping does not depart from the scope of the inventive concept.
따라서, 본 발명의 구조를 따르면 플렉서블 회로 기판에 윈도우를 형성하지 않더라도 플렉서블 회로 기판의 금속 리드에 반도체 칩의 본딩 패드가 전극 범프에 의해 일괄적으로 접속되어 금속 리드와 연결된 금속 패드와 전기적으로 연결되며, 비아 홀을 통하여 금속 패드에 접속된 외부접속단자와 전기적으로 연결된 구조를 구현할 수 있다.Therefore, according to the structure of the present invention, even if the window is not formed in the flexible circuit board, the bonding pads of the semiconductor chip are connected to the metal leads of the flexible circuit board collectively by electrode bumps and electrically connected to the metal pads connected to the metal leads. The structure may be electrically connected to an external connection terminal connected to the metal pad through the via hole.
그리고, 플렉서블 회로 기판에 반도체 칩이 전극 범프에 의해 직접 접속된 구조를 갖기 때문에 패키지의 박형화를 구현할 수 있으며, 와이어 본딩이나 패턴 리드 본딩에 비하여 접속 신뢰성을 확보할 수 있다.In addition, since the semiconductor chip is directly connected to the flexible circuit board by the electrode bumps, the package can be thinned and the connection reliability can be secured as compared with the wire bonding or the pattern lead bonding.
도 1은 종래 기술에 따른 윈도우가 형성된 마이크로-볼 그리드 어레이 패키지용 플렉서블 회로 기판을 나타내는 평면도,1 is a plan view showing a flexible circuit board for a micro-ball grid array package having a window according to the prior art,
도 2는 도 1의 2-2선 단면도로서, 도 1의 플렉서블 회로 기판의 금속 리드가 반도체 칩에 본딩되는 상태를 나타내는 단면도,FIG. 2 is a cross-sectional view taken along line 2-2 of FIG. 1, showing a state in which a metal lead of the flexible circuit board of FIG. 1 is bonded to a semiconductor chip;
도 3은 본 발명에 따른 윈도우를 갖지 않는 플렉서블 회로 기판을 나타내는 평면도,3 is a plan view showing a flexible circuit board having no window according to the present invention;
도 4는 도 3의 플렉서블 기판에 반도체 칩이 실장된 상태를 나타내는 부분 절개 사시도,4 is a partial cutaway perspective view illustrating a state in which a semiconductor chip is mounted on the flexible substrate of FIG. 3;
도 5는 도 3의 5-5선 단면도로서, 본 발명에 따른 칩 스케일 패키지를 나타내는 단면도이다.5 is a cross-sectional view taken along line 5-5 of FIG. 3 and showing a chip scale package according to the present invention.
* 도면의 주요 부분에 대한 설명 *Description of the main parts of the drawing
110 : 플렉서블 회로 기판 112 : 베이스 필름110: flexible circuit board 112: base film
114 : 금속 패드 115 : 배선 패턴114: metal pad 115: wiring pattern
116 : 금속 리드 120 : 반도체 칩116 metal lead 120 semiconductor chip
124 : 본딩 패드 126 : 전극 범프124: bonding pad 126: electrode bump
140 : 외부접속단자 132 : 탄성중합체140: external connection terminal 132: elastomer
150 : 봉지 수지150: bag resin
Claims (19)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980004019A KR100536886B1 (en) | 1998-02-11 | 1998-02-11 | Chip scale package and method for manufacturing thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980004019A KR100536886B1 (en) | 1998-02-11 | 1998-02-11 | Chip scale package and method for manufacturing thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990069638A KR19990069638A (en) | 1999-09-06 |
| KR100536886B1 true KR100536886B1 (en) | 2006-05-09 |
Family
ID=37181094
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980004019A KR100536886B1 (en) | 1998-02-11 | 1998-02-11 | Chip scale package and method for manufacturing thereof |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100536886B1 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001308220A (en) * | 2000-04-24 | 2001-11-02 | Nec Corp | Semiconductor package and its manufacturing method |
| KR101119473B1 (en) * | 2009-10-07 | 2012-03-16 | 이성규 | Semiconductor package and method for manufacturing the same |
| KR101124110B1 (en) * | 2010-02-16 | 2012-03-21 | 삼성전기주식회사 | Semiconductor chip package and method for manufacturing the same |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08316271A (en) * | 1995-05-12 | 1996-11-29 | Nitto Denko Corp | Film carrier and semiconductor device using the same |
| KR970053636A (en) * | 1995-12-27 | 1997-07-31 | 황인길 | Chip-Sized Semiconductor Package Using Flip Chip Technology |
| JPH09260535A (en) * | 1996-03-22 | 1997-10-03 | Hitachi Ltd | Semiconductor integrated circuit device and its manufacture |
| JPH10135270A (en) * | 1996-10-31 | 1998-05-22 | Casio Comput Co Ltd | Semiconductor device and manufacture thereof |
| JPH11111882A (en) * | 1997-10-07 | 1999-04-23 | Hitachi Cable Ltd | Bga type semiconductor device and wiring board for the device |
-
1998
- 1998-02-11 KR KR1019980004019A patent/KR100536886B1/en not_active IP Right Cessation
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08316271A (en) * | 1995-05-12 | 1996-11-29 | Nitto Denko Corp | Film carrier and semiconductor device using the same |
| KR970053636A (en) * | 1995-12-27 | 1997-07-31 | 황인길 | Chip-Sized Semiconductor Package Using Flip Chip Technology |
| JPH09260535A (en) * | 1996-03-22 | 1997-10-03 | Hitachi Ltd | Semiconductor integrated circuit device and its manufacture |
| JPH10135270A (en) * | 1996-10-31 | 1998-05-22 | Casio Comput Co Ltd | Semiconductor device and manufacture thereof |
| JPH11111882A (en) * | 1997-10-07 | 1999-04-23 | Hitachi Cable Ltd | Bga type semiconductor device and wiring board for the device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR19990069638A (en) | 1999-09-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0676091B1 (en) | Tab testing of area array interconnected chips | |
| KR100244580B1 (en) | Method for manufacturing circuit board having matal bump and semiconductor chip package | |
| US6593648B2 (en) | Semiconductor device and method of making the same, circuit board and electronic equipment | |
| US5350947A (en) | Film carrier semiconductor device | |
| JP2980046B2 (en) | Semiconductor device mounting structure and mounting method | |
| KR19980020726A (en) | Chip scale ball grid array package and its manufacturing method | |
| JP2007518282A (en) | Flip-chip QFN package and method therefor | |
| KR20030008616A (en) | Bumped chip carrier package using lead frame and method for manufacturing the same | |
| JP2001015679A (en) | Semiconductor device and manufacture thereof | |
| KR0185570B1 (en) | Chip scale package and method of making the same | |
| KR20060101385A (en) | A semiconductor device and a manufacturing method of the same | |
| US6271057B1 (en) | Method of making semiconductor chip package | |
| KR100618542B1 (en) | Method for manufacturing stack package | |
| KR100536886B1 (en) | Chip scale package and method for manufacturing thereof | |
| KR100470144B1 (en) | Semiconductor chip package with tape circuit board and chip size using it | |
| JP2949969B2 (en) | Film carrier semiconductor device | |
| JP4038021B2 (en) | Manufacturing method of semiconductor device | |
| JPH0964080A (en) | Semiconductor device and method of manufacturing it | |
| WO1997001865A1 (en) | Semiconductor device and method of manufacturing the same | |
| JP3968321B2 (en) | Semiconductor device and manufacturing method thereof | |
| KR100592785B1 (en) | Stack package stacking chip scale packageCSP | |
| JP3623641B2 (en) | Semiconductor device | |
| JP2602834B2 (en) | Semiconductor device | |
| JP2944586B2 (en) | BGA type semiconductor device and manufacturing method thereof | |
| US6645794B2 (en) | Method of manufacturing a semiconductor device by monolithically forming a sealing resin for sealing a chip and a reinforcing frame by transfer molding |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |