JP2002252322A - Electronic component packaging board and its manufacturing method - Google Patents

Electronic component packaging board and its manufacturing method

Info

Publication number
JP2002252322A
JP2002252322A JP2001045809A JP2001045809A JP2002252322A JP 2002252322 A JP2002252322 A JP 2002252322A JP 2001045809 A JP2001045809 A JP 2001045809A JP 2001045809 A JP2001045809 A JP 2001045809A JP 2002252322 A JP2002252322 A JP 2002252322A
Authority
JP
Japan
Prior art keywords
circuit electrode
electronic component
electrode pattern
semiconductor chip
mounting board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001045809A
Other languages
Japanese (ja)
Inventor
Takeshi Iwashita
斌 岩下
Haruhiko Makino
晴彦 牧野
Hidetoshi Kusano
英俊 草野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2001045809A priority Critical patent/JP2002252322A/en
Publication of JP2002252322A publication Critical patent/JP2002252322A/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic

Abstract

PROBLEM TO BE SOLVED: To easily and simultaneously form an accurate circuit electrode pattern, in which a line edge is regulated as compared with a conventional system, and a terminal electrode having a certain amount of thickness. SOLUTION: An electronic component packaging board has specific circuit electrode patterns 13A to 13C, flip-chip system semiconductor chips 11A and 11B that are packaged to the circuit electrode patterns 13A to 13C, terminal electrodes 15A and 15B that are connected to the semiconductor chip 11A and 11B, and a sealing member 12 that is insulated and sealed so that the entire portions of the circuit electrode patterns 13A to 13C and semiconductor chips 11A and 11B, and one portion of the terminal electrodes 15A and 15B are covered. In the circuit electrode patterns 13A to 13C, a desired conductive member is formed by plating on one surface of a conductive base that can be plated and etched. In the terminal electrodes 15A and 15B, the conductive base is selected, etched, and removed for simultaneous forming after the desired conductive member is formed by plating on both the surfaces of the conductive base, so that the manufacturing of the thin semiconductor chip packaging board is conducted since no organic substrates such as a prepreg are used.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【０００１】[0001]

【発明の属する技術分野】この発明はＮＥＷ−ＴＡＢ
（Ｔape Ａutomated Ｂonding）技術及びＵＦＰＬ（Ｕl
tra Ｆine Ｐattern Ｌead−flame）技術に関し、フリ
ップチップ方式の半導体部品を実装した薄型の半導体チ
ップ実装基板に適用して好適な電子部品実装基板及びそ
の製造方法に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a NEW-TAB
(Tape Automated Bonding) technology and UFPL (UL
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a tra Fine Pattern Lead-flame technology, and relates to an electronic component mounting board suitable for application to a thin semiconductor chip mounting board on which a flip-chip type semiconductor component is mounted, and a method of manufacturing the same.

【０００２】[0002]

【従来の技術】近年、情報通信分野ではマルチメディア
の発達に伴い通信機能に加えて多種多様な機能を備えた
携帯電話機や携帯ゲーム機等が使用される場合が多くな
ってきた。これらの携帯端末装置等には通信機能や情報
検索機能などを実現する多数の電子部品や配線パターン
を実装したモールド樹脂封止基板が使用される場合が多
い。2. Description of the Related Art In recent years, in the field of information and communication, with the development of multimedia, portable telephones and portable game machines having various functions in addition to communication functions have been often used. These portable terminal devices often use a molded resin-sealed substrate on which a large number of electronic components and wiring patterns for realizing a communication function and an information search function are mounted.

【０００３】この種のモールド樹脂封止基板には軽量化
及び小型化が要求されるが、従来から両面銅箔を有した
有機基板が使用されている。有機基板はガラスエポキシ
プリプレイグと呼ばれるガラス繊維布に半硬化状態のエ
ポキシ樹脂を塗布したものである。[0003] This type of molded resin-sealed substrate is required to be lighter and smaller, but an organic substrate having double-sided copper foil has conventionally been used. The organic substrate is obtained by applying a semi-cured epoxy resin to a glass fiber cloth called glass epoxy prepreg.

【０００４】図６は従来例に係るモールド樹脂封止基板
１０の構成例を示す断面図である。図６に示すモールド
樹脂封止基板１０はフリップチップ方式の半導体チップ
１Ａ，１Ｂを実装したものであり、高さがｈで幅がｗ程
度であり、その内部に有機基板８を有している。この有
機基板８の表裏面には所定の回路電極パターン３Ａ〜３
Ｄ及び所定数の端子電極５Ａ〜５Ｄが設けられており、
この端子電極５Ａ、回路電極パターン３Ａ〜３Ｃ上には
半導体チップ１Ａが実装され、回路電極パターン３Ｄ下
及び端子電極５Ｄには半導体チップ１Ｂが実装されてい
る。FIG. 6 is a cross-sectional view showing a configuration example of a mold resin sealing substrate 10 according to a conventional example. The mold resin sealing substrate 10 shown in FIG. 6 is one on which flip-chip type semiconductor chips 1A and 1B are mounted, has a height of about h and a width of about w, and has an organic substrate 8 therein. . Predetermined circuit electrode patterns 3A to 3
D and a predetermined number of terminal electrodes 5A to 5D are provided,
A semiconductor chip 1A is mounted on the terminal electrodes 5A and the circuit electrode patterns 3A to 3C, and a semiconductor chip 1B is mounted below the circuit electrode patterns 3D and on the terminal electrodes 5D.

【０００５】半導体チップ１Ａのバンプ電極４Ａは端子
電極５Ａに接続され、そのバンプ電極４Ｂは回路電極パ
ターン３Ａに接続され、そのバンプ電極４Ｃは回路電極
パターン３Ｂに接続され、そのバンプ電極４Ｄは回路電
極パターン３Ｃに接合されている。The bump electrode 4A of the semiconductor chip 1A is connected to a terminal electrode 5A, the bump electrode 4B is connected to a circuit electrode pattern 3A, the bump electrode 4C is connected to a circuit electrode pattern 3B, and the bump electrode 4D is connected to a circuit. It is joined to the electrode pattern 3C.

【０００６】また、半導体チップ１Ｂは一方で回路電極
パターン３Ｄ下にバンプ電極４Ｅを介在して接続され、
他方で端子電極５Ｄにバンプ電極４Ｆを介在して接続さ
れている。端子電極５Ａはコンタクトホール６を通じて
端子電極５Ｃに接続され、回路電極パターン３Ｄはコン
タクトホール７を通じて回路電極パターン３Ｃに接続さ
れている。この回路電極パターン３Ａ〜３Ｄ、半導体チ
ップ１Ａ，１Ｂの全部及び端子電極５Ａ〜５Ｄの一部を
覆うように封止部材２により絶縁封止されている。On the other hand, the semiconductor chip 1B is connected under the circuit electrode pattern 3D with a bump electrode 4E interposed therebetween.
On the other hand, it is connected to the terminal electrode 5D via the bump electrode 4F. The terminal electrode 5A is connected to the terminal electrode 5C through the contact hole 6, and the circuit electrode pattern 3D is connected to the circuit electrode pattern 3C through the contact hole 7. The circuit electrode patterns 3A to 3D, the entirety of the semiconductor chips 1A and 1B, and a part of the terminal electrodes 5A to 5D are insulated and sealed by the sealing member 2.

【０００７】これらの回路電極パターン３Ａ〜３Ｄ及び
端子電極５Ａ〜５Ｄは両面銅箔付きの有機基板８を使用
して形成されたものである。この製造方法によれば、ま
ず、有機基板８の両面銅箔にレジストパターニング処理
をし、図示しないレジストをマスクにして不要な銅箔を
エッチング除去することにより回路電極パターン３Ａ〜
３Ｄ及び端子電極５Ａ〜５Ｄを形成する。The circuit electrode patterns 3A to 3D and the terminal electrodes 5A to 5D are formed using an organic substrate 8 having a double-sided copper foil. According to this manufacturing method, first, a resist patterning process is performed on the double-sided copper foil of the organic substrate 8, and unnecessary copper foil is removed by etching using a resist (not shown) as a mask.
3D and terminal electrodes 5A to 5D are formed.

【０００８】その後、配線パターンの所定の位置で有機
基板８を貫くコンタクトホール６，７（開孔部）を形成
する。このコンタクトホール６，７に無電解法により銅
メッキを施し、このコンタクトホール６，７を通じて端
子電極５Ａ〜５Ｄの表裏の端子電極５Ａ，５Ｃを接続し
たり、回路電極パターン３Ｂ，３Ｃの表裏を接続する。
これにより、半導体チップ１Ａと半導体チップ１Ｂとの
間を接続することや、端子電極５Ａ，５Ｃを接続するこ
とができる。Thereafter, contact holes 6 and 7 (openings) penetrating the organic substrate 8 are formed at predetermined positions of the wiring pattern. Copper plating is applied to the contact holes 6 and 7 by an electroless method, and the terminal electrodes 5A and 5C on the front and back of the terminal electrodes 5A to 5D are connected through the contact holes 6 and 7 or the front and back of the circuit electrode patterns 3B and 3C are connected. Connecting.
Thus, the connection between the semiconductor chip 1A and the semiconductor chip 1B can be established, and the terminal electrodes 5A and 5C can be connected.

【０００９】[0009]

【発明が解決しようとする課題】ところで、従来方式の
モールド樹脂封止基板１０の製造方法によれば、両面銅
箔付きの有機基板８に回路電極パターン３Ａ〜３Ｄや端
子電極５Ａ〜５Ｄなどを形成していた。このため、次の
うような問題がある。According to the conventional method of manufacturing the molded resin encapsulating substrate 10, the circuit electrode patterns 3A to 3D and the terminal electrodes 5A to 5D are formed on the organic substrate 8 having double-sided copper foil. Had formed. Therefore, there are the following problems.

【００１０】 銅箔をエッチングして回路電極パター
ン３Ａ〜３Ｄを形成した際に、オーバーエッチングによ
って銅箔の側面（エッチング面）が垂直に切り立つこと
なく、その側面が内部にえぐれた鼓状にラインエッジが
仕上がってしまうおそれがある。これは配線パターンが
微細化するほど著しい。When the copper foil is etched to form the circuit electrode patterns 3A to 3D, the side surface (etched surface) of the copper foil does not stand up vertically due to over-etching, and the side surface is lined in a hollow shape with a hollow inside. Edges may be finished. This is remarkable as the wiring pattern becomes finer.

【００１１】 配線パターンの残りしろが安定せず、
表皮効果の点でインピーダンス特性にばらつきを生ずる
おそれがある。The remaining margin of the wiring pattern is not stable,
There is a possibility that the impedance characteristics may vary in terms of the skin effect.

【００１２】 ＴＡＢ実装方法ではテープの薄型化に
よりチップ実装後にテープのうねりが生じ、封止工程時
の位置決めが益々困難になる。In the TAB mounting method, tape swelling occurs after chip mounting due to the thinning of the tape, and positioning during the sealing step becomes more and more difficult.

【００１３】 表裏の回路電極パターン３Ａ〜３Ｄを
接続するためには、有機基板８にスルーホール６，７を
開けたり、そのスルーホール６，７に無電解メッキを施
さなければならない等、形成工程の簡略化の妨げとな
る。In order to connect the front and back circuit electrode patterns 3A to 3D, formation steps such as forming through holes 6 and 7 in the organic substrate 8 and applying electroless plating to the through holes 6 and 7 are required. Hinders simplification.

【００１４】そこで、この発明はこのような従来の課題
を解決したものであって、従来方式に比べてラインエッ
ジが整った高精度の回路電極パターンや、ある程度の厚
みを有した端子電極を容易かつ同時に形成できるように
した電子部品実装基板及びその製造方法を提供すること
を目的とする。Therefore, the present invention solves such a conventional problem, and can easily provide a high-precision circuit electrode pattern having a line edge which is more uniform than that of the conventional method, and a terminal electrode having a certain thickness. It is another object of the present invention to provide an electronic component mounting board and a manufacturing method thereof that can be formed simultaneously.

【００１５】[0015]

【課題を解決するための手段】上述した課題は、所定の
回路電極パターンと、この回路電極パターンに実装され
たフリップチップ方式の半導体チップと、この半導体チ
ップに接続された端子電極と、回路電極パターン、半導
体チップの全部及び端子電極の一部を覆うように絶縁封
止された封止部材とを備え、端子電極はメッキ及びエッ
チング可能な導電性の基材の一方の面に所望の導電部材
がメッキにより形成され、その後、導電性の基材を選択
エッチング除去して形成されたものであることを特徴と
する電子部品実装基板によって解決される。SUMMARY OF THE INVENTION The above-mentioned object is to provide a predetermined circuit electrode pattern, a flip-chip type semiconductor chip mounted on the circuit electrode pattern, a terminal electrode connected to the semiconductor chip, and a circuit electrode. A sealing member that is insulated and sealed so as to cover the pattern, the entirety of the semiconductor chip, and a part of the terminal electrode, wherein the terminal electrode is provided on one surface of a conductive base material that can be plated and etched. Is formed by plating, and then formed by selectively etching and removing the conductive base material.

【００１６】本発明に係る電子部品実装基板によれば、
銅箔をエッチングして得られた端子電極よりも、ライン
エッジが整った高精度かつ、ある程度の厚みを有した端
子電極を備えた電子部品実装基板を提供することができ
る。しかも、導電性の基材は封止部材形成工程に至るま
での仮の基板として使用される他に、導電性の基材のエ
ッチング残留部分を端子電極として構成することができ
る。According to the electronic component mounting board of the present invention,
It is possible to provide an electronic component mounting board provided with a terminal electrode having a line edge that is more accurate and has a certain thickness than a terminal electrode obtained by etching a copper foil. In addition, the conductive base material can be used as a temporary substrate before the sealing member forming step, and the etched remaining portion of the conductive base material can be configured as a terminal electrode.

【００１７】従って、プリプレグなどの有機基板を使用
しないので、薄型の半導体チップ実装基板を製造するこ
とができる。また、半導体チップを両面実装する場合で
あっても、隣接する回路電極パターンの反対側の面に他
の半導体チップを実装できるので、スルーホールを省略
することができる。Accordingly, a thin semiconductor chip mounting substrate can be manufactured because an organic substrate such as a prepreg is not used. Further, even when the semiconductor chip is mounted on both sides, another semiconductor chip can be mounted on the surface on the opposite side of the adjacent circuit electrode pattern, so that through holes can be omitted.

【００１８】本発明に係る電子部品実装基板の製造方法
は、メッキ及びエッチング可能な導電性の基材の一方の
面に所望の導電部材をメッキして所定の回路電極パター
ンを形成すると共に、その基材の他方の面に導電部材を
メッキして所定数の端子電極パターンを形成する工程
と、端子電極パターンを形成された回路電極基板の回路
電極パターン上に面接合可能なフリップチップ方式の半
導体チップを実装する工程と、半導体チップを実装され
た回路電極基板上に絶縁性の封止部材を形成する工程
と、封止部材を形成された回路電極基板から端子電極及
び回路電極パターンの各々をマスクにして導電性の基材
を選択エッチング除去する工程とを含むことを特徴とす
るものである。According to the method of manufacturing an electronic component mounting board according to the present invention, a desired conductive member is plated on one surface of a conductive substrate that can be plated and etched to form a predetermined circuit electrode pattern. A step of forming a predetermined number of terminal electrode patterns by plating a conductive member on the other surface of the base material, and a flip-chip type semiconductor that can be surface-bonded to the circuit electrode pattern of the circuit electrode substrate on which the terminal electrode patterns are formed A step of mounting the chip, a step of forming an insulating sealing member on the circuit electrode substrate on which the semiconductor chip is mounted, and each of the terminal electrodes and the circuit electrode pattern from the circuit electrode substrate on which the sealing member is formed. Selectively etching and removing the conductive base material using the mask as a mask.

【００１９】本発明に係る電子部品実装基板の製造方法
によれば、銅箔をエッチングして得られた配線パターン
や端子電極よりも、ラインエッジが整った高精度の回路
電極パターンや、ある程度の厚みを有した端子電極を備
えた電子部品実装基板を製造することができる。しか
も、導電性の基材を封止部材形成工程に至るまでの仮の
基板として使用できるので、リードフレームのような凹
凸状のうねりが発生しなくなり、正確なボンディング作
業を行うことができる。更に、導電性の基材を使用した
端子電極を回路電極パターンと同時に形成することがで
きる。According to the method of manufacturing an electronic component mounting board according to the present invention, a circuit electrode pattern with a more precise line edge and a certain degree An electronic component mounting board provided with a terminal electrode having a thickness can be manufactured. In addition, since the conductive base material can be used as a temporary substrate before the sealing member forming step, uneven undulation such as a lead frame does not occur, and an accurate bonding operation can be performed. Further, a terminal electrode using a conductive base material can be formed simultaneously with the circuit electrode pattern.

【００２０】従って、プリプレグなどの有機基板を使用
しないので、薄型の半導体チップ実装基板を再現性良く
製造することができる。また、半導体チップを両面実装
する場合であっても、隣接する回路電極パターンの反対
側の面に他の半導体チップを実装できるので、スルーホ
ールを省略することができる。Accordingly, since no organic substrate such as a prepreg is used, a thin semiconductor chip mounting substrate can be manufactured with good reproducibility. Further, even when the semiconductor chip is mounted on both sides, another semiconductor chip can be mounted on the surface on the opposite side of the adjacent circuit electrode pattern, so that through holes can be omitted.

【００２１】[0021]

【発明の実施の形態】続いて、この発明に係る電子部品
実装基板及びその製造方法の一実施の形態について、図
面を参照しながら説明をする。 （１）実施形態 図１は本発明に係る実施形態としての電子部品実装基板
１００の構成例を示す断面図である。この実施形態では
メッキ及びエッチング可能な導電性の基材の一方の面に
所望の導電部材をメッキして所定の回路電極パターンを
形成すると共に、その基材の他方の面に導電部材をメッ
キして所定数の端子電極パターンを形成するようにし
て、銅箔をエッチングして得られた端子電極よりも、ラ
インエッジが整った高精度かつ、ある程度の厚みを有し
た端子電極を形成できるようにすると共に、導電性の基
材を封止部材形成工程に至るまでの仮の基板として使用
したり、導電性の基材のエッチング残留部分により端子
電極を回路電極パターンと同時に形成できるようにした
ものである。Next, an embodiment of an electronic component mounting board and a method of manufacturing the same according to the present invention will be described with reference to the drawings. (1) Embodiment FIG. 1 is a cross-sectional view showing a configuration example of an electronic component mounting board 100 as an embodiment according to the present invention. In this embodiment, a desired conductive member is plated on one surface of a conductive substrate that can be plated and etched to form a predetermined circuit electrode pattern, and the conductive member is plated on the other surface of the substrate. In order to form a predetermined number of terminal electrode patterns, the terminal edges are more accurate than the terminal electrodes obtained by etching the copper foil, and a terminal electrode having a certain thickness can be formed. In addition, a conductive base material can be used as a temporary substrate before the sealing member forming step, or a terminal electrode can be formed simultaneously with the circuit electrode pattern by the etching residue of the conductive base material. It is.

【００２２】図１に示す電子部品実装基板１００は薄型
のモールド樹脂封止基板に適用して好適であり、電子部
品の一例となる面接合可能なフリップチップ方式の半導
体集積回路チップ（以下で単に半導体チップという）１
１Ａ，１１Ｂを封止部材１２により封止されたものであ
る。もちろん、電子部品はフリップチップ方式の半導体
チップ１１Ａ，１１Ｂに限られることはなく、ワイヤー
ボンディング可能な半導体チップであってもよい。The electronic component mounting substrate 100 shown in FIG. 1 is preferably applied to a thin mold resin sealing substrate, and is a flip-chip type semiconductor integrated circuit chip (hereinafter simply referred to as a surface-bondable type) which is an example of an electronic component. Semiconductor chip) 1
1A and 11B are sealed by a sealing member 12. Of course, the electronic component is not limited to the flip-chip type semiconductor chips 11A and 11B, and may be a semiconductor chip that can be wire-bonded.

【００２３】この電子部品実装基板１００は所定の複数
の回路電極パターン１３Ａ〜１３Ｃ及び所定数の端子電
極（外部リード）１５Ａ，１５Ｂを有している。この一
方の端子電極１５Ａ、回路電極パターン１３Ａ，１３
Ｂ，１３Ｃ上には半導体チップ１１Ａが実装されてい
る。半導体チップ１１Ａは端子電極１５Ａ、回路電極パ
ターン１３Ａ，１３Ｂ，１３Ｃ上で半田又は金のバンプ
電極１４Ａ〜１４Ｄを介在して接続されている。The electronic component mounting board 100 has a plurality of predetermined circuit electrode patterns 13A to 13C and a predetermined number of terminal electrodes (external leads) 15A and 15B. The one terminal electrode 15A and the circuit electrode patterns 13A, 13
A semiconductor chip 11A is mounted on B and 13C. The semiconductor chip 11A is connected to the terminal electrodes 15A and the circuit electrode patterns 13A, 13B, 13C via solder or gold bump electrodes 14A to 14D.

【００２４】電子部品実装基板１００では半導体チップ
１１Ａを実装された回路電極パターン１３Ｃの反対側の
面に他の半導体チップ１１Ｂが実装されている。この半
導体チップ１１Ｂの一方の側は回路電極パターン１３Ｃ
下で半田又は金のバンプ電極１４Ｅを介在して接続され
ており、他方の側はバンプ電極１４Ｆを介在して端子電
極１５Ｂに接続されている。In the electronic component mounting board 100, another semiconductor chip 11B is mounted on the surface opposite to the circuit electrode pattern 13C on which the semiconductor chip 11A is mounted. One side of the semiconductor chip 11B is a circuit electrode pattern 13C.
The lower side is connected via a solder or gold bump electrode 14E, and the other side is connected to a terminal electrode 15B via a bump electrode 14F.

【００２５】電子部品実装基板１００によっては数十〜
数百本の端子電極１５Ａ，１５Ｂが設けられる。２つの
半導体チップ１１Ａ，１１Ｂとの間は回路電極パターン
１３Ｃを通して電気的に接続されるので、従来方式に比
べてスルーホール無しに半導体チップ１１Ａ，１１Ｂと
の間を接続することができる。Several tens to several depending on the electronic component mounting board 100
Several hundred terminal electrodes 15A and 15B are provided. Since the two semiconductor chips 11A and 11B are electrically connected through the circuit electrode pattern 13C, the two semiconductor chips 11A and 11B can be connected to the semiconductor chips 11A and 11B without through holes as compared with the conventional method.

【００２６】この回路電極パターン１３Ａ〜１３Ｃはメ
ッキ及びエッチング可能な導電性の基材の一方の面に所
望の導電部材がメッキにより形成され、端子電極１５
Ａ，１５Ｂは同じ導電性の基材の両面に所望の導電部材
がメッキにより形成され、その後、この導電性の基材を
選択エッチング除去して同時に形成されたものである。Each of the circuit electrode patterns 13A to 13C is formed by plating a desired conductive member on one surface of a conductive base material that can be plated and etched.
A and 15B are formed by forming a desired conductive member on both surfaces of the same conductive base material by plating, and then removing the conductive base material by selective etching.

【００２７】上述の端子電極１５Ａ，１５Ｂの一部及び
回路電極パターン１３Ａ〜１３Ｃの全部は電気メッキ法
により形成される。例えば、回路電極パターン１３Ａ〜
１３Ｃは導電性の基材に金、ニッケル、銅、ニッケル、
金の順にメッキされ、端子電極１５Ａ，１５Ｂは同じ導
電性の基材のエッチング残留部分を芯材となされ、この
芯材の一方の面側は回路電極パターン１３Ａ〜１３Ｃと
同様にしては金、ニッケル、銅、ニッケル、金の順にメ
ッキされ、他方の面側はニッケル及び金の順にメッキが
各々成長されて構成される。Part of the terminal electrodes 15A and 15B and all of the circuit electrode patterns 13A to 13C are formed by electroplating. For example, circuit electrode patterns 13A-
13C is a conductive base material of gold, nickel, copper, nickel,
The terminal electrodes 15A and 15B are plated with gold, and the remaining portions of the same conductive base material remaining after etching are used as a core material. One surface of this core material is made of gold, similarly to the circuit electrode patterns 13A to 13C. The plating is performed in the order of nickel, copper, nickel, and gold, and the other surface is formed by growing plating in the order of nickel and gold.

【００２８】このように形成すると、導電性の基材を封
止部材形成工程に至るまでの仮の基板として使用できる
他に、その導電性の基材のエッチング残留部分を使用し
た端子電極１５Ａ，１５Ｂを構成することができる。When formed in this manner, the conductive base material can be used as a temporary substrate before the sealing member forming step, and the terminal electrodes 15A, 15B.

【００２９】しかも、回路電極パターン１３Ａ〜１３Ｃ
のサイドエッジを垂直に切り立つように整形することが
でき、銅箔をエッチングしてパターン形成する場合に比
べてラインエッジが整った高精度の回路電極パターン１
３Ａ〜１３Ｃ及び、表皮効果に優れた配線パターンが得
られ、高周波動作に最適となる。端子電極１５Ａ，１５
Ｂもある程度の厚みを確保することができ、内部抵抗に
低い電極を得ることができる。Moreover, the circuit electrode patterns 13A to 13C
Can be formed so that the side edges of the circuit electrode are vertically steep, and the line edge is more accurate than in the case where the pattern is formed by etching a copper foil.
3A to 13C and a wiring pattern excellent in the skin effect are obtained, which is optimal for high frequency operation. Terminal electrodes 15A, 15
B can secure a certain thickness, and an electrode having a low internal resistance can be obtained.

【００３０】この封止部材１２はこれらの回路電極パタ
ーン１３Ａ〜１３Ｃ、２つの半導体チップ１１Ａ，１１
Ｂの全部及び端子電極１５Ａ，１５Ｂの一部を覆うよう
に絶縁封止される。封止部材１２にはモールド樹脂が使
用される。電子部品実装基板１００の外部形状は所定の
射出金型にセットされ、モールド樹脂を注入することに
より成形される。The sealing member 12 is composed of the circuit electrode patterns 13A to 13C and the two semiconductor chips 11A, 11A.
It is insulated and sealed so as to cover all of B and part of the terminal electrodes 15A and 15B. A molding resin is used for the sealing member 12. The external shape of the electronic component mounting board 100 is set in a predetermined injection mold, and is molded by injecting a molding resin.

【００３１】続いて、電子部品実装基板１００の製造方
法について説明をする。図２〜図５は電子部品実装基板
１００の形成例（その１〜４）を示す工程図である。こ
の例ではメッキ及びエッチング可能な導電性の基材の一
方の面に所望の導電部材をメッキにより形成すると共
に、その導電性の基材の両面に所望の導電部材をメッキ
により形成し、その後、その導電性の基材を選択エッチ
ングして除去することにより回路電極パターン１３Ａ〜
１３Ｃ及び外部リードとなる端子電極１５Ａ，１５Ｂを
同時に形成する場合を例に挙げる。Next, a method of manufacturing the electronic component mounting board 100 will be described. 2 to 5 are process diagrams showing examples of forming the electronic component mounting board 100 (parts 1 to 4). In this example, a desired conductive member is formed by plating on one surface of a conductive substrate that can be plated and etched, and a desired conductive member is formed by plating on both surfaces of the conductive substrate. By removing the conductive base material by selective etching, the circuit electrode patterns 13A to 13A are formed.
The case where 13C and terminal electrodes 15A and 15B serving as external leads are formed simultaneously will be described as an example.

【００３２】また、回路電極パターン１３Ａ〜１３Ｃ及
び端子電極１５Ａ，１５Ｂは導電性の基材に非メッキ部
材を選択的に形成した後に、その非メッキ部材をマスク
にしてその基材に所望の導電部材をメッキにより成長さ
せる場合を想定する。The circuit electrode patterns 13A to 13C and the terminal electrodes 15A and 15B are formed by selectively forming a non-plated member on a conductive base material and then using the non-plated member as a mask to form a desired conductive material on the base material. It is assumed that the member is grown by plating.

【００３３】これを前提にして、まず、メッキ及びエッ
チング可能な導電性の基材の一例となる、図２Ａの断面
図に示すような板厚ｔの銅合金板２０を準備する。銅合
金板２０は通常のリードフレームと同様の素材のものを
用いるとよい。銅合金板２０の板厚ｔは１００〜２００
μｍ程度であり、この例ではｔ＝１５０μｍの銅合金板
２０を使用する。この銅合金板２０は電子部品実装基板
１００を製造する過程で仮の基板として使用されると共
に、その銅合金板２０の一部が端子電極１５Ａ，１５Ｂ
の心材を構成するようになされる。On the premise of this, first, a copper alloy plate 20 having a thickness t as shown in the sectional view of FIG. 2A, which is an example of a conductive substrate that can be plated and etched, is prepared. The copper alloy plate 20 is preferably made of the same material as a normal lead frame. The thickness t of the copper alloy plate 20 is 100 to 200.
In this example, a copper alloy plate 20 with t = 150 μm is used. The copper alloy plate 20 is used as a temporary substrate in the process of manufacturing the electronic component mounting board 100, and a part of the copper alloy plate 20 is used as a terminal electrode 15A, 15B.
Of the heartwood.

【００３４】このような銅合金板２０が準備できたら、
所定の回路電極パターン１３Ａ〜１３Ｃ及び所定数の端
子電極１５Ａ，１５Ｂを形成するために、図２Ｂの平面
図において、銅合金板２０の一方の面に非メッキ部材の
一例となるレジストを写真法によりパターニングする。
例えば、銅合金板２０の全面にレジストを塗布し、所定
の回路電極パターン及び端子電極パターンを焼き付けた
レチクルをマスクにして露光する。When such a copper alloy plate 20 is prepared,
In order to form the predetermined circuit electrode patterns 13A to 13C and the predetermined number of terminal electrodes 15A and 15B, a resist as an example of a non-plated member is formed on one surface of the copper alloy plate 20 in the plan view of FIG. Patterning.
For example, a resist is applied to the entire surface of the copper alloy plate 20, and exposure is performed using a reticle on which a predetermined circuit electrode pattern and terminal electrode pattern are printed as a mask.

【００３５】その後、レジストを現像した後に不要なレ
ジスト膜を除去する。これにより、銅合金板２０の一方
の面に、図２Ｂに示す端子電極パターンＰ１、Ｐ５及び
回路電極パターンＰ２〜Ｐ４を反転したレジストパター
ン１６を形成することができる。この端子電極パターン
Ｐ１，Ｐ５によって数十〜数百本の端子電極１５Ａ，１
５Ｂを銅合金板２０から電気的に素子分離するようにな
される。Then, after developing the resist, the unnecessary resist film is removed. Thereby, on one surface of the copper alloy plate 20, the resist pattern 16 obtained by inverting the terminal electrode patterns P1, P5 and the circuit electrode patterns P2 to P4 shown in FIG. 2B can be formed. Depending on the terminal electrode patterns P1 and P5, tens to hundreds of terminal electrodes 15A, 1
5B is electrically separated from the copper alloy plate 20.

【００３６】この銅合金板２０の反対面にも端子電極パ
ターンを画定するための、図２Ｃに示すレジストパター
ン１７を形成する。なお、この例では端子電極１５Ａ，
１５Ｂとなる銅合金板２０の側壁にはレジストが形成さ
れない。これは端子電極１５Ａ，１５Ｂとなる銅合金板
２０の側壁にもメッキを成長することで、銅合金板エッ
チング時にエッチャントの浸食を防げるからである。図
２Ｃは図２Ｂに示した銅合金板２０のＸ１−Ｘ２矢視断
面図である。以後の形成例では電子部品実装基板１００
の断面の形成工程について説明する。A resist pattern 17 shown in FIG. 2C for defining a terminal electrode pattern is also formed on the opposite surface of the copper alloy plate 20. In this example, the terminal electrodes 15A,
No resist is formed on the side wall of the copper alloy plate 20 which becomes 15B. This is because erosion of the etchant during etching of the copper alloy plate can be prevented by growing plating on the side walls of the copper alloy plate 20 that will become the terminal electrodes 15A and 15B. FIG. 2C is a cross-sectional view of the copper alloy plate 20 shown in FIG. In the following examples, the electronic component mounting substrate 100
The step of forming the cross section will be described.

【００３７】そして、図３Ａに示す電気メッキ装置２０
０に銅合金板２０をセットして、レジストパターン１
６、１７等の各々をマスクにして銅合金板２０上に所望
の導電部材をメッキにより成長する。電気メッキ装置２
００には周知の電解メッキ方法が適用される。電気メッ
キ装置２００はメッキ容器２０１の中に電解液２０２、
１組の陽極２０３Ａ，２０３Ｂ、その外部に直流電源２
０４及び電流計２０５を有している。陽極２０３Ａ，２
０３Ｂには所望の導電部材を用いてもよい。Then, the electroplating apparatus 20 shown in FIG.
0, the copper alloy plate 20 is set, and the resist pattern 1
A desired conductive member is grown on the copper alloy plate 20 by plating using each of 6, 17 and the like as a mask. Electroplating equipment 2
For 00, a known electrolytic plating method is applied. The electroplating apparatus 200 includes an electrolytic solution 202 in a plating container 201,
One set of anodes 203A and 203B, and a DC power source 2
04 and an ammeter 205. Anode 203A, 2
A desired conductive member may be used for 03B.

【００３８】メッキ母材となる銅合金板２０は直流電源
２０４の−端子に接続され、陽極２０３Ａ，２０３Ｂは
電流計２０５を通じて直流電源２０４の＋端子に接続し
て使用される。電解液２０２は導電部材によって取り替
えるようになされる。例えば銅のメッキ時には電解液２
０２として硫酸銅の水溶液が使用される。導電部材はエ
ッチングマスク兼半田付け良好な金属材料が好ましい。
この例で導電部材（メッキ部材）には金、ニッケル及び
銅が使用される。The copper alloy plate 20 serving as a plating base material is connected to the negative terminal of the DC power supply 204, and the anodes 203A and 203B are connected to the + terminal of the DC power supply 204 through the ammeter 205 for use. The electrolyte 202 is replaced by a conductive member. For example, when plating copper, the electrolyte 2
As 02, an aqueous solution of copper sulfate is used. The conductive member is preferably an etching mask and a metal material having good solderability.
In this example, gold, nickel and copper are used for the conductive member (plated member).

【００３９】また、レジストパターン１６を形成された
銅合金板２０にはニッケル、金、ニッケル、銅、ニッケ
ル、金の順にメッキがなされる。レジストパターン１７
を形成された銅合金板２０にはニッケル、金の順にメッ
キがなされる。このようにメッキによって導電部材を多
層化するのは回路電極パターン１３Ａ〜１３Ｃのどちら
の面にも電子部品を接続可能とするためである。更に、
多層化によって表皮効果の良い電極を形成することがで
きる。この例では銅合金板２０の側壁にもメッキを成長
するようになされる。The copper alloy plate 20 on which the resist pattern 16 is formed is plated with nickel, gold, nickel, copper, nickel, and gold in this order. Resist pattern 17
Is formed on the copper alloy plate 20 in which nickel and gold are plated in this order. The reason why the conductive member is formed into a multilayer structure by plating is to enable electronic components to be connected to both surfaces of the circuit electrode patterns 13A to 13C. Furthermore,
An electrode having a good skin effect can be formed by multilayering. In this example, plating is also grown on the side wall of the copper alloy plate 20.

【００４０】各々のメッキ部材におけるメッキ電流Ｉは
電流計２０５を見ながら調整し、各々のメッキ部材の厚
みを調整することにより、回路電極パターン１３Ａ〜１
３Ｃの全体の厚みを制御するようになされる。各々のメ
ッキ部材の厚みはメッキ電流Ｉを多くし、通電時間を長
くするとメッキ量を多くすることができる。銅箔パター
ンにより配線を形成する場合に比べて厚みのある回路電
極パターン１３Ａ〜１３Ｃを形成することができる。The plating current I in each plating member is adjusted while observing the ammeter 205, and the thickness of each plating member is adjusted to adjust the circuit electrode patterns 13A to 13A.
The entire thickness of the 3C is controlled. The thickness of each plating member increases the plating current I, and the plating time can be increased by increasing the conduction time. Circuit electrode patterns 13 </ b> A to 13 </ b> C having a greater thickness than those in the case where wiring is formed by a copper foil pattern can be formed.

【００４１】このようにメッキ電流Ｉを制御し、その
後、レジスト膜等を除去すると、図３Ｂの平面図に示す
ような回路電極パターン１３Ａ〜１３Ｃ及び端子電極１
５Ａ，１５Ｂを形成することができる。つまり、図４Ａ
の断面図において、銅合金板２０の一方の面にはその波
線円内図に示すように、Ｎｉ／Ａｕ／Ｎｉ／Ｃｕ／Ｎｉ
／Ａｕを積層した回路電極パターン１３Ａ〜１３Ｃ及び
端子電極１５Ａ，１５Ｂを形成することができる。When the plating current I is controlled in this manner and the resist film and the like are thereafter removed, the circuit electrode patterns 13A to 13C and the terminal electrodes 1 as shown in the plan view of FIG.
5A and 15B can be formed. That is, FIG.
In the cross-sectional view of FIG. 1, one surface of the copper alloy plate 20 has Ni / Au / Ni / Cu / Ni as shown in the wavy circle.
/ Au can be formed to form circuit electrode patterns 13A to 13C and terminal electrodes 15A and 15B.

【００４２】銅合金板２０の他方の面にはＮｉ／Ａｕを
積層した端子電極１５Ａ，１５Ｂを形成することができ
る。この時点では端子電極１５Ａ，１５Ｂは電気的な素
子分離はなされていない。銅合金板２０で短絡された状
態となっている。ここで回路電極パターン１３Ａ〜１３
Ｃ及び端子電極１５Ａ，１５Ｂに係るパターンがメッキ
された銅合金板２０を以後、回路電極基板２０’ともい
う。On the other surface of the copper alloy plate 20, terminal electrodes 15A and 15B in which Ni / Au are laminated can be formed. At this point, the terminal electrodes 15A and 15B have not been electrically separated. The state is short-circuited by the copper alloy plate 20. Here, the circuit electrode patterns 13A to 13A
Hereinafter, the copper alloy plate 20 on which the patterns relating to C and the terminal electrodes 15A and 15B are plated is also referred to as a circuit electrode substrate 20 '.

【００４３】そして、図４Ｂにおいて回路電極基板２
０’の回路電極パターン１３Ａ上に電子部品を実装す
る。ここでは予め半導体チップ側に形成されたバンプ電
極（エリアバンプ）１４Ａ〜１４Ｄを使用して半田けに
より実装される。半導体チップ１１Ａのバンプ電極１４
Ａは端子電極１５Ａに接続され、そのバンプ電極１４Ｂ
は回路電極パターン１３Ａに接続され、そのバンプ電極
１４Ｃは回路電極パターン１３Ｂに接続され、そのバン
プ電極１４Ｄは回路電極パターン１３Ｃに接合される。
この際の加熱温度は２００℃〜２５０℃程度である。Then, in FIG. 4B, the circuit electrode substrate 2
Electronic components are mounted on the circuit electrode pattern 13A of 0 '. Here, mounting is performed by soldering using bump electrodes (area bumps) 14A to 14D formed in advance on the semiconductor chip side. Bump electrode 14 of semiconductor chip 11A
A is connected to the terminal electrode 15A and its bump electrode 14B
Is connected to the circuit electrode pattern 13A, its bump electrode 14C is connected to the circuit electrode pattern 13B, and its bump electrode 14D is joined to the circuit electrode pattern 13C.
The heating temperature at this time is about 200 ° C. to 250 ° C.

【００４４】その後、半導体チップ１１Ａを実装された
回路電極基板２０’上に図４Ｃに示す絶縁性の封止部材
１２を形成する。封止部材１２にはエポキシ系のモール
ド樹脂が使用される。この樹脂封止では半導体チップ１
１Ａが隠れる厚みを確保するように射出金型が調整され
る。Thereafter, the insulating sealing member 12 shown in FIG. 4C is formed on the circuit electrode substrate 20 'on which the semiconductor chip 11A is mounted. An epoxy-based mold resin is used for the sealing member 12. In this resin encapsulation, the semiconductor chip 1
The injection mold is adjusted so as to secure a thickness where 1A is hidden.

【００４５】この封止部材１２によって半導体チップ１
１Ａ、回路電極パターン１３Ａ〜１３Ｃ及び端子電極１
５Ａ，１５Ｂが裏打ちされるので、回路電極パターン１
３Ａ〜１３Ｃ下の銅合金板２０を除去しても封止姿勢を
保つことができる。実際の作業では複数個の同じ半導体
チップ１１Ａを並べた集合品として取り扱われる場合が
あるので、この際の樹脂封止では必ずしも射出金型のキ
ャビティ（凹部）が連続していなくとも良い。The semiconductor chip 1 is sealed by the sealing member 12.
1A, circuit electrode patterns 13A to 13C and terminal electrode 1
Since 5A and 15B are lined, the circuit electrode pattern 1
Even when the copper alloy plate 20 under 3A to 13C is removed, the sealing posture can be maintained. In an actual operation, a plurality of the same semiconductor chips 11A may be handled as an aggregated product in which the same semiconductor chips 11A are arranged. Therefore, the cavity (recess) of the injection mold does not necessarily have to be continuous in the resin sealing at this time.

【００４６】そして、図５Ａにおいて、封止部材付きの
回路電極基板２０’から、仮の基板として使用していた
銅合金板２０を端子電極１５Ａ，１５Ｂ及び回路電極パ
ターン１３Ａ〜１３Ｃの各々をマスクにして選択エッチ
ングして除去する。銅のエッチングにはニッケルが犯さ
れない薬品としてアルカリの水溶液を使用する。例え
ば、銅の専用エッチャントをアンモニアによりペーハー
を８．０乃至８．５程度に調整した水溶液を４５℃にし
て使用する。In FIG. 5A, from the circuit electrode substrate 20 'with the sealing member, the copper alloy plate 20 used as the temporary substrate is masked with the terminal electrodes 15A and 15B and the circuit electrode patterns 13A to 13C. And selectively etching away. For the etching of copper, an aqueous solution of alkali is used as a chemical that does not violate nickel. For example, an aqueous solution in which a dedicated copper etchant is adjusted to about 8.0 to 8.5 with ammonia at 45 ° C. is used.

【００４７】このエッチングにより、不要部分の銅合金
板２０が除去され、回路電極パターン１３Ａ〜１３Ｃ及
び複数の端子電極１５Ａ，１５Ｂが電気的に素子分離さ
れる。銅のエッチング終了後、ニッケルをエッチングし
て金面が現れるようにするとよい。金面は半田ボンディ
ングがし易くなるからである。ニッケルのエッチング液
には専用酸性エッチャントを温度３５℃にして使用す
る。By this etching, unnecessary portions of the copper alloy plate 20 are removed, and the circuit electrode patterns 13A to 13C and the plurality of terminal electrodes 15A and 15B are electrically separated. After the copper etching is completed, nickel is preferably etched so that a gold surface appears. This is because the gold surface is easily solder-bonded. A dedicated acidic etchant is used at a temperature of 35 ° C. as a nickel etching solution.

【００４８】その後、図５Ｂに示す封止部材１２で裏打
ちされた回路電極パターン１３Ｃの反対側の面に他の電
子部品を実装する。ここでは予め半導体チップ側に形成
されたバンプ電極１４Ｅ，１４Ｆを使用して半田けによ
り実装される。半導体チップ１１Ｂのバンプ電極１４Ｅ
は回路電極パターン１３Ｃ下に接続され、そのバンプ電
極１４Ｆは端子電極１５Ｂに接続される。この際の加熱
温度は２００℃〜２５０℃程度である。Thereafter, another electronic component is mounted on the surface opposite to the circuit electrode pattern 13C backed by the sealing member 12 shown in FIG. 5B. Here, mounting is performed by soldering using bump electrodes 14E and 14F formed in advance on the semiconductor chip side. Bump electrode 14E of semiconductor chip 11B
Is connected under the circuit electrode pattern 13C, and its bump electrode 14F is connected to the terminal electrode 15B. The heating temperature at this time is about 200 ° C. to 250 ° C.

【００４９】上述の半導体チップ１１Ａとこの半導体チ
ップ１１Ｂとは回路電極パターン１３Ｃを通じて接続さ
れるので、従来例のようなスルーホールが不要となる。
そして、端子電極１５Ａ，１５Ｂを有する電子部品半封
止部材上に絶縁性の他の封止部材１２を形成する。Since the above-mentioned semiconductor chip 11A and the semiconductor chip 11B are connected through the circuit electrode pattern 13C, there is no need for a through hole as in the conventional example.
Then, another insulating sealing member 12 is formed on the electronic component semi-sealing member having the terminal electrodes 15A and 15B.

【００５０】この樹脂封止では半導体チップ１１Ｂが隠
れる厚みを確保するように射出金型が調整される。この
封止部材１２によって半導体チップ１１Ｂの全部及び端
子電極１５Ａ，１５Ｂの一部を封止することができる。
これにより、図１に示したような電子部品実装基板１０
０が完成する。この端子電極１５Ａ，１５Ｂは用途に応
じて半田メッキを施した後に曲げ加工を行ってもよい。In this resin sealing, the injection mold is adjusted so as to secure a thickness that allows the semiconductor chip 11B to be hidden. The entirety of the semiconductor chip 11B and part of the terminal electrodes 15A and 15B can be sealed by the sealing member 12.
Thereby, the electronic component mounting board 10 as shown in FIG.
0 is completed. The terminal electrodes 15A and 15B may be subjected to bending after being subjected to solder plating depending on the application.

【００５１】このように、本発明に係る実施形態として
の電子部品実装基板の製造方法によれば、銅箔をエッチ
ングして得られた配線パターンや端子電極よりも、ライ
ンエッジが整った高精度の回路電極パターン１３Ａ〜１
３Ｃや、ある程度の厚みを有した端子電極１５Ａ，１５
Ｂを備えた電子部品実装基板１００を製造することがで
きる。しかも、銅合金板２０を封止部材形成工程に至る
までの仮の基板として使用できるので、リードフレーム
のような凹凸状のうねりが発生しなくなり、正確なボン
ディング作業を行うことができる。As described above, according to the method of manufacturing an electronic component mounting board according to the embodiment of the present invention, a high-precision line edge is prepared more accurately than a wiring pattern or a terminal electrode obtained by etching a copper foil. Circuit electrode patterns 13A-1
3C or terminal electrodes 15A, 15 having a certain thickness
The electronic component mounting board 100 provided with B can be manufactured. In addition, since the copper alloy plate 20 can be used as a temporary substrate before the sealing member forming step, uneven undulation like a lead frame does not occur, and an accurate bonding operation can be performed.

【００５２】更に、外部リードが必要な場合は事前に端
子電極１５Ａ，１５Ｂをパターン化しておくことによ
り、銅合金板２０を使用した端子電極１５Ａ，１５Ｂを
回路電極パターン１３Ａ〜１３Ｃと同時に形成すること
ができ、外部リードを別途用意する必要がなくなる。Further, when external leads are required, the terminal electrodes 15A and 15B are patterned in advance so that the terminal electrodes 15A and 15B using the copper alloy plate 20 are formed simultaneously with the circuit electrode patterns 13A to 13C. This eliminates the need to separately prepare external leads.

【００５３】この電子部品実装基板１００ではプリプレ
グなどの有機基板を使用しないので、薄型の半導体チッ
プ実装基板を製造することができる。また、電子部品を
両面実装する場合であっても、隣接する回路電極パター
ン１３Ｂの反対側の面に他の電子部品を実装できるの
で、スルーホールを省略することができる。これによ
り、従来例に係るモールド樹脂封止基板１０に比べて高
さｈ及び幅ｗのいずれも縮小可能な電子部品実装基板１
００を製造することができる。Since the electronic component mounting substrate 100 does not use an organic substrate such as a prepreg, a thin semiconductor chip mounting substrate can be manufactured. Further, even when electronic components are mounted on both sides, another electronic component can be mounted on the surface on the opposite side of the adjacent circuit electrode pattern 13B, so that through holes can be omitted. Thus, the electronic component mounting board 1 whose height h and width w can both be reduced compared to the mold resin sealing board 10 according to the conventional example
00 can be manufactured.

【００５４】この実施形態で電子部品に関して、面接合
可能なフリップチップ方式の半導体チップ１１Ａ，１１
Ｂの場合を説明したが、これに限られることはなく、ワ
イヤーボンディング可能な半導体チップであっても、液
晶表示素子、光電素子、抵抗素子、容量素子であっても
良い。In this embodiment, flip-chip type semiconductor chips 11A and 11 that can be surface-bonded are used for electronic components.
Although the case of B has been described, the present invention is not limited to this, and may be a semiconductor chip that can be wire-bonded, or may be a liquid crystal display element, a photoelectric element, a resistance element, or a capacitance element.

【００５５】[0055]

【発明の効果】以上説明したように、本発明に係る電子
部品実装基板によれば、回路電極パターン上のフリップ
チップ式の半導体チップに接続された端子電極を備え、
この端子電極はメッキ及びエッチング可能な導電性の基
材の一方の面に所望の導電部材がメッキにより形成さ
れ、その後、この導電性の基材を選択エッチング除去し
て形成されたものである。As described above, according to the electronic component mounting board of the present invention, it is provided with the terminal electrode connected to the flip chip type semiconductor chip on the circuit electrode pattern,
This terminal electrode is formed by forming a desired conductive member on one surface of a conductive base material that can be plated and etched by plating, and then selectively removing the conductive base material by etching.

【００５６】この構成によって、銅箔をエッチングして
得られた端子電極よりも、ラインエッジが整った高精度
かつ、ある程度の厚みを有した端子電極を備えた電子部
品実装基板を提供することができる。しかも、導電性の
基材は封止部材形成工程に至るまでの仮の基板として使
用される他に、導電性の基材のエッチング残留部分を端
子電極として構成することができる。According to this configuration, it is possible to provide an electronic component mounting board provided with a terminal electrode having a high-precision and a certain thickness with a uniform line edge as compared with a terminal electrode obtained by etching a copper foil. it can. In addition, the conductive base material can be used as a temporary substrate before the sealing member forming step, and the etched remaining portion of the conductive base material can be configured as a terminal electrode.

【００５７】本発明に係る電子部品実装基板の製造方法
によれば、メッキ及びエッチング可能な導電性の基材の
一方の面に所望の導電部材をメッキして所定の回路電極
パターンを形成すると共に、その基材の他方の面に導電
部材をメッキして所定数の端子電極パターンを形成する
ようになされる。According to the method of manufacturing an electronic component mounting board according to the present invention, a desired conductive member is plated on one surface of a conductive substrate that can be plated and etched to form a predetermined circuit electrode pattern. A predetermined number of terminal electrode patterns are formed by plating a conductive member on the other surface of the base material.

【００５８】この構成によって、銅箔をエッチングして
得られた配線パターンや端子電極よりも、ラインエッジ
が整った高精度の回路電極パターンや、ある程度の厚み
を有した端子電極を備えた電子部品実装基板を製造する
ことができる。しかも、導電性の基材を封止部材形成工
程に至るまでの仮の基板として使用できるので、リード
フレームのような凹凸状のうねりが発生しなくなり、正
確なボンディング作業を行うことができる。更に、導電
性の基材を使用した端子電極を回路電極パターンと同時
に形成することができる。According to this configuration, a circuit electrode pattern having a more precise line edge than a wiring pattern or a terminal electrode obtained by etching a copper foil, or an electronic component having a terminal electrode having a certain thickness. A mounting substrate can be manufactured. In addition, since the conductive base material can be used as a temporary substrate before the sealing member forming step, uneven undulation such as a lead frame does not occur, and an accurate bonding operation can be performed. Further, a terminal electrode using a conductive base material can be formed simultaneously with the circuit electrode pattern.

【００５９】従って、プリプレグなどの有機基板を使用
しないので、薄型の半導体チップ実装基板を製造するこ
とができる。また、半導体チップを両面実装する場合で
あっても、隣接する回路電極パターンの反対側の面に他
の半導体チップを実装できるので、スルーホールを省略
することができる。この発明は半導体装置を含む電子部
品を実装した薄型の実装基板に適用して極めて好適であ
る。Therefore, since an organic substrate such as a prepreg is not used, a thin semiconductor chip mounting substrate can be manufactured. Further, even when the semiconductor chip is mounted on both sides, another semiconductor chip can be mounted on the surface on the opposite side of the adjacent circuit electrode pattern, so that through holes can be omitted. INDUSTRIAL APPLICABILITY The present invention is very suitably applied to a thin mounting board on which electronic components including a semiconductor device are mounted.

【図面の簡単な説明】[Brief description of the drawings]

【図１】本発明に係る実施形態としての電子部品実装基
板１００の構成例を示すブロック図である。FIG. 1 is a block diagram showing a configuration example of an electronic component mounting board 100 as an embodiment according to the present invention.

【図２】Ａ〜Ｃは電子部品実装基板１００の形成例（そ
の１）を示す工程図である。FIGS. 2A to 2C are process diagrams illustrating an example (part 1) of forming an electronic component mounting board 100. FIGS.

【図３】Ａ及びＢは電子部品実装基板１００の形成例
（その２）を示す工程図である。FIGS. 3A and 3B are process diagrams illustrating an example (part 2) of forming the electronic component mounting board 100. FIGS.

【図４】Ａ〜Ｃは電子部品実装基板１００の形成例（そ
の３）を示す工程図である。FIGS. 4A to 4C are process diagrams illustrating an example (part 3) of forming the electronic component mounting board 100. FIGS.

【図５】Ａ及びＢは電子部品実装基板１００の形成例
（その４）を示す工程図である。FIGS. 5A and 5B are process diagrams showing an example (part 4) of forming the electronic component mounting board 100. FIGS.

【図６】従来例に係るモールド樹脂封止基板１０の構成
例を示す断面図である。FIG. 6 is a cross-sectional view illustrating a configuration example of a mold resin sealing substrate 10 according to a conventional example.

【符号の説明】[Explanation of symbols]

１１Ａ，１１Ｂ・・・半導体チップ、１２・・・封止部
材、１３Ａ〜１３Ｃ・・・回路電極パターン、１４Ａ〜
１４Ｆ・・・バンプ電極、１５Ａ，１５Ｂ・・・端子電
極、１６，１７・・・レジストパターン、２０・・・銅
合金板、１００・・・電子部品実装基板11A, 11B: semiconductor chip, 12: sealing member, 13A to 13C: circuit electrode pattern, 14A to
14F: bump electrode, 15A, 15B: terminal electrode, 16, 17: resist pattern, 20: copper alloy plate, 100: electronic component mounting board

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 25/18 (72)発明者 草野 英俊 東京都品川区北品川６丁目７番35号 ソニ ー株式会社内 Ｆターム(参考） 5F044 RR01 RR16 RR18 RR19 5F067 AA01 BA06 DC17 DC19 ──────────────────────────────────────────────────続 き Continued on the front page (51) Int.Cl. 7 Identification symbol FI Theme coat ゛ (Reference) H01L 25/18 (72) Inventor Hidetoshi Kusano 6-35 Kita Shinagawa, Shinagawa-ku, Tokyo Sony Corporation F-term (reference) 5F044 RR01 RR16 RR18 RR19 5F067 AA01 BA06 DC17 DC19

Claims (14)

【特許請求の範囲】[Claims] 【請求項１】 所定の回路電極パターンと、 前記回路電極パターンに実装されたフリップチップ方式
の半導体チップと、 前記半導体チップに接続された端子電極と、 前記回路電極パターン、半導体チップの全部及び前記端
子電極の一部を覆うように絶縁封止された封止部材とを
備え、 前記回路電極パターンは、 メッキ及びエッチング可能な導電性の基材の一方の面に
所望の導電部材がメッキにより形成され、 前記端子電極は、 前記導電性の基材の両面に所望の導電部材がメッキによ
り形成され、その後、前記導電性の基材を選択エッチン
グ除去して形成されたものであることを特徴とする電子
部品実装基板。1. A predetermined circuit electrode pattern, a flip-chip type semiconductor chip mounted on the circuit electrode pattern, a terminal electrode connected to the semiconductor chip, the circuit electrode pattern, all of the semiconductor chip and the semiconductor chip. A sealing member insulated and sealed so as to cover a part of the terminal electrode, wherein the circuit electrode pattern is formed by plating a desired conductive member on one surface of a conductive base material that can be plated and etched. The terminal electrode is characterized in that a desired conductive member is formed on both sides of the conductive base material by plating, and then the conductive base material is formed by selective etching and removal. Electronic component mounting board. 【請求項２】 前記端子電極の一部及び回路電極パター
ンの全部は電解メッキ法により形成されて成ることを特
徴とする請求項１に記載の電子部品実装基板。2. The electronic component mounting board according to claim 1, wherein a part of the terminal electrode and a whole circuit electrode pattern are formed by an electrolytic plating method. 【請求項３】 前記回路電極パターンは金、ニッケル、
銅、ニッケル、金の順にメッキされて成ることを特徴と
する請求項１に記載の電子部品実装基板。3. The circuit electrode pattern is made of gold, nickel,
2. The electronic component mounting board according to claim 1, wherein the board is plated with copper, nickel, and gold in this order. 【請求項４】 前記端子電極は、 前記導電性の基材のエッチング残留物を芯材となされ、 前記芯材の一方の面側は金、ニッケル、銅、ニッケル、
金の順にメッキされて成り、他方の面側はニッケル及び
金の順にメッキされて成ることを特徴とする請求項１に
記載の電子部品実装基板。4. The terminal electrode is formed by using a residue of etching residue of the conductive base material as a core material, and one surface side of the core material is formed of gold, nickel, copper, nickel,
2. The electronic component mounting board according to claim 1, wherein the substrate is plated in the order of gold, and the other surface is plated in the order of nickel and gold. 【請求項５】 前記半導体チップを実装された回路電極
パターンに隣接する回路電極パターンの反対側の面に他
の電子部品が実装されて成ることを特徴とする請求項１
に記載の電子部品実装基板。5. The semiconductor device according to claim 1, wherein another electronic component is mounted on a surface opposite to the circuit electrode pattern adjacent to the circuit electrode pattern on which the semiconductor chip is mounted.
Electronic component mounting board according to 1. 【請求項６】 前記他の電子部品はワイヤーボンディン
グ可能な半導体チップ又は面接合可能なフリップチップ
方式の半導体チップであることを特徴とする請求項１に
記載の電子部品実装基板。6. The electronic component mounting board according to claim 1, wherein the other electronic component is a wire-bondable semiconductor chip or a surface-bondable flip-chip type semiconductor chip. 【請求項７】 メッキ及びエッチング可能な導電性の基
材の一方の面に所望の導電部材をメッキして所定の回路
電極パターンを形成すると共に、該基材の他方の面に前
記導電部材をメッキして所定数の端子電極パターンを形
成する工程と、 前記端子電極パターンを形成された回路電極基板の回路
電極パターン上に面接合可能なフリップチップ方式の半
導体チップを実装する工程と、 前記半導体チップを実装された回路電極基板上に絶縁性
の封止部材を形成する工程と、 前記封止部材を形成された回路電極基板から前記端子電
極及び回路電極パターンの各々をマスクにして前記導電
性の基材を選択エッチング除去する工程とを含むことを
特徴とする電子部品実装基板の製造方法。7. A predetermined conductive member is plated on one surface of a conductive substrate capable of being plated and etched to form a predetermined circuit electrode pattern, and the conductive member is provided on the other surface of the substrate. Forming a predetermined number of terminal electrode patterns by plating; mounting a flip-chip type semiconductor chip capable of surface bonding on the circuit electrode pattern of the circuit electrode substrate on which the terminal electrode patterns are formed; Forming an insulating sealing member on a circuit electrode substrate on which a chip is mounted; and forming the conductive material from the circuit electrode substrate on which the sealing member is formed by using each of the terminal electrodes and the circuit electrode pattern as a mask. Selectively removing the base material by etching. 【請求項８】 前記導電性の基材に非メッキ部材を選択
的に形成した後に、前記非メッキ部材をマスクにして前
記基材に導電部材をメッキすることにより前記回路電極
及び端子電極パターンを形成することを特徴とする請求
項７に記載の電子部品実装基板の製造方法。8. After selectively forming a non-plated member on the conductive substrate, the circuit electrode and the terminal electrode pattern are formed by plating a conductive member on the substrate using the non-plated member as a mask. The method for manufacturing an electronic component mounting board according to claim 7, wherein the substrate is formed. 【請求項９】 前記回路電極及び端子電極パターンは電
解メッキ法により形成し、該メッキ電流を調整して前記
回路電極及び端子電極パターンの厚みを制御することを
特徴とする請求項７に記載の電子部品実装基板の製造方
法。9. The circuit electrode and terminal electrode pattern according to claim 7, wherein the circuit electrode and terminal electrode pattern are formed by electrolytic plating, and the plating current is adjusted to control the thickness of the circuit electrode and terminal electrode pattern. A method for manufacturing an electronic component mounting board. 【請求項１０】 前記導電性の基材の一方の面にニッケ
ル、金、ニッケル、銅、ニッケル、金の順にメッキする
ことにより前記回路電極パターン及び一方の面側の端子
電極パターンを形成することを特徴とする請求項７に記
載の電子部品実装基板の製造方法。10. The circuit electrode pattern and the terminal electrode pattern on one surface side are formed by plating nickel, gold, nickel, copper, nickel, and gold on one surface of the conductive base material in this order. The method for manufacturing an electronic component mounting board according to claim 7, wherein: 【請求項１１】 前記導電性の基材の他方の面にニッケ
ル及び金の順にメッキすることにより他方の面側の前記
端子電極パターンを形成することを特徴とする請求項７
に記載の電子部品実装基板の製造方法。11. The terminal electrode pattern on the other surface side by plating nickel and gold on the other surface of the conductive substrate in this order.
3. The method for manufacturing an electronic component mounting board according to claim 1. 【請求項１２】 前記封止部材を形成された回路電極パ
ターンの反対側の面に他の電子部品を実装することを特
徴とする請求項７に記載の電子部品実装基板の製造方
法。12. The method according to claim 7, wherein another electronic component is mounted on a surface opposite to the circuit electrode pattern on which the sealing member is formed. 【請求項１３】 前記他の電子部品はワイヤーボンディ
ング可能な半導体チップ又は面接合可能なフリップチッ
プ方式の半導体チップであることを特徴とする請求項１
２に記載の電子部品実装基板の製造方法。13. The semiconductor device according to claim 1, wherein the other electronic component is a semiconductor chip capable of wire bonding or a flip-chip type semiconductor chip capable of surface bonding.
3. The method for manufacturing an electronic component mounting board according to item 2. 【請求項１４】 前記端子電極を有する電子部品封止部
材上に絶縁性の他の封止部材を形成することを特徴とす
る請求項７に記載の電子部品実装基板の製造方法。14. The method for manufacturing an electronic component mounting board according to claim 7, wherein another insulating member having insulating properties is formed on the electronic component sealing member having the terminal electrodes.
JP2001045809A 2001-02-21 2001-02-21 Electronic component packaging board and its manufacturing method Pending JP2002252322A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001045809A JP2002252322A (en) 2001-02-21 2001-02-21 Electronic component packaging board and its manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001045809A JP2002252322A (en) 2001-02-21 2001-02-21 Electronic component packaging board and its manufacturing method

Publications (1)

Publication Number Publication Date
JP2002252322A true JP2002252322A (en) 2002-09-06

Family

ID=18907536

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001045809A Pending JP2002252322A (en) 2001-02-21 2001-02-21 Electronic component packaging board and its manufacturing method

Country Status (1)

Country Link
JP (1) JP2002252322A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006253519A (en) * 2005-03-14 2006-09-21 Toshiba Corp Semiconductor device
JP2017506432A (en) * 2014-02-05 2017-03-02 日本テキサス・インスツルメンツ株式会社 DC-DC converter having terminal of semiconductor chip

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006253519A (en) * 2005-03-14 2006-09-21 Toshiba Corp Semiconductor device
JP4557757B2 (en) * 2005-03-14 2010-10-06 株式会社東芝 Semiconductor device
JP2017506432A (en) * 2014-02-05 2017-03-02 日本テキサス・インスツルメンツ株式会社 DC-DC converter having terminal of semiconductor chip

Similar Documents

Publication Publication Date Title
CN102017142B (en) Three-dimensionally integrated semiconductor device and method for manufacturing the same
JP3541491B2 (en) Electronic components
US7253022B2 (en) Method for fabricating semiconductor package with multi-layer metal bumps
JPH08321671A (en) Bump electrode structure and manufacture thereof
CN106793571A (en) A kind of the electroplates in hole filling perforation method
KR101068539B1 (en) Method of manufacturing a wiring board by utilizing electro plating
US5109601A (en) Method of marking a thin film package
US7045393B2 (en) Method for manufacturing circuit devices
JPH10256417A (en) Manufacture of semiconductor package
US4965700A (en) Thin film package for mixed bonding of chips
JP2002252322A (en) Electronic component packaging board and its manufacturing method
JPH03101142A (en) Manufacture of semiconductor device
JP2717198B2 (en) Method of forming bumps on printed wiring board
JP4682477B2 (en) Electronic component mounting substrate and manufacturing method thereof
JP2002246527A (en) Substrate for mounting electronic components and method of manufacturing the same
JP2925609B2 (en) Method for manufacturing semiconductor device
KR19990005679A (en) Manufacturing method of package for flip chip mounting
JP2002252292A (en) Electronic component packaging substrate and its fabrication method
JP2002252296A (en) Electronic component packaging substrate and its fabrication method
US11942465B2 (en) Embedded structure, manufacturing method thereof and substrate
JP4715014B2 (en) Multilayer wiring board and manufacturing method thereof
JP3759755B2 (en) How to make raised metal contacts on electrical circuits for permanent connection
JPH1116947A (en) Semiconductor package and manufacture thereof
JP2002252301A (en) Electronic component mounting board and its manufacturing method
JPH02185094A (en) Manufacture of wiring board for pin grid array package

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060519